JP2006171342A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2006171342A
JP2006171342A JP2004363467A JP2004363467A JP2006171342A JP 2006171342 A JP2006171342 A JP 2006171342A JP 2004363467 A JP2004363467 A JP 2004363467A JP 2004363467 A JP2004363467 A JP 2004363467A JP 2006171342 A JP2006171342 A JP 2006171342A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
display device
pixel
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004363467A
Other languages
English (en)
Inventor
Naoyuki Ishikawa
直幸 石川
Shiro Takeda
司郎 武田
Kazuo Kojima
加津雄 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004363467A priority Critical patent/JP2006171342A/ja
Publication of JP2006171342A publication Critical patent/JP2006171342A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】 PAL方式等対応の解像度が低く画素面積が大きい液晶表示装置であって、画質が向上され画素欠陥が目立たないような液晶表示装置を提供する。
【解決手段】 液晶表示装置の各画素を2分割あるいは3分割し、分割されたそれぞれの副画素は液晶層にそれぞれ異なる電圧を印加することができる電極からなる。
【選択図】 図8

Description

本発明は、マルチ画素方式の液晶表示装置に関し、特に、PAL方式の放送を受信し表示するマルチ画素方式の液晶表示装置に関するものである。
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
従来一般的であったツイステッド・ネマティク・モード(TNモード)の液晶表示装置は、正の誘電率異方性を持つ液晶分子の長軸を基板表面に対して略平行に配向させ、且つ、液晶分子の長軸が液晶層の厚さ方向に沿って上下の基板間で略90度捻れるように配向処理が施されている。この液晶層に電圧を印加すると、液晶分子が電界に平行に立ち上がり、捻れ配向(ツイスト配向)が解消される。TNモードの液晶表示装置は、電圧による液晶分子の配向変化に伴う旋光性の変化を利用することによって、透過光量を制御するものである。
TNモードの液晶表示装置は、生産マージンが広く生産性に優れている。一方、表示性能とりわけ視野角特性の点で問題があった。具体的には、TNモードの液晶表示装置の表示面を斜め方向から観測すると、表示のコントラスト比が著しく低下し、正面からの観測で黒から白までの複数の階調が明瞭に観測される画像を斜め方向から観測すると階調間の輝度差が著しく不明瞭となる点が問題であった。さらに、表示の階調特性が反転し、正面からの観測でより暗い部分が斜め方向からの観測ではより明るく観測される現象(いわゆる、階調反転現象)も問題であった。
近年、これらTNモードの液晶表示装置における視野角特性を改善した液晶表示装置として、特許文献1に記載のインプレイン・スイッチング・モード(IPSモード)、特許文献2に記載のマルチドメイン・バーティカル・アラインド・モード(MVAモード)、特許文献3に記載の軸対称配向モード(ASMモード)および、特許文献4に記載の液晶表示装置等が開発された。
これらの新規なモード(広視野角モード)の液晶表示装置はいずれも視野角特性に関する上記の具体的な問題点を解決している。すなわち、表示面を斜め方向から観測した場合に表示コントラスト比が著しく低下したり、表示階調が反転したりするなどの問題は起こらない。
特公昭63−21907号公報。 特開平11−242225号公報。 特開平10−186330号公報。 特開2002−55343号公報。 特開2004−62146号公報。
しかしながら、上記した従来の液晶表示装置はパソコンのXGA等の表示解像度に対応して設計されたものである。
同様の技術を、PAL方式やSECAM方式の放送を受信し表示する液晶表示装置に適用しようとすると、PAL方式の放送信号は、走査線数が576本のインターレース方式を標準仕様としており、これをパソコンのXGA解像度の液晶表示装置に表示しようとすると、走査線数が違うため、走査線間の演算を伴うスケーリングをする必要が出てくるが、走査線間演算を行うスケーリングをすると、解像度が落ちるという問題が生じる。
このため、PAL/SECAMの走査線数に最適化した表示パネルを使った表示装置が考えられるが、そのような表示装置においては、以下のような問題が生じる。
第1には、これ対応した液晶表示装置は、XGA方式対応のものに比べて解像度が低く、画素面積が大きくなってしまう。解像度が低く、画素面積が大きい液晶表示装置において視野角広く取ろうとすると、画素が粒状に見えてしまったり、ぼやけて見えたりしてしまう。
第2には、解像度が低く、画素面積が大きい液晶表示装置では、画素欠陥が目立ちやすくなるため、液晶表示装置の製造工程において歩留まりが低下してしまう。
特に近年は、液晶表示装置の大型化が進んでいるため、上記したような問題がますます深刻化することが予想される。
本発明は、このような実情に鑑みてなされたものであり、PAL方式等対応の解像度が低く画素面積が大きい液晶表示装置であって、画質が向上され画素欠陥が目立たないような液晶表示装置を提供しようとするものである。
上記解決課題に鑑みて鋭意研究の結果、本発明者は、液晶表示装置の各画素を2分割あるいは3分割することに想到した。
すなわち、本発明は、それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有する複数の画素を備えた液晶表示装置であって、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる複数の副画素を有していることを特徴とする液晶表示装置を提供するものである。
本発明の液晶表示装置において、前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる3つの副画素を有しており、該3つの副画素のうち1つの副画素と他の2つの副画素とがそれぞれ異なる電極に接続されていることを特徴とする。
本発明の液晶表示装置は、特に、PAL方式の放送信号を受信し表示することを特徴とする。PAL方式の放送信号に対応するために、以下のような技術的特徴をさらに備えている。
上記の液晶表示装置において、PAL方式の放送信号として受信される576本の走査線を有するインターレース方式の映像信号を受信し、該576本の走査線を有するインターレース方式の映像信号を540本の走査線を有するプログレッシブ方式の映像信号に変換する映像信号変換部と、540本の画素列を有するマトリックス型の表示パネルとをさらに備え、前記プログレッシブ方式の映像信号を前記表示パネルに表示することを特徴とする。
上記の液晶表示装置において、ハイビジョン方式の放送信号として受信される1080本の走査線を有するインターレース方式の映像信号を受信し、該1080本の走査線を有するインターレース方式の映像信号を540本の走査線を有するプログレッシブ方式の映像信号に変換する映像信号変換部と、540本の画素列を有するマトリックス型の表示パネルとをさらに備え、前記プログレッシブ方式の映像信号を前記表示パネルに表示することを特徴とする。
以上、説明したように、本発明の液晶表示装置によれば、PAL方式等対応の解像度が低く画素面積が大きい液晶表示装置であって、画質が向上され画素欠陥が目立たないような液晶表示装置が提供される。
以下、添付図面を参照しながら、本発明の液晶表示装置を実施するための最良の形態を詳細に説明する。図1〜図12は、本発明の実施の形態を例示する図であり、これらの図において、同一の符号を付した部分は同一物を表わし、基本的な構成及び動作は同様であるものとする。
図1は、本実施形態の液晶表示装置の電気的な構成を模式的に示す図である。図1において、液晶表示装置200が有する画素10は、副画素10a、10bに分割されており、副画素10a、10bは、それぞれTFT16a、TFT16b、および補助容量(CS)22a、22bが接続されている。TFT16aおよびTFT16bのゲ−ト電極は走査線12に接続され、ソース電極は共通の(同一の)信号線14に接続されている。補助容量22a、22bは、それぞれ補助容量配線(CSバス・ライン)24aおよび補助容量配線24bに接続されている。補助容量22aおよび22bは、それぞれ副画素電極18aおよび18bに電気的に接続された補助容量電極と、補助容量配線24aおよび24bに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層(不図示)によって形成されている。補助容量22aおよび22bの補助容量対向電極は互いに独立しており、それぞれ補助容量配線24aおよび24bから互いに異なる補助容量対向電圧が供給され得る構造を有している。
次に、液晶表示装置200の2つの副画素10aおよび10bの液晶層に互いに異なる実効電圧を印加することが出来る原理について図を用いて説明する。図2は、液晶表示装置200の1画素分の等価回路を模式的に示す図である。電気的な等価回路において、それぞれの副画素10aおよび10bの液晶層を液晶層13aおよび13bとして表している。また、副画素電極18aおよび18bと、液晶層13aおよび13bと、対向電極17(副画素10aおよび10bに対して共通)によって形成される液晶容量をClca、Clcbとする。液晶容量ClcaおよびClcbの静電容量値は同一の値CLC(V)とする。CLC(V)の値は、副画素10a、10bの液晶層に印加される実効電圧(V)に依存する。また、各副画素10aおよび10bの液晶容量にそれぞれ独立に接続されている補助容量22aおよび22bをCcsa、Ccsbとし、これの静電容量値は同一の値CCSとする。
副画素10aの液晶容量Clcaと補助容量Ccsaの一方の電極は副画素10aを駆動するために設けたTFT16aのドレイン電極に接続されており、液晶容量Clcaの他方の電極は対向電極に接続され、補助容量Ccsaの他方の電極は補助容量配線24aに接続されている。副画素10bの液晶容量Clcbと補助容量Ccsbの一方の電極は副画素10bを駆動するために設けたTFT16bのドレイン電極に接続されており、液晶容量Clcbの他方の電極は対向電極に接続されており、補助容量Ccsbの他方の電極は補助容量配線24bに接続されている。TFT16aおよびTFT16bのゲート電極はいずれも走査線12に接続されており、ソース電極はいずれも信号線14に接続されている。
図3(a)〜(f)は、本実施形態の液晶表示装置200を駆動する際の各電圧のタイミングを模式的に示す図である。図3(a)は、信号線14の電圧波形Vs、図3(b)は補助容量配線24aの電圧波形Vcsa、図3(c)は補助容量配線24bの電圧波形Vcsb、図3(d)は走査線12の電圧波形Vg、図3(e)は副画素10aの画素電極18aの電圧波形Vlca、図3(f)は、副画素10bの画素電極18bの電圧波形Vlcbをそれぞれ示している。また、図中の破線は、対向電極17の電圧波形COMMON(Vcom)を示している。
以下、図3(a)〜(f)を用いて図2の等価回路の動作を説明する。
時刻T1のときVgの電圧がVgLからVgHに変化することにより、TFT16aとTFT16bが同時に導通状態(オン状態)となり、副画素10a、10bの副画素電極18a、18bに信号線14の電圧Vsが伝達され、副画素10a、10bに充電される。同様にそれぞれの副画素の補助容量Csa、Csbにも信号線からの充電がなされる。
次に、時刻T2のとき走査線12の電圧VgがVgHからVgLに変化することにより、TFT16aとTFT16bが同時に非導通状態(OFF状態)となり、副画素10a、10b、補助容量Csa、Csbはすべて信号線14と電気的に絶縁される。なお、この直後TFT16a、TFT16bの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Vlca、Vlcbは概ね同一の電圧Vdだけ低下し、
Vlca=Vs−Vd
Vlcb=Vs−Vd
となる。また、このとき、それぞれの補助容量配線の電圧Vcsa、Vcsbは
Vcsa=Vcom−Vad
Vcsb=Vcom+Vad
である。
時刻T3で、補助容量Csaに接続された補助容量配線24aの電圧VcsaがVcom−VadからVcom+Vadに変化し、補助容量Csbに接続された補助容量配線24bの電圧VcsbがVcom+VadからVcom−Vadに2倍のVadだけ変化する。補助容量配線24aおよび24bのこの電圧変化に伴い、それぞれの副画素電極の電圧Vlca、Vlcbは
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
へ変化する。但し、K=CCS/(CLC(V)+CCS)である。
時刻T4では、VcsaがVcom+VadからVcom−Vadへ、VcsbがVcom−VadからVcom+Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
から、
Vlca=Vs−Vd
Vlcb=Vs−Vd
へ変化する。
時刻T5では、VcsaがVcom−VadからVcom+Vadへ、VcsbがVcom+VadからVcom−Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd
Vlcb=Vs−Vd
から、
Vlca=Vs−Vd+2×K×Vad
Vlcb=Vs−Vd−2×K×Vad
へ変化する。
Vcsa、Vcsb、Vlca、Vlcbは、水平書き込み時間1Hの整数倍の間隔ごとに上記T4、T5における変化を交互に繰り返す。上記T4、T5の繰り返し間隔を1Hの1倍とするか、2倍とするか、3倍とするかあるいはそれ以上とするかは液晶表示装置の駆動方法(極性反転方法等)や表示状態(ちらつき、表示のざらつき感等)を鑑みて適宜設定すればよい。この繰り返しは次に画素10が書き換えられるとき、すなわちT1に等価な時間になるまで継続される。従って、それぞれの副画素電極の電圧Vlca、Vlcbの実効的な値は、
Vlca=Vs−Vd+K×Vad
Vlcb=Vs−Vd−K×Vad
となる。
よって、副画素10a、10bの液晶層13aおよび13bに印加される実効電圧V1、V2は、
V1=Vlca−Vcom
V2=Vlcb−Vcom
すなわち、
V1=Vs−Vd+K×Vad−Vcom
V2=Vs−Vd−K×Vad−Vcom
となる。
従って、副画素10aおよび10bのそれぞれの液晶層13aおよび13bに印加される実効電圧の差ΔV12(=V1−V2)は、ΔV12=2×K×Vad(但し、K=CCS/(CLC(V)+CCS))となり、互いに異なる電圧を印加することができる。
本実施形態の図1から図3におけるV1とV2の関係を模式的に図4に示す。図4からわかるように、本実施形態の液晶表示装置200では、V1の値が小さいほどΔV12の値が大きい、先に説明した電圧条件Cに類似した条件である。なお、ΔV12の値がV1あるいはV2に依存して変化するのは、液晶容量の静電容量値CLC(V)が電圧依存性を持っているためである。
図5は、本実施形態の液晶表示装置200のγ特性を示す図である。図5には比較のために副画素10aと10bに同一の電圧を印加した場合のγ特性も示してある。図5より、本実施形態の液晶表示装置においてもγ特性の改善がなされていることがわかる。ここでは、本実施形態によると、ノーマリブラックモードの液晶表示装置、特に、MVAモードの液晶表示装置のγ特性を改善できることを示したが、本発明はこれに限られず、IPSモードの液晶表示装置に適用することもできる。
次に、本実施形態の液晶表示装置において、それぞれの画素がある中間調表示状態において互いに異なる輝度を呈する少なくとも2つの副画素を有する液晶表示装置の表示における「ちらつき」を抑制することが可能な画素配列(副画素の配列)または駆動方法の好ましい形態を説明する。ここでは、上述した本発明の第1の局面による実施形態による画素分割構造を有する液晶表示装置を例に本実施形態の液晶表示装置の構成と動作を説明するが、画素配列によって得られる効果は画素分割の仕方に限られず、他の画素分割構造を有する液晶表示装置に適用することもできる。
まず、液晶表示装置における「ちらつき」の問題を説明する。
典型的な液晶表示装置では、信頼性の問題の観点から画素の液晶層に印加される電圧が交流電圧となるように設定してある(「交流駆動法」といわれることがある。)。すなわち、画素電極と対向電極との電位の大小関係が一定時間毎に反転し、液晶層に印加される電界の向き(電気力線の向き)が一定時間毎に反転するように設定されている。対向電極と画素電極とを異なる基板に設けた典型的な液晶表示装置では、液晶層に印加される電界の向きは光源側から観測者側、観測者側から光源側へと反転する。
液晶層に印加される電界の向きの反転の周期は、典型的にはフレーム期間(例えば16.667ms)の2倍(例えば33.333ms)である。すなわち、液晶表示装置では表示する1枚の画像(フレーム画像)毎に液晶層に印加される電界の向きが反転していることになる。従って、静止画を表示する場合、各々の電界の向きで電界強度(印加電圧)を正確に一致してなければ、すなわち、電界の向きが変わるたびごとに電界強度が変化すれば、電界強度の変化に伴って画素の輝度が変化してしまい、表示がちらつくといった問題が発生する。
このちらつきを防止するためには、各々の電界の向きの電界強度(印加電圧)を正確に一致させる必要がある。しかしながら、工業的に生産される液晶表示装置においては、各々の電界の向きについて電界強度を正確に一致させることは困難であるため、表示領域内に互いに異なる電界の向きを有する画素を隣接して配置することにより、画素の輝度が空間的に平均される効果を利用することによって、ちらつきを低減している。この方法は、一般的には、「ドット反転」あるいは「ライン反転」と呼ばれている。なお、これらの「反転駆動」には、反転する画素周期が1画素単位での市松模様状の反転(1行毎および1列毎の極性反転)のもの(1ドット反転)、あるいは1ライン状の反転(1行毎の反転)のもの(1ライン反転)だけでなく、2行毎および1列毎の極性反転(2行1列ドット反転)等様々な形態があり、必要に応じて適宜設定される。
上述したように、高品位の表示を実現するためには、(1)液晶層に印加される電界の向きが一定時間毎に、例えばフレーム期間毎に反転する交流駆動とすること、(2)各々の電界の向きにおいて液晶層に印加される電圧(あるいは液晶容量に充電される電荷量)、および補助容量に充電される電荷量をできるだけ一致させること、(3)垂直走査期間(例えばフレーム期間)において、液晶層に印加される電界の向き(「電圧の極性」ということもある。)の異なる画素を隣接して配置する、という3つの条件を満足することが好ましい。なお、「垂直走査期間」とは、ある走査線が選択され、次にその走査線が選択されるまでの期間と定義することにする。1垂直走査期間は、ノンインターレース駆動においては1フレーム期間であり、インターレース駆動においては1フィールド期間に対応する。また、各垂直走査期間内において、ある走査線を選択する時刻と、その次の走査線を選択する時刻との差(期間)を1水平走査期間(1H)という。
上述した本実施形態による液晶表示装置は、1つの画素を少なくとも2つの副画素に分割し、且つそれら副画素の輝度(透過率)を積極的に異ならせることによって、視野角特性に優れた表示を実現している。本発明者が検討した結果、1つの画素を異なる輝度を呈する複数の副画素に分割した場合、上記3つの条件に加えて、副画素の配置に関する第4の条件を満足することが好ましい。具体的には、積極的に輝度を異ならせた副画素の輝度順位(輝度の大小関係の順位)を可能な限りランダムに配置することが好ましい。表示上最も好ましいのは、輝度順位の等しい副画素が互いに列方向、および行方向に隣接しない配置である。言い換えれば、表示上最も好ましいのは、輝度順位の等しい副画素を市松状に配置することである。
以下に、上述した本実施形態の液晶表示装置に適した駆動方法および画素配列ならびに副画素配列について説明する。図6および図7を参照しながら、本実施形態の液晶表示装置の駆動方法の一例を以下に説明する。
以下の説明では、図6に示すように、複数の行(1〜rp)および複数の列(1〜cq)を有するマトリクス状(rp、cq)に配列され、それぞれの画素P(p、q)(ただし、1≦p≦rp、1≦q≦cq)が2つの副画素SPa(p、q)およびSPb(p、q)を有する例を説明する。図6は、本実施形態の液晶表示装置の信号線S−C1、S−C2、S−C3、S−C4・・・S−Ccq、走査線G−L1、G−L2、G−L3、・・・G−Lrpおよび補助容量配線CS−AおよびCS−Bと、各画素P(p、q)および各画素を構成する副画素SPa(p、q)およびSPb(p、q)の相対的な配置の一部分(8行6列)を模式的に示す模式図である。
図6に示したように、1つの画素P(p、q)は画素の中央付近を水平に貫く走査線G−Lpの上下に副画素SPa(p、q)およびSPb(p、q)を有している。すなわち、副画素SPa(p、q)およびSPb(p、q)は各画素において列方向に配列されている。それぞれの副画素SPa(p、q)およびSPb(p、q)の補助容量電極の一方(不図示)は、隣接の補助容量配線CS−AまたはCS−Bに接続されている。また、各画素P(p、q)に表示画像に応じた信号電圧を供給する信号線S−Cqは図面上で各画素の間に垂直に(列方向に)延びるように設けられており、各信号線の右隣の副画素(画素)が各々有するTFT素子(不図示)に信号電圧を供給する構成となっている。図6に示した構成は、一本の補助容量配線、または一本の走査線を2つの副画素で共有する構成であり、画素の開口率を高くできる利点を有している。
図6に示した構成を有する液晶表示装置を駆動するための各種電圧(信号)の波形を図7(a)〜(j)に示す。図6の構成を有する液晶表示装置を図7(a)〜(j)の電圧波形を有する電圧で駆動することによって、上記4つの条件を満足することができる。
次に、本実施形態の液晶表示装置において、上記4つの条件が満足されていることを説明する。以下の説明では、説明の簡略化のために、全ての画素がある中間調を表示している状態を示している。
図7(a)は信号線S−C1、S−C3、S−C5・・・(奇数番目の信号線の群をS−Oと呼ぶこもとある)に供給される表示信号電圧波形(ソース信号電圧波形)、図7(b)は信号線S−C2、S−C4、S−C6・・・(偶数番目の信号線の群をS−Eと呼ぶこもとある)に供給される表示信号電圧波形、図7(c)は補助容量配線CS−Aに供給される補助容量対向電圧波形、図7(d)はCS−Bに供給される補助容量対向電圧波形、図7(e)は走査線G−L1に供給される走査電圧波形、図7(f)は走査線G−L2に供給される走査電圧波形、図7(g)は走査線G−L3に供給される走査電圧波形、図7(h)は走査線G−L4に供給される走査電圧波形、図7(i)は走査線G−L5に供給される走査電圧波形、図7(j)は走査線G−L6に供給される走査電圧波形をそれぞれ示す。ある走査線の電圧がローレベル(VgL)からハイレベル(VgH)に切替わる時刻から、その次の走査線の電圧がVgLからVgHに切替わる時刻までの期間が1水平走査期間(1H)である。また、各走査線の電圧がハイレベル(VgH)になっている期間を選択期間PSと呼ぶこともある。
ここでは、全ての画素が、ある中間調表示をしている場合を示しているので、図7(a)および(b)に示した表示信号電圧は全て一定振幅の振動波形となっている。また、表示信号電圧の振動の周期は2水平走査期間(2H)としている。表示信号電圧が振動しているのは、また信号線S−O(S−C1、S−C3・・・)の電圧波形と、信号線S−E(S−C2、S−C4・・・)の電圧波形の位相が互いに180度異なっているのは、上記3つの目条件を満足するためである。一般に、TFT駆動では信号線の電圧がTFT素子を介して画素電極に伝達される際には走査電圧波形の変化の影響を受けて変化する現象(引き込み現象と呼ばれることもある)が発生する。ここで、対向電圧の設定はこの引き込み現象を考慮して、信号線の電圧波形が画素電極に伝達された後の電圧波形の略中心値となるように設定してあり、図7(a),(b)において画素電極の電圧波形が対向電圧よりも高い電圧に対応する信号電圧には記号+を、画素電極の電圧波形が対向電圧よりも低い電圧に対応する信号電圧には記号−を付記してある。この+、−の記号は、液晶層に印加される電界の向きに対応しており、+と−では各々液晶層に印加されている電界の向きが反転している。
前述の図1から図4を参照しながら説明したように、ある走査線の走査電圧がVghのときこの走査線に接続されているTFTがオン状態となり、このTFTに接続されている副画素に、対応する表示信号電圧が供給される。ついで、走査線の電圧がVglとなった後に補助容量対向電圧が変化し、且つ、この補助容量対向電圧の変化量(変化方向、変化量の符号を含む)が2つの副画素に対して互いに異なっているので、副画素に印加される実効的な電圧が変化する。
図7(c)および(d)に示したように、ここでは、補助容量配線CS−AおよびCS−Bの補助容量対向電圧の振動の振幅および周期がともに、同一の値例えば、Vadの2倍(図3参照)および1Hであり、且つCS−A、CS−Bのいずれか一方の振動波形の位相を180度ずらすと他方の振動波形と一致する。すなわち、位相が0.5Hだけずれている。各副画素電極の平均的な電圧は、対応する走査線の電圧がVghからVglに変化した後、対応する補助容量配線の最初の電圧変化が増加の場合には、対応する走査線の電圧がVghの時の対応する信号線の表示信号電圧よりも増加し、対応する補助容量配線の最初の電圧変化が低下の場合には、対応する走査線の電圧がVghの時の対応する信号線の表示信号電圧よりも低下する。
その結果、図7(a)および(b)において表示信号電圧に付した記号が+の時には、補助容量配線の上記電圧変化が増加方向の場合、液晶層に印加される実効的な電圧は、上記電圧変化が減少方向の場合よりも高くなる。他方、図7(a)および(b)において表示信号電圧に付した記号が−の時には補助容量配線の上記電圧変化が増加方向の場合の
液晶層に印加される実効的な電圧は、上記電圧変化が減少方向の場合よりも低くなる。
図6には、ある垂直走査期間(ここではフレーム期間)における各画素P(p、q)と副画素SPa(p、q)およびSPb(p、q)の状態を示している。各副画素に対応する走査線に対称に記してある次の3つの記号により、それぞれの副画素の状態を示している。
第1番目の記号HまたはLは、副画素の実効的な印加電圧の大小関係を示しており、記号Hは実効印加電圧が高いことを示しており、記号Lは実効印加電圧が低いことを示している。第2番目の記号+または−は、対向電極と副画素電極の電圧の大小関係、すなわち各副画素の液晶層に印加された電界の向きを示しており、記号+は対向電極の電圧よりも副画素電極の電圧が高いことを示し、記号−は対向電極の電圧よりも副画素電極の電圧が低いことを示している。第3番目の記号AまたはBはそれぞれ対応する補助容量配線がCS−AまたはCS−Bであることを示している。
例えば、画素P(1、1)の副画素SPa(1、1)およびSPb(1、1)の状態をみる。図7(a)および(e)からわかるように、GL−1が選択される期間(VgHである期間PS)の表示信号電圧は、「+」である。また、GL−1の走査電圧がVgHからVgLに変化したときの、それぞれの副画素に対応する補助容量配線の電圧は、図7(c)および(d)に矢印(左から1番目の矢印)で示した位置の状態にある。従って、GL−1の走査電圧がVgHからVgLに変化した後の、SPa(1、1)の補助容量対向電圧の最初の電圧変化は、図7(c)からわかるように、増加(これを「U」として示している。)である。一方、GL−1の走査電圧がVgHからVgLに変化した後の、SPb(1、1)の補助容量対向電圧の最初の電圧変化は、図7(d)からわかるように、減少(これを「D」として示している。)である。従って、SPa(1、1)の実効電圧は増加し、SPb(1、1)の実効電圧は減少する。ゆえに、SPa(1、1)の実効的な印加電圧はSPb(1、1)のそれよりも大きくなり、SPa(1、1)に記号HがSPb(1、1)に記号Lが付記されることとなる。
図7(b)によればP(1、2)のSPa(1、2)およびSPb(1、2)では、GL−1が選択される期間の表示信号電圧は、「−」である。また、GL−1の走査電圧がVgHからVgLに変化したときの、それぞれの副画素に対応する補助容量配線の電圧は、図7(c)および(d)に矢印(左から1番目の矢印)で示した位置の状態にある。従って、GL−1の走査電圧がVgHからVgLに変化した後の、SPa(1、2)の補助容量対向電圧の最初の電圧変化は、図7(c)からわかるように、増加(「U」)である。一方、GL−1の走査電圧がVgHからVgLに変化した後の、SPb(1、2)の補助容量対向電圧の最初の電圧変化は、図7(d)からわかるように、減少(「D」)である。従って、SPa(1、2)の実効電圧は減少し、SPb(1、2)の実効電圧は増加する。ゆえに、SPa(1、2)の実効的な印加電圧はSPb(1、2)のそれよりも小さくなり、SPa(1、2)に記号LがSPb(1、2)に記号Hが付記されることとなる。
さらに、図7(a)によればP(2、1)のSPa(2、1)およびSPb(2、1)では、GL−2が選択される期間の表示信号電圧は、「−」である。また、GL−2の走査電圧がVgHからVgLに変化したときの、それぞれの副画素に対応する補助容量配線の電圧は、図7(c)および(d)に矢印(左から2番目の矢印)で示した位置の状態にある。従って、GL−1の走査電圧がVgHからVgLに変化した後の、SPa(2、1)の補助容量対向電圧の最初の電圧変化は、図7(d)からわかるように、減少(「D」)である。一方、GL−2の走査電圧がVgHからVgLに変化した後の、SPb(2、1)の補助容量対向電圧の最初の電圧変化は、図7(c)からわかるように、増加(「U」)である。従って、SPa(2、1)の実効電圧は増加し、SPb(2、1)の実効電圧は減少する。ゆえに、SPa(2、1)の実効的な印加電圧はSPb(2、1)のそれよりも大きくなり、SPa(2、1)に記号HがSPb(1、2)に記号Lが付記されることとなる。このようにして、図6に示す各副画素状態が得られることがわかる。
本実施形態の液晶表示装置は、第1の条件を満足するように駆動することができる。
図6および図7は、あるフレーム期間内の状態を示しているため、これらの図から第1の条件を満足するか否かを評価することは出来ないが、例えば、図7に示したフレームの次のフレームで各信号線(S−O(図7(a))あるいはS−E(図7(b)))の電圧波形の位相をそれぞれ180度ずらすことにより、液晶層に印加される電界の向きがフレーム期間毎に反転する交流駆動とすることができる。
さらに、本実施形態の液晶表示装置では、それぞれの画素における各副画素の実効印加電圧大小の関係の、言い換えると、副画素の輝度の大きさの順位の表示画面内での配置(図6における記号「H」と「L」の位置関係)がフレーム毎に変化しないようにするために、信号線の電圧波形の位相をずらすのに伴って、補助容量配線CS−AおよびCS−Bの電圧波形の位相も180度ずらす。このようにすると、図6に示した次のフレームでは、図6における記号「+」と記号「−」とを入れ替えた状態が実現される(例えば、(+、H)⇔(−、H)、(+、L)⇔(−,L))。このように、上述した第1の条件を満足することができる。
次に、第2の条件を満足するか否か、すなわち、各々の電界の向きにおいて各副画素の液晶層(および各副画素に対応する補助容量)に充電される電荷量が一致するか否かを検討する。ここで、本実施形態の液晶表示装置においては、各画素が液晶層への実効印加電圧の異なる副画素を有しているが、表示のチラツキといった表示品位に支配的な影響を与えるのは輝度順位の高い副画素、即ち図6において記号「H」を付記した副画素であるため、特に 記号「H」を付記した副画素に対して第2の条件が課せられることになる。
第2の条件に関して、図7に示した各電圧波形を参照しながら説明する。
副画素の液晶容量および補助容量が充電されるのは、対応する走査線の電圧がVghの期間(選択期間PS)である。また、液晶容量に充電される電荷量は選択期間における信号線の表示信号電圧と対向電圧(図7中不図示)との電圧差に依存し、補助容量に充電される電荷量は選択期間における信号線の表示信号電圧と補助容量配線の電圧(補助容量対向電圧)との電圧差に依存する。
図7(a)および(b)に示したように、各選択期間における信号線の表示信号電圧は、図中に+または−の記号を付した2種類の電圧が存在するが、いずれの場合も、選択期間内においては電圧変化が無い。なお、対向電圧については図示していないが、ここでは全ての副画素に対して同一の電圧で、且つ時間的に電圧変化しない直流電圧とした。
補助容量配線はCS−AとCS−Bの2種類が存在する。CS−Aの電圧波形は、いずれの走査線の選択期間においても同一波形である。同様にCS−Bの電圧波形もまたいずれの走査線の選択期間においても同一波形である。すなわち、いずれの走査線の選択期間においても、補助容量配線の電圧の直流成分(DCレベル)値が同一の値となる。従って、各信号線の表示信号電圧、対向電極の電圧、および各補助容量配線の電圧の直流成分(DCレベル)を適宜設定することにより第2の条件を満足することができる。
次に、第3の条件を満足するか否か、すなわち、各フレーム期間において極性の異なる画素が隣接して配置されているか否かを検証する。ただし、本実施形態の液晶表示装置においては、各画素が液晶層への実効印加電圧の異なる副画素を有しているので、画素について第3の条件が課せられるのに加え、実効印加電圧の等しい副画素同士に対しても第3の条件が課せられる。とりわけ、上記第2の条件の場合同様、輝度順位の高い副画素、即ち図6において記号「H」を付した副画素に対して第3の条件を満たすことが重要となる。
図6に示したように、各画素の極性(電界の向き)を示す記号「+」および「−」は行方向(水平方向)には、例えば(+、−)、(+、−)、(+、−)と2画素(2列)周期で反転しており、列方向(垂直方向に)にも、例えば、(+、−)、(+、−)、(+、−)、(+、−)と2画素(2行)周期で反転している。すなわち、画素単位でみるとドット反転と呼ばれる状態を呈しており、第3の条件を満足している。
次に、輝度順位の高い副画素、即ち図6において記号「H」を付した副画素について確認する。
図6に示したように、行方向には、例えば第1行のSPaを見ると、+H、+H、+Hと極性反転は見られないが、列方向には、例えば第1列を見ると、(+H、−H)、(+H、−H)、(+H、−H)、(+H、−H)と2画素(2行)周期で極性反転している。すなわち、とりわけ重要な輝度順位の高い副画素単位でみるとライン反転と呼ばれる状態を呈しており、第3の条件を満たしている。記号Lの副画素も同様の規則性をもって配置されており、第3の条件を満足している。
次に、第4の条件について検討する。第4の条件は、積極的に輝度を異ならせた副画素の内で輝度順位が同じ副画素ができるだけ互いに隣接しないように配置することである。
本実施形態において積極的に輝度を異ならせた副画素、すなわち液晶層に印加される実効印加電圧を積極的に異ならせた副画素は、図6において記号HまたはLで示されている。
図6において、行方向に2つ列方向に2つ合計4個の副画素単位(例えば、SPa(1、1)、SPb(1、1)、SPa(1、2)、SPb(1、2))を見ると、行方向にH、L、改行してL、Hと配置された副画素郡が全面に敷き詰められた配置となっている。すなわち、図6に示した配置では、HおよびLの記号が副素単位で市松模様状に配置された構造となっており、第4の条件を満たしていることがわかる。
この配置を画素単位についてみると、各画素における副画素の輝度の大きさの順位と、副画素の列方向の配列における位置との対応関係は、任意の行の画素においては行方向に所定の周期で変化(ここでは1画素ごとに反転)し、任意の列の画素においては一定である。すなわち、任意の行の画素P(p、q)において最高輝度を呈する副画素(ここでは「H」で示される副画素)は、qが奇数の画素ではSPa(p、q)であり且つqが偶数の画素ではSPb(p、q)である。もちろん、逆に、qが奇数の画素ではSPb(p、q)であり且つqが偶数の画素ではSPa(p、q)であってもよい。一方、任意の列の画素P(p、q)において最高輝度を呈する副画素は、pが奇数が偶数かに関わらず同一列では同一の副画素SPa(p、q)もしくはSPb(p、q)である。ここで、SPa(p、q)もしくはSPb(p、q)をとるとしたのは、たとえば奇数列ではpの値が偶数か奇数かにかかわらずSPa(p、q)であり、偶数列ではpの値が偶数か奇数かにかかわらずSPb(p、q)であるからである。
このように、図6および図7を参照ながら説明した本実施形態の液晶表示装置は、上述した4つの条件を全て満足するので、高品位の表示を実現することができる。
尚、上記では、液晶表示装置の1画素を2つの副画素に分割する実施形態について説明したが、本発明の液晶表示装置は、1画素を3つ以上の副画素に分割したものとして実施することもできる。以下、図8及び図9を参照しながら、本発明の液晶表示装置において、1画素を3つの副画素に分割する場合の例を説明する。
図8は、1画素を3つの副画素に分割してなる液晶表示装置における画素配列を模式的に示す図である。図8において、各画素は上段、中段、下段の副画素に分割されており、それぞれがCS−A又はCS−Bに接続されて個別に制御されるようになっている。尚、各副画素の明暗の配列については、この図に示すものに限定されるわけではなく、任意の配列を採用することができる。
図9は、図8に示す液晶表示装置の画素構造に対応した電気的な等価回路を示す図である。図9において、1画素に含まれる3つの副画素のうち、1つ又は2つの副画素がそれぞれCS−A又はCS−Bに接続されている。その他の詳細な構成は図2に示す回路と同様である。
上記した本発明の液晶表示装置をPAL方式の対応の液晶表示装置において実施する例を以下に示す。本実施例は、PAL方式の映像ソースを表示可能なマトリックス型表示装置に関するものである。
図10は、本実施例によるPAL方式の映像ソース用の液晶映像表示装置の構成の主要部を示す図である。この映像表示装置は、複数の映像ソースからの映像信号を切り替えて入力する入力切換部101と、アナログ信号をデジタル信号に変換するADコンバータ102と、映像信号変換用メモリ103と、スケーリング、IP変換等の映像信号変換処理を行う映像信号変換部104と、画質強調補正処理を行う画質強調補正部105と、オンスクリーン信号を制御するOSD制御部106と、オンスクリーン信号を混合するOSD混合部107と、γ補正を行うγ補正部108と、液晶パネルを制御する液晶コントローラ109と、液晶パネル200と、ゲートドライバ201と、ソースドライバ202とを有する。
以下に、本例の映像信号変換部104における映像信号変換処理を説明する。
図11を参照してPAL方式の標準(SD)映像信号の映像信号変換処理を説明する。図11Aは、走査線数が576本のインターレース方式の映像信号、即ち、576i映像信号を模式的に表示したものである。図11Bは、16:9型の欧州規格の表示パネル(960ドット×540ドット)の画素列を模式的に表示したものであり、これを、以下、単に、ワイドユーロパネルと称する。
先ず、図11Aの576i映像信号を、図11Cに示す、走査線が576本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、576p信号と称する。ここで、インターレース信号はプログレッシブ信号に変化しているが走査線の数は変化していない。従って、スケーリングは不要である。
次に、図11Cの576p信号を、図11Dに示す、走査線が540本のプログレッシブ信号に変換する。こうして生成された信号を、以下、単に、540p信号と称する。ここで、走査線が576本から540本に減少しているのは、6.25%のオーバスキャン分カットを行ったためであり、スケーリングは不要である。540p信号の走査線は、540本であるから、540行の画素列を有するワイドユーロパネルに表示することができる。尚、576i映像信号は4:3型であるから、それを16:9型のワイドユーロパネルに表示するには、水平方向のスケーリングが必要である。
図12を参照してハイビジョン(HD)映像信号の映像信号変換を説明する。図12Aは、走査線数が1080本のインターレース方式の映像信号、即ち、1080i映像信号を模式的に表示したものである。図12Bは、図11Bに示した、16:9型の欧州規格のワイドユーロパネル(960ドット×540ドット)の画素列を模式的に表示したものである。
先ず、図12Aの1080i映像信号を、図12Cに示す、走査線が540本のプログレッシブ信号、即ち、540p信号に変換する。ここで、走査線が1080本から540本に減少しているのは、片フィールドの信号をそのまま利用しているためである。540p信号の走査線は、540本であるから、540行の画素列を有するワイドユーロパネルに表示することができる。尚、1080i映像信号は16:9型であるから、それを16:9型のワイドユーロパネルに表示するには、水平方向のスケーリングは不要である。
以上説明した本実施例のマトリックス型表示装置の映像信号変換部104では、PAL方式の標準(SD)映像信号をワイドユーロパネルに表示する場合、図11Aの576i映像信号を図11Cの576p信号にIP変換し、それを、図11Dの540p信号に変換するだけである。即ち、オーバスキャンと水平方向のスケーリングを行うが、垂直方向のスケーリングは行わない。ハイビジョン(HD)映像信号をワイドユーロパネルに表示する場合、図12Aの1080i映像信号を図12Cの540p信号に変換するだけである。即ち、片フィールドの信号をそのまま使うだけで、オーバスキャンと水平方向のスケーリングは行わない。従って、本例では、映像信号変換用メモリ103の容量を小さくすることができる。
以上、本発明の液晶表示装置について、具体的な実施の形態を示して説明したが、本発明はこれらに限定されるものではない。当業者であれば、本発明の要旨を逸脱しない範囲内において、上記各実施形態又は他の実施形態にかかる発明の構成及び機能に様々な変更・改良を加えることが可能である。
本発明の液晶表示装置の一実施形態における画素構成例を模式的に示した図である。 図1に示す液晶表示装置の画素構造に対応した電気的な等価回路を示す図である。 (a)〜(f)は、図1に示す液晶表示装置の駆動に用いられる各種の電圧波形を示す図である。 図1に示す液晶表示装置における副画素間の液晶層への印加電圧の関係を示す図である。 図1に示す液晶表示装置のγ特性を示す図であり、(a)右60度視角でのγ特性、(b)は、右上60度視角のγ特性を示す。 図1に示す液晶表示装置の画素配列を模式的に示す図である。 (a)〜(j)は、図6に示した構成を有する液晶表示装置を駆動するための各種電圧(信号)の波形を示す図である。 1画素を3つの副画素に分割してなる液晶表示装置における画素配列を模式的に示す図である。 図8に示す液晶表示装置の画素構造に対応した電気的な等価回路を示す図である。 本発明の実施例として、PAL方式の映像ソース用の液晶映像表示装置の構成の主要部を示す図である。 本発明の実施例として、PAL方式の標準(SD)映像信号の映像信号変換処理の方法を示す図である。 本発明の実施例として、ハイビジョン(HD)映像信号の映像信号変換処理の方法を示す図である。
符号の説明
10 画素
10a、10b 副画素
12 走査線
14a、14b 信号線
16a、16b TFT
18a、18b 副画素電極
100 液晶表示装置
101 入力切換部
102 ADコンバータ
103 映像信号変換用メモリ
104 映像信号変換部
105 画質強調補正部
106 OSD制御部
107 OSD混合部
108 γ補正部
109 液晶コントローラ
200 表示パネル
201 ゲートドライバ
202 ソースドライバ

Claims (5)

  1. それぞれが液晶層と前記液晶層に電圧を印加する複数の電極とを有する複数の画素を備えた液晶表示装置であって、
    前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる複数の副画素を有していることを特徴とする液晶表示装置。
  2. 前記複数の画素のそれぞれは、それぞれの前記液晶層に互いに異なる電圧を印加することができる3つの副画素を有しており、該3つの副画素のうち1つの副画素と他の2つの副画素とがそれぞれ異なる電極に接続されていることを特徴とする請求項1に記載の液晶表示装置。
  3. PAL方式の放送信号を受信し表示することを特徴とする請求項1又は2に記載の液晶表示装置。
  4. PAL方式の放送信号として受信される576本の走査線を有するインターレース方式の映像信号を受信し、該576本の走査線を有するインターレース方式の映像信号を540本の走査線を有するプログレッシブ方式の映像信号に変換する映像信号変換部と、
    540本の画素列を有するマトリックス型の表示パネルとを備え、
    前記プログレッシブ方式の映像信号を前記表示パネルに表示することを特徴とする請求項1から3のいずれか1項に記載の液晶表示装置。
  5. ハイビジョン方式の放送信号として受信される1080本の走査線を有するインターレース方式の映像信号を受信し、該1080本の走査線を有するインターレース方式の映像信号を540本の走査線を有するプログレッシブ方式の映像信号に変換する映像信号変換部と、
    540本の画素列を有するマトリックス型の表示パネルとを備え、
    前記プログレッシブ方式の映像信号を前記表示パネルに表示することを特徴とする請求項1から3のいずれか1項に記載の液晶表示装置。
JP2004363467A 2004-12-15 2004-12-15 液晶表示装置 Pending JP2006171342A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004363467A JP2006171342A (ja) 2004-12-15 2004-12-15 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363467A JP2006171342A (ja) 2004-12-15 2004-12-15 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2006171342A true JP2006171342A (ja) 2006-06-29

Family

ID=36672181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363467A Pending JP2006171342A (ja) 2004-12-15 2004-12-15 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2006171342A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008276161A (ja) * 2007-04-26 2008-11-13 Au Optronics Corp 液晶ディスプレイパネルおよびその駆動方法
WO2008139693A1 (ja) * 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
WO2008139695A1 (ja) * 2007-04-27 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
JP2008287021A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2010134032A (ja) * 2008-12-02 2010-06-17 Hitachi Displays Ltd 液晶表示装置
WO2011013274A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 表示装置および表示装置の駆動方法
US8031287B2 (en) 2007-12-12 2011-10-04 Samsung Electronics Co., Ltd. Display panel and liquid crystal display including the same
WO2013031608A1 (ja) * 2011-08-26 2013-03-07 シャープ株式会社 液晶表示装置、液晶パネルの駆動方法
US8432344B2 (en) 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置
JP2003255915A (ja) * 2002-03-07 2003-09-10 Hitachi Ltd 表示装置及びその駆動方法
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004117707A (ja) * 2002-09-25 2004-04-15 Sharp Corp アクティブマトリクス基板およびその製造方法並びに液晶表示装置
JP2004163943A (ja) * 2002-11-14 2004-06-10 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269509A (ja) * 1996-03-29 1997-10-14 Seiko Epson Corp 液晶表示素子及びその製造方法
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置
JP2003255915A (ja) * 2002-03-07 2003-09-10 Hitachi Ltd 表示装置及びその駆動方法
JP2004062146A (ja) * 2002-06-06 2004-02-26 Sharp Corp 液晶表示装置
JP2004117707A (ja) * 2002-09-25 2004-04-15 Sharp Corp アクティブマトリクス基板およびその製造方法並びに液晶表示装置
JP2004163943A (ja) * 2002-11-14 2004-06-10 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008139693A1 (ja) * 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
US9196206B2 (en) 2007-04-26 2015-11-24 Sharp Kabushiki Kaisha Liquid crystal display
JPWO2008139693A1 (ja) * 2007-04-26 2010-07-29 シャープ株式会社 液晶表示装置
JP4730744B2 (ja) * 2007-04-26 2011-07-20 友▲達▼光電股▲ふん▼有限公司 液晶ディスプレイパネルおよびその駆動方法
JP2008276161A (ja) * 2007-04-26 2008-11-13 Au Optronics Corp 液晶ディスプレイパネルおよびその駆動方法
US8471793B2 (en) 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
WO2008139695A1 (ja) * 2007-04-27 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
JP2008287021A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8619011B2 (en) 2007-05-17 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8031287B2 (en) 2007-12-12 2011-10-04 Samsung Electronics Co., Ltd. Display panel and liquid crystal display including the same
US8194201B2 (en) 2007-12-12 2012-06-05 Samsung Electronics Co., Ltd. Display panel and liquid crystal display including the same
US8432344B2 (en) 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
JP2010134032A (ja) * 2008-12-02 2010-06-17 Hitachi Displays Ltd 液晶表示装置
WO2011013274A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 表示装置および表示装置の駆動方法
US8665200B2 (en) 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
WO2013031608A1 (ja) * 2011-08-26 2013-03-07 シャープ株式会社 液晶表示装置、液晶パネルの駆動方法
US9122106B2 (en) 2012-10-17 2015-09-01 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
US7791577B2 (en) Liquid crystal display device and method for driving the same
US8638282B2 (en) Liquid crystal display device
JP5284535B2 (ja) 液晶表示装置
US7884890B2 (en) Liquid crystal display device
JP4886034B2 (ja) 液晶表示装置
US6958791B2 (en) Liquid crystal display
KR101253273B1 (ko) 표시 장치 및 그 구동 방법
US7948463B2 (en) Liquid crystal display device
CN101535883B (zh) 液晶显示装置
JP5043847B2 (ja) 液晶表示装置
JPWO2009069359A1 (ja) 液晶表示装置、アクティブマトリクス基板、液晶パネル、液晶表示ユニット、テレビジョン受像機
JP5042270B2 (ja) 液晶表示装置
JP2006171342A (ja) 液晶表示装置
JP5117633B2 (ja) 液晶表示装置
JP5631968B2 (ja) 液晶表示装置
JP2007139980A (ja) 液晶表示装置、およびその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100105

A131 Notification of reasons for refusal

Effective date: 20100511

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110809