KR101253273B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101253273B1
KR101253273B1 KR1020050124669A KR20050124669A KR101253273B1 KR 101253273 B1 KR101253273 B1 KR 101253273B1 KR 1020050124669 A KR1020050124669 A KR 1020050124669A KR 20050124669 A KR20050124669 A KR 20050124669A KR 101253273 B1 KR101253273 B1 KR 101253273B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
data
scan group
sub pixel
Prior art date
Application number
KR1020050124669A
Other languages
English (en)
Other versions
KR20070064105A (ko
Inventor
이준우
김희섭
이창훈
한은희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020050124669A priority Critical patent/KR101253273B1/ko
Priority to JP2006218484A priority patent/JP5374013B2/ja
Priority to US11/591,728 priority patent/US8619019B2/en
Priority to CN200610160382XA priority patent/CN1983374B/zh
Publication of KR20070064105A publication Critical patent/KR20070064105A/ko
Application granted granted Critical
Publication of KR101253273B1 publication Critical patent/KR101253273B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치 및 그 구동 방법이 제공된다. 표시 장치는 데이터 구동부로부터 데이터 신호를 전달하는 복수의 데이터선과, 서로 교대로 배열되어 데이터선과 교차하는 복수의 제1 및 제2 게이트선과, 데이터선과 제1 및 제2 게이트선에 의해 정의되며, 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소 및 2 이상의 제1 게이트선 및 2 이상의 제2 게이트선으로 이루어지는 주사군을 선택하여 주사군의 2 이상의 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 주사군의 2 이상의 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 게이트 구동부를 포함한다.
게이트 구동부, 주사군, 데이터 구동부, 액정 표시 장치

Description

표시 장치 및 그 구동 방법{Display apparatus and method for driving the same}
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 제1 표시판의 단위 화소의 레이아웃도이다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 게이트 클록 신호 및 게이트 신호의 파형도이다.
도 5 내지 도 8은 본 발명의 일 실시예에 따른 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서를 나타내는 평면도들이다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 게이트 클록 신호, 게이트 신호, 출력 인에이블 신호 및 데이터 신호의 파형도이다.
도 10 내지 도 15는 본 발명의 다른 실시예에 따른 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서를 나타내는 평면도들이다.
도 16 내지 도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 제1 표시판 110: 제1 절연 기판
181: 제1 서브 화소 전극 182: 제2 서브 화소 전극
200: 제2 표시판 210: 제2 절연 기판
300: 액정층 400: 액정 패널
500: 액정 표시 장치
본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 데이터 구동부의 로드가 감소된 표시 장치 및 그 구동 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 변화하고 있다. 종래 텔레비전이나 컴퓨터 모니터 등의 표시 장치에 많이 사용되었던 음극선관(Cathode Ray Tube; CRT)을 대신하여 대형화, 평면화, 슬림화 등의 요구에 부합되는 액정 표시 장치(Liquid Crystal Display), 유기 EL 표시 장치(Electro Luminescent Display), 전계 방출 표시 장치(Field Emission Display; FED), 플라즈마 표시 패널(Plasma Display Panel; PDP) 등의 다양한 평판 표시 장치(Flat Panel Display)가 개발되어 활용되고 있다.
표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있다.
이러한 액정 표시 장치에서는 화소 전극과 공통 전극에 각각 데이터 전압과 공통 전압을 인가하여 액정층에 전계를 생성하고, 상기 전계를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 액정층을 구성하는 액정분자들의 투과율과 응답 속도는 화상의 밝기, 잔상 등에 영향을 주기 때문에, 화질의 개선을 위해서는 이들을 컨트롤할 필요가 있다. 하나의 방법으로, 화소에 인가되는 전계의 세기 및 방향을 조절하는 방안이 연구되고 있다. 구체적으로 하나의 화소를 2 이상의 영역으로 나누어 각각에 서브 화소 전극을 구비한다. 이때, 각각의 서브 화소 전극은 서로 다른 스위칭 소자를 구비할 수 있으며, 이 경우 각각의 서브 화소 전극에는 다른 전압이 인가될 수 있다.
상기한 바와 같은 구조의 액정 표시 장치에서 액정층 내의 전계를 조절하는 방법으로서, 각각의 서브 화소 전극에 공통 전압을 기준으로 서로 다른 극성의 전압을 인가하게 된다. 그런데 이와 같이 각각의 스위칭 소자를 이용하여 서브 화소 전극에 서로 다른 전압을 인가하는 경우 하나의 스위칭 소자가 턴온되는 시간이 2배 이상 짧아지게 된다. 따라서, 데이터 구동부로부터 인가되는 데이터 전압이 짧은 시간 내에 급격하게 바뀌어야 하므로 데이터 구동부에 큰 로드(load)가 걸리며, 또한 소비 전력이 증가하게 된다.
본 발명이 이루고자 하는 기술적 과제는 데이터 구동부의 로드가 감소된 표시 장치를 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 표시 장치의 구동 방법을 제공하고자 하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치는 데이터 구동부로부터 데이터 신호를 전달하는 복수의 데이터선과, 서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선과, 상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소 및 2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 주사군을 선택하여 상기 주사군의 상기 2 이상의 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 상기 주사군의 상기 2 이상의 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 게이트 구동부를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 표시 장치는 데이터 구동부로부터 데이터 신호를 전달하는 복수의 데이터선과, 서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선과, 상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소 및 2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 제1 주사군 및 상기 제1 주사군과 중복되지 않는 제2 주사군을 선택하여 상기 제1 및 제2 주사군의 2 이상의 상기 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 상기 제1 및 제2 주사군의 2 이상의 상기 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 게이트 구동부를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 표시 장치의 구동 방법은 데이터 신호를 전달하는 복수의 데이터선과, 서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선 및 상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소를 포함하는 표시 장치의 구동 방법으로서, 2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 주사군을 선택하는 단계와, 상기 주사군의 2 이상의 상기 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 단계 및 상기 주사군의 2 이상의 상기 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 단계를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있 다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 따른 표시 장치 및 그 구동 방법에 대하여 설명한다. 이하에서는 본 발명의 실시예들에 따른 표시 장치로서 액정 표시 장치가 예시되지만, 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 단면도이다.
도 1을 참조하면, 액정 표시 장치(500)는 제1 표시판(100), 제1 표시판(100)에 대향하는 제2 표시판(200) 및 이들 사이에 개재된 액정층(300)을 포함한다. 여기서, 제1 표시판(100), 제2 표시판(200) 및 액정층(300)으로 이루어진 패널은 때때로 '액정 패널'로 호칭될 수 있다.
제1 표시판(100)은 제1 절연 기판(110) 및 제1 절연 기판(110)의 상면에 형성된 화소 전극(181, 182)을 포함한다. 제1 표시판(100)은 예컨대 매트릭스 형상으로 배열된 복수개의 화소를 구비하는데, 화소 전극(181, 182)은 화소마다 형성된다.
화소 전극은 전기적으로 절연되어 있는 제1 서브 화소 전극(181) 및 제2 서브 화소 전극(182)을 포함한다. 제1 및 제2 서브 화소 전극(181, 182)은 각각 공간적으로 이격되어 있으며, 전기적으로 절연되어 있다. 제1 및 제2 서브 화소 전극(181, 182)에는 각각 독립적인 스위칭 소자가 연결되어 독립적인 데이터 전압이 인가될 수 있다.
제2 표시판(200)은 제2 절연 기판(210) 및 제2 절연 기판(210) 아래에 전면적으로 형성된 공통 전극(250)을 포함한다. 공통 전극(250)은 액정층(300)을 사이에 두고 제1 표시판(100)의 화소 전극(181, 182)에 대향하며, 제1 표시판(100)의 화소 전극(181, 182)과 함께 액정층(300)에 전계를 생성한다. 액정층(300)에는 다 수개의 액정 분자(미도시)가 구비된다. 액정 분자는 액정층(300)에 형성된 전계에 따라 회전함으로써, 액정 패널의 투과율을 조절한다.
제1 표시판(100)의 화소 전극(181, 182) 위에는 제1 배향막(미도시)이 덮고 있으며, 제2 표시판(200)의 공통 전극(250) 아래에는 제2 배향막(미도시)이 덮고 있다. 여기서, 제1 및 제2 배향막은 초기에, 즉 액정층(300)에 전계가 인가되기 전에 액정 분자를 수평 방향으로 배향시키는 수평 배향막일 수 있다. 이 경우 제1 배향막은 제1 방향으로 러빙되어 있으며, 제2 배향막은 예를 들어 제1 방향과 180°의 각도를 갖는 제2 방향으로 러빙되어 있다.
상기한 바와 같은 구조의 액정 패널의 액정층(300)에 생성되는 전계 및 그에 의한 액정 분자의 회전력과 응답 속도 조절에 대해 구체적인 예를 들어 설명하면 다음과 같다. 도 1에서는 전계의 방향이 점선으로 도시되어 있다.
예컨대, 제1 표시판(100)의 제1 서브 화소 전극(181)에 14V, 제2 서브 화소 전극(182)에 0V의 데이터 전압을 인가하고, 제2 표시판(200)의 공통 전극(250)에 7V의 기준 전압(공통 전압)을 인가하면, 제1 및 제2 서브 화소 전극(181, 182)과 공통 전극(250)과의 전위차는 각각 7V 및 -7V가 된다. 여기서, 액정 분자는 회전 정도는 전위차의 절대값에 좌우되기 때문에 제1 서브 화소 전극(181) 상의 액정 분자와 제2 서브 화소 전극(182) 상의 액정 분자 간의 회전 정도의 차이는 없다.
제1 및 제2 서브 화소 전극(181, 182)은 소정 간격 이격되어 있는데, 이렇게 이격된 영역에 의해 수직 방향의 전계가 휘어져서 수평 성분 전계를 포함하는 프린지 필드(fringe field)가 형성된다.
한편, 제1 서브 화소 전극(181)과 제2 서브 화소 전극(182) 사이에는 14V의 전위차가 형성되는데, 이러한 전위차에 의해 횡 방향의 래터럴 필드(lateral field)가 형성된다. 이러한 래터럴 필드는 프린지 필드와 함께 횡방향 전계를 증가시켜, 액정 분자의 회전력 및 응답 속도를 증가시킬 수 있다.
상기한 바와 같은 구조를 갖는 본 발명의 일 실시예에 따른 액정 표시 장치의 화소 구조에 대해 설명한다. 도 2는 본 발명의 일 실시예에 따른 제1 표시판의 단위 화소의 레이아웃도이다.
도 2를 참조하면, 제1 방향으로 제1 게이트선(121) 및 제2 게이트선(122)이 형성되어 있으며, 제2 방향으로 데이터선(162)이 형성되어 있다.
인접하는 2개의 제2 게이트선(122)과 인접하는 2개의 데이터선(162)은 서로 교차하면서 화소를 정의한다. 제1 게이트선(121)은 인접하는 2개의 제2 게이트선(122) 사이에 형성되며, 화소를 가로지른다. 제1 게이트선(121)과 제2 게이트선(122)은 예컨대 교대로 배열될 수 있다. 하나의 예로서 홀수번째 게이트선은 제1 게이트선(121)이고, 짝수번째 게이트선은 제2 게이트선(122)일 수 있다. 제1 게이트선(121)은 예를 들어 제1 서브 화소 전극에 연결된 박막 트랜지스터에 제어 신호를 인가하며, 제2 게이트선(122)은 제2 서브 화소 전극에 연결된 박막 트랜지스터에 제어 신호를 인가할 수 있다. 게이트선(121, 122)과 데이터선(162)은 예컨대 게이트 절연막 등에 의해 절연된다.
또한 화소 영역에는 전기적으로 분리되어 있는 제1 서브 화소 전극(181)과 제2 서브 화소 전극(182)이 형성되어 있다. 제1 서브 화소 전극(181)과 제2 서브 화소 전극(182)은 제1 방향 및 제2 방향으로 뻗어 있으며, 제2 방향으로 맞물려 있다. 제1 게이트선(121) 및 제2 게이트선(122)은 일정 영역에서 폭이 다소 확장되어 각각 제1 게이트 전극(123) 및 제2 게이트 전극(124)을 이룬다. 또한, 데이터선(162)은 화소 영역으로 분지되어 소스 전극(165)을 형성한다. 드레인 전극(166)은 게이트 전극(123, 124)에 대하여 소스 전극(165)의 반대편에 위치한다. 제1 게이트 전극(123), 소스 전극(165) 및 드레인 전극(166)은 제1 서브 화소 전극(181)을 스위칭하는 제1 박막 트랜지스터(Tr1)를 이루며, 제2 게이트 전극(124), 소스 전극(165) 및 드레인 전극(166)은 제2 서브 화소 전극(182)을 스위칭하는 제2 박막 트랜지스터(Tr2)를 이룬다.
한편, 도 2에서는 게이트선(121, 122)과 동일한 방향으로 유지 전극선(125)이 더 형성되어 있다. 유지 전극선(125)은 제1 서브 화소 전극(181)과 오버랩되어 제1 유지 커패시터를 형성하며, 제2 서브 화소 전극(182)과 오버랩되어 제2 유지 커패시터를 형성한다. 유지 전극선(125)은 필요에 따라 생략될 수 있다.
도 3은 본 발명의 일 실시예에 따른 액정 표시 장치의 블록도이다. 도 3에서 액정 패널(400) 내의 화소는 등가 회로로 도시되어 있다.
도 3을 참조하면, 제1 게이트선(G1, …, G2n-1)과 데이터선(D1, D2, D3, …, Dm)에는 제1 박막 트랜지스터(Tr1)가 전기적으로 연결되고, 제1 박막 트랜지스터(Tr1)의 드레인 전극에는 제1 액정 커패시터(Clc1)와 제1 유지 커패시터(Cst1)가 병렬 연결된다. 제1 액정 커패시터(Clc1)의 제1 전극은 제1 서브 화소 전극이고, 제2 전극은 공통 전극이다. 또한, 제1 유지 커패시터(Cst1)의 제1 전극은 상기 제1 서브 화소 전극이고, 제2 전극은 유지 전극선이다.
또한, 제2 게이트선(G2, …, G2n)과 데이터선(D1, D2, D3, …, Dm)에는 제2 박막 트랜지스터(Tr2)가 전기적으로 연결되고, 제2 박막 트랜지스터(Tr2)의 드레인 전극에는 제2 액정 커패시터(Clc2)와 제2 유지 커패시터(Cst2)가 병렬 연결된다. 제2 액정 커패시터(Clc2)의 제1 전극은 제2 서브 화소 전극이고, 제2 전극은 상기 공통전극이다. 또한, 상기 제2 유지 커패시터의 제1 전극은 상기 제2 서브 화소 전극이고, 제2 전극은 유지 전극선이다.
한편, 액정 표시 장치(500)는 상기한 액정 패널(400) 이외에도 액정 패널(400)을 구동하는 게이트 구동부(410) 및 데이터 구동부(420), 이들을 제어하는 신호 제어부(430) 및 계조 전압을 생성하는 계조 전압 생성부(450)를 포함한다.
신호 제어부(430)는 게이트 구동부(410) 및 데이터 구동부(420)와 연결되어 있으며, 이들의 동작을 제어하는 제어 신호를 생성하여 제공한다. 신호 제어부(430)는 외부의 그래픽 제어기(미도시)로부터 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 제공받는다. 이때 제공받는 입력 제어 신호로는, 예컨대 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(430)는 상기한 바와 같은 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고, 영상 신호(R, G, B)를 액정 패널의 동작 조건에 맞게 처리한 다음, 게이트 제어 신호(CONT1)를 게이트 구동부(410)로 제공하고, 데이터 제어 신호(CONT2) 및 처리된 데이터 신호(R', G', B')를 데이터 구동부(420)로 제공한다.
데이터 구동부(420)는 신호 제어부(410)로부터의 데이터 제어 신호(CONT2)에 따라 영상 데이터(R', G', B')를 입력받고, 계조 전압 생성부(450)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.
게이트 구동부(410)는 신호 제어부(430)로부터 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-G2n)에 인가하여 그 게이트선(G1-G2n)에 연결된 박막 트랜지스터를 턴-온시킨다. 이때, 게이트 구동부(410)는 2 이상의 제1 게이트선(G1, …, G2n -1) 및 2 이상의 제2 게이트선(G2, …, G2n)으로 이루어지는 주사군을 선택하여, 먼저 주사 순서에 따라 제1 게이트선(G1, …, G2n-1)에 게이트 온 전압을 인가한 다음, 동일 주사군 내의 제2 게이트선(G2, …, G2n)에 주사 순서에 따라 게이트 온 전압을 인가한다. 게이트 제어 신호(CONT1)는 게이트 클록 신호 및 게이트 온-오프 정보를 담은 게이트 신호를 포함하며, 주사 순서를 결정하는 선택 신호를 더 포함할 수 있다.
게이트 구동부(410)에는 구동 전압 생성부(미도시)로부터 생성된 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)이 공급된다.
도 4는 본 발명의 일 실시예에 따른 액정 표시 장치의 게이트 클록 신호 및 게이트 신호의 파형도이다.
도 3 및 도 4를 참조하면, 게이트 신호는 게이트 온 전압이 인가되는 하이(High) 구간 및 게이트 오프 전압이 인가되는 로우(low) 구간을 포함한다. 게이트 신호는 신호 제어부(430)로부터 입력된 게이트 클록 신호(CPV)의 라이징 에지에 동기되어 하나의 게이트선에 게이트 온 전압(Von)을 인가시킨다. 게이트 신호의 하이 파형은 게이트 클록 신호(CPV)의 라이징 주기(수평 주기; 1H)동안 지속된다. 즉, 게이트 클록 신호(CVP)의 다음 번 라이징 에지에서 상기 게이트선에 인가되는 게이트 신호는 로우 파형으로 바뀌게 되며, 게이트 온 전압(Von)이 인가된 게이트선에 게이트 오프 전압(Voff)을 인가한다. 이때, 동시에 주사 순서에 따른 다음 번 게이트선에 하이 파형의 게이트 신호가 인가되어 게이트 온 전압(Von)이 인가된다.
상기한 주사 순서는 2이상의 제1 게이트선(G1, G3, …, G2n-1)과 2 이상의 제2 게이트선(G2, G4, …, G2n)으로 이루어진 주사군을 포함하여 결정된다. 게이트 구동부(410)는 적어도 하나의 주사군을 선택하는데, 하나의 주사군에 포함된 게이트선을 모두 주사한 후, 주사군 이외의 게이트선에 주사가 진행된다. 즉, 하나의 주사군에 속하는 게이트선에 대한 주사가 시작되어 주사군 내의 모든 게이트선에 대한 주사가 완료될 때까지는 상기 주사군에 속하지 않는 게이트선에 대한 주사가 이루어지지 않는다. 여기서 주사군에 속하는 게이트선과 주사군에 속하지 않는 게이트선의 주사 순서는 필요에 따라 다양하게 선택될 수 있다.
또한 주사군은 2개 이상 선택될 수 있는데, 예를 들어 1536개의 게이트선을 포함하는 액정 패널에서 각각 72개의 게이트선을 포함하는 12개의 주사군 및 36개의 게이트선을 포함하는 8개의 주사군을 선택할 수 있다. 이때, 각각의 주사군에 대한 주사 순서는 필요에 따라 다양하게 결정될 수 있다. 이 경우에도 하나의 주사군에 대해 주사가 시작된 다음에는 주사가 완료될 때까지 다른 주사군에 대한 주사가 이루어지지 않는다. 그러나, 이에 제한되는 것은 아니며, 하나의 주사군에 대한 다른 주사군에 대하여, 동시에 주사가 이루어질 수도 있다. 이에 대한 더욱 상세한 예시는 후술된다.
선택된 하나의 주사군 내에서의 주사 순서는 제1 게이트선의 주사가 먼저 이루어지고, 제2 게이트선의 주사가 이루어지는 순으로 한다. 도 4에서는 4개의 제1 게이트선(Ga+1, Ga+3, Ga+5, Ga+7) 및 4개의 제2 게이트선(Ga+2, Ga+4, Ga+6, Ga+8)로 이루어진 주사군 내에서의 주사 순서의 일예가 도시되어 있다.
도 4에 도시된 바와 같이, 먼저 게이트 클록 신호(CPV)의 첫번째 라이징 에지에 동기되어 주사군 내 1번째 게이트선인 제1 게이트선(Ga+1)에 게이트 온 전압(Von)이 인가된다. 이어서, 게이트 클록 신호(CPV)의 두번째 라이징 에지에 동기되어 제1 게이트선(Ga+1)에는 게이트 오프 전압(Voff)이 인가되며, 동시에 3번째 게이트선인 제1 게이트선(Ga+3)에 게이트 온 전압(Von)이 인가된다. 동일한 방법으로 5번째 게이트선인 제1 게이트선(Ga+5) 및 7번째 게이트선인 제1 게이트선(Ga+7)에 차례 로 게이트 온 전압(Von)이 인가된다.
이어서, 게이트 클록 신호(CPV)의 5번째 라이징 에지에 동기되어 제1 게이트선(Ga+7)에 게이트 오프 전압(Voff)이 인가되고, 동시에 주사군 내 2번째 게이트선인 제2 게이트선(Ga+2)에 게이트 온 전압(Von)이 인가된다. 이어서, 동일한 방법으로 4번째 게이트선인 제2 게이트선(Ga+4), 6번째 게이트선인 제2 게이트선(Ga+6) 및 8번째 게이트선인 제2 게이트선(Ga+8)에 차례로 게이트 온 전압(Von)이 인가된다.
이하, 상기한 바와 같은 주사 순서에 따라서 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서에 대해 설명한다. 도 5 내지 도 8은 본 발명의 일 실시예에 따른 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서를 나타내는 평면도들이다.
도 5 내지 도 8에서는 하나의 화소가 직사각형으로 도시되어 있으며, 각각의 화소는 2개의 서브 화소 전극(181, 182)를 구비하고 있다. 서브 화소 전극(181, 182)은 서로 전기적으로 절연되어 있음에도 불구하고 간략하게 도시되어 있다. 또한 도 5 내지 도 8에서 서브 화소 전극(181, 182)이 본 프레임에서 아직 새로운 데이터 전압이 인가되지 않아 이전 프레임의 데이터 전압이 충전되어 있는 경우 아무것도 채워져 있지 않는 것으로 도시하였으며, 본 프레임에서 공통 전극의 기준 전압을 기준으로 양극성의 데이터 전압이 인가되어 충전된 경우 서브 화소 전극에 (+)를, 음극성의 데이터 전압이 인가되어 충전된 경우는 서브 화소 전극에 (-)를 채워 도시하였다. 이하의 실시예에서는 제1 서브 화소 전극(181)에 양극성의 데이 터 전압이 인가되고, 제2 서브 화소 전극(182)에 음극성의 데이터 전압이 인가되는 예를 들어 설명하지만, 반대의 경우에도 적용할 수 있음은 물론이다.
도 4 및 도 5를 참조하면, 먼저 2 이상의 제1 게이트선 및 2 이상의 제2 게이트선을 포함하는 주사군을 선택한다. 도 5에서는 위에서부터 각각 4개의 제1 게이트선 및 제2 게이트선을 포함하도록 선택되었으며, 도 4의 a가 0인 경우가 도시되어 있다.
이어서, 도 4 및 도 6을 참조하면, 제1 게이트선(Ga+1)에 게이트 온 전압이 인가되면, 제1 게이트선(Ga+1)에 연결된 스위칭 소자가 턴온되면서, 주사군 내의 1번째 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가된다.
이어서, 도 4 및 도 7에 도시된 바와 같이, 주사군 내의 3번째 게이트선인 제1 게이트선(Ga+3), 5번째 게이트선인 제1 게이트선(Ga+5) 및 7번째 게이트선인 제1 게이트선(Ga+7)에 차례로 게이트 온 전압이 인가되어 각각에 연결된 스위칭 소자가 차례로 턴온되면서, 주사군 내의 2번째, 3번째 및 4번째 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가된다.
이어서, 도 4 및 도 8을 참조하면, 주사군 내의 2번째 게이트선인 제2 게이트선(Ga+2), 4번째 게이트선인 제2 게이트선(Ga+4), 6번째 게이트선인 제2 게이트선(Ga+6) 및 8번째 게이트선인 제2 게이트선(Ga+8)에 차례로 게이트 온 전압이 인가되어 각각에 연결된 스위칭 소자가 차례로 턴온되면서, 주사군 내의 1번째, 2번째, 3번 째 및 4번째 제2 서브 화소 전극(182)에 음극성의 데이터 전압이 인가된다.
따라서, 동일 프레임에서 주사군 내의 각각의 화소의 제1 서브 화소 전극(181)은 양극성으로 충전되며, 제2 서브 화소 전극(182)은 음극성으로 충전되기 때문에, 도 1의 실시예에서 설명한 바와 같이 화소 내에 제1 서브 화소 전극(181)과 제2 서브 화소 전극(182) 사이에서 래터럴 필드가 생성된다. 이러한 래터럴 필드는 제1 및 제2 서브 화소 전극(181, 182)과 공통 전극 간에 생성되는 프린지 필드와 함께 횡방향 전계를 증가시켜, 액정 분자의 회전력 및 응답 속도를 증가시킬 수 있다. 또, 서브 화소 전극을 기준으로 컬럼별로 극성이 반전하기 때문에 액정 분자의 열화를 감소시켜 플리커 현상을 줄일 수 있다. 아울러 점 단위로 극성을을 반전할 수도 있으며, 이 경우 이웃하는 데이터선에 인가되는 데이터 전압의 극성은 서로 반대가 된다.
또한 본 실시예에서는 주사군 내의 1번째 제1 서브 화소 전극(181)으로부터 4번째 제1 서브 화소 전극(182)을 충전시키기까지는 동일 극성의 데이터 전압이 인가되고, 주사군 내의 1번째 제2 서브 화소 전극(182)으로부터 4번째 제2 서브 화소 전극(182)을 충전시키기까지는 동일 극성의 데이터 전압이 인가되며, 4번째 제1 서브 화소 전극(182)의 충전 후 1번째 제2 서브 화소 전극(182)을 충전시킬 때에만 데이터 전압의 극성이 플러스에서 마이너스로 바뀐다. 데이터 전압을 인가하는 데이터 구동부의 로드는 데이터 전압의 변화량이 클수록 커지는데, 본 실시예에서는 데이터 전압이 주로 동일 극성에서 바뀌며, 다른 극성으로 바뀌는 경우는 한번에 불과하다. 따라서, 매 주사시마다 데이터 전압의 극성을 바꾸는 경우에 비해, 전압 의 변화량이 전체적으로 작게 되어 데이터 구동부의 로드가 감소할 수 있다.
한편, 도 4 내지 도 8의 실시예에서는 주사군에 포함된 제1 게이트선(Ga+1, Ga+3, Ga+5, Ga+7) 및 제2 게이트선(Ga+2, Ga+4, Ga+6, Ga+8)의 수가 동일한 예를 들었지만, 이에 제한되지 않는다. 또한 주사군에 포함된 제1 게이트선(Ga+1, Ga+3, Ga+5, Ga+7) 및 제2 게이트선(Ga+2, Ga+4, Ga+6, Ga+8)의 주사 순서가 각각 위에서 아래로 진행된 예가 도시되어 있지만, 이에 제한되는 것은 아니다. 예를 들어 제1 게이트선의 경우 1번째 게이트선(Ga+1), 7번째 게이트선(Ga+7), 5번째 게이트선(Ga+5) 및 3번째 게이트선(Ga+3)의 순으로 주사될 수도 있다. 즉, 주사군 내의 제1 게이트선간의 주사 순서는 필요에 따라 다양하게 변형될 수 있다. 제2 게이트선의 경우도 제1 게이트선과 마찬가지로 주사 순서가 다양하게 변형될 수 있다.
또, 주사군 내의 모든 제1 게이트선의 주사를 완료한 다음 제2 게이트선에 대한 주사가 이루어져야 하는 것은 아니며, 2이상의 제1 게이트선에 먼저 주사하고, 2이상의 제2 게이트선에 주사한 다음, 다시 2 이상의 제1 게이트선, 2 이상의 제2 게이트선의 순과 같이 주사할 수도 있다.
또, 도 4에서는 주사군이 인접하는 제1 게이트선(Ga+1, Ga+3, Ga+5, Ga+7) 및 인접하는 제2 게이트선(Ga+2, Ga+4, Ga+6, Ga+8)을 포함하며, 제1 및 제2 게이트선은 모두 연속적이며, 제1 및 제2 게이트선에 각각 연결된 제1 및 제2 스위칭 소자에 의해 데이터 전압이 인가되는 상기 제1 및 제2 서브 화소 전극이 각각 결합하여 모두 하 나의 화소를 이루는 경우가 예시되어 있지만, 그에 제한되는 것은 아니다. 즉, 주사군의 제1 게이트선과 이격되어 있는 제2 게이트선을 선택하여 주사군에 포함시킬 수도 있다. 또한, 제1 게이트선의 선택에 있어서도, 각각의 제1 게이트선이 인접하여야만 하는 것은 아니며, 이격될 수도 있다. 제2 게이트선의 경우도 동일하다.
이하, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 설명한다. 본 실시예에서 본 발명의 일 실시예와 동일한 부분에 대해서는 설명을 생략하거나 간략화한다.
본 실시예에 따른 액정 표시 장치의 게이트 구동부는 각각 2 이상의 제1 게이트선 및 2 이상의 제2 게이트선으로 이루어지는 제1 및 제2 주사군을 선택하여 제1 및 제2 주사군의 2 이상의 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 제1 및 제2 주사군의 2 이상의 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한다. 여기서 제2 주사군은 제1 주사군과 중복되지 않는다. 또한, 제1 주사군에 속하는 제1 게이트선의 수는 제2 주사군에 속하는 제1 게이트선의 수와 같고, 제1 주사군에 속하는 제2 게이트선의 수는 제2 주사군에 속하는 제2 게이트선의 수와 동일하다.
상기와 같은 액정 표시 장치에 대해 도면을 참고로 하여 더욱 상세히 설명한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시 장치의 게이트 클록 신호, 게이트 신호, 출력 인에이블 신호 및 데이터 신호의 파형도이다.
도 9를 참조하면, 게이트 신호는 게이트 온 전압이 인가되는 하이 구간 및 게이트 오프 전압이 인가되는 로우 구간을 포함한다. 게이트 신호는 신호 제어부(430)로부터 입력된 게이트 클록 신호(CPV)의 라이징 에지에 동기되어 하이 파형을 나타낸다. 이때, 하이 파형을 갖는 게이트 신호는 2개로 분할되어 하나의 게이트선 및 그와 이격되어 있는 다른 게이트선에 동시에 인가되는 점이 본 발명의 일 실시예와 다르다. 게이트 신호의 하이 파형은 게이트 클록 신호(CPV)의 라이징 주기(수평 주기; 1H)동안 지속된다. 즉, 게이트 클록 신호(CVP)의 다음 번 라이징 에지에서 상기 게이트선들에 인가된 게이트 신호는 로우 파형으로 바뀌게 된다. 이때, 동시에 주사 순서에 따라 다음번 2개의 게이트선에 인가되는 게이트 신호가 하이 파형을 갖게 된다.
상기한 주사 순서는 각각 2 이상의 제1 게이트선과 2 이상의 제2 게이트선으로 이루어진 2개의 주사군을 포함하여 결정된다. 게이트 구동부는 적어도 2개의 주사군(제1 및 제2 주사군)을 선택하는데, 제1 및 제2 주사군에 포함된 게이트선을 모두 주사한 후, 주사군 이외의 게이트선에 주사가 진행된다. 즉, 제1 및 제2 주사군에 속하는 게이트선에 대한 주사가 시작되어 제1 및 제2 주사군 내의 모든 게이트선에 대한 주사가 완료될 때까지는 상기 제1 및 제2 주사군에 속하지 않는 게이트선에 대한 주사가 이루어지지 않는다. 여기서, 제1 주사군에 속하는 게이트선이 중복하여 제2 주사군에 동시에 속할 수 없음은 물론이다. 한편, 주사군에 속하는 게이트선과 주사군에 속하지 않는 게이트선의 주사 순서는 필요에 따라 다양하게 선택될 수 있다.
도 9의 실시예에서는 제1 주사군은 Ga+1, Ga+2, Ga+3, …, Ga+8의 게이트선을 포함하며, 제2 주사군은 Gb +1, Gb +2, Gb +3, …, Gb +8의 게이트선을 포함하는 예가 도시되어 있다. 여기서, Ga+1, Ga+3, Ga+5, Ga+7은 제1 주사군의 제1 게이트선이고, Ga+2, Ga+4, Ga+6, Ga+8은 제1 주사군의 제2 게이트선인 것으로 가정한다. 또한, Gb +1, Gb +3, Gb +5, Gb +7은 제2 주사군의 제1 게이트선이고, Gb +2, Gb +4, Gb +6, Gb +8은 제2 주사군의 제2 게이트선인 것으로 가정한다.
한편, 도 9의 실시예에서는 동시에 2개의 게이트선에 하이 파형의 게이트 신호가 인가되는데, 이와 같은 하이 파형의 게이트 신호에 따라 2개의 게이트선에 게이트 온 전압이 인가되면, 2개의 화소에 동일한 데이터 전압이 인가되어, 화소마다 개별적인 전압을 인가할 수 없다. 따라서, 2개의 게이트선에 동시에 게이트 온 전압이 인가되는 것을 방지하기 위해 하이 파형의 게이트 신호에 의한 게이트 온 전압을 배타적으로 인에이블시킨다. 즉, 하나의 게이트선에 하이 파형의 게이트 신호에 따라 게이트 온 전압이 인가되는 경우, 동시에 하이 파형의 게이트 신호가 인가되는 게이트선에는 게이트 온 전압이 인가되지 않도록 한다. 바람직하기로는 두개의 게이트선에 대하여 각각 하이 구간의 반에 해당하는 시간 동안 게이트 온 전압이 인가되도록 인에이블 시킨다.
상기한 게이트 온 전압의 인에이블을 제어하기 위해 본 실시예에 따른 액정 표시 장치의 신호 제어부는 제1 및 제2 출력 인에이블 신호(OE1, OE2)을 생성하여 게이트 구동부에 전달할 수 있다. 제1 및 제2 출력 인에이블 신호(OE1, OE2) 신호는 하이 구간과 로우 구간을 가지며, 하이 구간에서는 게이트 온 전압의 출력을 억제하고, 로우 구간에서 게이트 온 전압의 출력을 인에이블시킨다. 여기서 제1 및 제2 출력 인에이블 신호(OE1, OE2)는 각각 서로 다른 위상을 갖는다. 즉, 도 8에 도시된 바와 같이 제1 출력 인에이블 신호(OE1)이 하이 파형을 나타내면, 제2 출력 인에이블 신호(OE2)는 로우 파형을 나타내어 하나의 게이트선에 게이트 온 전압을 출력하고, 제1 출력 인에이블 신호(OE1)이 로우 파형을 나타내면, 제2 출력 인에이블 신호(OE2)는 하이 파형을 나타내어 다른 게이트선에 게이트 온 전압을 출력한다.
또한, 데이터 전압 파형(Vd)은 하나의 게이트 클록 주기(CPV)에 대하여 2개의 서로 다른 데이터 전압값을 나타낸다. 예를 들어 도 8에서, 제1 주사군의 1번째 제1 게이트선(Ga+1) 및 제2 주사군의 제1 게이트선(Gb+1)에 하이 파형의 게이트 신호가 인가되며, 이중 제1 주사군의 제1 게이트선(Ga+1)에 게이트 온 전압이 인에이블되는 동안(제1 출력 인에이블 신호가 로우 파형) 인가되는 데이터 전압은 제1 데이터 전압 파형(Vd11)을 갖는다. 또한, 이어서, 제2 주사군의 제1 게이트선(Gb+1)에 게이트 온 전압이 인에이블되는 동안(제2 출력 인에이블 신호가 로우 파형) 인가되는 데이터 전압은 제2 데이터 전압 파형(Vd21)를 갖는다. 나머지 게이트선들에 대해서도 동일하게 적용됨은 물론이다. 여기서, 두개의 게이트선에 대하여 각각 하이 구 간의 반에 해당하는 시간 동안 게이트 온 전압이 인가되도록 인에이블하는 경우, 제1 및 제2 출력 인에이블 신호(OE1, OE2)의 펄스 폭은 동일하다. 또한, 제1 데이터 전압 파형과 제2 데이터 전압 파형의 펄스 폭이 동일하며, 인가되는 시간이 동일하게 된다.
이상과 같이, 데이터 전압 파형(Vd)은 제1 데이터 전압 파형(±Vd11, ±Vd12, ±Vd13, ±Vd14) 및 제2 데이터 전압 파형((±Vd21, ±Vd22, ±Vd23, ±Vd24)을 포함한다. 또한 도 9에 도시된 바와 같이 제1 및 제2 데이터 전압 파형은 교번한다.
이하, 상기한 바와 같은 주사 순서에 따라서 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서에 대해 설명한다. 도 10 내지 도 15는 본 발명의 다른 실시예에 따른 제1 표시판의 서브 화소 전극에 데이터 전압이 인가되는 순서를 나타내는 평면도들이다.
도 10 내지 도 15에서는 하나의 화소가 직사각형으로 도시되어 있으며, 각각의 화소는 2개의 서브 화소 전극(181, 182)를 구비하고 있다. 서브 화소 전극(181, 182)은 서로 전기적으로 절연되어 있음에도 불구하고 간략하게 도시되어 있다. 또한 도 10 내지 도 15에서 서브 화소 전극(181, 182)이 본 프레임에서 아직 새로운 데이터 전압이 인가되지 않아 이전 프레임의 데이터 전압이 충전되어 있는 경우 아무것도 채워져 있지 않는 것으로 도시하였으며, 본 프레임에서 공통 전극의 기준 전압을 기준으로 양극성의 데이터 전압이 인가되어 충전된 경우 서브 화소 전극에 (+)를, 음극성의 데이터 전압이 인가되어 충전된 경우는 서브 화소 전극에 (-)를 채워 도시하였다. 이하의 실시예에서는 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가되고, 제2 서브 화소 전극(182)에 음극성의 데이터 전압이 인가되는 예를 들어 설명하지만, 반대의 경우에도 적용할 수 있음은 물론이다.
도 9 및 도 10을 참조하면, 먼저 각각 2 이상의 제1 게이트선 및 2 이상의 제2 게이트선을 포함하는 제1 및 제2 주사군을 선택한다. 도 10에서 제1 주사군은 위에서부터 각각 4개의 제1 게이트선 및 제2 게이트선을 포함하도록 선택되었고, 제2 주사군은 제1 주사군에 이어 각각 4개의 제1 게이트선 및 제2 게이트선을 포함하도록 선택되었다. 또한, 도 9의 a는 0이고, b는 8인 경우가 도시되어 있다.
이어서, 도 9 및 도 11을 참조하면, 먼저 제1 주사군의 1번째 게이트선인 제1 게이트선(Ga+1) 및 제2 주사군의 1번째 게이트선인 제1 게이트선(Gb+1)에 하이 파형을 갖는 게이트 신호가 인가된다. 이때, 제1 주사군의 게이트선(Ga+1, Ga+2, …, Ga+8)의 출력을 제어하는 제1 출력 인에이블 신호(OE1)가 로우 파형을 가지며, 제2 주사군의 게이트선(Gb+1, Gb+2, …, Gb+8)의 출력을 제어하는 제2 출력 인에이블 신호(OE2)는 하이 파형을 갖는다. 따라서, 제1 주사군의 제1 게이트선(Ga+1)은 인에이블되고, 제2 주사군의 제1 게이트선(Gb+1)은 출력이 억제되어 제1 주사군의 제1 게이트선(Ga+1)에서만 게이트 온 전압이 출력된다. 상기 인가되는 게이트 온 전압에 따라 제1 주사군의 제1 게이트선(Ga+1)에 연결된 스위칭 소자가 턴온되면서, 제1 주사군 내의 1번째 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가된다. 이때 인가 되는 데이터 전압은 제1 데이터 전압(Vd11)이다.
이어서, 도 9 및 도 12에 도시된 바와 같이, 제1 주사군의 제1 게이트선(Ga+1) 및 제2 주사군의 제1 게이트선(Gb+1)에 하이 파형을 갖는 게이트 신호가 인가되는 상태에서, 제1 출력 인에이블 신호(OE1)가 하이 파형으로 바뀌고, 동시에 제2 출력 인에이블 신호(OE2)가 로우 파형으로 바뀐다. 따라서, 제1 주사군의 제1 게이트선(Ga+1)은 출력이 억제되고, 제2 주사군의 제1 게이트선(Gb+1)은 인에이블되어 제2 주사군의 제1 게이트선(Gb+1)에서만 게이트 온 전압이 출력된다. 상기 인가되는 게이트 온 전압에 따라 제2 주사군의 제1 게이트선(Gb+1)에 연결된 스위칭 소자가 턴온되면서, 제2 주사군 내의 1번째 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가된다. 이때 인가되는 데이터 전압은 제2 데이터 전압(Vd21)이다.
이어서, 도 9 및 도 13을 참조하면, 1번째 게이트선인 제1 주사군의 제1 게이트선(Ga+1) 및 제2 주사군의 1번째 게이트선인 제1 게이트선(Gb+1)에 인가된 게이트 신호가 로우 파형으로 바뀌면서 동시에 제1 주사군의 3번째 게이트선인 제1 게이트선(Ga+3) 및 제2 주사군의 3번째 게이트선인 제1 게이트선(Gb+3)에 하이 파형의 게이트 신호가 인가된다. 이때, 제1 출력 인에이블 신호(OE1)는 로우 파형으로 바뀌며, 제2 출력 인에이블 신호(OE2)는 하이 파형으로 바뀐다. 따라서, 제1 주사군의 제1 게이트선(Ga+3)은 인에이블되고, 제2 주사군의 제1 게이트선(Gb+3)은 출력이 억제되어 제1 주사군의 제1 게이트선(Ga+3)에서만 게이트 온 전압이 출력된다. 상기 인가되는 게이트 온 전압에 따라 제1 주사군의 제1 게이트선(Ga+3)에 연결된 스위칭 소자가 턴온되면서, 제1 주사군 내의 2번째 제1 서브 화소 전극(181)에 양극성의 데이터 전압이 인가된다. 이때 인가되는 데이터 전압은 제1 데이터 전압(Vd12)이다.
이어서, 도 9 및 도 14에 도시된 바와 같이, 동일한 방법에 의해 제2 주사군 내의 3번째 게이트선인 제1 게이트선(Gb +3), 제1 주사군 내의 5번째 게이트선인 제1 게이트선(Ga+5), 제2 주사군 내의 5번째 게이트선인 제1 게이트선(Gb +5), 제1 주사군 내의 7번째 게이트선인 제1 게이트선(Ga+7) 및 제2 주사군 내의 5번째 게이트선인 제1 게이트선(Gb+5)에 차례로 게이트 온 전압이 인가된다. 그에 따라, 각각의 게이트선에 연결된 스위칭 소자가 차례로 턴온되면서, 제2 주사군 내의 2번째 제1 서브 화소 전극(181)에 양극성의 제1 데이터 전압(Vd22)이, 제1 주사군 내의 3번째 제1 서브 화소 전극(181)에 양극성의 제1 데이터 전압(Vd13)이, 제2 주사군 내의 3번째 제1 서브 화소 전극(181)에 양극성의 제1 데이터 전압(Vd23)이, 제1 주사군 내의 4번째 제1 서브 화소 전극(181)에 양극성의 제1 데이터 전압(Vd14), 제2 주사군 내의 4번째 제1 서브 화소 전극(181)에 양극성의 제1 데이터 전압(Vd24)이 차례로 인가된 다.
이어서, 도 9 및 도 15에 도시된 바와 같이, 상기와 동일한 방법에 의해 제1 주사군의 2번째 게이트선인 제2 게이트선(Ga+2), 제2 주사군의 2번째 게이트선인 제2 게이트선(Gb+2), 제1 주사군의 4번째 게이트선인 제2 게이트선(Ga+4), 제2 주사군의 4번째 게이트선인 제2 게이트선(Gb +4), 제1 주사군의 6번째 게이트선인 제2 게이트선(Ga+6), 제2 주사군의 6번째 게이트선인 제2 게이트선(Gb +6), 제1 주사군의 8번째 게이트선인 제2 게이트선(Ga+8), 제2 주사군의 8번째 게이트선인 제2 게이트선(Gb+8)의 순으로 게이트 온 전압이 인가된다. 그에 따라, 각각의 게이트선에 연결된 스위칭 소자가 차례로 턴온되면서, 제1 주사군 내의 1번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd11)이, 제2 주사군 내의 1번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd21)이, 제1 주사군 내의 2번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd12)이, 제2 주사군 내의 2번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd22)이, 제1 주사군 내의 3번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd13)이, 제2 주사군 내의 3번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd23)이, 제1 주사군 내의 4번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd14)이, 제2 주사군 내의 4번째 제2 서브 화소 전극(182)에 음극성의 제2 데이터 전압(-Vd24)이 차례로 인가된다.
따라서, 동일 프레임에서 제1 및 제2 주사군 내의 각각의 화소의 제1 서브 화소 전극(181)은 양극성으로 충전되며, 제2 서브 화소 전극(182)은 음극성으로 충전되기 때문에, 도 1의 실시예에서 설명한 바와 같이 화소 내에 제1 서브 화소 전극(181)과 제2 서브 화소 전극(182) 사이에서 래터럴 필드가 생성된다. 이러한 래터럴 필드는 제1 및 제2 서브 화소 전극(181, 182)과 공통 전극 간에 생성되는 프린지 필드와 함께 횡방향 전계를 증가시켜, 액정 분자의 회전력 및 응답 속도를 증가시킬 수 있다. 또, 서브 화소 전극을 기준으로 컬럼별로 극성이 반전하기 때문에 액정 분자의 열화를 감소시켜 플리커 현상을 줄일 수 있다. 아울러 점 단위로 극성을을 반전할 수도 있으며, 이 경우 이웃하는 데이터선에 인가되는 데이터 전압의 극성은 서로 반대가 된다.
또한 본 실시예에서는 제1 주사군 내의 1번째 제1 서브 화소 전극(181)으로부터 제2 주사군 내의 4번째 제1 서브 화소 전극(182)을 충전시키기까지는 동일 극성의 데이터 전압이 인가되고, 제1 주사군 내의 1번째 제2 서브 화소 전극(182)으로부터 제2 주사군 내의 4번째 제2 서브 화소 전극(182)을 충전시키기까지는 동일 극성의 데이터 전압이 인가된다. 다만, 제1 주사군 내의 4번째 제1 서브 화소 전극(182)의 충전 후 제2 주사군 내의 1번째 제2 서브 화소 전극(182)을 충전시킬 때에만 데이터 전압의 극성이 바뀐다. 데이터 전압을 인가하는 데이터 구동부의 로드는 데이터 전압의 변화량이 클수록 커지는데, 본 실시예에서는 데이터 전압이 주로 동일 극성에서 바뀌며, 다른 극성으로 바뀌는 경우는 한번에 불과하다. 따라서, 매 주사시마다 데이터 전압의 극성을 바꾸는 경우에 비해, 전압의 변화량이 전체적으로 작게 되어 데이터 구동부의 로드가 감소할 수 있다.
또한, 게이트 클록의 1 주기에 2개의 하이 파형을 갖는 게이트 신호를 게이트선에 인가하기 때문에, 게이트 클록의 주기가 반으로 줄어들게 된다. 따라서, 게이트 클록을 생성하는 신호 제어부 및 게이트 구동부의 로드가 감소할 수 있다.
한편, 도 9 내지 도 15의 실시예에서는 제1 주사군 및 제2 주사군이 서로 연속적으로 선택된 예를 들었지만, 이에 제한되지 않으며, 중복되지만 않는다면, 서로 떨어질 수도 있고, 제1 주사군이 형성된 영역과 제2 주사군이 형성된 영역이 중첩될 수도 있다. 또, 각각의 제1 및 제2 주사군에 포함된 제1 게이트선 및 제2 게이트선의 수가 동일한 예를 들었지만, 제1 게이트선의 수와 제2 게이트선의 수는 다를 수도 있다. 또한 제1 및 제2 주사군에 포함된 제1 게이트선 및 제2 게이트선의 주사 순서의 경우에도 위에서 아래로 진행되는 경우뿐만 아니라 다양한 순서로 진행될 수 있다.
또, 제1 및 제2 주사군 내의 모든 제1 게이트선의 주사를 완료한 다음 제2 게이트선에 대한 주사가 이루어져야 하는 것은 아니며, 2이상의 제1 게이트선에 먼저 주사하고, 2이상의 제2 게이트선에 주사한 다음, 다시 2 이상의 제1 게이트선, 2 이상의 제2 게이트선의 순과 같이 주사할 수도 있다.
또, 제1 및 제2 주사군 내의 제1 및 제2 게이트선은 모두 연속적이며, 제1 및 제2 게이트선에 각각 연결된 제1 및 제2 스위칭 소자에 의해 데이터 전압이 인가되는 상기 제1 및 제2 서브 화소 전극이 각각 결합하여 모두 하나의 화소를 이루는 경우가 예시되어 있지만, 그에 제한되는 것은 아니다. 즉, 주사군의 제1 게이트선과 이격되어 있는 제2 게이트선을 선택하여 주사군에 포함시킬 수도 있다. 또한, 제1 게이트선의 선택에 있어서도, 각각의 제1 게이트선이 인접하여야만 하는 것은 아니며, 이격될 수도 있다. 제2 게이트선의 경우도 동일하다.
또, 반드시 2개의 주사군에 대하여 동시에 주사가 진행되는 것에 제한되지 않으며, 3개 이상의 주사군에 대해 동시 주사가 이루어질 수도 있음을 용이하게 유추할 수 있을 것이다. 그에 대한 구체적인 설명은 생략한다.
한편, 상기한 본 발명의 실시예들에서는 각 주사군의 하나의 화소를 이루는 서브 화소 전극 중 하나의 서브 화소 전극에 먼저 데이터 전압이 인가된 다음, 소정 시간이 경과한 후 하나의 화소를 이루는 다른 서브 화소 전극에 데이터 전압이 인가되는데, 상기 경과 시간은 일정한 범위 내인 것이 바람직하다. 예컨대, 액정 패널의 화소 행의 수가 768이며, 프레임 주파수가 60㎐일 때, 한 프레임의 시간은 약 16.7ms가 된다. 여기서 액정의 라이징 타임 및 폴링 타임이 6ms이고, 충전 전압에 따라 액정이 배향되어야 하는 시간을 8ms로 가정하면, 하나의 화소에서 서로 다른 충전 전압에 따른 액정 배향을 방지하기 위해서는 2ms의 마진이 있다. 따라서, 상기 경과 시간은 2.7ms 이하의 범위인 것이 바람직하다. 즉, 각 주사군의 제1 게이트선 또는 제2 게이트선에 게이트 온 전압을 인가하는 총 시간 중 최대 시간은 2.7ms 이하인 것이 바람직하다.
또한, 상기의 경우에 하나의 화소 행에 데이터 전압이 인가되는 시간은 약 21.7㎲이다. 따라서, 상기 경과 시간이 2.7ms 이하를 만족하기 위해서는 최초 충전되는 서브 화소 전극을 포함하여 약 124.4개 이하의 서브 화소 전극을 충전할 수 있는 마진이 있다. 따라서, 이를 만족하는 조건으로서 각 주사군의 제1 게이트선 또는 제2 게이트선의 수는 124개 이하일 수 있다.
이상 설명한 본 발명의 실시예들은 도 1에 도시된 액정 패널을 포함하지만, 본 발명이 그에 제한되는 것은 아니며, 다양한 구조를 갖는 표시 장치에도 적용될 수 있다. 다양한 적용예들이 도 16 내지 도 18에 도시되어 있다. 도 16 내지 도 18은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 단면도들이다.
도 16의 실시예에 따른 액정 표시 장치(501)는 제2 표시판(201)의 제2 절연 기판(210) 형성된 공통 전극(251)이 패터닝되어 있는 점이 도 1의 실시예와 다르다. 즉, 공통 전극(251)은 다수개의 개구부(252)를 갖는데, 여기서 개구부(252)의 폭은 제1 표시판의 제1 및 제2 서브 화소 전극의 폭보다 클 수 있다. 액정층(300) 상의 전계 방향은 도 1의 실시예와 대체로 동일하다. 액정층(300)의 액정 분자는 수평으로 초기 배향되어 있다.
도 17의 실시예에 따른 액정 표시 장치(502)는 제1 표시판(102)의 제1 절연 기판(210) 상에 제1 및 제2 서브 화소 전극(181a, 182a)이 형성되어 있으며, 제2 표시판(202)의 제2 절연 기판(210) 아래에 패터닝된 공통 전극(252)이 형성되어 있다. 액정층(300)에는 액정 분자가 수직으로 초기 배향되며, 화소는 제1 및 제2 서브 화소 전극(181, 182)과 공통 전극(252)에 의해 형성된 프린지 필드 및 래터럴 필드에 의해 다수개의 도메인으로 나뉜다.
도 18의 실시예에 따른 액정 표시 장치(503)는 공통 전극(253)이 제1 표시판(103)의 제1 절연 기판(110)의 전면에 형성되어 있다. 제1 및 제2 서브 화소 전극(181b, 182b)은 공통 전극(253) 상에 형성되며, 게이트 절연막(130)에 의해 절연된다. 본 실시예에서는 주로 횡방향 전계가 형성된다. 또, 도면에 도시하지는 않았지만, 본 실시예의 변형예로서 공통 전극이 패터닝될 수도 있다.
이상과 같은 도 16 내지 도 18의 실시예에 따른 액정 표시 장치의 경우에도 서브 화소 전극 별로 다른 극성의 전압이 인가됨으로써 래터럴 필드가 형성되며, 이를 구동하는 게이트 구동부를 포함한다. 상기 게이트 구동부로는 본 발명의 일 실시예에 따른 표시 장치 또는 다른 실시예에 따른 표시 장치가 구비하는 게이트 구동부가 동일하게 적용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상술한 바와 같이, 본 발명의 실시예들에 따른 액정 표시 장치에 의하면, 서브 화소 전극별로 다른 극성의 전압을 인가하되, 주사군에 따라 동일 극성의 데이 터 전압을 일괄적으로 인가하고, 다른 극성의 데이터 전압을 일괄적으로 인가하기 때문에, 데이터 구동부로부터 인가되는 데이터 전압의 편차가 전체적으로 작다. 따라서, 데이터 구동부의 로드가 감소한다.
나아가, 2개의 주사군에 동시에 하이 파형을 갖는 게이트 신호를 인가함으로써, 게이트 클록의 주파수가 줄어들게 되어 게이트 구동부의 로드가 감소될 수 있다.

Claims (24)

  1. 데이터 구동부로부터 데이터 신호를 전달하는 복수의 데이터선;
    서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선;
    상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소;
    2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 주사군을 선택하여 상기 주사군의 상기 2 이상의 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 상기 주사군의 상기 2 이상의 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 게이트 구동부;
    상기 제1 및 제2 서브 화소 전극 상에 형성된 액정층;
    상기 액정층을 사이에 두고 상기 제1 및 제2 서브 화소 전극에 대향하는 공통 전극; 및
    상기 액정층과 상기 제1 및 제2 서브 화소 전극 사이에 개재된 제1 방향으로 러빙된 제1 배향막 및 상기 액정층과 상기 공통 전극 사이에 개재된 제2 방향으로 러빙된 제2 배향막을를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 주사군은 연속하는 제1 게이트선 및 연속하는 제2 게이트선으로 이루어지는 표시 장치.
  3. 제2 항에 있어서,
    상기 게이트 구동부는 상기 주사군의 상기 제1 게이트선 및 상기 주사군의 상기 제2 게이트선에 상기 게이트 온 전압을 순차적으로 인가하는 표시 장치.
  4. 제1 항에 있어서,
    상기 주사군은 동수의 상기 제1 게이트선 및 상기 제2 게이트선으로 이루어지는 표시 장치.
  5. 제1 항에 있어서,
    동일 프레임에서 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극에 인가되는 데이터 전압값은 기준 전압에 대하여 크기가 같고 극성이 반대인 표시 장치.
  6. 삭제
  7. 삭제
  8. 제1 항에 있어서,
    상기 공통 전극은 상기 제1 및 제2 서브 화소 전극의 폭보다 큰 폭을 갖는 다수개의 개구부를 구비하는 표시 장치.
  9. 데이터 구동부로부터 데이터 신호를 전달하는 복수의 데이터선;
    서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선;
    상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소; 및
    2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 제1 주사군 및 상기 제1 주사군과 중복되지 않는 제2 주사군을 선택하여 상기 제1 및 제2 주사군의 2 이상의 상기 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가한 다음 상기 제1 및 제2 주사군의 2 이상의 상기 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 게이트 구동부를 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 주사군은 연속하는 상기 제1 게이트선 및 연속하는 상기 제2 게이트선 으로 이루어지는 표시 장치.
  11. 제10 항에 있어서,
    상기 게이트 구동부는 상기 주사군의 상기 제1 게이트선 및 상기 제2 게이트선에 상기 게이트 온 전압을 순차적으로 인가하는 표시 장치.
  12. 제9 항에 있어서,
    상기 주사군은 동수의 상기 제1 게이트선 및 상기 제2 게이트선으로 이루어지는 표시 장치.
  13. 제9 항에 있어서,
    상기 제1 주사군의 제1은 상기 제2 주사군의 상기 제1 게이트선과 동수이며, 상기 제1 주사군의 상기 제2 게이트선은 상기 제2 주사군의 상기 제2 게이트선과 동수인 표시 장치.
  14. 제9 항에 있어서,
    상기 제1 주사군 및 상기 제2 주사군의 상기 2 이상의 제1 게이트선 또는 상기 2 이상의 제2 게이트선에 상기 주사 순서에 따라 상기 게이트 온 전압을 인가하는 총 시간 중 최대 시간은 2.7ms 이하인 표시 장치.
  15. 제9 항에 있어서,
    상기 제1 주사군 및 상기 제2 주사군의 상기 제1 게이트선 또는 상기 제2 게이트선의 수는 124개 이하인 표시 장치.
  16. 제9 항에 있어서,
    동일 프레임에서 상기 제1 서브 화소 전극 및 상기 제2 서브 화소 전극에 인가되는 데이터 전압값은 기준 전압에 대하여 크기가 같고 극성이 반대인 표시 장치.
  17. 제9 항에 있어서,
    동일 주사 순서에 상기 제1 주사군의 상기 게이트선과 상기 제2 주사군의 상기 게이트선에 인가되는 게이트 온 전압은 동일 펄스 폭을 갖되, 배타적으로 인에이블되는 표시 장치.
  18. 제17 항에 있어서,
    상기 게이트 온 전압을 제어하는 신호 제어부를 더 포함하며, 상기 신호 제어부는 상기 제1 및 제2 주사군에의 상기 게이트 온 전압 인가를 각각 인에이블시키는 제1 및 제2 출력 인에이블 신호를 생성하는 표시 장치.
  19. 제17 항에 있어서,
    상기 데이터 신호는 상기 제1 주사군에 인가되는 제1 데이터 전압 파형 및 상기 제2 주사군에 인가되는 제2 데이터 전압 파형을 포함하되, 상기 제1 및 제2 데이터 전압 파형은 교번하는 표시 장치.
  20. 제9 항에 있어서,
    상기 제1 및 제2 서브 화소 전극 상에 형성된 액정층을 더 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 액정층을 사이에 두고 상기 제1 및 제2 서브 화소 전극에 대향하는 공통 전극을 더 포함하며, 상기 액정층과 상기 제1 및 제2 서브 화소 전극 사이에 개재된 제1 방향으로 러빙된 제1 배향막 및 상기 액정층과 상기 공통 전극 사이에 개재된 제2 방향으로 러빙된 제2 배향막을 더 포함하는 표시 장치.
  22. 제21 항에 있어서,
    상기 공통 전극은 상기 제1 및 제2 서브 화소 전극의 폭보다 큰 폭을 갖는 다수개의 개구부를 구비하는 표시 장치.
  23. 데이터 신호를 전달하는 복수의 데이터선과, 서로 교대로 배열되어 상기 데이터선과 교차하는 복수의 제1 및 제2 게이트선 및 상기 데이터선과 상기 제1 및 제2 게이트선에 의해 정의되며, 상기 제1 게이트선과 연결된 제1 스위칭 소자에 의해 데이터 전압이 인가되는 제1 서브 화소 전극 및 상기 제2 게이트선과 연결된 제2 스위칭 소자에 의해 데이터 전압이 인가되는 제2 서브 화소 전극을 구비하는 복수의 화소, 상기 제1 및 제2 서브 화소 전극 상에 형성된 액정층, 상기 액정층을 사이에 두고 상기 제1 및 제2 서브 화소 전극에 대향하는 공통 전극, 상기 액정층과 상기 제1 및 제2 서브 화소 전극 사이에 개재된 제1 방향으로 러빙된 제1 배향막 및 상기 액정층과 상기 공통 전극 사이에 개재된 제2 방향으로 러빙된 제2 배향막을 포함하는 표시 장치의 구동 방법으로서,
    2 이상의 상기 제1 게이트선 및 2 이상의 상기 제2 게이트선으로 이루어지는 주사군을 선택하는 단계;
    상기 주사군의 2 이상의 상기 제1 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 단계; 및
    상기 주사군의 2 이상의 상기 제2 게이트선에 주사 순서에 따라 게이트 온 전압을 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  24. 삭제
KR1020050124669A 2005-12-16 2005-12-16 표시 장치 및 그 구동 방법 KR101253273B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050124669A KR101253273B1 (ko) 2005-12-16 2005-12-16 표시 장치 및 그 구동 방법
JP2006218484A JP5374013B2 (ja) 2005-12-16 2006-08-10 表示装置
US11/591,728 US8619019B2 (en) 2005-12-16 2006-11-02 Display apparatus and method of driving the display apparatus
CN200610160382XA CN1983374B (zh) 2005-12-16 2006-11-15 显示设备和驱动显示设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050124669A KR101253273B1 (ko) 2005-12-16 2005-12-16 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20070064105A KR20070064105A (ko) 2007-06-20
KR101253273B1 true KR101253273B1 (ko) 2013-04-10

Family

ID=38165871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124669A KR101253273B1 (ko) 2005-12-16 2005-12-16 표시 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US8619019B2 (ko)
JP (1) JP5374013B2 (ko)
KR (1) KR101253273B1 (ko)
CN (1) CN1983374B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247113B1 (ko) * 2005-11-22 2013-04-01 삼성디스플레이 주식회사 표시장치
WO2008139693A1 (ja) * 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
CN101329484B (zh) * 2007-06-22 2010-10-13 群康科技(深圳)有限公司 液晶显示装置之驱动电路及其驱动方法
TWI364023B (en) * 2007-06-23 2012-05-11 Novatek Microelectronics Corp Driving method and apparatus for an lcd panel
KR101324361B1 (ko) * 2007-12-10 2013-11-01 엘지디스플레이 주식회사 액정표시장치
KR20090103460A (ko) * 2008-03-28 2009-10-01 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
CN101285977B (zh) * 2008-05-30 2010-06-02 昆山龙腾光电有限公司 液晶显示装置及其阵列基板
KR101641538B1 (ko) * 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
TWI407400B (zh) * 2009-09-14 2013-09-01 Au Optronics Corp 液晶顯示器、平面顯示器及其閘極驅動方法
TW201129960A (en) * 2010-02-24 2011-09-01 Chunghwa Picture Tubes Ltd Method for driving liquid crystal display device
KR101198185B1 (ko) * 2010-07-27 2012-11-12 전북대학교산학협력단 액정표시장치 및 그 제조방법
JP5670124B2 (ja) * 2010-08-23 2015-02-18 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置、駆動回路、タッチ検出機能付き表示装置の駆動方法および電子機器
CN103514846A (zh) * 2012-06-29 2014-01-15 北京京东方光电科技有限公司 一种液晶显示器及其驱动方法
KR102055756B1 (ko) * 2012-09-26 2019-12-16 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20140091995A1 (en) * 2012-09-29 2014-04-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit, lcd device, and driving method
CN103021369A (zh) 2012-12-21 2013-04-03 北京京东方光电科技有限公司 液晶显示器的驱动方法
CN103177691A (zh) * 2013-03-26 2013-06-26 深圳市华星光电技术有限公司 平板显示器
CN104599619A (zh) * 2013-12-06 2015-05-06 北京京东方光电科技有限公司 一种栅线驱动方法、栅极驱动电路及显示装置
CN104849888B (zh) * 2015-05-05 2018-07-03 深圳市华星光电技术有限公司 液晶显示面板的驱动方法
TWI599830B (zh) * 2016-05-09 2017-09-21 友達光電股份有限公司 畫素陣列及顯示裝置
CN105845066A (zh) * 2016-05-30 2016-08-10 深圳市华星光电技术有限公司 显示面板的驱动方法
KR102664804B1 (ko) * 2018-10-10 2024-05-14 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN109754745B (zh) * 2019-03-26 2021-10-01 京东方科技集团股份有限公司 显示面板的驱动方法和显示装置
CN110517623B (zh) * 2019-09-24 2023-05-12 高创(苏州)电子有限公司 显示器的驱动方法和装置、显示设备以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008044A (ko) * 2001-07-12 2003-01-24 삼성전자 주식회사 광시야각 모드용 액정 표시 장치와 이의 구동 방법
KR20040008919A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040082948A (ko) * 2003-03-20 2004-09-30 샤프 가부시키가이샤 액정표시장치 및 그 구동 방법
KR20050053847A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3401049B2 (ja) * 1993-05-26 2003-04-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 階調液晶表示パネル
US6172662B1 (en) * 1994-06-03 2001-01-09 Seiko Epson Corporation Method of driving liquid crystal display device, a liquid crystal display, electronic equipment and a driving circuit
JP3454971B2 (ja) * 1995-04-27 2003-10-06 株式会社半導体エネルギー研究所 画像表示装置
JPH08320674A (ja) * 1995-05-25 1996-12-03 Casio Comput Co Ltd 液晶駆動装置
JP3308154B2 (ja) * 1996-03-13 2002-07-29 松下電器産業株式会社 液晶パネルとその駆動方法
JP3185778B2 (ja) * 1999-02-10 2001-07-11 日本電気株式会社 アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
JP2000235371A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Ind Co Ltd 周辺駆動回路内蔵型液晶表示装置
JP3454744B2 (ja) * 1999-03-03 2003-10-06 シャープ株式会社 能動行列型液晶表示器及びその駆動方法
KR100641729B1 (ko) * 1999-09-22 2006-11-02 엘지.필립스 엘시디 주식회사 액정표시장치의 리셋 방법 및 장치
JP2002072985A (ja) 2000-09-01 2002-03-12 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示装置、媒体及び情報集合体
TW511292B (en) * 2000-10-27 2002-11-21 Matsushita Electric Ind Co Ltd Display device
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
JP4072332B2 (ja) * 2001-01-09 2008-04-09 シャープ株式会社 液晶表示装置およびその駆動方法
KR100757766B1 (ko) * 2002-01-17 2007-09-12 레노보 (싱가포르) 피티이. 엘티디. 표시 장치 및 주사선용 드라이버 회로
JP2003215539A (ja) 2002-01-25 2003-07-30 Sharp Corp 液晶表示装置およびその駆動方法
TW544940B (en) * 2002-07-03 2003-08-01 Au Optronics Corp Thin film transistor array
TWI254810B (en) * 2002-09-13 2006-05-11 Himax Tech Inc Layout structure for a liquid crystal display
US7256449B2 (en) * 2003-05-20 2007-08-14 Samsung Electronics, Co., Ltd. EEPROM device for increasing a coupling ratio and fabrication method thereof
KR20050035385A (ko) 2003-10-13 2005-04-18 삼성전자주식회사 표시장치 및 이의 구동방법
CA2587415A1 (en) 2003-11-12 2005-05-26 The Edugaming Corporation Dvd game remote controller
JP4179286B2 (ja) * 2004-01-16 2008-11-12 セイコーエプソン株式会社 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれを備えた電気光学装置
JP5000124B2 (ja) * 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030008044A (ko) * 2001-07-12 2003-01-24 삼성전자 주식회사 광시야각 모드용 액정 표시 장치와 이의 구동 방법
KR20040008919A (ko) * 2002-07-19 2004-01-31 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20040082948A (ko) * 2003-03-20 2004-09-30 샤프 가부시키가이샤 액정표시장치 및 그 구동 방법
KR20050053847A (ko) * 2003-12-03 2005-06-10 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US8619019B2 (en) 2013-12-31
JP5374013B2 (ja) 2013-12-25
CN1983374A (zh) 2007-06-20
JP2007164139A (ja) 2007-06-28
CN1983374B (zh) 2011-08-31
US20070139356A1 (en) 2007-06-21
KR20070064105A (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
KR101253273B1 (ko) 표시 장치 및 그 구동 방법
US9251755B2 (en) Gate driver and liquid crystal display including the same
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
US7791577B2 (en) Liquid crystal display device and method for driving the same
CN100535715C (zh) 液晶显示装置及驱动方法
KR101127593B1 (ko) 액정 표시 장치
CA2046357C (en) Liquid crystal display
CN107505782B (zh) 阵列基板和液晶显示装置及驱动方法
US7884890B2 (en) Liquid crystal display device
US9030452B2 (en) Liquid crystal display and driving method thereof
JP5284535B2 (ja) 液晶表示装置
CN107490884B (zh) 选择器、阵列基板和液晶显示装置及驱动方法
KR20160103243A (ko) 액정 표시 장치
US20200081309A1 (en) Display device
JP4010308B2 (ja) 表示装置および表示装置の駆動方法
CN110582806A (zh) 液晶显示装置
US10706796B2 (en) Liquid crystal display including alternating pixels receiving a polarity
JP6072941B2 (ja) アクティブマトリックス・ディスプレイ装置およびその駆動方法
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR101074381B1 (ko) 횡전계방식 액정표시장치
JPH10104576A (ja) 液晶表示装置およびその駆動方法
KR102040658B1 (ko) 저속 구동용 표시장치와 그 구동방법
JP2006171342A (ja) 液晶表示装置
US20150356936A1 (en) Liquid crystal display device
JP4086089B2 (ja) 表示装置および表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 7