JP2001312246A - 変調回路およびこれを用いた画像表示装置 - Google Patents

変調回路およびこれを用いた画像表示装置

Info

Publication number
JP2001312246A
JP2001312246A JP2000137159A JP2000137159A JP2001312246A JP 2001312246 A JP2001312246 A JP 2001312246A JP 2000137159 A JP2000137159 A JP 2000137159A JP 2000137159 A JP2000137159 A JP 2000137159A JP 2001312246 A JP2001312246 A JP 2001312246A
Authority
JP
Japan
Prior art keywords
clock
signal
pulse
circuit
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000137159A
Other languages
English (en)
Inventor
Yuichi Takagi
祐一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000137159A priority Critical patent/JP2001312246A/ja
Priority to TW090109998A priority patent/TW530294B/zh
Priority to CN01120788A priority patent/CN1321961A/zh
Priority to US09/843,847 priority patent/US6771281B2/en
Priority to KR1020010023384A priority patent/KR20010100937A/ko
Publication of JP2001312246A publication Critical patent/JP2001312246A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Led Devices (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 輝度データのビット数を増やしたり、輝度デ
ータに補正等の処理を加えることなく、輝度データとＬ
ＥＤの発光輝度の関係をＣＲＴのガンマ特性の特性に合
わせて設定できる 【解決手段】 Ａ／Ｄコンバータ４でデジタル値に変換
された輝度データＳvは、制御部３においてシリアルデ
ータに変換されて、縦続接続された各パルス幅変調回路
１へ出力される。また、所定の周期で周波数が変化する
クロック信号が制御部３において生成されて、各パルス
幅変調回路１に供給される。各パルス幅変調回路１には
上記クロック信号を計数するカウンタと、上記カウンタ
の計数値を輝度データと比較する比較回路によって構成
されたパルス幅変調回路によりパルス幅変調されたパル
ス信号が生成され、このパルス信号に応じて各画素のＬ
ＥＤにパルス電流が流れて発光する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力データの値に
応じて変調したパルス信号を所定の周期で出力する変調
回路および上記変調回路用いた画像表示装置ならびに変
調方法に関し、好適には、ＬＥＤの駆動信号の変調回路
およびＬＥＤによる画像表示装置に関する。
【０００２】
【従来の技術】青色ＬＥＤ（Light Emitting Diode：発
光ダイオード）の発明以来、ＬＥＤで３原色を発光する
画素によって画面を構成させたＬＥＤカラーディスプレ
イ装置が広く一般に製造されるようになった。ＬＥＤは
耐久性に優れ、また半永久的に使用可能であり、屋外で
長期間使用するような用途に最適な発光素子である。こ
のため競技場やイベント会場の大型ディスプレイ、ビル
壁面や駅構内の広告を兼ねた情報表示パネルなどとして
広く用いられている。近年では、青色ＬＥＤの高輝度化
と低価格化に伴なって、このＬＥＤカラーディスプレイ
装置が急速に普及している。
【０００３】図１３は、ＬＥＤディスプレイの画素を構
成するＬＥＤの駆動回路を示す図である。図１３におい
て、１００は駆動回路を、２００はＬＥＤをそれぞれ示
す。また、Ｓpxは画素ごとに与えられる映像信号を、Ｉ
dはＬＥＤ２００に流れる電流をそれぞれ示している。
【０００４】駆動回路１００は、映像信号Ｓpxに応じた
電流をＬＥＤ２００に出力し、ＬＥＤ２００は、駆動回
路１００から供給される電流に応じて発光している。Ｌ
ＥＤディスプレイ装置には、図１３に示す駆動回路１０
０とＬＥＤ２００による回路が画素数に応じた数だけ構
成されており、画素ごとに与えられる映像信号Ｓpxに応
じた輝度で各画素のＬＥＤを発光させることにより、画
面を見る者に映像を認識させている。また、各画素に与
えられる映像信号Ｓpxは、一般に所定のビット数のデジ
タル値として各駆動回路１００に供給されている。
【０００５】図１４は、図１３のＬＥＤ２００に流れる
電流の波形を示す図である。図１４において、縦軸はＬ
ＥＤに流れる電流を相対値で示しており、横軸は時間を
相対値で示している。また、ＩpulseはＬＥＤに流れる
パルス状の電流波形のピーク値を、ｔwはパルス部分の
時間幅を、Ｔは波形の周期をそれぞれ示している。
【０００６】図１４に示すように、ＬＥＤディスプレイ
の画素を構成するＬＥＤに流す電流の波形は、周期的な
パルス状の波形になっている。そして、輝度の調整はこ
のパルス波形のパルス時間幅ｔwを可変させるパルス幅
変調によって実現している。原理的には、ＬＥＤに流す
電流を直流電流として、この電流値を映像信号Ｓpxに応
じて可変させて輝度を調整させることも可能だが、その
場合駆動回路で電流値を微小に制御する必要があり、そ
の制御のための回路によって部品点数が多くなってしま
う問題がある。電流値の分解能を高くするより時間の分
解能を高くするほうが容易なので、一般的には図１４の
電流波形に示したようなパルス幅変調方式が採用されて
いる。
【０００７】人の視覚の性質により、例えば６０分の１
秒以下の点灯時間で明滅する光の輝度は一定の輝度を有
するように感ぜられる。したがって、図１４に示した電
流波形でＬＥＤを駆動させた場合であっても、電流波形
の周期Ｔが上述の時間より短ければ、点滅して発光する
ＬＥＤの光を人に一定の輝度の光として視認させること
が可能である。そして、人の視覚に感じられる輝度はＬ
ＥＤに流れる電流の時間的平均値に比例するので、パル
ス電流の周期Ｔに対するパルス時間幅ｔwの比（ディユ
ーティー比）が大きくなるほど輝度も大きくなる。
【０００８】ところで、ＬＥＤディスプレイ装置に入力
される映像信号のレベルは、一般にＣＲＴ（Cathode-Ra
y Tube：陰極線管）の輝度特性と適合するようあらかじ
め規格化されおり、ＣＲＴの画素と異なる輝度特性を有
するＬＥＤにこのような映像信号をそのまま入力した場
合、以下に述べる問題が生ずる。
【０００９】図１５は、入力される信号レベルに対する
ＬＥＤおよびＣＲＴの輝度の関係を示す図である。図１
５において、縦軸はＬＥＤおよびＣＲＴの画素の輝度を
相対値で示しており、横軸はＬＥＤおよびＣＲＴの各画
素に入力される信号レベルを相対値で示している。ま
た、ＡはＣＲＴの輝度特性を、ＢはＬＥＤの輝度特性を
それぞれ示している。なお、信号レベルはＣＲＴの輝度
特性Ａにおいては映像信号の電圧値を示しており、ＬＥ
Ｄの輝度特性ＢにおいてはＬＥＤに流す電流値を示して
いる。
【００１０】図１５に示すように、ＬＥＤの輝度特性Ｂ
は信号レベルに対して線形な関係を有しているのに対
し、ＣＲＴの輝度特性Ａは信号レベルに対して非線形な
関係を有している。一般に、ＣＲＴの輝度は映像信号の
電圧レベルの２．２乗に比例した特性（γ特性）を有し
ている。したがって、このようなγ特性に適合するよう
規格化された映像信号に比例した電流をそのままＬＥＤ
に流した場合、ＬＥＤの発光出力は、発光出力が小さい
領域でＣＲＴより明るく、また発光出力が大きい領域で
ＣＲＴより暗くなる。したがって、このような画素によ
り構成された画像は、明るい部分と暗い部分の輝度の比
率が本来の画像からずれてしまうため、見た目が不自然
な画像になってしまう。
【００１１】こうした問題を解決するために、従来のＬ
ＥＤディスプレイ装置においては、映像信号が有する上
述の輝度特性による影響を打ち消すように補正した信号
を、上述の映像信号Ｓpxとして駆動回路１００に入力し
ている。具体的には、例えば信号レベルの２．２乗に比
例した輝度を発光するＣＲＴに合わせて生成された映像
信号で輝度特性が線形なＬＥＤを駆動する場合は、映像
信号の２．２乗に比例する信号を生成し、この信号でＬ
ＥＤを駆動している。
【００１２】
【発明が解決しようとする課題】しかしながら、元の映
像信号のビット数を十分に大きくしないと、デジタル化
された映像信号を２．２乗して得られるバイナリデータ
は、元の映像信号の値が小さい領域において、値の微小
な変化を表現できなくなる。すなわち、デジタル化され
た映像信号のビット数が少ないと、輝度の低い領域にお
いて輝度の諧調が粗くなってしまい、不自然な画像にな
ってしまう。こうした問題を避けるためには映像信号の
ビット数を増やす必要があり、従来のＬＥＤディスプレ
イ装置では、例えばＣＲＴの場合８ビットの映像信号で
表現できた画像を再現するために１２〜１６ビットの映
像信号を生成する必要がある。このようにして映像信号
のビット数が増えると、各ＬＥＤを駆動するパルス幅変
調回路のビット数が増えるので全体の回路規模が大きく
なってしまい、コストの増大や消費電力の増大といった
問題をもたらす。
【００１３】また、一般に図１４に示したパルス波形は
時間の基準となるクロックを計数することによって生成
しているが、映像信号のビット数が大きくなるというこ
とはそれだけクロックを計数する数が増えることを意味
するので、同じ周波数のクロックを用いた場合、パルス
幅変調の周期Ｔが大きくなってしまう。たとえば８ビッ
トの映像信号に対してビット数が４ビット多い１２ビッ
トの映像信号を生成してパルス幅変調を行う場合、クロ
ックの周波数を同じにして比較すると、パルス幅変調の
周期Ｔは８ビットの映像信号の場合に比べて１６倍にな
る。パルス幅変調の周期Ｔは上述した人間の視覚の特性
を利用しているので、この周期をあまり長くしてしまう
と光の明滅が人の目に感じられてしまう現象（フリッ
カ）を引き起こし、見るに耐えない画像になってしま
う。さらに一般にＬＥＤディスプレイはＣＲＴ等に比べ
て上述したフリッカが人の目に付きやすい特性があるた
め、パルス幅変調の周期Ｔは例えば５０分の１秒といっ
た通常のリフレッシュレートよりも数倍早いことが要求
されている。映像信号のビット数を増やし、さらにパル
ス幅変調の周期Ｔを短くするためにはパルス幅変調回路
に用いるクロックの周波数を高くすれば良いが、そうす
ると回路の消費電力が増大する問題がある上に、現状で
１０〜２０ＭＨｚある周波数をさらに十数倍に高くする
ことは困難であるため、クロックの高周波化には限界が
ある。
【００１４】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、入力データの値に応じてパルス長
を変調したパルス信号を出力する変調回路において、入
力データのビット数を増やしたり、入力データに補正等
の処理を加えることなく、入力データとパルス長の関係
を所定の特性に合わせて設定できる変調回路と、当該変
調回路を備えた画像表示装置を提供することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の変調回路では、入力データの値に応じて変
調したパルス信号を所定の周期で出力する変調回路にお
いて、上記所定の周期で周波数の変化する第１のクロッ
クパルスを生成して出力するクロック生成回路と、上記
第１のクロックパルスを受けて、上記所定の周期の初期
に所定の初期値から上記第１のクロックパルスを計数し
たクロック計数値を出力するクロック計数回路と、上記
クロック計数値と上記入力データの値の大きさを比較
し、上記クロック計数値と上記入力データの値の大きさ
が反転する時点の近傍で上記パルス信号のレベルを反転
させるパルス信号出力回路とを有している。
【００１６】本発明の変調回路によれば、上記クロック
生成回路において生成される上記第１のクロックパルス
は、上記所定の周期で周波数が可変されている。上記第
１のクロックパルスは、上記クロック計数回路において
上記所定の周期の初期に所定の初期値から計数され、当
該計数結果が上記クロック計数値として出力される。上
記クロック計数値と上記入力データの値の大きさは上記
パルス信号出力回路において比較され、上記クロック計
数値と上記入力データの値の大きさが反転する時点の近
傍において、上記パルス信号出力回路の出力する上記パ
ルス信号は出力信号のレベルが反転される。
【００１７】本発明の変調回路では、上記クロックパル
ス生成回路は、上記所定の周期で値の変化する分周数設
定値を出力する分周数設定回路と、第２のクロックパル
スおよび上記分周数設定値を受けて、上記第２のクロッ
クパルスを上記分周数設定値に応じた分周数で分周した
上記第１のクロックパルスを出力するプリスケラとを含
んでいる。
【００１８】上記の構成を有する本発明の変調回路によ
れば、上記分周数設定回路において上記所定の周期で値
の変化する分周数設定値が生成されて出力される。上記
第２のクロックパルスは、上記プリスケラにおいて上記
分周数設定値に応じた分周数で分周され、分周された信
号が上記第１のクロックパルスとして出力される。した
がって、上記第１のクロックパルスの周期は、上記分周
数設定値の値に応じて上記所定の周期で可変される。
【００１９】本発明の変調回路では、上記クロックパル
ス生成回路は、上記所定の周期で値の変化する分周数設
定値を出力する分周数設定回路と、上記第１のクロック
パルスおよび上記分周数設定値を受けて、上記第１のク
ロックパルスを上記分周数設定値に応じた分周数で分周
した帰還信号を出力するプリスケラと、第２のクロック
パルスと上記帰還信号との位相差を検出し、当該位相差
に応じたレベルの位相差信号を出力する位相比較回路
と、上記位相差信号のレベルに応じた周期を有する上記
第１のクロックパルスを出力する発振回路とを含んでい
る。
【００２０】上記の構成を有する本発明の変調回路によ
れば、上記位相比較回路において上記第２のクロックパ
ルスと上記帰還信号との位相差が検出され、当該位相差
に応じたレベルの位相差信号が生成されて出力される。
そして、この位相差信号は上記発振回路に入力され、上
記発振回路において上記位相差信号のレベルに応じた周
期を有する上記第１のクロックパルスが生成されて出力
される。さらに、上記第１のクロックパルスは上記プリ
スケラに入力されて分周され、上記期間信号として上記
位相比較回路に入力される。上記プリスケラの分周数は
上記分周数設定回路によって生成される上記分周数設定
値によって可変される。上記分周数設定値は、上記所定
の周期で変化する信号として上記分周数設定回路により
生成される。したがって、上記第１のクロックパルスの
周期は、上記分周数設定値の値に応じて上記所定の周期
で可変される。
【００２１】本発明の変調回路では、上記クロックパル
ス生成回路は、上記第１のクロックパルスを所定の分周
数で分周した分周信号を出力する分周回路と、上記所定
の周期を有するパルス周期信号と上記分周信号との位相
差を検出し、当該位相差に応じたレベルの位相差信号を
出力する位相比較回路と、上記所定の周期でレベルの変
化するクロック周期可変信号を出力するクロック周期可
変回路と、上記クロック周期可変信号と上記位相差信号
のレベルの和に応じた周期を有する上記第１のクロック
パルスを出力する発振回路とを含んでいる。
【００２２】上記の構成を有する本発明の変調回路によ
れば、上記分周回路において上記第１のクロックパルス
を所定の分周数で分周した上記分周信号が生成されて出
力される。この分周信号と上記所定の周期を有するパル
ス周期信号との位相差が上記位相比較回路において検出
され、当該位相差に応じたレベルの上記位相差信号が生
成されて出力される。一方、上記クロック周期可変回路
において上記所定の周期でレベルの変化する上記クロッ
ク周期可変信号が生成され、このクロック周期信号と上
記位相差信号とが上記発振回路に入力される。上記発振
回路において、上記クロック周期信号と上記位相差信号
のレベルの和に応じた周期を有する上記第１のクロック
パルスが生成されて出力される。したがって、上記第１
のクロックパルスの周期は、上記クロック周期信号のレ
ベルに応じて上記所定の周期で可変される。
【００２３】本発明の変調回路では、入力データの値に
応じて変調したパルス信号を所定の周期で出力する変調
回路において、上記入力データの値に応じた周波数を有
する第１のクロックパルスを生成して出力するクロック
生成回路と、上記第１のクロックパルスを受けて、上記
所定の周期の初期に所定の初期値から上記第１のクロッ
クパルスを計数したクロック計数値を出力するクロック
計数回路と、上記クロック計数値と上記入力データの値
の大きさを比較し、上記クロック計数値と上記入力デー
タの値の大きさが反転する時点の近傍で上記パルス信号
のレベルを反転させるパルス信号出力回路とを有してい
る。
【００２４】上記の構成を有する本発明の変調回路によ
れば、上記クロック生成回路において生成される上記第
１のクロックパルスは、上記入力データの値に応じて設
定されている。上記第１のクロックパルスは、上記クロ
ック計数回路において上記所定の周期の初期に所定の初
期値から計数され、当該計数結果が上記クロック計数値
として出力される。上記クロック計数値と上記入力デー
タの値の大きさは上記パルス信号出力回路において比較
され、上記クロック計数値と上記入力データの値の大き
さが反転する時点の近傍において、上記パルス信号出力
回路の出力する上記パルス信号は出力信号のレベルが反
転される。
【００２５】本発明の画像表示装置では、入力データの
値に応じて変調したパルス信号を受けて、上記パルス信
号のレベルに応じた輝度で発光する発光素子と、所定の
周期で周波数の変化する第１のクロックパルスを生成し
て出力するクロック生成回路と、上記第１のクロックパ
ルスを受けて、上記所定の周期の初期に所定の初期値か
ら上記第１のクロックパルスを計数したクロック計数値
を出力するクロック計数回路と、上記クロック計数値と
上記入力データの値の大きさを比較し、上記クロック計
数値と上記入力データの値の大きさが反転する時点の近
傍で上記パルス信号のレベルを反転させるパルス信号出
力回路とを有している。
【００２６】上記の構成を有する本発明の画像表示装置
によれば、上記クロック生成回路において生成される上
記第１のクロックパルスは、上記所定の周期で周波数が
可変されている。上記第１のクロックパルスは、上記ク
ロック計数回路において上記所定の周期の初期に所定の
初期値から計数され、当該計数結果が上記クロック計数
値として出力される。上記クロック計数値と上記入力デ
ータの値の大きさは上記パルス信号出力回路において比
較され、上記クロック計数値と上記入力データの値の大
きさが反転する時点の近傍において、上記パルス信号出
力回路の出力する上記パルス信号は出力信号のレベルが
反転される。上記パルス信号を入力された上記発光素子
は、上記パルス信号のレベルに応じた輝度で発光する。
【００２７】本発明の画像表示装置では、上記クロック
パルス生成回路は、上記所定の周期で値の変化する分周
数設定値を出力する分周数設定回路と、第２のクロック
パルスおよび上記分周数設定値を受けて、上記第２のク
ロックパルスを上記分周数設定値に応じた分周数で分周
した上記第１のクロックパルスを出力するプリスケラと
を含んでいる。
【００２８】上記の構成を有する本発明の画像表示装置
によれば、上記分周数設定回路において上記所定の周期
で値の変化する分周数設定値が生成されて出力される。
上記第２のクロックパルスは、上記プリスケラにおいて
上記分周数設定値に応じた分周数で分周され、分周され
た信号が上記第１のクロックパルスとして出力される。
したがって、上記第１のクロックパルスの周期は、上記
分周数設定値の値に応じて上記所定の周期で可変され
る。
【００２９】本発明の画像表示装置では、上記クロック
パルス生成回路は、上記所定の周期で値の変化する分周
数設定値を出力する分周数設定回路と、上記第１のクロ
ックパルスおよび上記分周数設定値を受けて、上記第１
のクロックパルスを上記分周数設定値に応じた分周数で
分周した帰還信号を出力するプリスケラと、第２のクロ
ックパルスと上記帰還信号との位相差を検出し、当該位
相差に応じたレベルの位相差信号を出力する位相比較回
路と、上記位相差信号のレベルに応じた周期を有する上
記第１のクロックパルスを出力する発振回路とを含んで
いる。
【００３０】上記の構成を有する本発明の画像表示装置
によれば、上記位相比較回路において上記第２のクロッ
クパルスと上記帰還信号との位相差が検出され、当該位
相差に応じたレベルの位相差信号が生成されて出力され
る。そして、この位相差信号は上記発振回路に入力さ
れ、上記発振回路において上記位相差信号のレベルに応
じた周期を有する上記第１のクロックパルスが生成され
て出力される。さらに、上記第１のクロックパルスは上
記プリスケラに入力されて分周され、上記期間信号とし
て上記位相比較回路に入力される。上記プリスケラの分
周数は上記分周数設定回路によって生成される上記分周
数設定値によって可変される。上記分周数設定値は、上
記所定の周期で変化する信号として上記分周数設定回路
により生成される。したがって、上記第１のクロックパ
ルスの周期は、上記分周数設定値の値に応じて上記所定
の周期で可変される。
【００３１】本発明の画像表示装置では、上記クロック
パルス生成回路は、上記第１のクロックパルスを所定の
分周数で分周した分周信号を出力する分周回路と、上記
所定の周期を有するパルス周期信号と上記分周信号との
位相差を検出し、当該位相差に応じたレベルの位相差信
号を出力する位相比較回路と、上記所定の周期でレベル
の変化するクロック周期可変信号を出力するクロック周
期可変回路と、上記クロック周期可変信号と上記位相差
信号のレベルの和に応じた周期を有する上記第１のクロ
ックパルスを出力する発振回路とを含んでいる。
【００３２】上記の構成を有する本発明の画像表示装置
によれば、上記分周回路において上記第１のクロックパ
ルスを所定の分周数で分周した上記分周信号が生成され
て出力される。この分周信号と上記所定の周期を有する
パルス周期信号との位相差が上記位相比較回路において
検出され、当該位相差に応じたレベルの上記位相差信号
が生成されて出力される。一方、上記クロック周期可変
回路において上記所定の周期でレベルの変化する上記ク
ロック周期可変信号が生成され、このクロック周期信号
と上記位相差信号とが上記発振回路に入力される。上記
発振回路において、上記クロック周期信号と上記位相差
信号のレベルの和に応じた周期を有する上記第１のクロ
ックパルスが生成されて出力される。したがって、上記
第１のクロックパルスの周期は、上記クロック周期信号
のレベルに応じて上記所定の周期で可変される。
【００３３】本発明の画像表示装置では、入力データの
値に応じて変調したパルス信号を受けて、上記パルス信
号のレベルに応じた輝度で発光する発光素子と、上記入
力データの値に応じた周波数を有する第１のクロックパ
ルスを生成して出力するクロック生成回路と、上記第１
のクロックパルスを受けて、上記所定の周期の初期に所
定の初期値から上記第１のクロックパルスを計数したク
ロック計数値を出力するクロック計数回路と、上記クロ
ック計数値と上記入力データの値の大きさを比較し、上
記クロック計数値と上記入力データの値の大きさが反転
する時点の近傍で上記パルス信号のレベルを反転させる
パルス信号出力回路とを有している。
【００３４】上記の構成を有する本発明の画像表示装置
によれば、上記クロック生成回路において生成される上
記第１のクロックパルスは、上記入力データの値に応じ
て設定されている。上記第１のクロックパルスは、上記
クロック計数回路において上記所定の周期の初期に所定
の初期値から計数され、当該計数結果が上記クロック計
数値として出力される。上記クロック計数値と上記入力
データの値の大きさは上記パルス信号出力回路において
比較され、上記クロック計数値と上記入力データの値の
大きさが反転する時点の近傍において、上記パルス信号
出力回路の出力する上記パルス信号は出力信号のレベル
が反転される。上記パルス信号を入力された上記発光素
子は、上記パルス信号のレベルに応じた輝度で発光す
る。
【００３５】
【発明の実施の形態】以下、本発明の変調回路および画
像表示装置の実施形態について、本発明をＬＥＤディス
プレイ装置に適用した場合を例に説明する。
【００３６】図１は、本発明によるＬＥＤディスプレイ
装置のブロック図である。図１において、１はパルス幅
変調回路を、２はＬＥＤを、３は制御部を、４はＡ／Ｄ
コンバータを、５はフィールドメモリをそれぞれ示して
いる。
【００３７】パルス幅変調回路１は、制御部３の出力端
子ＳＤＯから転送されたパルス長のデータに基づいて、
ＬＥＤ２にパルス電流を流している。各画素のＬＥＤに
対して１つのパルス幅変調回路１が存在するため、パル
ス幅変調回路１の数は画面を構成するＬＥＤの数に等し
い。パルス幅変調回路１が制御部３から受け取るパルス
長のデータはシリアルのデータであり、シリアルデータ
の入力端子ＳＩでこのデータを受けている。また、パル
ス幅変調回路１は入力端子ＳＩから受けたデータに一定
の遅延時間を与えて出力するシリアルデータの出力端子
ＳＯを備えており、この出力端子ＳＯを他のパルス幅変
調回路１の入力端子ＳＩと縦続接続している。このよう
にパルス幅変調回路１のシリアルデータの入力端子ＳＩ
と出力端子ＳＯを縦続接続し、入力端子ＳＩから出力端
子ＳＯへシリアルデータを次々と送り出すことによっ
て、制御部３から各パルス幅変調回路１にパルス長のデ
ータを転送させている。図１において、各パルス幅変調
回路１を縦続接続させた直列回路の末端の出力端子ＳＯ
を制御部３に接続しているが、これは制御部３において
戻ってきた信号から各パルス幅変調回路１の動作状態を
調べるための接続である。なお、各パルス幅変調回路１
はクロックの入力端子ＣＬＫを備えており、制御部３か
ら各パルス幅変調回路１へ共通のクロックが供給されて
いる。
【００３８】制御部３は、Ａ／Ｄコンバータ４から入力
されるデジタル化された映像信号のデータを端子ＤＩか
ら入力し、このデータからＬＥＤの各画素に対応する輝
度のデータを抽出してフィールドメモリ５に記憶させて
いる。また、フィールドメモリ５に記憶された各画素の
データを読み出してシリアルデータに変換し、出力端子
ＳＤＯよりパルス幅変調回路１に出力している。出力端
子ＳＤＯから出力するシリアルデータは制御部３の生成
するクロックに同期しており、このクロックをクロック
出力端子ＣＬＫから各パルス幅変調回路１へ出力してい
る。制御部３の入力端子ＳＤＩは、パルス幅変調回路１
から帰還されるシリアルデータが入力される。このシリ
アルデータには、各パルス幅変調回路１の動作状態（Ｌ
ＥＤの故障やＩＣの過熱状態など）に関する情報が含ま
れており、制御部３はこの情報に応じて図示しない表示
装置で異常を報知するなどの動作を行う。
【００３９】Ａ／Ｄコンバータ４は、アナログの映像信
号Ｓｖを所定のビット数にデジタル化して、制御部３に
出力している。
【００４０】フィールドメモリ５は、制御部３で抽出さ
れた各画素の輝度データを一時的に記憶している。各画
素の輝度データは１画面（１フィールド）ごとに管理さ
れて保存されており、制御部３はフィールドごとの輝度
データを順次読み出して各パルス幅変調回路１に出力す
る。
【００４１】アナログの映像信号Ｓｖは、Ａ／Ｄコンバ
ータ４で所定のビット数にデジタル化されて制御部３に
出力され、制御部３において各画素の輝度データを抽出
されてフィールドメモリ５に出力される。各画素の輝度
データはフィールドメモリ５においてフィールドごとに
一時的に記憶される。フィールドメモリ５に記憶された
１フィールドを構成する各画素の輝度データは制御部３
の定める所定のタイミングで制御部３に読み出され、シ
リアルのデータに変換された後、パルス幅変調回路１に
出力される。各パルス幅変調回路１に入力された各画素
の輝度データに応じて、各画素のＬＥＤに所定のパルス
長を有するパルス電流が流れてＬＥＤが発光し、１フィ
ールドの画像が表示される。このように、フィールドご
とに輝度データをパルス幅変調回路１に出力させてＬＥ
Ｄを発光させる動作が繰り返されることによって、動画
像が表示される。
【００４２】なお、各画素の輝度データは各パルス幅変
調回路１にシリアルデータとして出力されているが、こ
れをパラレルデータとして出力することも可能である。
この場合、配線数がデータのビット数に応じて増えてし
まう問題があるが、各パルス幅変調回路１に輝度データ
を設定する速度がシリアルデータの場合に比べて早くな
る利点がある。また、フィールドメモリ５に１フィール
ドを構成するデータを必ずしも全て記憶させる必要はな
く、例えば１水平周期のデータをメモリにバッファとし
て記憶させてから出力させることも可能である。また、
Ａ／Ｄコンバータ４の変換時間や制御部の処理時間が十
分早い場合は、メモリのバッファを経ないで直接シリア
ルデータに変換して出力させることも可能である。
【００４３】次に、パルス幅変調回路１の動作について
説明する。図２は、パルス幅変調回路１のブロック図で
ある。図２において、１１はパルス信号出力回路を、１
２はパルス周期カウンタを、１３はシフトレジスタを、
１４はｎｐｎトランジスタを、１５および１６は抵抗
を、１７はＡＮＤ回路を、１８はカウンタを、１９は遅
延回路をそれぞれ示している。
【００４４】パルス信号出力回路１１は、パルス周期カ
ウンタ１２の出力するクロック信号Ｓ４の計数値Ｓ８と
シフトレジスタの出力する輝度データＳ９の大小を比較
し、比較の結果に応じた信号Ｓ１０を抵抗１５を介して
ｎｐｎトランジスタ１４のベースに与えて、ｎｐｎトラ
ンジスタ１４のＯＮまたはＯＦＦを制御している。ＬＥ
Ｄ２に流れるパルス電流のパルス長は、パルス信号出力
回路１１の出力する信号Ｓ１０によって制御される。パ
ルス信号出力回路１１の出力信号Ｓ１０がハイレベルの
状態において、ｎｐｎトランジスタ１４はＯＮになり、
ＬＥＤ２は発光する。出力信号Ｓ１０がローレベルの状
態において、ｎｐｎトランジスタ１４はＯＦＦになり、
ＬＥＤ２は発光を停止する。
【００４５】パルス周期カウンタ１２は、所定の初期値
からクロック信号Ｓ４によるクロックを計数し、その計
数値Ｓ８をパルス信号出力回路１１に出力している。パ
ルス周期カウンタ１２の計数値Ｓ８はパルス周期信号Ｓ
３がハイレベルの期間にリセットされ、パルス周期信号
Ｓ３がハイレベルからローレベルに変化した後に再び所
定の初期値から計数が開始される。パルス周期信号Ｓ３
はパルス周期回路１２の計数値Ｓ８を所定の初期値にリ
セットするための信号であり、制御部３から所定の周期
で出力される。したがって、縦続接続された全てのパル
ス幅変調回路１のパルス周期カウンタ１２は、所定の周
期で所定の初期値から一斉に計数を開始する。
【００４６】シフトレジスタ１３は、イネーブル信号Ｓ
１がハイレベルの期間にＡＮＤ回路１７から入力される
クロック信号に同期して、制御部３から送られてくるシ
リアルデータＳ２を内部のレジスタに転送し、データを
保持している。内部のレジスタに保持されたデータは、
輝度データＳ９としてパルス信号出力回路１１に出力さ
れている。
【００４７】ｎｐｎトランジスタ１４は、抵抗１５を介
してベースに受けたパルス信号出力回路１１の信号Ｓ１
０に応じて、ＬＥＤ２にパルス電流を流す。ＶｐｄはＬ
ＥＤ２のアノードに供給する電圧を示しており、各ＬＥ
Ｄ２のアノードには共通の電圧Ｖｐｄが供給されてい
る。信号Ｓ１０がハイレベルのとき、抵抗１５を介して
ベースに電流が流れてｎｐｎトランジスタ１４はＯＮに
なる。ｎｐｎトランジスタ１４がＯＮになると、ＬＥＤ
２には電源電圧Ｖｐｄからｎｐｎトランジスタ１４のコ
レクタ、エミッタおよび抵抗１６を通って接地電位に電
流が流れ、ＬＥＤ２は電流値に応じた輝度で発光する。
信号Ｓ１０がローレベルのときｎｐｎトランジスタ１４
はＯＦＦになるので、ＬＥＤ２には電流が流れず発光し
ない。
【００４８】ＡＮＤ回路１７は、イネーブル信号Ｓ１お
よびクロック信号Ｓ４を受けて、イネーブル信号Ｓ１が
ハイレベルの期間にクロック信号Ｓ４をシフトレジスタ
１３へ出力する。
【００４９】カウンタ１８は、縦続接続されるパルス幅
変調回路１に供給するイネーブル信号を生成するための
回路である。イネーブル信号Ｓ１のハイレベルからロー
レベルへの変化を検出したあと、所定のクロック長のイ
ネーブル信号Ｓ５を出力する。
【００５０】遅延回路１９は、入力されたシリアルデー
タ信号Ｓ２に所定のクロック数の遅延を与えたシリアル
データ信号Ｓ６を出力する。この遅延は、カウンタ１８
の出力するイネーブル信号Ｓ５とシリアルデータ信号Ｓ
６を同期させるための遅延である。
【００５１】図３は、パルス幅変調回路１の動作を説明
するタイミングチャート図である。図３において、ＳＤ
Ｉはパルス幅変調回路１に入力されるシリアルデータ信
号Ｓ２を、ＣＬＫはクロック信号Ｓ４を、ＥＮＩはパル
ス幅変調回路１に入力されるイネーブル信号Ｓ１を、Ｓ
ＤＯはパルス幅変調回路１から出力されるシリアルデー
タ信号Ｓ６を、ＥＮＯはパルス幅変調回路１から出力さ
れるイネーブル信号Ｓ５をそれぞれ示している。
【００５２】図１において制御部３の端子ＳＤＯから各
パルス幅変調回路１に出力される信号は、図２において
イネーブル信号Ｓ１、シリアルデータ信号Ｓ２およびパ
ルス周期信号Ｓ３に相当する。このうちシリアルデータ
信号Ｓ２はパルス長を設定するデータから構成されてい
る。図３においては、パルス長を設定するデータを８ビ
ットとし、各ビットをＰＤ1〜ＰＤ8 として示してい
る。したがって、制御部３から各パルス幅変調回路１に
出力されるシリアルデータの１ワードの長さは、図３に
おいて８ビットになる。なお、パルス電流のパルス長を
設定するデータのビット数やシリアルデータの１ワード
の長さは図３の例に限定されるものではなく、シフトレ
ジスタ１３に設定できるデータの長さに応じて任意に設
定することが可能である。
【００５３】クロック信号Ｓ１に同期してイネーブル信
号Ｓ１がローレベルからハイレベルに変化すると、シリ
アルデータ信号Ｓ２のデータはＡＮＤ回路１７の出力す
るクロックに同期してシフトレジスタ１３の内部レジス
タに入力される。内部レジスタへのデータの入力が完了
した後、輝度データＳ９は内部レジスタに入力されたデ
ータに更新される。
【００５４】イネーブル出力信号Ｓ５は、イネーブル入
力信号Ｓ１のハイレベルからローレベルへの変化に同期
して、ローレベルからハイレベルに変化する。出力信号
Ｓ４がハイレベルのイネーブル信号を保持する期間は所
定のクロック数に固定されており、図３の例では８クロ
ックのハイレベル信号がカウンタ１８によって生成され
て出力される。
【００５５】シリアルデータの出力信号Ｓ６は、シリア
ルデータの入力信号Ｓ２を遅延回路１９において所定の
クロック数（図３の例では２クロック）だけ遅らせるこ
とにより生成される。遅延の長さはイネーブル出力信号
Ｓ５がハイレベルに変化する時点と、８ビットのシリア
ルデータの先頭データ（図３においてはＰＤ1）が端子
ＳＤＯに現れる時点とが一致するように設定されてい
る。これによって、端子ＳＤＩと端子ＳＤＯが縦続に接
続されたパルス幅変調回路１を通過するシリアルデータ
は、縦続接続された順番で、各パルス幅変調回路１のシ
フトレジスタ１３に順次設定される。すなわち、制御部
３の端子ＳＤＯに接続されたパルス幅変調回路１には最
初に出力されたシリアルデータが設定され、端子ＳＤＩ
に接続されたパルス幅変調回路１には最後に出力された
シリアルデータが設定される。
【００５６】パルス信号出力回路１１において、クロッ
ク信号Ｓ４の計数値Ｓ８と輝度データＳ９の大きさが比
較されており、輝度データＳ９が計数値Ｓ８より大きい
場合、出力信号Ｓ１０がハイレベルに設定されて、ＬＥ
Ｄ２に電流が流れる。したがって、輝度データＳ９が計
数値Ｓ８の初期値より大きい場合、パルス周期カウンタ
１２の計数開始時点においてＬＥＤ２には電流が流れて
発光している。パルス周期カウンタ１２の計数値Ｓ８が
クロックの入力とともに増えていき輝度データＳ９（Ｐ
Ｄ1〜ＰＤ8 ）の値を越えると、パルス信号出力回路１
１の出力信号Ｓ１０はローレベルになってｎｐｎトラン
ジスタ１４がＯＦＦに設定され、ＬＥＤ２に電流が流れ
なくなり発光が停止する。その後、パルス周期カウンタ
１２においてカウンタのビット数に応じた値、たとえば
８ビットの最大値である２５５までクロック信号Ｓ４が
計数されてからパルス周期信号Ｓ３により計数値Ｓ８が
リセットされ、再び所定の初期値から計数が開始され
る。パルス周期カウンタ１２が再び計数を始めると、パ
ルス信号出力回路１１の出力信号Ｓ１０がハイレベルに
なってｎｐｎトランジスタ１４がＯＮに設定され、計数
値Ｓ８が輝度データＳ９の値を越えた時点で出力信号Ｓ
１０がローレベルになってｎｐｎトランジスタ１４が再
びＯＦＦに設定される。この動作を繰り返すことによ
り、ＬＥＤ２には輝度データＳ９（ＰＤ1〜ＰＤ8 ）の
値に応じたパルス長で、パルス周期カウンタ１２のビッ
ト数に応じた周期のパルス電流が流れる。
【００５７】上述の説明ではパルス周期カウンタ１２の
出力する計数値Ｓ８がクロックの計数とともに増大する
場合を例に説明しているが、計数値Ｓ８がクロックの計
数とともに減少する場合であっても、輝度データＳ９
（ＰＤ1〜ＰＤ8 ）に応じたパルス長の電流をＬＥＤ２
に流すことは可能である。この場合、パルス周期カウン
タ１２において所定の初期値、たとえば８ビットの最大
値である２５５から計数が開始され、クロックの入力と
ともに計数値Ｓ８がデクリメントされる。また、パルス
周期カウンタ１２において計数が開始される時点でパル
ス信号出力回路１１の出力信号Ｓ１０がローレベルに設
定されてｎｐｎトランジスタ１４がＯＦＦに設定され、
輝度データＳ９がパルス周期カウンタ１２の計数値Ｓ８
より大きくなった時点でパルス信号出力回路１１の出力
信号Ｓ１０がハイレベルに設定されてｎｐｎトランジス
タ１４がＯＮに設定される。その後、パルス周期カウン
タ１２において所定の最小値、たとえばゼロまで計数さ
れてから計数値Ｓ８がリセットされ、再び所定の初期値
からデクリメンントが開始される。パルス周期カウンタ
１２において再びデクリメントが開始されると、パルス
信号出力回路１１によってｎｐｎトランジスタ１４がＯ
ＦＦに設定され、輝度データＳ９が計数値Ｓ８の値を越
えた時点で再びｎｐｎトランジスタ１４がＯＮに設定さ
れる。この動作を繰り返すことにより、ＬＥＤ２には輝
度データＳ９（ＰＤ1〜ＰＤ8 ）の値に応じたパルス長
で、パルス周期カウンタ１２のビット数に応じた周期の
パルス電流が流れる。
【００５８】以上説明したように、輝度データＰＤ1〜
ＰＤ8 からなる８ビットのシリアルデータが制御部３か
らパルス幅変調回路１に出力され、各パルス幅変調回路
１のシフトレジスタ１３に保持される。そして、各ＬＥ
Ｄ２には各パルス幅変調回路１のシフトレジスタ１３に
保持された輝度データに応じたパルス長を有するパルス
電流が流れる。
【００５９】なお、図２に示したパルス幅変調回路１
は、制御部３からパルス幅変調回路１に出力される輝度
データがシリアルのデータである場合の回路であるが、
既に述べたように本発明において制御部３からパルス幅
変調回路に設定するデータはシリアルのデータに限定さ
れるものではなく、例えばパラレルのデータであっても
よい。その場合には、例えばアドレスバスとデータバス
を設けて、指定したアドレスのパルス幅変調回路に輝度
データを設定させる、パラレルデータの一般的な転送方
式を用いることができる。
【００６０】次に、クロック信号Ｓ４の生成回路につい
て説明する。
【００６１】図４は、制御部３の動作を説明するブロッ
ク図である。図４において、３１はパルス設定データ生
成部を、３２はクロック生成回路をそれぞれ示してい
る。その他、図４と図１の同一符号は同一の構成要素を
示している。
【００６２】パルス設定データ生成部３１は、デジタル
のデータである各画素の輝度データをフィールドメモリ
５から読み出し、クロック生成回路３２によるクロック
信号Ｓ４に同期させたシリアルデータ信号Ｓ２に変換し
て、端子ＳＤＯから出力している。また、このシリアル
データ信号Ｓ２に同期したイネーブル信号Ｓ１を生成
し、端子ＥＮＯから出力している。イネーブル信号Ｓ１
は、シリアルデータ信号の１ワードのクロック数に等し
いクロック数を有している。またパルス設定データ生成
部３１は、パルス周期カウンタ１２の計数値をリセット
させるハイレベルのパルス信号を所定の周期で生成し、
パルス周期信号Ｓ３として端子ＲＳＴから各パルス幅変
調回路１に出力している。このパルス周期信号Ｓ３は、
クロック生成回路３２にも出力されている。
【００６３】クロック生成回路３２は、パルス周期信号
Ｓ３に同期して周期を可変させたクロック信号Ｓ４を各
パルス幅変調回路１に出力している。上述のように、パ
ルス周期信号Ｓ３によってパルス周期カウンタ１２がリ
セットされるので、ＬＥＤ２に流れるパルス電流の周期
と、クロック信号Ｓ４の周期が可変される周期は一致し
ている。
【００６４】フィールドメモリ５から読みだされた各画
素の輝度データは、パルス設定データ生成部でシリアル
データＳ２に変換されて、イネーブル信号Ｓ１とともに
各パルス幅変調回路１へ出力され、シフトレジスタ１３
の内部レジスタに設定される。
【００６５】一方、パルス周期信号Ｓ３と同期して周期
の可変されたクロック信号４がクロック生成回路３２か
ら各パルス幅変調回路１に出力されて、パルス周期カウ
ンタ１２によって計数される。計数されるクロックの周
期が一定の場合、クロックを計数する数（計数値）と計
数に要する時間（計数時間）とは比例の関係にあるが、
クロック信号４はパルス周期信号Ｓ３と同期して周期が
可変されているので、この場合パルス周期カウンタ１２
による計数値Ｓ８と計数時間は比例の関係にない。すな
わち、輝度データＳ９とＬＥＤ２に流れる電流のパルス
長は比例せず、輝度データＳ９とＬＥＤ２の発光輝度も
比例しなくなる。言い換えれば、パルス幅変調回路１に
設定する輝度データとＬＥＤ２の発光輝度の関係は、ク
ロック生成回路３２の生成するクロック信号４の周期に
応じて制御されることになる。
【００６６】次に、クロック生成回路３２の各実施形態
について説明する。
【００６７】図５は、クロック生成回路３２の第１の実
施形態を示すブロック図である。図５において、３０１
はクロック発生回路を、３０２は分周数設定回路を、３
０３はプリスケラをそれぞれ示している。
【００６８】クロック発生回路３０１は、一定の周波数
のクロック信号Ｓ１３を発生して、分周数設定回路３０
２およびプリスケラ３０３に出力する。
【００６９】分周数設定回路３０２は、クロック信号Ｓ
１３を受けてこれを計数し、計数値に応じた値の分周数
設定信号Ｓ１２を生成して、プリスケラ３０３に出力し
ている。また、パルス周期信号Ｓ３を受けて、パルス周
期信号Ｓ３がハイレベルのときにクロック信号Ｓ１３の
計数値および分周数設定信号Ｓ１２の値をリセットし、
パルス周期信号Ｓ３がハイレベルからローレベルに変化
した時点より再びクロック信号Ｓ１３の計数を開始す
る。
【００７０】プリスケラ３０３は、クロック信号Ｓ１３
を受けて、分周数設定信号Ｓ１２の値に応じた分周数で
クロック信号Ｓ１３を分周した信号を生成し、クロック
信号Ｓ４として出力している。
【００７１】分周数設定回路３０２の出力する分周数設
定信号Ｓ１２の値は、クロック信号Ｓ１３の計数値に応
じて設定されるので、時間とともに変化する。また、プ
リスケラ３０３による分周数は、分周数設定信号Ｓ１２
の値によって制御される。したがって、クロック発生回
路３０１において発生された一定周波数のクロック信号
Ｓ１３をプリスケラ３０３で分周することにより得られ
るクロック信号Ｓ４の周期は、分周数設定信号Ｓ１２に
応じて時間とともに変化する。
【００７２】図６は、分周数設定信号Ｓ１２とクロック
信号Ｓ４の関係を示すタイミングチャート図である。図
６においてＳ１２は分周数設定信号Ｓ１２を、Ｓ４はク
ロック信号Ｓ４をそれぞれ示している。また、分周数設
定信号Ｓ１２における数字（１〜４）は、分周数を示し
ている。図６に示すように、分周数設定信号Ｓ１２によ
る分周数の設定値が１から４に変化するに伴って、クロ
ック信号Ｓ４の周期も時間とともに長くなっている。
【００７３】図７は、クロック生成回路３２によりγ特
性を補正された輝度データと輝度の関係を示すグラフ図
である。図７において、縦軸はＬＥＤの発光輝度の相対
値を、横軸はパルス幅変調回路１に設定される輝度デー
タをそれぞれ示している。また図の点線は、分周数設定
信号Ｓ１２が変化する輝度データの値を示している。
【００７４】図７に示す輝度特性は、図１５におけるグ
ラフＡのγ特性と近づくように分周数設定信号Ｓ１２を
生成させることによって得られる。図７のグラフは異な
る傾きを持った複数の直線により構成された折れ線のグ
ラフになっており、各直線の傾きはクロック信号Ｓ４の
周期に対応している。クロック信号Ｓ４の周期が短い場
合、直線の傾きは小さくなり、クロック信号Ｓ４の周期
が長い場合、直線の傾きは大きくなる。上述したよう
に、ＣＲＴのγ特性において一般に輝度が輝度データの
２．２乗に比例しており、これを約２乗と見なせば、輝
度データと輝度の関係を示す曲線の傾きは輝度データと
比例して大きくなる関係を有している。したがって、Ｃ
ＲＴのγ特性を図７に示す折れ線のグラフに近似する場
合、各直線の傾きを、輝度データと比例して大きくなる
ように設定すれば良い。つまり、クロック信号Ｓ４の周
期が輝度データに比例して大きくなる分周数設定信号Ｓ
１２をパルス生成回路３２に生成させれば、ＣＲＴのγ
特性を補正できる。
【００７５】なお、図５に示すパルス生成回路３２にお
いてはクロック発生回路３０１の発生するクロック信号
Ｓ１３をプリスケラ３０３で分周することによりクロッ
ク信号Ｓ４の周期を可変させていたが、これとは逆に、
図８に示すような回路によってクロック信号Ｓ１３を逓
倍させることにより、クロック信号Ｓ４の周期を可変さ
せることもできる。
【００７６】図８は、クロック生成回路３２の第２の実
施形態を示すブロック図である。図８において、３０４
は位相比較回路を、３０５はＶＣＯ（Voltage Controll
ed Oscillator ：電圧制御発振器）をそれぞれ示してい
る。その他、図５と図８の同一符号は同一の構成要素を
示している。
【００７７】位相比較回路３０４は、クロック発生回路
３０１の出力するクロック信号Ｓ１３と、プリスケーラ
３０３の出力する帰還信号Ｓ１４の位相差を検出し、位
相差に応じたレベルの位相差信号Ｓ１５を出力してい
る。ＶＣＯ３０５は、位相差信号Ｓ１５を受けて、位相
差信号Ｓ１５のレベルに応じた周波数のクロック信号Ｓ
４を出力している。プリスケラ３０３は、クロック信号
Ｓ４を受けて、分周数設定信号Ｓ１２の値に応じた分周
数でクロック信号Ｓ４を分周した信号を生成し、帰還信
号Ｓ１４として位相比較回路３０４に出力している。ク
ロック発生回路３０１は、一定の周波数のクロック信号
Ｓ１３を発生して、分周数設定回路３０２および位相比
較回路３０４に出力している。
【００７８】位相比較回路３０４、ＶＣＯ３０５および
プリスケラ３０３は、一般的なＰＬＬの構成を有してお
り、ＰＬＬがロックしている場合、クロック信号Ｓ１３
と帰還信号Ｓ１４の位相が一致するような周波数のクロ
ック信号Ｓ４がＶＣＯ３０５によって生成される。一
方、帰還信号Ｓ１４はクロック信号Ｓ４がプリスケラ３
０３により分周されて生成された信号なので、クロック
信号Ｓ４の周波数は帰還信号Ｓ１４に比べて分周数倍の
大きさを有している。この帰還信号Ｓ１４とクロック信
号Ｓ１３の位相が一致しているので、結局、クロック信
号Ｓ４の周波数はクロック信号Ｓ１３に比べて分周数倍
の大きさを有することになる。したがって、クロック信
号Ｓ４の周期が、輝度データに比例して大きくなるよう
に分周数設定信号Ｓ１２をパルス生成回路３２によって
生成させれば、図８に示したパルス生成回路３２によっ
てもＣＲＴのγ特性を補正することができる。
【００７９】図５および図８のパルス生成回路において
は、ＣＲＴのγ特性を図７の輝度特性に示したような折
れ線のグラフに近似させているが、図９に示すパルス生
成回路によれば、クロック信号Ｓ４の周波数を滑らかに
変化させて、よりＣＲＴのγ特性に近い輝度特性を得る
こともできる。
【００８０】図９は、クロック生成回路３２の第３の実
施形態を示すブロック図である。図９において３０６は
分周回路を、３０７は加算回路を、３０８はクロック周
期可変回路をそれぞれ示している。その他、図８と図９
の同一符号は同一の構成要素を示している。
【００８１】位相比較回路３０４は、パルス周期信号Ｓ
３と分周回路３０６の出力する帰還信号１７の位相差を
検出し、位相差に応じたレベルの位相差信号Ｓ１５を出
力している。加算回路３０７は、位相比較回路３０４に
よる位相差信号Ｓ１５とクロック周期可変回路３０８に
よるクロック周期可変信号Ｓ１８を受けて、位相差信号
Ｓ１５とクロック周期可変信号Ｓ１８のレベルを加算し
た加算信号Ｓ１６をＶＣＯ３０５に出力している。ＶＣ
Ｏ３０５は、加算回路３０７による加算信号Ｓ１６を受
けて、加算信号Ｓ１６のレベルに比例した周期のクロッ
ク信号Ｓ４を出力している。分周回路３０６は、クロッ
ク信号Ｓ４を受けて、所定の分周数でクロック信号Ｓ４
を分周した帰還信号Ｓ１７を位相比較回路３０４に出力
している。
【００８２】クロック周期可変回路３０８は、パルス周
期信号Ｓ３を受けて、パルス周期信号Ｓ３に同期したク
ロック周期可変信号Ｓ１８を生成して加算回路３０７に
出力している。クロック周期可変信号Ｓ１８は、パルス
周期信号Ｓ３と等しい周期で時間的に信号レベルが変化
するアナログ信号であり、クロック信号４の周波数は、
このクロック周期可変信号Ｓ１８のレベルに応じて滑ら
かに変化する。
【００８３】位相比較回路３０４、ＶＣＯ３０５および
分周回路３０６は、図８に示すパルス生成回路と同様に
ＰＬＬを構成している。図８において構成されているＰ
ＬＬと異なる点は、位相比較回路３０４からＶＣＯ３０
５に出力される位相差信号Ｓ１５に、加算回路３０７に
よってクロック周期可変信号Ｓ１８が加算されている点
にある。ＰＬＬがロックしている場合、パルス周期信号
Ｓ３と分周回路３０６による帰還信号Ｓ１７の位相が一
致するような周波数のクロック信号Ｓ４がＶＣＯ３０５
によって生成される。一方、帰還信号Ｓ１７はクロック
信号Ｓ４が分周回路３０６により分周されて生成された
信号なので、クロック信号Ｓ４は帰還信号Ｓ１４の１周
期に分周数個のクロックを有している。さらに、ＶＣＯ
３０５には、パルス周期信号Ｓ３と同期してレベルの変
化するクロック周期可変信号Ｓ１８と位相差信号Ｓ１５
とが加算回路３０７により加算された信号Ｓ１６が入力
されるので、クロック信号Ｓ４の周期は、クロック周期
可変信号Ｓ１８の信号レベルの変化に応じて可変され
る。すなわち、クロック信号Ｓ４は、パルス周期信号Ｓ
３の１周期に分周回路３０６の分周数に応じた個数のク
ロックを有しており、そのクロックの周期は、クロック
周期可変信号Ｓ１８のレベルに応じて変化している。し
たがって、クロック周期可変回路３０８において適切な
波形のクロック周期可変信号Ｓ１８を生成すれば、ＣＲ
Ｔのγ特性を補正させることができる。
【００８４】図１０は、パルス周期信号Ｓ３に対するク
ロック周期可変信号Ｓ１８およびクロック信号Ｓ４の関
係を説明するタイミングチャート図である。図１０にお
いて、Ｓ３はパルス周期信号Ｓ３を、Ｓ１８はクロック
周期可変信号Ｓ１８を、Ｓ４はクロック信号Ｓ４をそれ
ぞれ示している。
【００８５】図１０に示すように、クロック周期可変信
号Ｓ１８はパルス周期信号Ｓ３に同期したのこぎり状の
波形を有しており、時間に比例して減少している。この
クロック周期可変信号Ｓ１８に応じて、クロック信号Ｓ
１４の周期は時間に比例して滑らかに長くなる。すなわ
ち、計数するクロックの数に比例してクロック信号Ｓ１
４の周期が長くなるので、輝度データに比例してクロッ
ク信号Ｓ１４の周期は長くなる。すでに述べたように、
クロック信号Ｓ４の周期を輝度データに比例して可変さ
せることでＣＲＴのγ特性は補正できるので、図９に示
したパルス生成回路３２によってもγ特性の補正ができ
る。
【００８６】なお、図６および図１０においては、クロ
ック信号Ｓ４の周期をいずれも時間に比例して長くなる
方向に変化させているが、これとは逆に、時間とともに
周期が短くなるように変化させてもＣＲＴのγ特性を補
正させることは可能である。この場合は、既に述べたよ
うに、パルス周期カウンタ１２が計数を開始する時点で
ｎｐｎトランジスタ１４をＯＦＦに設定させ、パルス周
期カウンタ１２の計数値Ｓ８をクロック信号Ｓ４の計数
とともにデクリメントさせ、輝度データＳ９がパルス周
期カウンタ１２の計数値Ｓ８より大きくなった時点でｎ
ｐｎトランジスタ１４をＯＮに設定させればよい。この
ようにパルス幅変調回路１を動作させれば、輝度データ
の値が大きいときにクロック信号Ｓ４の周期が長く、輝
度データの値が小さいときにクロック信号Ｓ４の周期が
短くなるようにクロック信号Ｓ４の周期が可変されるの
で、ＣＲＴのγ特性を補正させることができる。
【００８７】ところで、図５、図８および図９に示した
パルス生成回路においては、時間とともに周期を可変さ
せた共通のクロック信号Ｓ４を全てのパルス幅変調回路
１に供給することによってＣＲＴのγ特性を補正させて
いる。もし、各パルス幅変調回路１においてパルス周期
カウンタ１２に計数させるクロックの周期を個々に設定
できるのであれば、適切な輝度データおよびクロック周
期データをパルス設定データ生成部において生成し、こ
れを各パルス幅変調回路１に設定させることによって
も、ＣＲＴのγ特性は補正可能である。
【００８８】図１１は、本発明の他の実施形態に係るパ
ルス幅変調回路１のブロック図である。図１１におい
て、４０はクロック生成回路を示している。その他、図
２と図１１の同一符号は同一の構成要素を示している。
【００８９】クロック生成回路４０は、クロック信号Ｓ
４およびシフトレジスタ１３によるクロック周期データ
Ｓ１９を受けており、クロック周期データＳ１９の値に
応じてクロック信号Ｓ４を分周もしくは逓倍させたクロ
ック信号Ｓ２０を生成してパルス周期カウンタ１２に出
力している。パルス周期カウンタ１２は、クロック生成
回路４０によるクロック信号Ｓ２０を受けて、所定の初
期値からクロック信号Ｓ２０を計数し、その計数値Ｓ８
をパルス信号出力回路１１に出力している。
【００９０】図２と図１１のパルス幅変調回路１の違い
は、パルス周期信号Ｓ３とクロック生成回路４０にあ
る。すなわち、図２のパルス幅変調回路１におけるパル
ス周期信号Ｓ３が図１１のパルス幅変調回路１では無く
なり、その代わりに図１１のパルス幅変調回路１ではク
ロック生成回路４０が追加されている。
【００９１】図２のパルス幅変調回路１においては、全
てのパルス周期カウンタ１２を共通のクロック信号Ｓ４
で動作させるために、全てのパルス周期カウンタ１２を
同時にリセットするためのパルス周期信号Ｓ３が必要で
あったが、図１１のパルス幅変調回路１では、各パルス
周期カウンタに供給するクロックの周期を個々に設定さ
せるので、全てのパルス周期カウンタ１２を同時にリセ
ットする必要は無くなり、パルス周期信号Ｓ３は不要に
なる。この場合、パルス周期カウンタ１２のリセット
は、例えばイネーブル信号Ｓ１にハイレベルの信号が入
力されることによって行なう。そして、イネーブル信号
Ｓ１がハイレベルからローレベルに変化した時点でパル
ス周期カウンタ１２による計数を再開すれば、速やかに
所定のパルス長のパルス電流をＬＥＤ２に流すことがで
きるので、輝度データの更新時間がパルス長に与える影
響を少なくすることができる。
【００９２】クロック生成回路４０は、各パルス幅変調
回路１のパルス周期カウンタ１２に対してそれぞれ設定
された周期を有するクロック信号Ｓ２０を供給するため
の回路である。クロック信号Ｓ２０は、クロック信号Ｓ
４を分周もしくは逓倍させることによって生成される信
号であり、分周数および逓倍数はクロック周期データＳ
１９によって設定される。なお、本実施形態におけるク
ロック信号Ｓ４の周期は、図５、図８および図９で示す
回路によって生成されるクロック信号のように時間的に
変化せず、一定の長さの周期である。
【００９３】図１２は、本発明の他の実施形態に係る各
パルス幅変調回路１が有するクロック生成回路４０のブ
ロック図を示す。図１２において４０１は位相比較回路
を、４０２はＶＣＯを、４０３および４０４はプリスケ
ラをそれぞれ示している。
【００９４】位相比較回路４０１は、クロック信号Ｓ４
とプリスケラ４０３による帰還信号Ｓ２３との位相差を
検出し、位相差に応じたレベルを有する位相差信号Ｓ２
１をＶＣＯ４０２に出力している。ＶＣＯ４０２は位相
比較回路４０１による位相差信号Ｓ２１のレベルに応じ
た周期を有するクロック信号Ｓ２２を、プリスケラ４０
３およびプリスケラ４０４に出力している。プリスケラ
４０３は、ＶＣＯ４０２によるクロック信号Ｓ２２およ
びクロック周期データＳ１９を受けて、クロック信号Ｓ
２２をクロック周期データＳ１９の値に応じた分周数で
分周した帰還信号Ｓ２３を生成し、位相比較回路４０１
に出力している。プリスケラ４０４は、ＶＣＯ４０２に
よるクロック信号Ｓ２２およびクロック周期データＳ１
９を受けて、クロック信号Ｓ２２をクロック周期データ
Ｓ１９の値に応じた分周数で分周したクロック信号Ｓ２
０を生成し、パルス周期カウンタ１２に出力している。
【００９５】位相比較回路３０４、ＶＣＯ４０２および
プリスケラ４０３は、図８に示したパルス生成回路３２
と同様に、一般的なＰＬＬを構成している。ＰＬＬがロ
ック状態にある場合、クロック信号Ｓ４と帰還信号Ｓ２
３の位相が一致するような周期のクロック信号Ｓ２２が
ＶＣＯ４０２より出力されている。また、帰還信号Ｓ２
３の周期は、プリスケラ４０３による分周によってクロ
ック信号Ｓ２２に対し分周数倍の長さに設定される。し
たがって、クロック信号Ｓ２２の周期はクロック信号Ｓ
４に対して分周数分の１の長さに設定される。さらに、
クロック信号Ｓ２０の周期は、プリスケラ４０４による
分周によってクロック信号Ｓ２２の周期に対し分周数倍
の長さに設定される。
【００９６】なお、図１２に示した回路は一例に過ぎ
ず、クロック周波数を設定値に応じて可変させる他の回
路に置き換えることも可能である。例えば、位相比較回
路３０４、ＶＣＯ４０２およびプリスケラ４０３により
構成されるＰＬＬ回路を除いたプリスケラ４０４だけの
回路や、逆に、プリスケラ４０４を除いたＰＬＬ回路だ
けでも動作可能である。
【００９７】上述したようなパルス生成回路４０を個々
のパルス幅変調回路１に設けることによって、パルス幅
変調回路１ごとに異なったクロック周波数で変調された
パルス電流を生成させることができる。
【００９８】輝度特性をＣＲＴのγ特性に適合するよう
に補正するためには、上述したように、輝度データに対
しクロックの周期を比例して変化させればよい。例えば
０〜２５５の間で変化する８ビットの輝度データにおい
て、クロック信号Ｓ２０の周期を輝度データに比例して
２５５段階に可変することができれば、理想的にＣＲＴ
のγ特性を補正することができる。
【００９９】また、図７に示した輝度特性のように、輝
度データの範囲に応じて複数の周期を設定することによ
っても、近似的にＣＲＴのγ特性を補正することができ
る。この場合、図７の点線に示したクロック周期の切り
換わり点において輝度に不連続が生じないように、輝度
データの値を補正する必要がある。たとえば、輝度デー
タが０〜４９のときのクロック周期をＴ、５０〜９９の
ときのクロック周期を２Ｔとして設定した場合に、この
輝度データをそのままパルス周期カウンタ１２で計数し
てしまうと、輝度データが４９から５０に変わる点でパ
ルス長がおおよそ倍に変化し、輝度に不連続を生じてし
まう。そこで、たとえば輝度データが５０から９９にお
いてパルス周期カウンタ１２に計数させる輝度データの
値を、元の輝度データから２５だけ引いた値に補正すれ
ば、輝度データが４９から５０に変わる点における輝度
の不連続を低減させることができる。
【０１００】制御部３において、上述のように補正した
輝度データおよびクロック周期データを生成して各パル
ス幅変調回路１に伝送することにより、輝度特性におけ
るＣＲＴのγ特性を補正することができる。
【０１０１】以上説明したように、本発明に係るＬＥＤ
ディスプレイ装置によれば、所定の周期で周波数の変化
するクロック信号Ｓ４がクロック生成回路３２において
生成されて出力され、パルス周期カウンタ１２において
クロック信号Ｓ４が上記所定の周期の初期に所定の初期
値から計数され、パルス信号出力回路１２においてパル
ス周期カウンタによる計数値Ｓ８と輝度データＳ９の値
の大きさが比較され、計数値Ｓ８と上記輝度データＳ９
の値の大きさが反転する時点の近傍でＬＥＤに流すパル
ス電流がオンまたはオフされるので、輝度データのビッ
ト数を増やしたり、輝度データに補正等の処理を施すこ
となく、輝度データとＬＥＤの輝度の関係をＣＲＴのγ
特性に合わせて設定することができる。これにより回路
の規模を小さく抑えることができるので、消費電力を少
なくできる。また、安価に製造でき、装置を小型にでき
る。
【０１０２】また、上述した第１の実施形態のクロック
生成回路３２を有するＬＥＤディスプレイ装置によれ
ば、上記所定の周期で値の変化する分周数設定信号Ｓ１
２が分周数設定回路３０２において生成されて出力さ
れ、クロック発生回路３０１によるクロック信号Ｓ１３
が分周数設定信号Ｓ１２の値に応じた分周数で分周され
てクロック信号Ｓ４として出力されるので、分周数設定
回路３０２において適切な分周数設定信号Ｓ１２を生成
させることにより、輝度データのビット数を増やした
り、輝度データに補正等の処理を施すことなく、輝度デ
ータとＬＥＤの輝度の関係をＣＲＴのγ特性に合わせて
設定することができる。これにより回路の規模を小さく
抑えることができるので、消費電力を少なくできる。ま
た、安価に製造でき、装置を小型にできる。
【０１０３】また、上述した第２の実施形態のクロック
生成回路３２を有するＬＥＤディスプレイ装置によれ
ば、上記所定の周期で値の変化する分周数設定値Ｓ１２
が分周数設定回路３０２において生成されて出力され、
クロック信号Ｓ４を上記分周数設定信号Ｓ１２に応じた
分周数で分周された帰還信号Ｓ１４がプリスケラ３０３
において生成されて出力され、クロック発生回路３０１
によるクロック信号Ｓ１３と上記帰還信号Ｓ１４との位
相差が検出され、当該位相差に応じたレベルの位相差信
号Ｓ１５が位相比較回路３０４において生成されて出力
され、上記位相差信号Ｓ１５のレベルに応じた周波数を
有するクロック信号Ｓ４がＶＣＯ３０５において生成さ
れて出力されるので、分周数設定回路３０２において適
切な分周数設定信号Ｓ１２を生成させることにより、輝
度データのビット数を増やしたり、輝度データに補正等
の処理を施すことなく、輝度データとＬＥＤの輝度の関
係をＣＲＴのγ特性に合わせて設定することができる。
これにより回路の規模を小さく抑えることができるの
で、消費電力を少なくできる。また、安価に製造でき、
装置を小型にできる。
【０１０４】また、上述した第３の実施形態のクロック
生成回路３２を有するＬＥＤディスプレイ装置によれ
ば、クロック信号Ｓ４が所定の分周数で分周された分周
信号Ｓ１７が分周回路３０６において生成されて出力さ
れ、上記所定の周期を有するパルス周期信号Ｓ３と上記
分周信号Ｓ１７との位相差に応じたレベルの位相差信号
Ｓ１５が位相比較回路Ｓ３０４において生成されて出力
され、上記所定の周期でレベルの変化するクロック周期
可変信号Ｓ１８がクロック周期可変回路３０８において
生成されて出力され、上記クロック周期可変信号Ｓ１８
と上記位相差信号Ｓ１５が加算された加算信号Ｓ１６が
加算回路３０７において生成されて出力され、上記加算
信号Ｓ１６のレベルに応じた周波数を有するクロック信
号Ｓ４がＶＣＯ３０５において生成されて出力されるの
で、クロック周期可変回路３０８において適切なクロッ
ク周期可変信号Ｓ１８を生成させることにより、輝度デ
ータのビット数を増やしたり、輝度データに補正等の処
理を施すことなく、輝度データとＬＥＤの輝度の関係を
ＣＲＴのγ特性に合わせて設定することができる。これ
により回路の規模を小さく抑えることができるので、消
費電力を少なくできる。また、安価に製造でき、装置を
小型にできる。さらに、クロック信号Ｓ４の周期を滑ら
かに可変することができるので、ＣＲＴのγ特性に対す
る輝度特性の誤差を小さくでき、与えられた輝度データ
の画像をより忠実に再現することができる。
【０１０５】また、上述した本発明の他の実施形態に係
るパルス幅変調回路１を有するＬＥＤディスプレイ装置
によれば、Ａ／Ｄコンバータ４において生成された輝度
データに基づいて輝度データＳ９およびパルス周期デー
タＳ１９が制御部３において生成されて各パルス幅変調
回路１に出力され、上記パルス周期データＳ１９に応じ
た周波数を有するクロック信号Ｓ２０がクロック生成回
路４０において生成されて出力され、上記クロック信号
Ｓ２０が上記所定の周期の初期に所定の初期値からパル
ス周期カウンタ１２において計数された結果が計数値Ｓ
８として出力され、上記計数値Ｓ８と上記輝度データＳ
９の値の大きさがパルス信号出力回路１１において比較
され、上記計数値Ｓ８と上記輝度データＳ９の値の大き
さが反転する時点の近傍で、ＬＥＤに流れるパルス電流
がオンまたはオフされるので、輝度データのビット数を
増やすことなく、輝度データとＬＥＤの輝度の関係をＣ
ＲＴのγ特性に合わせて設定させることができる。これ
により回路の規模を小さく抑えることができるので、消
費電力を少なくできる。また、安価に製造でき、装置を
小型にできる。
【０１０６】
【発明の効果】本発明の変調回路によれば、入力データ
のビット数を増やしたり、入力データに補正等の処理を
施すことなく、入力データとパルス信号のパルス長の関
係を所定の特性に合わせて設定することができる。これ
により回路の規模を小さく抑えることができるので、消
費電力を少なくできる。また、安価に製造でき、装置を
小型にできる。本発明の変調回路を有するＬＥＤ画像表
示装置によれば、パルス幅の変調に必要な輝度データの
ビット数を増やすこと無くＣＲＴのγ特性を補正するこ
とができる。これにより回路規模を削減できるので、消
費電力を少なくできる。また、安価に製造でき、装置を
小型にできる。
【図面の簡単な説明】
【図１】図１は、本発明によるＬＥＤディスプレイ装置
のブロック図である。
【図２】図２は、パルス幅変調回路のブロック図であ
る。
【図３】図３は、パルス幅変調回路の動作を説明するタ
イミングチャート図である。
【図４】図４は、制御部の動作を説明するブロック図で
ある。
【図５】図５は、クロック生成回路の第１の実施形態を
示すブロック図である。
【図６】図６は、分周数設定信号とクロック信号の関係
を示すタイミングチャート図である。
【図７】図７は、クロック生成回路によりγ特性を補正
された輝度データと輝度の関係を示すグラフ図である。
【図８】図８は、クロック生成回路の第２の実施形態を
示すブロック図である。
【図９】図９は、クロック生成回路の第３の実施形態を
示すブロック図である。
【図１０】図１０は、パルス周期信号に対するクロック
周期可変信号およびクロック信号の関係を説明するタイ
ミングチャート図である。
【図１１】図１１は、本発明の他の実施形態に係るパル
ス幅変調回路のブロック図である。
【図１２】図１２は、本発明の他の実施形態に係る各パ
ルス幅変調回路が有するクロック生成回路のブロック図
を示す。
【図１３】図１３は、ＬＥＤディスプレイの画素を構成
するＬＥＤの駆動回路を示す図である。
【図１４】図１４は、図１３のＬＥＤに流れる電流の波
形を示す図である。
【図１５】図１５は、入力される信号レベルに対するＬ
ＥＤおよびＣＲＴの輝度の関係を示す図である。
【符号の説明】 １…パルス幅変調回路、２…ＬＥＤ、３…制御部、４…
Ａ／Ｄコンバータ、５…フィールドメモリ、１１…パル
ス信号出力回路、１２…パルス周期カウンタ（クロック
計数回路）、１３…シフトレジスタ、１４…ｎｐｎトラ
ンジスタ、１５，１６…抵抗、１７…ＡＮＤ回路、１８
…カウンタ、１９…遅延回路、３１…パルス設定データ
生成部、３２，４０…クロック生成回路、３０１…クロ
ック発生回路、３０２…分周数設定回路、３０３，４０
３，４０４…プリスケラ、３０４，４０１…位相比較回
路、３０５，４０２…ＶＣＯ、３０６…分周回路、３０
７…加算回路、３０８…クロック周期可変回路。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C058 AA13 BA04 BA09 BA13 BB03 BB08 BB10 BB13 BB21 5C080 AA07 BB05 CC06 DD22 DD27 DD30 EE28 GG09 JJ02 JJ03 JJ04 JJ05 KK02 KK34 5F041 AA14 AA24 AA47 BB12 BB33 FF06

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 入力データの値に応じて変調したパルス
    信号を所定の周期で出力する変調回路であって、 上記所定の周期で周波数の変化する第１のクロックパル
    スを生成して出力するクロック生成回路と、 上記第１のクロックパルスを受けて、上記所定の周期の
    初期に所定の初期値から上記第１のクロックパルスを計
    数したクロック計数値を出力するクロック計数回路と、 上記クロック計数値と上記入力データの値の大きさを比
    較し、上記クロック計数値と上記入力データの値の大き
    さが反転する時点の近傍で上記パルス信号のレベルを反
    転させるパルス信号出力回路とを有する変調回路。
  2. 【請求項２】 上記クロックパルス生成回路は、 上記所定の周期で値の変化する分周数設定値を出力する
    分周数設定回路と、 第２のクロックパルスおよび上記分周数設定値を受け
    て、上記第２のクロックパルスを上記分周数設定値に応
    じた分周数で分周した上記第１のクロックパルスを出力
    するプリスケラとを含む請求項１に記載の変調回路
  3. 【請求項３】 上記クロックパルス生成回路は、 上記所定の周期で値の変化する分周数設定値を出力する
    分周数設定回路と、 上記第１のクロックパルスおよび上記分周数設定値を受
    けて、上記第１のクロックパルスを上記分周数設定値に
    応じた分周数で分周した帰還信号を出力するプリスケラ
    と、 第２のクロックパルスと上記帰還信号との位相差を検出
    し、当該位相差に応じたレベルの位相差信号を出力する
    位相比較回路と、 上記位相差信号のレベルに応じた周期を有する上記第１
    のクロックパルスを出力する発振回路とを含む請求項１
    に記載の変調回路
  4. 【請求項４】 上記クロックパルス生成回路は、 上記所定の周期でレベルの変化するクロック周期可変信
    号を出力するクロック周期可変回路と、 上記クロック周期可変信号のレベルに応じた周期を有す
    る上記第１のクロックパルスを出力する発振回路とを含
    む請求項１に記載の変調回路。
  5. 【請求項５】 上記クロックパルス生成回路は、 上記第１のクロックパルスを所定の分周数で分周した分
    周信号を出力する分周回路と、 上記所定の周期を有するパルス周期信号と上記分周信号
    との位相差を検出し、当該位相差に応じたレベルの位相
    差信号を出力する位相比較回路とを含み、 上記発振回路は、上記クロック周期可変信号と上記位相
    差信号のレベルの和に応じた周期を有する上記第１のク
    ロックパルスを出力する請求項４に記載の変調回路。
  6. 【請求項６】 入力データの値に応じて変調したパルス
    信号を所定の周期で出力する変調回路であって、 上記入力データの値に応じた周波数を有する第１のクロ
    ックパルスを生成して出力するクロック生成回路と、 上記第１のクロックパルスを受けて、上記所定の周期の
    初期に所定の初期値から上記第１のクロックパルスを計
    数したクロック計数値を出力するクロック計数回路と、 上記クロック計数値と上記入力データの値の大きさを比
    較し、上記クロック計数値と上記入力データの値の大き
    さが反転する時点の近傍で上記パルス信号のレベルを反
    転させるパルス信号出力回路とを有する変調回路。
  7. 【請求項７】 上記クロックパルス生成回路は、 第２のクロックパルスおよび上記入力データを受けて、
    上記第２のクロックパルスを上記入力データの値に応じ
    た分周数で分周した上記第１のクロックパルスを出力す
    るプリスケラとを含む請求項６に記載の変調回路
  8. 【請求項８】 上記クロックパルス生成回路は、 上記第１のクロックパルスおよび上記入力データを受け
    て、上記第１のクロックパルスを上記入力データの値に
    応じた分周数で分周した帰還信号を出力するプリスケラ
    と、 第２のクロックパルスと上記帰還信号との位相差を検出
    し、当該位相差に応じたレベルの位相差信号を出力する
    位相比較回路と、 上記位相差信号のレベルに応じた周期を有する上記第１
    のクロックパルスを出力する発振回路とを含む請求項６
    に記載の変調回路
  9. 【請求項９】 入力データの値に応じて変調したパルス
    信号を受けて、上記パルス信号のレベルに応じた輝度で
    発光する発光素子を有する画像表示装置であって、 所定の周期で周波数の変化する第１のクロックパルスを
    生成して出力するクロック生成回路と、 上記第１のクロックパルスを受けて、上記所定の周期の
    初期に所定の初期値から上記第１のクロックパルスを計
    数したクロック計数値を出力するクロック計数回路と、 上記クロック計数値と上記入力データの値の大きさを比
    較し、上記クロック計数値と上記入力データの値の大き
    さが反転する時点の近傍で上記パルス信号のレベルを反
    転させるパルス信号出力回路とを有する画像表示装置。
  10. 【請求項１０】 上記クロックパルス生成回路は、 上記所定の周期で値の変化する分周数設定値を出力する
    分周数設定回路と、 第２のクロックパルスおよび上記分周数設定値を受け
    て、上記第２のクロックパルスを上記分周数設定値に応
    じた分周数で分周した上記第１のクロックパルスを出力
    するプリスケラとを含む請求項９に記載の画像表示装置
  11. 【請求項１１】 上記クロックパルス生成回路は、 上記所定の周期でレベルの変化するクロック周期可変信
    号を出力するクロック周期可変回路と、 上記クロック周期可変信号のレベルに応じた周期を有す
    る上記第１のクロックパルスを出力する発振回路とを含
    む請求項９に記載の画像表示装置。
  12. 【請求項１２】 上記クロックパルス生成回路は、 上記第１のクロックパルスを所定の分周数で分周した分
    周信号を出力する分周回路と、 上記所定の周期を有するパルス周期信号と上記分周信号
    との位相差を検出し、 当該位相差に応じたレベルの位相差信号を出力する位相
    比較回路とを含み、 上記発振回路は、上記クロック周期可変信号と上記位相
    差信号のレベルの和に応じた周期を有する上記第１のク
    ロックパルスを出力する請求項１１に記載の画像表示装
    置。
  13. 【請求項１３】 入力データの値に応じて変調したパル
    ス信号を受けて、上記パルス信号のレベルに応じた輝度
    で発光する発光素子を有する画像表示装置であって、 上記入力データの値に応じた周波数を有する第１のクロ
    ックパルスを生成して出力するクロック生成回路と、 上記第１のクロックパルスを受けて、上記所定の周期の
    初期に所定の初期値から上記第１のクロックパルスを計
    数したクロック計数値を出力するクロック計数回路と、 上記クロック計数値と上記入力データの値の大きさを比
    較し、上記クロック計数値と上記入力データの値の大き
    さが反転する時点の近傍で上記パルス信号のレベルを反
    転させるパルス信号出力回路とを有する画像表示装置。
  14. 【請求項１４】 上記クロックパルス生成回路は、 第２のクロックパルスおよび上記入力データを受けて、
    上記第２のクロックパルスを上記入力データの値に応じ
    た分周数で分周した上記第１のクロックパルスを出力す
    るプリスケラとを含む請求項１３に記載の画像表示装置
  15. 【請求項１５】 上記クロックパルス生成回路は、 上記第１のクロックパルスおよび上記入力データを受け
    て、上記第１のクロックパルスを上記入力データの値に
    応じた分周数で分周した帰還信号を出力するプリスケラ
    と、 第２のクロックパルスと上記帰還信号との位相差を検出
    し、当該位相差に応じたレベルの位相差信号を出力する
    位相比較回路と、 上記位相差信号のレベルに応じた周期を有する上記第１
    のクロックパルスを出力する発振回路とを含む請求項１
    ３に記載の画像表示装置
JP2000137159A 2000-05-01 2000-05-01 変調回路およびこれを用いた画像表示装置 Pending JP2001312246A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000137159A JP2001312246A (ja) 2000-05-01 2000-05-01 変調回路およびこれを用いた画像表示装置
TW090109998A TW530294B (en) 2000-05-01 2001-04-26 Modulation circuit and image display using same
CN01120788A CN1321961A (zh) 2000-05-01 2001-04-28 调制电路以及采用该电路的图像显示装置
US09/843,847 US6771281B2 (en) 2000-05-01 2001-04-30 Modulation circuit and image display using the same
KR1020010023384A KR20010100937A (ko) 2000-05-01 2001-04-30 변조회로 및 이를 사용한 화상 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000137159A JP2001312246A (ja) 2000-05-01 2000-05-01 変調回路およびこれを用いた画像表示装置

Publications (1)

Publication Number Publication Date
JP2001312246A true JP2001312246A (ja) 2001-11-09

Family

ID=18644980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000137159A Pending JP2001312246A (ja) 2000-05-01 2000-05-01 変調回路およびこれを用いた画像表示装置

Country Status (5)

Country Link
US (1) US6771281B2 (ja)
JP (1) JP2001312246A (ja)
KR (1) KR20010100937A (ja)
CN (1) CN1321961A (ja)
TW (1) TW530294B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173173A (ja) * 2001-12-07 2003-06-20 Rohm Co Ltd 液晶ドライバ装置
JP2003195800A (ja) * 2001-12-27 2003-07-09 Toshiba Corp 電子ビーム発生装置
JP2004070179A (ja) * 2002-08-08 2004-03-04 Shinya Ishida 連珠状ｌｅｄ表示システム
JP2004252289A (ja) * 2003-02-21 2004-09-09 Mitsubishi Electric Corp 画像表示装置の駆動方法
JP2004361794A (ja) * 2003-06-06 2004-12-24 Texas Instr Japan Ltd パルス信号生成回路および表示装置
JP2006201609A (ja) * 2005-01-21 2006-08-03 Silicon Touch Technology Inc 表示装置用マルチチャンネルドライバ及びそのガンマ補正方法
KR100641260B1 (ko) 2004-04-19 2006-11-03 산요덴키가부시키가이샤 구동 회로
JP2007256715A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd 発光制御装置、表示装置、駆動制御装置、制御装置
JP2009199039A (ja) * 2008-02-21 2009-09-03 Samsung Electronics Co Ltd バックライト制御回路、バックライト装置及びそれを用いた液晶表示装置
JP2010527459A (ja) * 2007-04-24 2010-08-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ及びレベルシフタを有するｌｅｄストリング駆動装置
JP2013026464A (ja) * 2011-07-21 2013-02-04 Ccs Inc 光量制御装置及び光照射装置
JP2014110983A (ja) * 2013-10-29 2014-06-19 Omron Corp 発光ダイオード駆動装置
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法
JP2019040209A (ja) * 2017-05-09 2019-03-14 ラピスセミコンダクタ株式会社 表示装置、データドライバ及びゲートドライバ
JP2019169475A (ja) * 2019-05-16 2019-10-03 ネオフォーカル システムズ、インコーポレイテッドＮｅｏｆｏｃａｌ Ｓｙｓｔｅｍｓ，Ｉｎｃ． デジタル式に制御される直列構成のシステム

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120888A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
SG120889A1 (en) * 2001-09-28 2006-04-26 Semiconductor Energy Lab A light emitting device and electronic apparatus using the same
JP4012118B2 (ja) * 2003-05-19 2007-11-21 キヤノン株式会社 画像表示装置
CA2526467C (en) * 2003-05-20 2015-03-03 Kagutech Ltd. Digital backplane recursive feedback control
KR100951901B1 (ko) * 2003-08-14 2010-04-09 삼성전자주식회사 신호 변환 장치 및 이를 갖는 표시 장치
CN100390840C (zh) * 2004-06-30 2008-05-28 佳能株式会社 显示装置、电视装置、和驱动显示装置的方法
TWI337408B (en) * 2004-07-09 2011-02-11 Hon Hai Prec Ind Co Ltd System and method for controlling led indicator
JP4705764B2 (ja) * 2004-07-14 2011-06-22 株式会社半導体エネルギー研究所 ビデオデータ補正回路及び表示装置の制御回路並びにそれを内蔵した表示装置・電子機器
JP2007235050A (ja) * 2006-03-03 2007-09-13 Sony Corp 面状光源装置の駆動方法、カラー液晶表示装置組立体の駆動方法、発光ダイオードの駆動方法、及び、パルス幅変調方法
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
WO2008139693A1 (ja) 2007-04-26 2008-11-20 Sharp Kabushiki Kaisha 液晶表示装置
US8471793B2 (en) * 2007-04-27 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal display device
KR101394435B1 (ko) 2007-09-28 2014-05-14 삼성디스플레이 주식회사 백라이트 드라이버 및 이를 포함하는 액정 표시 장치
KR101415572B1 (ko) * 2007-11-21 2014-07-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제어방법
JP4717091B2 (ja) * 2008-02-29 2011-07-06 Ｏｋｉセミコンダクタ株式会社 表示パネル駆動装置
KR101323703B1 (ko) * 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치
KR101310919B1 (ko) * 2008-12-15 2013-09-25 엘지디스플레이 주식회사 액정표시장치
US9814106B2 (en) 2013-10-30 2017-11-07 Apple Inc. Backlight driver chip incorporating a phase lock loop (PLL) with programmable offset/delay and seamless operation
CN105656456B (zh) * 2014-11-30 2018-05-18 中国科学院沈阳自动化研究所 一种高速高精度数字脉冲发生电路及脉冲发生方法
US10535296B2 (en) 2015-06-10 2020-01-14 Apple Inc. Display panel redundancy schemes
KR20170045452A (ko) * 2015-10-16 2017-04-27 삼성디스플레이 주식회사 백라이트 유닛, 그것의 구동 방법, 및 그것을 포함하는 표시 장치
US10997899B1 (en) * 2015-12-31 2021-05-04 Apple Inc. Clock distribution techniques for micro-driver LED display panels
CN110192120A (zh) * 2017-12-22 2019-08-30 索尼半导体解决方案公司 信号发生装置
FR3079957B1 (fr) * 2018-04-05 2021-09-24 Commissariat Energie Atomique Dispositif et procede d'affichage d'images avec une memorisation de donnees realisee dans les pixels
CN109064967A (zh) * 2018-10-31 2018-12-21 京东方科技集团股份有限公司 一种控制电路及其驱动方法、栅极驱动芯片、检测装置
US10804333B2 (en) * 2018-11-16 2020-10-13 Osram Opto Semiconductors Gmbh Display, circuit arrangement for a display and method of operating a display
CN112290940B (zh) * 2020-10-19 2023-12-08 珠海格力电器股份有限公司 一种时钟分频方法和装置
KR20220144264A (ko) * 2021-04-19 2022-10-26 삼성전자주식회사 작은 면적을 갖는 픽셀 및 이를 포함하는 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331698Y2 (ja) * 1973-05-19 1978-08-07
NL7903515A (nl) * 1979-05-04 1980-11-06 Philips Nv Modulatorschakeling voor een matrixweergeefinrichting.
JPS60158780A (ja) * 1984-01-27 1985-08-20 Sony Corp 表示装置
JPS63270167A (ja) * 1987-04-30 1988-11-08 Fuji Photo Film Co Ltd 画像形成方法
JP2609478B2 (ja) * 1990-06-22 1997-05-14 三菱電機株式会社 テレビ画像表示装置
US5250939A (en) * 1990-11-30 1993-10-05 Victor Company Of Japan, Ltd. Drive apparatus for optical element array
TW381249B (en) * 1997-05-29 2000-02-01 Nippon Electric Co Driving circuits of organic thin film electric laser components
US6476779B1 (en) * 1998-03-31 2002-11-05 Sony Corporation Video display device
JP2001308710A (ja) * 2000-04-21 2001-11-02 Sony Corp 変調回路およびこれを用いた画像表示装置ならびに変調方法
JP2001350439A (ja) * 2000-06-06 2001-12-21 Sony Corp 変調回路およびこれを用いた画像表示装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173173A (ja) * 2001-12-07 2003-06-20 Rohm Co Ltd 液晶ドライバ装置
JP2003195800A (ja) * 2001-12-27 2003-07-09 Toshiba Corp 電子ビーム発生装置
JP2004070179A (ja) * 2002-08-08 2004-03-04 Shinya Ishida 連珠状ｌｅｄ表示システム
JP2004252289A (ja) * 2003-02-21 2004-09-09 Mitsubishi Electric Corp 画像表示装置の駆動方法
JP2004361794A (ja) * 2003-06-06 2004-12-24 Texas Instr Japan Ltd パルス信号生成回路および表示装置
KR100641260B1 (ko) 2004-04-19 2006-11-03 산요덴키가부시키가이샤 구동 회로
JP4511374B2 (ja) * 2005-01-21 2010-07-28 點晶科技股▲ふん▼有限公司 表示装置用マルチチャンネルドライバ
JP2006201609A (ja) * 2005-01-21 2006-08-03 Silicon Touch Technology Inc 表示装置用マルチチャンネルドライバ及びそのガンマ補正方法
JP2007256715A (ja) * 2006-03-24 2007-10-04 Rohm Co Ltd 発光制御装置、表示装置、駆動制御装置、制御装置
JP2010527459A (ja) * 2007-04-24 2010-08-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シフトレジスタ及びレベルシフタを有するｌｅｄストリング駆動装置
JP2009199039A (ja) * 2008-02-21 2009-09-03 Samsung Electronics Co Ltd バックライト制御回路、バックライト装置及びそれを用いた液晶表示装置
US8730147B2 (en) 2008-02-21 2014-05-20 Samsung Display Co., Ltd. Backlight control circuit, backlight device, and liquid crystal display including the same
JP2013026464A (ja) * 2011-07-21 2013-02-04 Ccs Inc 光量制御装置及び光照射装置
WO2014109207A1 (ja) * 2013-01-11 2014-07-17 ソニー株式会社 表示パネル、画素チップ、および電子機器
US9905151B2 (en) 2013-01-11 2018-02-27 Sony Corporation Display panel having daisy-chain-connected pixels, pixel chip, and electronic apparatus
JP2014110983A (ja) * 2013-10-29 2014-06-19 Omron Corp 発光ダイオード駆動装置
CN107735832A (zh) * 2015-06-05 2018-02-23 苹果公司 显示面板的发光控制装置和方法
JP2018519539A (ja) * 2015-06-05 2018-07-19 アップル インコーポレイテッド 表示パネル用の発光制御装置及び方法
JP2019040209A (ja) * 2017-05-09 2019-03-14 ラピスセミコンダクタ株式会社 表示装置、データドライバ及びゲートドライバ
JP2019169475A (ja) * 2019-05-16 2019-10-03 ネオフォーカル システムズ、インコーポレイテッドＮｅｏｆｏｃａｌ Ｓｙｓｔｅｍｓ，Ｉｎｃ． デジタル式に制御される直列構成のシステム

Also Published As

Publication number Publication date
TW530294B (en) 2003-05-01
KR20010100937A (ko) 2001-11-14
US6771281B2 (en) 2004-08-03
CN1321961A (zh) 2001-11-14
US20020000982A1 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
JP2001312246A (ja) 変調回路およびこれを用いた画像表示装置
JP2001350439A (ja) 変調回路およびこれを用いた画像表示装置
KR100778487B1 (ko) 변조 회로 및 이것을 사용한 화상 표시 장치와 변조 방법
KR100524456B1 (ko) 화상표시장치와 방법
US6429839B1 (en) Liquid crystal display apparatus and electronic device for providing control signal to liquid crystal display apparatus
US8373643B2 (en) Frequency synthesis and synchronization for LED drivers
JP3298548B2 (ja) 液晶表示装置
JP2002258820A (ja) 液晶表示モジュールの輝度自動制御装置及び方法
US20040174388A1 (en) Method and device for gamma correction
US5929835A (en) Tone correcting system for a display
JP2000221945A (ja) マトリクス型表示装置
US6008791A (en) Automatic adjusting apparatus of multiscan display
JPH06332397A (ja) フラットパネルディスプレイ装置
JPH07311560A (ja) マルチカラーのｌｅｄディスプレイユニット
JP2917876B2 (ja) Ｌｅｄディスプレイの表示方法
JP2678574B2 (ja) 調光装置
JP3367865B2 (ja) 表示装置
JPH09244570A (ja) Ｌｅｄ表示駆動装置
JP3756386B2 (ja) 定電流発生回路および表示装置
JPH08137427A (ja) カラーフラットパネルを使用した表示装置の映像出力回路
JP2004347760A (ja) 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置
JP2000250454A (ja) 蛍光表示装置の駆動回路
JP2004029411A (ja) 表示装置
JPH07162717A (ja) 適応型ガンマ補正方法
JP2545455Y2 (ja) 表示器の調光装置