JP5125243B2 - 画像表示装置、及び画像表示装置の駆動方法 - Google Patents

Description

本発明は、例えば投射型ディスプレイやビューファインダー、ヘッドマウントディスプイ等に設けて、画素単位で駆動する画像表示装置、及び画像表示装置の駆動方法に関するものである。

従来、画素単位で駆動する画像表示装置では、デジタル化された画像信号の各フレームを１フレーム期間より短時間である互いに異なる表示期間をもつ複数のサブフレームに変換して、複数の階調レベルで表示する方法がある（例えば、特許文献１〜３参照。）。

特開２００４−２６４６９５号公報 特開２００５−３５２４５７号公報 米国特許第６１５１０１１号明細書

しかし、上述の従来方法において、サブフレーム数を増大させると、隣接画素間のディスクリネーション（画素間ディスクリネーション）は小さくなり、階調性等の表示品質は向上するものの、画像表示装置に入力する駆動周波数を増加させる必要があり、コスト高になるので、サブフレーム数の増大は設計上制限される、という問題がある。

そこで、本発明は、サブフレーム数をそれ程増加させることなく、しかも隣接画素間のディスクリネーションを抑制し、この画素間ディスクリネーションがある程度大きくなっても、視覚的に目立たなくなるようにし、もって階調性を向上させることが可能な画像表示装置、及び画像表示装置の駆動方法を提供することにある。

本発明は、上記課題を解決するために、以下のようなものである。
すなわち、請求項１に係る発明は、以下の通りである。
複数の画素がマトリクス状に配置された表示部と、
デジタル化された画像信号の各フレームを複数の階調レベルで表示するため１フレーム期間より短時間である互いに異なる表示期間をもつ複数のサブフレームに変換する変換回路と、
前記表示部の画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第１のサブフレームパターン、及び前記表示部の画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第２のサブフレームパターンを記憶している記憶部と、
前記複数のサブフレームを前記第１及び第２のサブフレームパターンによりオン・オフし前記表示部の画素をそれぞれ駆動する駆動部とを有し、
前記第１及び第２のサブフレームパターンを、前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが常に同一である第１のグループと前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが少なくとも一部は異なる第２のグループとに分割したとき、前記第２のグループのサブフレームパターンは、前記第１のグループのサブフレームの最も長い表示期間よりも短い表示期間のサブフレームの少なくとも一部の複数のサブフレームを２個ずつ有するサブフレームパターンであり、
前記第１及び第２のサブフレームパターンは、
前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第１の表示時間と、
前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第２の表示時間と、
前記それぞれの階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第３の表示時間と、
の相互間の差が最小となるように設定したことを特徴とする画像表示装置。
また、請求項２に係る発明は、以下の通りである。
複数の画素がマトリクス状に配置された表示部を有する画像表示装置を駆動する画像表示装置の駆動方法であって、
デジタル化された画像信号の各フレームを複数の階調レベルで表示するため１フレーム期間より短時間である互いに異なる表示期間をもつ複数のサブフレームに変換する変換ステップと、
前記表示部の画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第１のサブフレームパターン、及び前記表示部の画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第２のサブフレームパターンを記憶部より読み出すステップと、
前記複数のサブフレームを前記第１及び第２のサブフレームパターンによりオン・オフし前記表示部の画素をそれぞれ駆動する駆動ステップとを有し、
前記第１及び第２のサブフレームパターンを、前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが常に同一である第１のグループと前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが少なくとも一部は異なる第２のグループとに分割したとき、前記第２のグループのサブフレームパターンは、前記第１のグループのサブフレームの最も長い表示期間よりも短い表示期間のサブフレームの少なくとも一部の複数のサブフレームを２個ずつ有するサブフレームパターンであり、
前記第１及び第２のサブフレームパターンは、
前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第１の表示時間と、
前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第２の表示時間と、
前記それぞれの階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第３の表示時間と、の相互間の差が最小となるように設定したことを特徴とする画像表示装置の駆動方法。

本発明に係る画素表示装置、及び画像表示装置の駆動方法によれば、複数のサブフレームを、表示部の画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第１のサブフレームパターンと、及び前記表示部の画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第２のサブフレームパターンとに分けて、第１及び第２のサブフレームパターンをオン・オフして駆動するようにしたため、サブフレーム数をそれ程増加させることなく、しかも隣接画素間のディスクリネーション（画素間ディスクリネーション）を抑制し、この画素間ディスクリネーションがある程度大きくなっても、視覚的に目立たなくなるようにし、もって階調性を向上させることができる。

以下に、本発明に係る画素表示装置、及び画像表示装置の駆動方法の一実施例を添付図面に基づいて詳述する。
図１は画像表示装置の一例としての投射型表示装置の概略構成を示す図である。図２は本発明における画像表示装置の駆動部と表示部を示す概略構成図である。図３は本発明に適用される画像表示装置の表示部の概略ブロック構成図である。図４は本発明に適用される画像表示装置の表示部における画素駆動回路の概略ブロック構成図である。図５は本発明に適用される画像表示装置の表示部における画素駆動回路の一例を示す図である。図６は本発明に適用される画素電極及び対向電極に与える電圧の実施例１のタイミングチャートを示す図である。

図７は階調レベル０におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。図８は階調レベル１におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。図９は階調レベル０におけるＡ０、Ｂ０及びその隣接階調レベル１におけるＡ１、Ｂ１の画素配置を示す図である。図１０は隣接階調間の表示時間差が大きくなっても視覚上において画素間ディスクリネーションが認識し難くなる原理を説明するための説明図である。

図１において、図示しない光源から発生した入射光Ｌｉｎは、偏光ビームスプリッタ１１に入射される。入射光Ｌｉｎは“●”にて示すＳ偏光成分と、“−”にて示すＰ偏光成分とを含む。偏光ビームスプリッタ１１の接合面１１１はＳ偏光成分を反射し、Ｐ偏光成分を透過させるよう構成されている。従って、偏光ビームスプリッタ１１の接合面１１１で反射した入射光ＬｉｎはＳ偏光成分のみとなり、表示部４２に入射される。

表示部４２は、それぞれの画素Ｐｘに対応して設けられた反射型の画素電極ＰＥが形成された半導体基板１０１と透明な対向電極ＣＥが形成された透明基板１０２とを画素電極ＰＥと対向電極ＣＥとが互いに内側に向くように対向させ、半導体基板１０１と透明基板１０２との間に液晶層ＬＣを設けた構成である。

表示部４２に入射したＳ偏光成分のみとなった光はそれぞれの画素電極ＰＥで反射し、液晶層ＬＣの液晶によって映像信号に応じて変調される。液晶層ＬＣによる変調の結果、表示部４２より出射する光はＳ偏光成分の一部がＰ偏光成分となり、Ｓ偏光成分とＰ偏光成分とを含む光として偏光ビームスプリッタ１１の接合面１１１に入射する。偏光ビームスプリッタ１１の接合面１１１に入射した光はＰ偏光成分のみとなり、このＰ偏光成分のみの光が投射レンズ１２を介してスクリーン１３に投射される。このようにして画像信号に応じた画像がスクリーン１３上に表示されることとなる。

次に画像表示装置の構成について説明する。図２は本実施例における画像表示装置の駆動部４１と表示部４２を示す概略構成図である。駆動部４１は、γ補正回路７２、サブフレーム変換回路７３、書き込み制御アドレス回路７４、フレームメモリＡ７５、フレームメモリＢ７６、論理ゲート回路７７、タイミング制御回路７８、アナログ変換回路７９から構成されている。上記サブフレーム変換回路７３は、後述するような階調レベルとサブフレームのオン、オフの対応を示すルックアップテーブルを記憶する記憶媒体として、例えばＲＯＭ８０を有しており、画像信号は、このＲＯＭ８０のルックアップテーブルを参照しつつサブフレームのデータに変換されて行く。

上記表示部４２の表示手段１８では、例えば６４０行×４８０列で３０７２００個の画素がマトリクス状に配置されている。具体的には、この表示部４２は、上記画素に対応して表面に反射型の画素電極が形成されたシリコン基板よりなる第１基板と、表面に共通になされた透明な対向電極を形成してなる透明なガラス基板等の第２基板との間に変調材料として液晶を封止して構成されている。そして、６４０の行電極と４８０の列電極により各画素毎にアドレスを付与してデータを転送できるようになっている。また各画素に対応して、シリコン基板側には、画素を駆動する駆動回路が設けられる。

ここでは、入力画像信号はデジタル入力信号とする。図１５に液晶を電圧駆動したときの駆動電圧と出射光強度との関係を示す。図１５中において閾値電圧Ｖｔｈから電圧を大きくすると出射光強度が徐々に大きくなり、飽和電圧Ｖｓａｔで出射光強度が最大に達する。入力される画像信号は、通常はＣＲＴの逆γ特性を前提としたものであり、一般には図１５に示すような液晶を電圧駆動したときの出射光強度の関係がＳ字型となり、従って上記画像信号をそのままサブフレーム変換回路に入力すると、階調が正しく表現できなくなる。そこで、図１５に示す液晶を電圧駆動したときの関係を考慮し、正確な階調表現ができるようγ補正回路１２により逆γ特性の補正をする。

まず、素子駆動部４１の各動作は、図示しないＰＬＬ回路により発生された画素クロックに同期して行われる。入力される画像信号にγ補正回路７２にて補正を行って出力された信号は、サブフレーム変換回路７３にて、ＲＯＭ８０に記憶されたルックアップテーブルを参照してサブフレームのデータに変換される。

一方、上記入力される画像信号から分離された垂直同期信号（Ｖｓｙｎｃ）及び水平同期信号（Ｈｓｙｎｃ）は、書き込み制御アドレス回路７４へそれぞれ入力される。これらの同期信号に基づいてフレームメモリへの書き込みアドレスを指定する書き込み制御アドレス信号により物理アドレスが指定される。上記サブフレーム変換回路７３にて変換されたデータはフレームメモリＡ７５、Ｂ７６にそれぞれ書き込まれる。上記フレームメモリＡ７５、Ｂ７６は、全てのサブフレーム数に対応するサブフレームメモリ群よりなり、各サブフレームメモリは、各画素の６４０×４８０（個）のサブフレームデータを記憶する。

上記サブフレームメモリＡ７５及びサブフレームメモリＢ７６に保持されたデータは、例えば３２ビットずつ読み出されて論理ゲート回路３５のシフトレジスタＳＲ１〜ＳＲ２０に保持される。６４０ビットのデータは表示手段１８の１列に対応し、表示部４２に転送される。

図３は上記表示部４２の全体を示しており、この表示部４２は、列信号電極駆動回路１４、行走査電極駆動回路１６、表示手段１８からなる。ここで、列信号電極駆動回路１４は、内部に水平方向に延びるデータシフトレジスタ１４Ａを有し、各列信号電極Ｄ（Ｄ１、Ｄ２、・・・、Ｄｉ）に対して、そのデータを反転した反転データを画素に供給する反転列信号電極ＸＤ（ＸＤ１、ＸＤ２、・・・、ＸＤｉ）を有しており、対応する列信号電極と平行に設けられている。また、行走査電極駆動回路１６は、内部に全表示行数に相当する段数のラインシフトレジスタ１６Ａを有し、全表示行数に相当する行走査電極Ｗ（Ｗ１、Ｗ２、・・・、Ｗｊ）が列信号電極Ｄ、ＸＤとは直行して配列される。各列信号電極Ｄと行走査電極Ｗの交差部には、画素Ｐｘが配置されており、従って、画素Ｐｘは全体としてマトリクス状に配列されている。尚、外部入力電極Ｖ１、Ｖ０は全画素Ｐｘに対して共通に接続される。

このような構成の列信号電極駆動回路１４では、図示しない駆動タイミングパルス発生回路により供給される水平スタート信号ＨＳＴ及び水平シフトクロックＨＣＫにより水平方向のデータシフトレジスタが駆動され、各サブフレーム毎に入力された表示データを順次列信号電極Ｄ１、ＸＤ１、Ｄ２、ＸＤ２，・・・・、Ｄｉ、ＸＤｉにサンプリングする。一方、行走査電極駆動回路１６は、全表示行数に相当する段数を有するラインシフトレジスタ１６Ａを含んで構成されている。ラインシフトレジスタ１６Ａは、図示しない駆動タイミングパルス発生回路より供給される各サブフレームのスタート信号と同期した垂直スタート信号ＶＳＴ及び水平期間に同期した垂直シフトクロックＶＣＴにより駆動され、行走査電極Ｗ１、Ｗ２、・・・、Ｗｊに対して１水平期間毎に順次パルスを出力する。その結果、行走査電極Ｗ１、Ｗ２、・・・Ｗｊに接続された画素Ｐｘのサンプルホールド部５０（図４参照）に１行ずつ表示データが保持される。

次に１つの画素に対応する画素駆動回路の一例を図４及び図５を参照して説明する。この画素駆動回路は、列信号電極駆動回路１４より供給される表示データを保持するサンプルホールド部５０を有し、サンプルホールド部５０からの出力データをスイッチ部６０を通じて画素電極ＰＥに電圧を出力する。サンプルホールド部５０は、１個または複数のＤＲＡＭ回路またはＳＲＡＭ回路からなる。
スイッチ部６０は、サンプルホールド部５０から出力されるデータにより、２本の外部入力電極Ｖ０、Ｖ１に加わる電圧を選択する。２本の外部入力電極Ｖ０、Ｖ１は全画素共通に配線され、画像表示装置の駆動部４１（図２参照）のデジタル出力からデジタル信号のハイレベル及びローレベルの２値が与えられ、スイッチ部６０はサンプルホールド部５０のデータにより２本の外部入力電極Ｖ０、Ｖ１に入力された電圧を選択し、画素電極ＰＥに与える。

具体的には，上記サンプルホールド部５０は、直列に接続された２つのスイッチングトランジスタＴｒ５１、Ｔｒ５２を有し、両方のスイッチングトランジスタＴｒ５１、Ｔｒ５２のゲートを行走査電極Ｗに接続する。また一方のスイッチングトランジスタＴｒ５１のソースを列信号電極Ｄに接続し、他方のスイッチングトランジスタＴｒ５２のソースを反転列信号電極ＸＤに接続している。そして各スイッチングトランジスタＴｒ５１、Ｔｒ５２の出力側には、保持容量Ｃ５１，Ｃ５２がそれぞれアースとの間で接続されている。この保持容量Ｃ５１、Ｃ５２に保持された電圧をスイッチ部６０に出力する。

スイッチ部６０は、ｐチャネルトランジスタＴｒ６１とｎチャネルトランジスタＴｒ６２からなるトランファーゲートと、ｎチャネルトランジスタＴｒ６３とｐチャネルトランジスタＴｒ６４からなるトランスファーゲートからなる。保持容量Ｃ５１、Ｃ５２に保持された電圧により、２本の外部入力電極Ｖ０、Ｖ１に入力されるデジタル電圧が選択され、画素電極ＰＥに出力される。

この動作を全ての行について行い、全画素の保持容量Ｃ５１、Ｃ５２にデータが保持される。複数の列信号電極Ｄ１、Ｄ２、・・・Ｄｉ及び反転列信号電極ＸＤ１、ＸＤ２、・・・ＸＤｉを通じて全画素の保持容量Ｃ５１、Ｃ５２にデータが保持される時間をデータアドレス期間とする。保持容量Ｃ５１、Ｃ５２に保持されたデータにより、２本の外部入力電極Ｖ０、Ｖ１に入力されたデジタル電圧のハイ、ロー状態を設定し、液晶を駆動する期間をそれぞれのサブフレームにおいて任意に設定する。ここでは、２本の外部入力電極Ｖ０、Ｖ１に与えられるデジタル電圧のハイ状態の電圧をＶｄｄ、ロー状態の電圧を０Ｖとする。

＜実施例１＞
さて、以上のように構成された画像表示装置の動作について、図６に示す実施例１の電圧波形のタイミングチャートも参照して説明する。図６は実施例１における画素駆動回路中の各部の電圧波形をそれぞれ示すタイミングチャートである。各サブフレームは、列信号電極駆動回路１４から全画素にデータが転送されるデータアドレス期間と、その転送されたデータに基づき液晶を駆動させデータを表示する表示期間からなる。各サブフレームにおいてデータアドレス期間は同一であり、表示期間は異なる。ここで前述したようにサブフレームはＳＦで示され、１フレームをｎ個で構成した場合、ＳＦ１〜ＳＦｎ（ｎ：正の整数）まで、サブフレーム毎に予め対応させて設定した表示期間でオン・オフ表示される。この点は、表示パターンを用いて後で詳しく説明する。

図６に外部入力電極Ｖ０、Ｖ１に与える電圧、画素電極電圧と対向電極電圧の実施例１のタイミングチャートを示す。１フレーム中において各サブフレーム期間は連続し、１フレーム期間中表示する最終のサブフレーム期間が終了した後、２フレーム期間が開始するまでの期間は１サブフレーム期間より短く設定する。各電圧に対して、実線及び破線はそれぞれ液晶駆動電圧の正極、負極に対応している。

図６の実線におけるタイミングでは各サブフレームのアドレス期間（データアドレス）において、外部入力電圧Ｖ０及びＶ１に０Ｖを与え画素電極電圧を０Ｖに設定し、同時に対向電極電圧を０Ｖに設定する。また、各サブフレーム（ＳＦ）の表示期間の前半と後半で外部入力電極Ｖ０、Ｖ１に与える電圧をそれぞれ０Ｖ、ＶｄｄからＶｄｄ、０Ｖへ反転させ、保持容量Ｃ５１のデータが同一で画素電極電圧をハイ状態またはロー状態からそれぞれロー状態またはハイ状態へ反転させる。これと同時に各サブフレームの表示期間の前半と後半で、対向電極に与える電圧を−Ｖｔｈ１からＶｄｄ＋Ｖｔｈ１へ反転させる。すなわち、各サブフレーム内の前半の表示期間と後半の表示期間において画素電極と対向電極に付与する電圧はそれぞれ反転されている。その結果、各サブフレームの表示期間の前半と後半において、データのハイ状態、ロー状態は保存されたままデータのハイ状態、ロー状態によらず液晶駆動実効電圧が同じで正極から負極へ時間的に打ち消して液晶に与えるＤＣ成分をキャンセルする。従って、第１番目のサブフレーム（ＳＦ１）において液晶に与える電圧のＤＣ成分はキャンセルされ、第２番目のサブフレーム（ＳＦ２）、・・・とサブフレーム数が増加しても同様に動作し、各サブフレームで液晶に与えるＤＣ成分がキャンセルされる。

図６の破線におけるタイミングでは各サブフレームのアドレス期間（データアドレス）において、画素電極電圧が外部入力電圧Ｖ０及びＶ１にＶｄｄを与え画素電極電圧をＶｄｄに設定し、同時に対向電極電圧をＶｄｄに設定する。また、各サブフレームの表示期間の前半と後半で外部入力電極Ｖ０、Ｖ１に与える電圧をそれぞれＶｄｄ、０Ｖから０Ｖ、Ｖｄｄへ反転させ、保持容量Ｃ５１のデータが同一で画素電極電圧をロー状態またはハイ状態からそれぞれハイ状態またはロー状態へ反転させる。これと同時に各サブフレームの表示期間の前半と後半で、対向電極に与える電圧をＶｄｄ＋Ｖｔｈ１から−Ｖｔｈ１へ反転させる。

その結果、各サブフレームの表示期間の前半と後半において、データのハイ状態、ロー状態は保存されたままデータのハイ状態、ロー状態によらず液晶駆動実効電圧が同じで正極から負極へ時間的に打ち消して液晶に与えるＤＣ成分をキャンセルする。従って、第１番目のサブフレーム（ＳＦ１）において液晶に与える電圧のＤＣ成分はキャンセルされ、第２番目のサブフレーム（ＳＦ２）、・・・とサブフレーム数が増加しても同様に動作し、各サブフレームで液晶に与えるＤＣ成分がキャンセルされる。各電極の電圧設定を図６の実線及び破線におけるタイミングで実施し各サブフレーム毎に液晶に与えられるＤＣ成分がキャンセルされるため、各電極の電圧設定は各サブフレ−ム毎に実線または破線のタイミングによる任意の組み合わせで構成される。

ここで実施例１の各サブフレーム（ＳＦ）の表示パターンについて説明する。図１１は実施例１の各サブフレームとそれぞれの階調レベルのオン・オフの関係を表す表示パターンの図である。この表示パターンでは、階調レベル０〜２４０まで２４１種類の階調レベルが示されている。また１フレームはＳＦ１〜ＳＦ１４までの１４個のサブフレームに分割されており、各サブフレームに所定の表示期間が設定されている。尚、図１１及びこれ以降の表示パターンでは、"１"の 記載はしているが、"０"の記載は省略している。

この表示パターンの特徴は、複数の階調レベルにおいてそれぞれの階調レベルを与えるサブフレームのオン・オフのパターンの組み合わせに関して異なる２種類のグループを設定している。一方のグループ（以下「Ａグループ」とも称す）を画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素にそれぞれ付与し、他方のグループ（以下「Ｂグループ」とも称す）を画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素にそれぞれ付与している。また、各サブフレームのオン・オフのパターンはそれぞれ第１グループと第２グループとに２つにグループ化し、第１グループはそれぞれの階調レベルにおいてＡグループとＢグループのオン・オフの配列パターンが同一であり、第２グループはそれぞれの階調レベルにおいてＡグループとＢグループのオン・オフの配列パターンが異なるよう構成している。

さらに、ＡグループとＢグループのオン・オフの配列パターンは、それぞれの階調レベルにおけるＡグループのオン状態の表示期間とＢグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間と、それぞれの階調レベルにおけるＡグループのオン状態の表示期間と隣接する階調レベルにおけるＢグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間と、それぞれの階調レベルにおけるＢグループのオン状態の表示期間と隣接する階調レベルにおけるＡグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間と、の相互間の差が最小となるように、それぞれの階調レベルのオン・オフのパターンを設定するようにした点である。

以下、この点について、上記図１１及び図７乃至図１０も参照して説明する。先に説明したように、図７は階調レベル０におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。図８は階調レベル１におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。図９は階調レベル０におけるＡ０、Ｂ０及びその隣接階調レベル１におけるＡ１、Ｂ１の画素配置を示す図である。図１０は隣接階調間の表示時間差が大きくなっても視覚上において画素間ディスクリネーションが認識し難くなる原理を説明するための説明図である。

まず、図１１に示す表示パターンのように、全ての階調レベルにおいて、それぞれの階調レベルに対してＡグループとＢグループの２通り（２種類）の組合せを与える。図１１中では、"Ａｎ"、"Ｂｎ"（ｎは０〜２４０）として、階調 レベルとグループの属性が対応づけて示されている。ここでマトリクス状の画素配列において、Ａグループのデータ（表示パターン）は、奇数列であって奇数行の画素及び偶数列であって偶数行の画素に付与し、Ｂグループのデータ（表示パターン）は奇数列であって偶数行の画素及び偶数列であって奇数行の画素に付与する。例えば階調レベルｎとしてここでは階調レベル０の"Ａ０"と"Ｂ０"を 代表して説明すると、図７に示すように、Ａ０は画素における奇数列であって奇数行の画素及び偶数列であって偶数行の画素に付与し、Ｂ０は画素における奇数列であって偶数行の画素及び偶数列であって奇数行の画素に付与する。すなわち、ＡグループであるＡ０とＢグループであるＢ０とは、いわゆる市松模様状に各画素に付与されている。

また図１１中の最も右側欄には、当該階調レベルと、これより１つ異なる隣接階調レベルとの間の表示時間差ΔＤが示されている。この場合、それぞれの階調レベルにおけるＡグループのオン状態の表示期間とＢグループのオン状態の表示期間との差である表示時間差は［ＡＢ］で示される。またそれぞれの階調レベルにおけるＡグループのオン状態の表示期間と１階調レベル大きい階調レベルにおけるＢグループのオン状態の表示期間との差である表示時間差は［ＡＢ'］で示 される。更に、それぞれの階調レベルにおけるＢグループのオン状態の表示期間と１階調レベル大きい階調レベルにおけるＡグループのオン状態の表示期間との差である表示時間差は［Ａ'Ｂ］で示されている。

尚、表示時間差とは、先に説明したように、１つの隣り合う階調レベル間において、互いに表示のタイミング（期間）がずれて時間的に重なっていない部分の全体の長さ（時間差）を指す。すなわち、それぞれの階調レベルにおけるＡグループのオン状態の表示期間と隣接する階調レベルにおけるＢグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間を表示時間差と定義している。同様に、それぞれの階調レベルにおけるＢグループのオン状態の表示期間と隣接する階調レベルにおけるＡグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間を表示時間差と定義している。ただし、ここでは同一階調レベルに対してＡグループのパターンとＢグループのパターンの２種類のパターンを設定しているので、それぞれの階調レベルにおけるＡグループのオン状態の表示期間とＢグループのオン状態の表示期間とのサブフレームパターンが異なる部分の表示時間を合計した表示時間である同一階調レベルにおける両グループ間の表示時間差［ＡＢ］もここでは便宜上、上記表示時間差ΔＤとして定義している。

この場合、それぞれの階調レベルにおいて、同一階調レベル内のＡグループの表示パターンとＢグループの表示パターンの画素間ディスクリネーションの量（大きさは）同一である。すなわち、図７において矢印に示すような"Ａ０"と" Ｂ０"で表示される画素の境界部分では、４辺共に全て画素間ディスクリネーシ ョン量は同一となる。具体的には、例えば階調レベル１では表示時間差［ＡＢ］は"０"であり、従って、ここでは画素間ディスクリネーション量は４辺共に" ０"となる。また階調レベル１６では、表示時間差［ＡＢ］は"３２"であり、 従って、ここでは画素間ディスクリネーション量は４辺共に"３２"となる。更 に階調レベル２４０では、表示時間差［ＡＢ］は"２２４"であり、従って、こ こでは画素間ディスクリネーション量は４辺共に"２２４"となる。

次に、上記階調レベルｎに対して１つ階調レベルが異なった階調レベルｎ＋１について考える。この場合も、階調レベル０に対して１つ階調レベルが異なった階調レベル１の"Ａ１"と"Ｂ１"を代表して説明する。この場合にも、上記し た"Ａ０"と"Ｂ０"の場合と同様に、図８に示すように、Ａ１は画素における 奇数列であって奇数行の画素及び偶数列であって偶数行の画素に付与し、Ｂ１は画素における奇数列であって偶数行の画素及び偶数列であって奇数行の画素に付与する。この場合にも、図７を参照して説明したと同様に、各画素間ディスクリネーション量は［ＡＢ］で示され、従って画素の全ての辺（境界）で発生する画素間ディスクリネーションの量は同一である。

次に、階調レベルが１つ異なった表示が隣り合った画素で表示される場合について考える。すなわち、ここでは階調レベルｎと、これに隣接する階調レベルｎ＋１が、隣り合った画素で表示されることになる。この時の状態を、発明の理解を容易にするために、階調レベル０と階調レベル１の場合について説明する。図９はこの時の表示状態を示しており、図中、左側半分が階調レベル０、すなわちｎの表示態様を示し、右側半分が階調レベル１、すなわちｎ＋１の表示態様を示している。

図９に示すように、Ａ０、Ｂ０の階調レベル０の画素と、Ａ１、Ｂ１の階調レベル１の画素が隣り合う場合、矢印で示される部分に注目すると、Ａ０、Ｂ０間の画素間ディスクリネーション量はＡ０及びＢ０の各画素間で同一、Ａ１、Ｂ１間の画素間ディスクリネーション量はＡ１及びＢ１の各画素間で同一である。これに対して、Ａ０、Ｂ１間とＡ１、Ｂ０間の画素間ディスクリネーション量は、一般的には、Ａ０、Ｂ０間の画素間ディスクリネーション量及びＡ１、Ｂ１間の画素間ディスクリネーション量と異なり、表示画像上で黒い太線８０として認識される。

しかし、本発明では、それぞれの階調レベルにおいて、前述した３つの表示時間差ΔＤ、すなわち３つの表示時間差［ＡＢ］、［ＡＢ'］、［Ａ'Ｂ］の相互 間の差が最小となるように、図１１の場合には"３１"以下となるよう に、そ れぞれの階調レベルのオン・オフのパターンを設定しているので、画素間ディスクリネーション量が大きくなっても、表示画面全体として見立ち難くなっている。この点について詳しく説明する。

例えば階調レベル２３９や２４０では、各表示時間差［ＡＢ］、［Ａ'Ｂ］、 ［ＡＢ'］は２２４〜２２５と大きくなっているが、この３つの表示時間差の相 互間の差は１（＝２２５−２２４）であり、非常に少なくなるように設定している。
また階調レベル１１１では各表示時間差［ＡＢ］、［Ａ'Ｂ］、［ＡＢ'］は ９６〜１２７であり、この３つの表示時間差の相互間の差は３１（＝１２７−９６）であり、これが最大値となっている。

このように、それぞれの階調レベルで上述したようなことが成り立ち、表示時間差の相互間の差が最小の値、すなわち３１以下となるように全体の表示パターンが設定されている。すなわち、第１の特徴として図９において、Ａ０とＢ０、Ａ１とＢ１、Ａ０とＢ１、Ａ１とＢ０の４個の画素の境界に発生する画素間ディスクリネーション量を近づけると画像表示の上で観測される１階調レベル間のディスクリネーション量は小さくなっている。このように表示パターンが配置された状態が図１１に示されている。この特徴は、前述したようにそれぞれの階調レベルが２種類のサブフレームパターンであるＡグループとＢグループとからなる。

しかも、各サブフレームを前半の第１グループと後半の第２グループとに２つにグループ化している。ここでは前半の第１グループにはＳＦ１〜ＳＦ８が属し、後半の第２グループにはＳＦ９〜ＳＦ１４が属している。そして、第１グループは、同一の階調レベルではＡグループとＢグループのオン・オフの表示パターンが全く同じに設定されている。換言すれば、それぞれの階調レベル毎に、第１グループでは、Ａグループのオン・オフの表示パターンとＢグループのオン・オフの表示パターンは同じになるように設定されている。

これに対して、第２グループにおいては、それぞれの階調レベルにおいて、ＡグループとＢグループのオン・オフのパターンは異ならせている。そして、第２の特徴として、上述したように図９に示すような表示において、第２グループではＡ０とＢ０、Ａ１とＢ１、Ａ０とＢ１、Ａ１とＢ０の４個の境界に発生する画素間ディスクリネーション量の差を最小（所定の値以下）にするよう設定される。このような設定は、それぞれの階調レベルで行われている。換言すれば、前述したようにそれぞれ階調レベルにおいて３つの表示時間差［ＡＢ］、［Ａ'Ｂ］ 、［ＡＢ'］の相互間の差が最小（ここでは３１以下）となるように設定される 。

上述のように隣接階調間の表示時間差ΔＤ（画素間ディスクリネーション）が大きくなっても、３つの表示時間差の相互間の差が小さい場合には、画素間ディスクリネーションが目立たない理由を、図１０を参照して説明する。
図１０は隣接階調間の表示時間差が大きくても画素間ディスクリネーションが目立たない理由を説明する説明図である。ここでは階調レベルｎとこれに隣接する階調レベルｎ＋１が左右に分かれて表示されている場合を示す。図１０（Ａ）は３種類の表示時間差ΔＤの内、［Ａ'Ｂ］、［ＡＢ'］の２つが大きくて他の １つ［ＡＢ］が小さい場合（表示時間差の相互間の差が大きい）を示しており、この場合には、表示時間差が大きい部分に画素間ディスクリネーションが大きく現れて、結果的に、画面全体に太い１本の直線が上下方向へ存在するように視覚上、見えて目立ってしまう。

これに対して、図１０（Ｂ）は３種類の表示時間差ΔＤは全て大きいが、各表示時間差の相互間の差が小さい場合には、各画素の境界で画素間ディスクリネーションが大きく表れるが（太い直線で表れる）、ある一定の面積をもって同様なパターンで表示されているのでマクロ的に見ると、目立つことがない。本発明では、この原理を利用して画素間ディスクリネーションが大きく表れた場合でも、それが視覚的には目立たないようにしている。

図１１において、第１グループはＳＦ１、・・・ＳＦ８の８個のサブフレームからなり、第２グループはＳＦ９、・・・ＳＦ１４の６個のサブフレームからなる。階調レベルが０から１ずつ大きくなると、第１グループのサブフレームの複数が順次オンとなる。階調レベルが１６、４８、１１２において、第２グループのサブフレームのそれぞれＳＦ１３またはＳＦ１４、ＳＦ１１またはＳＦ１２、ＳＦ９またはＳＦ１０がはじめてオンとなる。第１グループのサブフレームは全ての階調レベルにおけるＡグループとＢグループにおいてオンとオフのパターンが一致するが、第２グループのサブフレームは階調レベルによりＡとＢで同時にオン、オフ、またはＡがオン、Ｂがオフ、またはＡがオフ、Ｂがオンとなり、同一階調レベルにおけるＡｎ（ｎ：正の整数「以下同じ」）とＢｎの表示期間のずれ（表示時間差）ＡＢ、隣接階調レベルＡｎとＢｎの表示期間のずれ［ＡＢ'］ 、Ａ（ｎ＋１）とＢ０の表示期間のずれ［Ａ'Ｂ］ができるだけ近い値になるよ う設定する。

すなわち、各表示時間差［ＡＢ］、［ＡＢ'］、［Ａ'Ｂ］が互いにできるだ け近い値（相互間の差が小さい）になるように設定する。
換言すれば、［ＡＢ'］は当該階調レベルｎのＡグループと隣接階調レベル（ ｎ＋１）のＢグループの表示時間のずれ（表示時間差）を指し、［Ａ'Ｂ］はは 当該階調レベルｎのＢグループと隣接階調レベル（ｎ＋１）のＡグループの表示時間のずれ（表示時間差）を指す。

ここで、この実施例１では第２グループの各サブフレームを、第１グループのサブフレームの最も長い表示期間よりも短い表示期間のサブフレームのうちの全てとはならない複数個を第２グループのサブフレームに２個ずつ配置している。すなわち、同じ表示期間を有するサブフレームが２個連続したペアが複数個形成されるようにしており、その複数組のペアの内、少なくとも１つのペアにおけるＡグループとＢグループの各サブフレームの表示を互いに異ならせて、上記目的を達成している。すなわち、ここではＳＦ９、１０とＳＦ１１、１２とＳＦ１３、１４がそれぞれペアを形成し、その内の少なくとも１つのペアがＡグループとＢグループとではオン・オフの表示が異なっている。

図１１において、階調レベルが大きくなるに従って、第１グループのＳＦ１、・・・ＳＦ８のそれぞれのサブフレームがオンとなる階調レベルは、１、２、４、８、３２、８０、１７６、２４０であり、その１階調間の［ＡＢ］、［ＡＢ' ］、［Ａ'Ｂ］の差は階調レベル１で差が３、階調レベル２で差が１、階調レベ ル４で差が４、階調レベル８で差が１、階調レベル３２で差が１、階調レベル８０で差が１、階調レベル１７６で差が１、階調レベル２４０で差が１となる。階調レベルが大きくなるに従って、第２グループのサブフレームがはじめてオンとなる３種類の付近の階調レベル１５で差が３１、階調レベル４８で差が最大の３３、階調レベル１１１で差が３１となる。これらの値は、この実施例１の表示パターンの配列から得られる最小値である。

図１４は、従来例（例えば、特許文献３の方法。）と本発明の各実施例における隣接階調間の表示時間差と必要とされるＳＦ数との関係を示す図である。図１４に示すように、従来例の方法で隣接階調間の表示時間差ΔＤを小さくすると必要なサブフレーム数（ＳＦ数）が急激に大きくなるが、本発明の実施例１おいてはそれよりは十分小さいサブフレーム数で実現でき、大きな設計変更をともなわずコスト高にもならない範囲で階調性を向上することができる。すなわち、サブフレーム数をそれ程増加させることなく、しかも隣接画素間のディスクリネーション（画素間ディスクリネーション）を抑制し、この画素間ディスクリネーションがある程度大きくなっても、視覚的に目立たなくなるようにし、もって階調性を向上させることができる。

＜実施例２＞
次に実施例２について説明する。
この実施例２においては、図１２に示すような表示パターンが形成される。図１２は実施例２の各サブフレームとそれぞれの階調レベルのオン・オフの関係を示す表示パターンの図である。
この実施例２の表示パターンの配列の考え方は、基本的には先の実施例１の場合と同じであるが、ここでは実施例１の第１グループの表示期間の長いサブフレーム、例えばＳＦ７、ＳＦ８を複数に分割し、全体のサブフレーム数を１８にしている。また、第２グループの各サブフレームの表示期間もそれぞれ少し短く設定している。

図１２において、まず、第１グループはＳＦ１、・・・ＳＦ１２の１２個のサブフレームからなり、第２グループはＳＦ１３、・・・ＳＦ１８の６個のサブフレームからなる。
階調レベルが０から１ずつ大きくなると、第１グループのサブフレームの複数が順次オンとなる。階調レベルが４、８、１６において、第２グループのサブフレームのそれぞれＳＦ１７またはＳＦ１８、ＳＦ１５またはＳＦ１６、ＳＦ１３またはＳＦ１４がはじめてオンとなる。第１グループのサブフレームは全ての階調レベルにおけるＡグループとＢグループにおいてオンとオフが一致するが、第２グループのサブフレームは階調レベルによりＡとＢで同時にオン、オフ、またはＡがオン、Ｂがオフ、またはＡがオフ、Ｂがオンとなり、同一階調レベルにおけるＡｎとＢｎの表示期間のずれ［ＡＢ］、隣接階調レベルＡｎとＢ（ｎ＋１）の表示期間のずれ［ＡＢ'］、Ａ（ｎ＋１）とＢｎの表示期間のずれ［Ａ'Ｂ］が 互いにできるだけ近い値になるよう設定する。この点は実施例１と同じである。

この場合、それぞれの階調レベルにおける３種類の各表示時間差ΔＤの相互間の差の最大値は７であり、この差は７以下になるように設定されている。階調レベルが大きくなるにしたがって第１グループのＳＦ１、・・・ＳＦ１２のそれぞれのサブフレームがオンとなる階調レベルは、１、２、３２、３６、４４、６０、９２ 、１２４、１５６、１８８、２２０、２５２、である。また、その１階 調レベル間の［ＡＢ］、［ＡＢ'］、［Ａ'Ｂ］の差は階調レベルが１で差が３ 、階調レベル２、３２、３６、４４、６０、９２、１２４、１５６、１８８、２２０、２５２の全てにおいて差が１、階調レベルが大きくなるにしたがって第２グループのサブフレームがはじめてオンとなる付近の階調レベル３、７、１５で差が最大値の７となる。これらの値は、この実施例２の表示パターンの配列から得られる最小値である。この実施例２においては、サブフレーム数は１８個であり従来例におけるサブフレーム数が１９個と比較し、サブフレーム数が１個少なくなり、３種類の各表示時間差［ＡＢ］、［ＡＢ'］、［Ａ'Ｂ］の相互間の差 がこの実施例２では最大値が７であり、従来例の最大値３１より大きく低減することができる。

図１４に示すように、従来例の方法で隣接階調間の表示時間差を小さくすると必要なサブフレーム数が急激に大きくなるが、この実施例２においてはそれよりは十分小さいサブフレーム数で実現でき、大きな設計変更をともなわずコスト高にもならない範囲で階調性を向上することができる。そして、この実施例２でも実施例１と同様な作用効果を発揮することができる。

＜実施例３＞
次に実施例３について説明する。
この実施例３においては、図１３に示すような表示パターンが形成される。図１３は実施例３の各サブフレームとそれぞれの階調レベルのオン・オフの関係を示す表示パターンの図である。
この実施例３の表示パターンの配列の考え方は、基本的には先の実施例１，２の場合と同じであるが、第１グループのサブフレームの最も長い表示期間よりも短い表示期間の全てのサブフレームを第２グループのサブフレームに２個ずつ配置している。

図１３において、まず、第１グループはＳＦ１、・・・ＳＦ１２の１２個のサブフレームからなり、第２グループはＳＦ１３、・・・ＳＦ２２の１０個のサブフレームからなる。階調レベルが０から１ずつ大きくなると、第２グループのサブフレームの複数が順次オンとなる。階調レベルが１、２、４、８、１６において、第２グループのサブフレームのそれぞれＳＦ２１とＳＦ２２、ＳＦ１９とＳＦ２０、ＳＦ１７とＳＦ１８、ＳＦ１５とＳＦ１６、ＳＦ１３とＳＦ１４がはじめてオンとなる。第１グループのサブフレームは全ての階調レベルにおけるＡグループとＢグループにおいてオンとオフが一致するが、第２グループのサブフレームは階調レベルによりＡとＢで同時にオフ、またはＡがオン、Ｂがオフ、またはＡがオフ、Ｂがオンとなり、同一階調レベルにおけるＡｎとＢｎの表示期間のずれ［ＡＢ］、隣接階調レベルＡｎとＢ（ｎ＋１）の表示期間のずれ［ＡＢ'］ 、Ａ（ｎ＋１）とＢｎの表示期間のずれ［Ａ'Ｂ］が互いにできるだけ近い値に なるよう設定する。この点は実施例２と同じである。この場合、それぞれの階調レベルにおける３種類の各表示時間差ΔＤすなわち［ＡＢ］、［ＡＢ'］、［Ａ 'Ｂ］の相互間の差は、この実施例３の表示パターンの配列から得られる最小値 である全て１であるように設定されている。

階調レベルが大きくなるにしたがって第１グループのＳＦ１、・・・、ＳＦ１２のそれぞれのサブフレームがオンとなる階調レベルは、３２、３３、３５、３９、４７、６３、９５、１２７、１５９、１９１、２２３であり、それらの階調レベルにおいてその１階調レベル間の［ＡＢ］、［ＡＢ'］、［Ａ'Ｂ］の差は 全て１である。階調レベルが大きくなるにしたがって第２グループのサブフレームがはじめてオンとなる階調レベル１、２、４、８、１６で差が１となる。本実施例３においては、サブフレーム数は２２個であり、図１４に示すように、従来例により隣接階調間における表示期間のずれを１に小さくしようとすると、サブフレーム数は２５５個必要になり、この実施例３は従来例に比較しサブフレーム数を小さくできる大きな効果がある。そして、実施例３でも実施例１と同様な作用効果を発揮することができる。
尚、以上説明した実施例１〜３の各表示パターンは単に一例を示したに過ぎず、本発明で説明した要件を満たすならば、どのような表示パターンを用いてもよい。

本発明における画像表示装置の一例としての投射型表示装置の概略構成を示す図である。 本発明における画像表示装置の駆動部と表示部を示す概略構成図である。 本発明に適用される画像表示装置の表示部の概略ブロック構成図である。 本発明に適用される画像表示装置の表示部における画素駆動回路の概略ブロック構成図である。 本発明に適用される画像表示装置の表示部における画素駆動回路の一例を示す図である。 本発明に適用される画素電極及び対向電極に与える電圧の実施例１のタイミングチャートを示す図である。 実施例１において、階調レベル０におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。 実施例１において、階調レベル１におけるＡグループとＢグループの各データを付与する画素の配列位置を示す図である。 実施例１において、階調レベル０におけるＡ０、Ｂ０及びその隣接階調レベル１におけるＡ１、Ｂ１の画素配置を示す図である。 実施例１において、隣接階調間の表示時間差が大きくなっても視覚上において画素間ディスクリネーションが認識し難くなる原理を説明するための説明図である。 実施例１の各サブフレームとそれぞれの階調レベルのオン・オフの関係を表す表示パターンの図である。 実施例２の各サブフレームとそれぞれの階調レベルのオン・オフの関係を示す表示パターンの図である。 実施例３の各サブフレームとそれぞれの階調レベルとのオン・オフの関係を示す表示パターンの図である。 従来例と本発明の各実施例における隣接階調間の表示時間差と必要とされるＳＦ数との関係を示す図である。 液晶を駆動する駆動電圧と出射光強度との関係を示す図である。

符号の説明

１１…偏光ビームスプリッタ、１２…投射レンズ、１３…スクリーン、１４…列信号電極駆動回路、１６…行走査電極駆動回路、１８…表示手段、４１…駆動部、４２…表示部、４３…アナログ変換回路、４４…信号処理回路、５０…サンプルホールド部、６０…スイッチ部、１０１…半導体基板、１０２…透明基板、ＰＥ…画素電極、ＣＥ…対向電極、ＬＣ…液晶層。

Claims (2)

1. 複数の画素がマトリクス状に配置された表示部と、
   デジタル化された画像信号の各フレームを複数の階調レベルで表示するため１フレーム期間より短時間である互いに異なる表示期間をもつ複数のサブフレームに変換する変換回路と、
   前記表示部の画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第１のサブフレームパターン、及び前記表示部の画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第２のサブフレームパターンを記憶している記憶部と、
   前記複数のサブフレームを前記第１及び第２のサブフレームパターンによりオン・オフし前記表示部の画素をそれぞれ駆動する駆動部とを有し、
   前記第１及び第２のサブフレームパターンを、前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが常に同一である第１のグループと前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが少なくとも一部は異なる第２のグループとに分割したとき、前記第２のグループのサブフレームパターンは、前記第１のグループのサブフレームの最も長い表示期間よりも短い表示期間のサブフレームの少なくとも一部の複数のサブフレームを２個ずつ有するサブフレームパターンであり、
   前記第１及び第２のサブフレームパターンは、
   前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第１の表示時間と、
   前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第２の表示時間と、
   前記それぞれの階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第３の表示時間と、
   の相互間の差が最小となるように設定したことを特徴とする画像表示装置。
2. 複数の画素がマトリクス状に配置された表示部を有する画像表示装置を駆動する画像表示装置の駆動方法であって、
   デジタル化された画像信号の各フレームを複数の階調レベルで表示するため１フレーム期間より短時間である互いに異なる表示期間をもつ複数のサブフレームに変換する変換ステップと、
   前記表示部の画素の奇数列であって奇数行の画素と偶数列であって偶数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第１のサブフレームパターン、及び前記表示部の画素の奇数列であって偶数行の画素と偶数列であって奇数行の画素の前記複数の階調レベルそれぞれの階調レベルを与える第２のサブフレームパターンを記憶部より読み出すステップと、
   前記複数のサブフレームを前記第１及び第２のサブフレームパターンによりオン・オフし前記表示部の画素をそれぞれ駆動する駆動ステップとを有し、
   前記第１及び第２のサブフレームパターンを、前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが常に同一である第１のグループと前記それぞれの階調レベルにおいて前記第１及び第２の各サブフレームのオン・オフのパターンが少なくとも一部は異なる第２のグループとに分割したとき、前記第２のグループのサブフレームパターンは、前記第１のグループのサブフレームの最も長い表示期間よりも短い表示期間のサブフレームの少なくとも一部の複数のサブフレームを２個ずつ有するサブフレームパターンであり、
   前記第１及び第２のサブフレームパターンは、
   前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第１の表示時間と、
   前記それぞれの階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第２の表示時間と、
   前記それぞれの階調レベルにおける前記第２のサブフレームパターンのオン状態の表示期間と隣接する階調レベルにおける前記第１のサブフレームパターンのオン状態の表示期間とのサブフレームパターンが異なる部分の表示期間を合計した第３の表示時間と、の相互間の差が最小となるように設定したことを特徴とする画像表示装置の駆動方法。

Images