KR960011557B1 - 전압공급회로 및 이 회로를 포함하는 반도체 장치 - Google Patents

전압공급회로 및 이 회로를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR960011557B1
KR960011557B1 KR1019930021339A KR930021339A KR960011557B1 KR 960011557 B1 KR960011557 B1 KR 960011557B1 KR 1019930021339 A KR1019930021339 A KR 1019930021339A KR 930021339 A KR930021339 A KR 930021339A KR 960011557 B1 KR960011557 B1 KR 960011557B1
Authority
KR
South Korea
Prior art keywords
voltage
resistance
circuit
internal
power supply
Prior art date
Application number
KR1019930021339A
Other languages
English (en)
Other versions
KR940010105A (ko
Inventor
마사키 쓰기데
마사노리 하야시코시
Original Assignee
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR940010105A publication Critical patent/KR940010105A/ko
Application granted granted Critical
Publication of KR960011557B1 publication Critical patent/KR960011557B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용없음.

Description

전압공급회로 및 이 회로를 포함하는 반도체 장치
제1도는 제1실시예에 의한 내부강압컨버터의 구성을 표시하는 회로도.
제2도는 제2실시예에 의한 내부강압컨버터의 구성을 표시하는 회로도.
제3도는 제3실시예에 의한 내부강압컨버터의 구성을 표시하는 회로도.
제4도는 이 발명의 제1~제3의 실시예에 의한 내부강압컨버터를 내장한 반도체기억장치의 전체구성을 표시하는 블럭도.
제5도는 제4도의 반도체기억장치에 내장되는 각 내부강압컨버터를 활성화하기 위한 제어신호를 표시하는 타이밍 챠트.
제6도는 제1실시예에 의한 주변회로/대기용 내부강압컨버터 구성을 표시하는 회로도.
제7도는 제4실시예에 의한 전압공급회로의 구성을 표시하는 블럭도.
제8도는 종래의 내부강압컨버터의 구성을 표시하는 회로도.
제9도는 내부강압컨버터의 특성을 표시하는 특성도.
제10도는 번인(burn-in)검사를 고려한 내부강압컨버터의 블럭도.
제11도는 외부전원전압 Vext과 제10도에 표시한 전압선택회로에 의하여 선택되는 기준전압 Vext간의 관계를 표시하는 전압특성도.
제12도는 이 발명의 제5실시예에 의한 내부강압컨버터의 회로도.
제13도는 외부전원전압 Vext과 제12도에 표시한 전압선택회로에 의하여 선택되는 기준전압 Vref간의 관계를 표시하는 전압특성도.
제14도는 제12도에 표시한 번인검사용 기준전압발생회로(10a)의 회로도.
제15도는 제12도에 표시한 통상동작용 기준전압발생회로(10b)의 회로도.
제16도는 제14도에 표시한 저항(111) 및 (136)으로 사용할 수 있는 조정가능한 저항회로의 회로도.
제17도는 폴리실리콘의 저항과 주위온도간의 관계를 표시하는 특성도.
제18도는 이 발명의 제6실시예에 의한 내부강압컨버터의 회로도.
제19도는 외부전원전압 Vext와 각 기준전압 Vrefn 및 Vrefb간의 관계를 표시하는 전압특성도.
제20도는 외부전원전압 Vext와 각 전압 Vint간의 관계를 표시하는 전압특성도.
제21도는 외부기준전압 Vext와 각 전압 Vrefn, Vrefb 및 Vint간의 관계를 표시하는 전압특성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 내부강압회로 1a : 주변회로/통상동작용 내부강압컨버터
1b : 주변회로/대기용 내부강압컨버터
1c : 메모리어레이/통상동작용 내부강압컨버터
1d : 메모리어레이/대기용 내부강압컨버터
2 : 주변회로 3 : 메모리어레이
4 : 출력회로 P1, P2 : 전원단자
CH : 반도체칩 Vext : 외부전원전압
Vss : 접지전위, VintP, VintM, Vint 내부전압
VDCEP, /VDCEP, VDCEM, /VDCEM : 제어신호
10 : 기준전압발생회로 10a : 번인검사용 기준전압발생회로
10b : 통상동작용 기준전압발생회로
20 : 차동증폭회로 30 : 드라이버 회로
50, 60, 70 : 레벨시프터회로
90 : 전압선택회로, VrefP, Vref기준전압, Vrefb번인검사용 기준전압, Vrefn통상동작용 기준전압
501, 600~60n, 610~61n : P채널 MOS 트랜지스터
502, 700~70n : 저항 L11~L1n, L21~L2n : 휴즈링크
이 발명은 전압공급회로에 관한 것으로 특히 반도체장치에 내장되어 있는 전압공급회로에 관한 것이다.
동적 반도체기억장치의 고집적화에 따라 트랜지스터의 게이트산화막을 얇게 되어 있으며 따라서 외주전원전압을 직접 내부회로에 공급하는 것은 신뢰성상 피하지 않으면 안된다.
또 외부전원전압에 의하여 직접 내부회로를 구동하면 소비전력이 증대한다.
이들 이유때문에 16M비트 DRAM(Dynamic Random Access Memory)에는 외부전원전압을 칩내부에서 강압하여 내부회로에 공급하는 내부강압컨버터가 내장되어 있다.
이와 같은 내부강압컨버터에 의하여 트랜지스터의 게이트산화막에 인가되는 전계가 완화되어서 신뢰성이 향상된다. 또 전원전압의 저하에 의하여 내부회로의 충방전전류가 감소되어 소비전력이 저감된다. 제8도는 종래의 내부강압컨버터의 구성을 표시하는 회로도이다.
제8도의 내부강압컨버터는 기준전압발생회로(10), 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터(Level Shifter)회로(40)를 포함한다.
기준전압발생회로(10)는 P 채널 MOS트랜지스터(101)~(107)을 포함한다.
트랜지스터(101)(102)(103)는 외부전원전압 Vext를 받는 전원선(L1)과 접지전위를 받는 접지선간에 직렬로 접속된다. 트랜지스터(101)(102)(103)은 각각은 다이오드 접속된다.
또, 트랜지스터(104)(105)(106)(107)은 전원선(L1)과 접지선간에 직렬로 접속된다.
트랜지스터(104)(105)(106)(107)의 각각도 다이오드 접속된다.
트랜지스터(104)의 게이트는 트랜지스터(102)(103)간의 노드(N1)에 접속된다.
트랜지스터(103)은 커다란 임피던스를 가지고 있으며 노드(N1)에는 전압(Vext-2Vtp)이 출력된다. 여기서 Vtp는 P채널 MOS트랜지스터의 임계치 전압이다.
이에 의하여 트랜지스터(104)의 게이트 및 소스간의 전위차는 외부전원전압 Vext에 관계없이 2Vtp가 된다. 따라서 트랜지스터(104)는 정(定)전류원으로서 동작한다.
이 결과, 정전류원과 다이오드접속된 트랜지스터(105)(106)(107)의 조합에 의하여 트랜지스터(104)(105)간의 노드(N2)에 기준전압 Vref가 출력된다. 이 기준전압 Vref는 3Vtp와 같게 된다. 차동증폭회로(20)는 P채널 MOS트랜지스터(201)(202)(203) 및 MOS트랜지스터(204)(205)(206)을 포함한다. 트랜지스터(202)(203)(204)(205)는 커렌트 미러(current mirror)회로를 구성한다. 트랜지스터(204)의 게이트에는 기준전압 발생회로(10)에서 기준전압 Vref가 부여되고 트랜지스터(205)의 게이트에는 레벨시프터회로(40)의 출력전압이 부여된다.
트랜지스터(201)은 전원선(L1)과 노드(N3)간에 접속된다.
트랜지스터(206)는 노드(N4)와 접지선간에 접속된다.
트랜지스터(201)(206)의 게이트에는 제어신호 VDCE가 부여된다.
제어신호 VDCE가 H일때에 차동증폭회로(20)가 활성화된다.
차동증폭회로(20)는 레벨시프터회로(40)의 출력전압을 기준전압발생회로(10)로부터의 기준전압 Vref와 비교하고, H 또는 L의 신호를 노드(N3)에 출력한다.
레벨시프터회로(40)의 출력전압이 기준전압발생회로(10)로부터의 기준전압 Vref보다 낮을때에는 노드(N3)에는 L신호가 출력된다. 레벨시프터회로(40)의 출력전압이 기준전압발생회로(10)로부터의 기준전압 Vref보다 높을때에는 노드(N3)에 H의 신호가 출력된다.
또 제어신호 VDCE가 L일때 차동증폭회로(20)는 비활성이 된다.
이 경우 트랜지스터(201)이 온되고 노드(N3)는 H로 충전된다.
드라이버회로(30)는 P채널 MOS트랜지스터(301)를 포함한다.
트랜지스터(301)은 전원선(L1)과 전원선(L5)간에 접속되고 그 게이트는 차동증폭회로(20)의 노드(N3)에 접속된다. 드라이버회로(30)는 차동증폭회로(20)의 출력신호가 L일때에 활성화되고 차동증폭회로(20)의 출력신호가 H일때에 비활성이 된다.
이 드라이버회로(30)에 의하여 전원선(L5)에 내부전압 Vint가 공급된다.
레벨시프터회로(40)는 P채널 MOS트랜지스터(401)(402)를 포함한다.
트랜지스터(401)(402)는 전원선(L5)와 접지선간에 직렬로 접속한다.
트랜지스터(401)(402)간의 노드(N5)는 차동증폭회로(20)내의 트랜지스터(205)의 게이트에 접속된다. 트랜지스터(401)의 게이트에는 제어신호 /VDCE가 부여된다.
제어신호 /VDCE는 제어신호 VDCE의 반전신호이다. 트랜지스터(402)는 다이오드 접속된다. 레벨시프터회로(40)는 제어신호 /VDCE가 L일때에 활성화되고 제어신호 /VDCE가 H일때에 비활성화된다. 레벨시프터회로(40)는 트랜지스터(401)(402)의 채널저항(R1)(R2)에 의하여 내부전압 Vint를 저항 분할하고 저항분할된 출력전압을 노드(N5)에 출력한다.
그 출력전압은 채널저항(R1)(R2)의 비율에 의하여 결정된다.
다음에 제8도의 내부강압컨버터의 특성을 참조하면서 제9도의 내부강압컨버터의 동작을 설명한다. 기준전압발생회로(10)에 의하여 기준전압 Vref(3Vtp)가 발생된다.
P채널 MOS트랜지스터의 임계치 전압 Vtp를 0.9V로 하면 기준전압 Vref는 2.7V가 된다.
외부전원전압 Vext는 예를 들면 5V이다. 한편 레벨시프터회로(40)는 제어신호 /VDCE가 L일때에 활성화된다. 트랜지스터(401)(402)의 채널저항(R1)(R2)의 비율은 노드(N5)에 내부전압 Vint의 2.7/4배의 출력전압이 공급되도록 설정되어 있다.
이 경우 내부전압 Vint가 4V이면 노드(N5)의 출력전압은 2.7V가 된다.
차동증폭회로(20)는 제어신호 VDCE가 H일때에 활성화된다.
기준전압발생회로(10)는 레벨시프터회로(40)의 노드(N5)의 출력전압을 기준전압발생회로(10)로부터의 기준전압 Vref(=2.7V)와 비교한다. 노드(N5)의 출력전압이 2.7V보다 낮을때 즉 내부전압 Vint가 4V보다 낮을때에는 노드(N3)의 신호는 L가 된다.
이에 따라 드라이버회로(30)내의 트랜지스터(301)가 온되고 외부전원전압 Vext에 의하여 전원선(L5)가 충전된다. 이 결과 내부전압 Vint이 상승한다.
노드(N5)의 출력전압이 2.7V보다 낮을때 내부전압 Vint가 4V보다 높을때에는 노드(N3)의 신호는 H가 된다. 이에 따라 드라이버회로(30)내의 트랜지스터(301)가 오프된다.
이 결과 전원선(L5)로의 외부전원전압 Vext의 공급이 정지된다.
이상의 동작을 반복함으로써 외부전원전압 Vext가 4V이면은 제9도에 표시한 바와 같이 내부전압 Vint는 4V에 유지된다. 그리고 외부전원전압 Vext가 4V 이하이면은 내부전압 Vint는 외부전원전압 Vext와 같게 된다. 한편, 반도체 제조공정에서는 초기고장이 있는 반도체장치를 발견하고 그 출하를 방지하기 위하여 여러가지 출하전 검사가 실시되고 있다.
번인(Burn-in)검사는 출하전 검사의 하나로서 일반적으로 수행하고 있으며 이때 검사되어야 할 반도체 장치가 설계되어 있는 통상의 전원전압보다도 높은 전원전압하에서 또한 높은 주위온도하에서 장시간 걸쳐 동작된다. 예를 들면 DRAM과 같은 반도체장치는 통상동작에서 주위온도 0℃ 내지 70℃이하에서 5.0V의 외부전원전압이 공급되고, 번인검사에서는 주위온도 125℃하에서 8.0V의 외부전원전압의 공급된다. 이하 번인검사를 고려한 내부강압컨버터(또는 전압공급회로)에 관하여 설명한다. 제10도는 번인검사를 고려한 내부 강압컨버터의 블럭도이다.
제10도는 본원 발명의 배경을 표시하고 있다. 제10도를 참조하여 내부강압컨버터(100)는 번인검사용 기준 전압발생회로(10a')와, 통상동작용 기준전압발생회로(10b')와, 전압선택회로(90)와, 차동증폭회로(20)와, 드라이버회로(30)를 포함한다.
기준전압발생회로(10a') 및 (10b')는 외부전원전압(예를 들면 5.0V) Vext가 각각 공급되어 번인검사용 기준전압 Vrefb 및 통상동작용 기준전압 Vrefn을 각각 발생한다.
기준전압 Vrefb 및 Vrefn은 전압선택회로(90)에 부여된다.
전압선택회로(90)는 부여된 전압 Vrefb 및 Vrefn을 비교하고 높은쪽을 기준전압 Vref으로서 차동증폭회로(20)에 부여한다. 차동증폭회로(20)는 제어신호 VDCE에응답하여 활성화되고 부여된 기준전압 Vref 및 내부전압(또는 내부전원전압) Vint에 응답하여 차동동작을 행한다.
드라이버회로(30)는 차동증폭회로(20)에서 출력되는 제어전압 Vc에 응답하여 내부전압 Vint를 출력한다. 출력전압 Vint는 도시생략된 내부회로에 내부전원전압으로서 공급되고 또한 차동증폭회로(20)에도 부여된다. 제11도는 외부전원전압 Vext와 제10도에 표시한 전압선택회로(90)에 의하여 선택되는 기준전압 Vref간의 관계를 표시하는 전압특성도이다.
제11도를 참조하여 횡축이 외부전원전압 Vref(V)를 표시하며 종축이 기준전압 Vref(V)를 표시한다. 제11도에서, 굵은 실선에 의하여 표시된 굴절선(또는 곡선)이 제10도에 표시한 선택회로(90)에 의하여 선택되는 전압, 즉 차동증폭회로(20)에 부여되는 기준전압 Vref를 표시하고 있다. 제11도에서, 직선(251)은 Vref=Vext의 관계를 표시하며 직선(252)은 Vref=3.3V(일정)을 표시하며 직선(253)은 Vref=Vext-2.7V의 관계를 표시하고 있다.
외부전원전압 Vext가 Vext3.3V의 범위에서는 외부전원전압 Vext와 같은 기준전압 Vref가 출력된다. 따라서, 이 범위에서 기준전압 Vref는 직선(251)상에 존재한다.
제10도에 표시한 전압선택회로(90)는 부여된 2개의 전압 Vref 및 Vrefn중 높은쪽을 선택적으로 출력한다. 따라서 외부전원전압 Vext의 3.3Vext6.0(V)의 범위에서는 3.3V의 사전에 정해진 전압이 기준전압 Vref로서 출력된다.
제10도에 표시한 차동증폭회로(20)는 내부전압 또는 내부전원전압 Vint 및 부여된 기준전압 Vref에 응답하여서 내부전압 Vint가 기준전압 Vref와 같은 레벨이 되도록 드라이버회로(30)를 제어한다. 드라이버회로(30)는 차동증폭회로(20)로부터 부여되는 제어전압 Vc에 응답하여 내부전압 Vint의 레벨을 제어한다. 따라서 제11도에 표시한 3.3Vext6.0V의 범위에서 3.3V의 기준전압 Vref가 차동증폭회로(20)에 부여되므로 이 범위에서 3.3V(일정)의 전압 Vint가 내부전원전압으로서 도시생략된 내부회로에 공급된다.
예를 들면 어떤 반도체장치가 통상동작모드에서 동작하는 경우에는 5.0V의 외부전원전압 Vext가 부여되고 내부강압컨버터(100)는 3.3V(일정)의 전압 Vint를 내부전원전압으로서 내부회로에 공급한다. 상기와 같이, 반도체장치에서 번인검사를 위한 회로구성을 고려할 필요가 있다. 예를 들면 제10도에 표시한 내부강압컨버터(100)는 제11도에 표시한 바와 같은 번인검사를 위한 특별한 특성을 가지고 있다. 다시 제11도를 참조하여 8.0V의 외부전원전압 Vext가 공급되었을때 제10도에 표시한 전압선택회로(90)는 5.3V의 기준전압 Vref를 출력한다(점 P10 참조). 즉 외부전원전압 Vext가 6.0VVext의 범위에서 변화할때 기준전압 Vref는 Vref=Vext-2.7V의 직선(253)상에 존재한다. 다시 말하면 6.0VVext의 범위에서 상기 번인검사를 위한 조건(점 P10)을 만족시키기 위하여 제10도에 표시한 전압선택회로(90)와 기준전압발생회로(10a') 및 (10b')간에서 제11도에 표시한 특성이 부여되고 있다.
따라서 제10도에 표시한 내부강압컨버터(100)는 외부전원전압 Vext의 3.3Vext6.0V 범위에서만 3.3V(일정)의 전압 Vint를 내부전원전압으로서 공급할 수가 있다.
바꾸어 말하면 6.0VVext의 범위에서는 3.3V를 초과하는 내부전압 Vint가 출력되고 도시생략된 내부회로에서 후술하는 문제가 발생된다.
다시 제8도에 표시한 회로를 참조하여 내부강압컨버터가 고온(약 70℃~80℃)에서 동작한 경우에는 P채널 MOS트랜지스터의 임계치 전압 Vtp가 실온(예를 들면 25℃)에서 동작한 경우에 비하여 약 0.07V 하강한다. 이에 따라 기준전압 Vref(=3Vtp)가 고온동작시에는 실온동작시에 비하여 약 0.21V 내려간다. 따라서 고온동작시에는 기준전압 Vref가 2.49V가 된다.
이 경우 차동증폭회로(20)는 레벨시프터회로(40)의 출력전압이 2.49V와 같게 되도록 드라이어 회로(230)를 제어하므로 고온동작시에는 내부전압 Vint는 2.49·412.7)=3.69(V)가 된다. 이와같이 내부전압 Vint는 고온동작시에는 실온동작시에 비하여 0.31V나 내려간다.
이 결과 제8도의 내부강압컨버터를 내장하는 반도체기억장치에서는 내부전압 Vint의 저하에 의하여 접근속도가 늦어진다는 문제가 있다. 또 종래의 내부강압컨버터에서는 프로세스에 있어서의 파라미터의 변동에 의하여 기준전압발생회로(10)에 의하여 발생되는 기준전압 Vref가 변동하면은 드라이버회로(30)에 의하여 공급되는 내부전압 Vint도 변동한다.
기준전압 Vref이 상승하면 내부전압 Vint도 상승하며 기준전압 Vref가 낮아지면 내부전압 Vint도 낮아진다. 예를 들면 기준전압 Vref가 0.1V 변동하면 내부전압 Vint 0.1×(4/27)=01.5(V)만큼 변동한다. 이와 같이 종래의 내부강압컨버터에서는 프로세스에 있어서의 파라미터변동에 의하여 내부전압이 변동하는 문제가 있었다.
한편 제10도에 표시한 내부강압컨버터(100)에 관하여 이미 지적한 바와 같이 내부강압컨버터(100)는 제11도에 표시한 3.3Vext6.0V 범위에서만 소망의 내부전압 Vint(=3.3V)를 도시생략된 내부회로에 공급할 수가 있다. 만약 통상동작을 위한 주위온도에서 6.0V를 초과하는 외부전원전압 Vext가 공급되면은 제11도에서 알 수 있듯이 3.3V를 초과하는 전압 Vint가 내부전원전압으로서 내부회로에 공급되게 된다.
일반적으로 설계된 전원전압레벨을 초과하는 전원전압이 반도체집적회로에 공급되면 반도체집적회로에서 동작 타이밍상의 문제가 야기된다.
즉 더욱 높은 레벨의 전원전압이 공급되었을때 반도체집적회로를 구성하는 트랜지스터(전계효과 트랜지스터 및 바이폴라 트랜지스터를 포함)의 동작속도가 더욱 빨라진다.
이는 경우에 따라서는 어떤 회로에서 설계된 동작타이밍을 얻지 못하게 되는 가능성이 있음을 의미한다. 이 문제를 피하기 위하여는 도시생략한 내부회로에 3.3V(일정)의 설계된 내부전원전압을 공급할 필요가 있으며 이 필요에서 외부전원전압 Vext의 허용되는 범위가 3.3VVext6.0V 범위에 제한되어 있다. 한언하면 번인검사의 조건(제11도에 표시한 점 P10)을 만족시키기 위하여 제10도에 표시한 내부강압컨버터(100)에 공급가능한 외부전원전압 Vext의 범위가 제한되고 외부전원전압 Vext의 공급을 위한 충분한 여유를 얻지 못하였다.
이 발명의 목적은 동작온도에 관계없이 소망의 내부 출력전압을 안정적으로 공급할 수 있는 전압공급회로를 제공하는데 있다. 이 발명의 다른 목적은 프로세스에 있어서의 파라미터가 변동되어도 소망의 내부전압을 안정적으로 공급할 수 있는 내부강압컨버터를 제공하는데 있다.
이 발명의 또 다른 목적은 동작온도에 관계없이 소망의 내부전압을 안정적으로 공급할 수 있으며 프로세스에 있어서의 파라미터가 변동하여도 소망의 내부출력전압을 안정적으로 공급할 수 있는 전압공급회로를 제공하는데 있다. 이 발명의 또 다른 하나의 목적은 번인검사의 실행을 고려하면서 외부로부터 부여되는 전원전압의 더욱 넓은 범위에서 동작할 수 있는 전압공급회로를 제공하는데 있다. 이 발명에 의한 전압공급회로는 기준전압발생회로, 드라이버회로, 분압회로 및 비교회로를 구비한다. 기준전압발생회로는 외부전원전압에 의하여 구동되고 기준전압을 발생한다. 드라이버회로는 외부전원전압을 받아 내부출력전압을 공급한다.
분압회로는 제1 및 제2의 저항성분을 포함하고, 드라이버회로에 의하여 공급되는 내부출력전압을 제1 및 제2의 저항성분에 의하여 저항분할하여서 소정의 출력전압을 공급한다.
비교회로는 분압회로에 의하여 공급되는 분할된 출력전압을 기준전압발생회로에 의하여 발생되는 기준전압과 비교하고 분할된 출력전압과 기준전압의 차에 기준하여 드라이버회로를 제어한다. 분압회로의 제1 및 제2의 저항성분은 동작온도의 변화에 의한 내부출력전압의 변화를 보상하도록 다른 온도계수의 저항치를 갖고 있다.
동작온도가 변화하면 기준전압발생회로에 의하여 발생되는 기준전압도 변화하고, 비교회로의 출력도 변화한다. 이에 따라 드라이버회로에 의하여 공급되는 내부출력전압도 변화한다.
내부강압컨버터에 있어서는 분압회로의 제1 및 제2의 저항성분이 동작온도의 변화에 의한 내부출력전압의 변화를 보상하도록 다른 저항치를 갖는다.
따라서 동작온도가 변화하면 분압수단의 분할비가 변화하고 분압회로에 의하여 공급되는 분할된 출력전압이 변화한다. 이 결과 기준전압발생회로에 의하여 발생되는 기준전압 변화가 분압회로에 의하여 공급되는 분할된 출력전압의 변화에 의하여 보상되고 드라이버회로에서 공급되는 내부출력전압이 소망치된다.
예를 들면 동작온도가 높아지면 기준전압이 하강하는 것으로 가정한다.
이 경우 분압회로에서 공급되는 분할된 출력전압이 부(負)의 온도특성을 가지도록 제1 및 제2의 저항성분의 온도계수가 설정된다. 이에 따라 동작온도가 올라가면 비교회로에 부여되는 분할된 출력전압 및 기준전압이 공히 낮아진다.
이 결과 드라이버회로에 의하여 공급되는 내부출력전압은 동작온도에 관계없이 일정하게 된다. 그러므로, 고온시에 있어서 내부회로의 동작속도 지연이 저감된다.
또 고온시에 분압회로에 의하여 공급되는 분할된 출력전압이 고온시에 기준전압발생회로에 의하여 발생되는 기준전압보다도 높아지도록 제1 및 제2의 저항성분의 온도계수를 설정하면 고온시에는 상온시보다도 내부출력전압이 높아진다.
그 결과 고온시 내부회로의 동작속도 지연이 더욱 저감된다.
상기와 같이 동작온도의 변화에 의한 기준전압의 변화는 분압회로의 출력전압 변화에 의하여 보상되며 이는 동작온도의 변화에 관계없이 소망하는 내부전압을 안정적으로 공급할 수 있다.
이 결과, 고온에서 내부회로의 접근속도 지연이 억제된다.
이 발명의 다른 특징에 의핸 내부강압컨버터는 기준전압발생회로, 드라이버회로, 분압회로, 비교회로 및 조정회로(트리밍 회로)를 구비한다.
기준전압발생회로는 외부전원전압에 의하여 구동되고 기준전압을 발생한다.
드라이버회로는 외부전원전압을 보다 내부전원전압을 내부회로에 공급한다.
분압회로는 드라이버회로에 의하여 공급되는 내부전압을 저항분할하여 소정의 출력전압을 공급한다. 비교회로는 분압회로에 의하여 공급되는 출력전압을 기준전압발생회로에 의하여 발생되는 기준전압과 비교하고 출력전압과 기준전압의 차에 기준하여 드라이버회로를 제어한다.
조정회로는 분압회로의 분압비를 조정한다. 프로세스에 있어서의 파라미터 변동에 의하여 기준전압발생회로에서 발생되는 기준전압이 변동하면 비교회로의 출력도 변동한다.
이에 따라 드라이버회로에 의하여 공급되는 내부전원전압도 변동한다.
내부강압컨버터에 있어서는 조정회로에 의하여 분압회로의 분할비를 조정할 수 있다.
따라서, 프로세스에 있어서의 파라미터변동에 의하여 기준전압발생회로에서 발생되는 기준전압이 변동한 경우에는 조정회로에 의하여 분압회로에서 공급되는 출력전압을 조정할 수가 있다.
이 결과 프로세스에 있어서의 파라미터의 변동으로 인한 내부전원전압의 변동은 분압회로의 출력전압조정으로 보상할 수 있다. 상기 방법에 있어서 분압회로의 분할비율은 조정회로에 의하여 조절할 수 있으며 이는 프로세스에 있어서 파라미터가 변화하더라도 소망하는 내부전압을 안정적으로 공급할 수 있게 된다. 이 발명은 다른 특징에 의한 전압공급회로는 기준전압발생회로, 드라이버회로, 분압회로, 비교회로 및 조정회로를 구비한다.
기준전압발생회로는 외부전원전압에 의하여 구동되고 기준전압을 발생한다.
드라이버회로는 외부전원전압을 받아 내부출력전압을 공급한다.
분압회로는 제1 및 제2저항성분을 포함하고 드라이버회로에 의하여 공급되는 내부출력전압을 제1 및 제2저항성분에 의하여 저항분할하여서 소정의 출력전압을 공급한다.
비교회로는 분압수단에 의하여 공급되는 분할된 출력전압을 기준전압발생회로에 의하여 발생되는 기준전압과 비교하고 분할된 출력전압과 기준전압의 차에 기준하여 드라이버회로를 제어한다. 조정회로는 분압회로의 제1 및 제2의 저항성분중 적어도 한쪽 저항치를 조정한다.
분압회로의 제1 및 제2의 저항성분은 동작온도의 변화에 의한 내부전압변화를 보상하도록 다른 온도계수의 저항치를 갖는다. 내부강압컨버터에 있어서는 동작온도의 변화에 의한 내부출력전압의 변화가 보상되고 또한 프로세스에 있어서의 파라미터 변동에 의한 내부출력전압의 변동도 보상된다. 그러므로 동작온도의 변화에 관계없이 소망하는 내부출력전압의 안정적 공급이 가능하며 또한 프로세스에 있어서의 파라미터가 변화하더라도 소망하는 내부 출력전압의 안정적 공급이 가능하게 된다. 이 발명에 의한 전압공급회로는 제1 및 제2의 기준전압발생회로, 전압선택회로 및 출력회로를 구비한다.
제1의 기준전압발생회로는 외부로부터 부여되는 전원전압에 비례하고 또한 주위온도상승에 응답하여 증가하는 제1기준전압을 발생한다.
제2기준전압발생회로는 외부로부터 부여되는 전원전압에 의존하지 않는 제2기준전압을 발생한다. 전압선택회로 제1 및 제2의 기준전압을 받도록 접속되고 제1 및 제2의 기준전압의 높은쪽을 선택적으로 출력한다. 출력회로는 전압선택회로에서 출력된 전압을 내부회로에 공급한다. 작용에 있어서는 제1기준전압발생회로가 주위온도의 상승에 응답하여서 증가하는 제1기준전압을 발생한다. 환언하면 제1기준전압은 주위온도의 하강에 응답하여 감소된다. 전압선택회로는 제1 및 제2의 기준전압의 높은쪽을 선택적으로 출력한다. 즉 전압선택회로는 주위온도가 높은 번인검사를 실시할때 제1기준전압발생회로에서 발생된 제1기준전압을 선택적으로 출력한다.
한편 전압선택회로는 주위온도의 낮은 통상의 동작이 실시될때 제2기준전압발생회로에서 발생되는 제2기준전압을 선택적으로 출력한다.
따라서 주위온도가 낮은 통상의 동작모드에 있어서 외부로부터 부여되는 전원전압에 의존하지 않는 제2기준전압이 전압선택회로를 통하여 출력회로에 부여될 수 있으므로 외부로부터 부여되는 전원전압의 더욱 넓은 범위에서 내부회로에 소망의 전압을 공급할 수 있다.
이 발명에 의한 전압공급회로는 제1 및 제2의 기준전압발생회로, 전압선택회로 및 출력회로를 구비한다. 제1기준전압발생회로는 번인검사를 위한 미리 정해진 번인 기준전압을 발생하고 또한 통상동작의 주위온도에서 번인 기준전압보다도 낮은 기준전압을 발생한다.
제2기준전압발생회로는 외부로부터 부여되는 전원전압에 의존하지 않는 미리 정해진 기준 전압을 발생한다. 전압선택회로는 제1 및 제2의 기준전압발생회로에서 발생된 기준전압의 높은쪽을 선택적으로 출력한다. 출력회로는 전압선택수단에서 출력된 전압을 내부회로에 공급한다. 작용에 있어서, 제1기준전압발생회로는 번인검사를 위한 미리 정해진 주위온도에서 미리 정해진 번인 기준전압을 발생하고 한편, 통상동작의 주위온도에서 번인 기준전압보다 낮은 기준전압을 발생한다. 전압선택회로는 번인검사모드에서 번인 기준전압을 선택적으로 출력하고 한편 통상동작모드에서 외부로부터 부여되는 전원전압에 의존하지 않는 미리 정해진 기준전압을 선택적으로 출력한다. 따라서, 외부로부터 부여되는 전원전압의 더욱 넓은 범위에서 소망하는 전원전압을 내부회로에 공급할 수 있다.
이 발명에 의한 칩사에 형성된 외부전압을 칩용의 내부전압으로 변환하는 내부강압컨버터는 단일 기준전압을 발생하는 기준전압발생회로와, 제1 및 제2의 변환회로와 각각의 피드백수단을 구비한다. 제1 및 제2의 변환회로는 각각이 하동증폭수단과 외부전압을 받아 개별적으로 내부전압을 출력하는 구동수단을 포함하고, 피드백수단은 내부전압에 관한 피드백전압을 차동증폭수단으로 피드백하고, 차동증폭수단은 기준전압과 피드백전압의 차에 응답하여서 구동수단을 제어하기 위한 제어전압을 출력하며, 피드백수단은 내부전압을 받아 피드백전압을 발생하기 위하여 피드백 배율을 그 자신에 적용하기 위한 레벨시프트(Level Shift) 수단을 포함하고, 레벨시프트수단은 피드백 비율을 설정하기 위한 비율설정수단을 포함하며, 비율설정수단은 기준 전압의 변화를 보상하기 위한 보상수단을 포함한다.
작용에 있어서, 칩상에 형성된 외부전압을 내부전압으로 변환하는 내부강압컨버터는 단일 기준전압을 발생하는 기준전압발생회로와 2개의 변환회로 및 피드백수단을 포함한다.
각각의 전압변환회로가 레벨시프트수단을 포함하는 피드백수단을 갖고 있으며 레벨시프트수단은 기준전압 변동을 보상하도록 피드백 비율을 설정한다.
따라서 2개의 변환회로를 가진 장치에 있어서는 기준전압의 변동이 보상된다.
[실시예 1]
제1도는 제1실시예에 의한 내부강압컨버터(1)의 구성을 표시하는 회로도이다.
이 내부강압컨버터(1)는 기준전압발생회로(10), 차동증폭회로(20), 드라이버회로(30) 및 레벨 시프트회로(50)를 포함한다. 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작은 제8도에 표시되는 기준전압 발생회로(10), 차동증폭회로(20) 및 드라이어회로(30)의 구성 및 동작과 각각 동일하다. 기준전압발생회로(10)내의 노드(N2)로부터 내부전압 Vrefp가 출력되고 차동증폭회로(20)내의 트랜지스터(204)의 게이트에 부여된다.
차동증폭회로(20)내의 트랜지스터(201)의 게이트에는 제어신호 VDCEP가 부여된다.
레벨시프터회로(50)는 P채널 MOS트랜지스터(501) 및 저항(502)을 포함한다.
트랜지스터(501)는 전원선(L3)과 노드(N5)간에 접속되고 저항(502)은 노드(N5)와 접지선간에 접속된다. 노드(N5)는 차동증폭회로(20)내의 트랜지스터(205)의 게이트에 접속된다.
트랜지스터(501)의 게이트에는 제어신호 /VDCEP가 부여된다.
제어신호 /VDCEP는 제어신호 VDCEP의 반전신호이다. 트랜지스터(501)에는 저항성분(R1)이 있으며 저항(502)에는 저항성분(R2)가 있다. 저항성분(R1)의 온도계수 α1은 저항성분(R2)의 온도계수 α2보다도 크게 설정된다. 저항(502)는 예를 들면 폴리실리콘에 의하여 형성된다. 예를 들면 저항성분(R1)의 온도계수 α1은 4×10-3[/℃]이며 저항성분(R2)의 온도계수 α2는 -5×10-4[/℃]이다. 다음에 제1도의 내부강압컨버터(1)의 동작을 설명한다.
제1도의 내부강압컨버터(10)의 기본동작은 제8도의 종래의 내부강압컨버터동작과 같으므로 설명을 생략한다. 실온시(25℃)에는 레벨시프터회로(50)내의 저항성분(R1)의 저항기(R1)은 13㏀에 설정되고 저항성분(R2)의 저항치 R2는 27㏀에 설정된다.
따라서 내부전압 Vintp가 4V일때에는 레벨시프터회로(50)내의 노드(N5)로 2.7V가 출력된다.
고온시(80℃)에는 저항성분(R1)의 저항치 R1' 및 저항성분(R2)의 저항치 R2'는 다음과 같이 된다.
R1'=R1·(1+α1·△T) ………………………………………(1)
R2'=R2·(1+α2·△T) ………………………………………(2)
여기서, α1은 저항성분(R1)의 온도계수를 표시하며, α2는 저항성분(R2)의 온도계수를 나타내고, △T는 동작온도와 기준온도(실온)의 온도차를 나타내고 있다.
상기 예에서는 R1=13[㏀], α1=27[㏀], α1=4×10-3[/℃], α2=5×10-4[/℃], △T=80-25=55[℃]이므로, R1'=15.5[㏀], R2'=26.3[㏀]가 된다.
이에 따라 내부전압 VintP가 4V이면 고온동작시의 레벨시프터회로(50)의 노드(5)의 출력전압은 4×26.3×103/(15.9×103+26.3×103)=2.49[V]가 된다.
한편 상기와 같이 고온동작시의 기준전압 VrefP는 2.49V이다.
이때문에 레벨시프터회로(50)의 출력전압이 기준전압 Vref에 같게 된다.
이결과 실온동작시 고온동작시에 있어서, 드라이버회로(30)에 의하여 공급되는 내부전압 VintP는 4V로 일정하게 안정적으로 공급된다.
따라서 고온동작시의 반도체기억장치의 접근속도지연이 저감된다.
그리고 레벨시프터회로(50)내의 저항성분 R1, R2의 저항치 및 온도계수는 상기예에 한정되는 것은 아니다. 다음식이 만족되도록 레베시프터회로(50)내의 저항성분(R1)(R2)의 저항치 및 온도계수를 설정하면 실온동작시 고온동작시의 내부전압 VintP가 일정하게 된다.
여기서 R1은 기준온도에 있어서의 저항성분(R1)의 저항치를 나타내며, R2는 기준온도에 있어서의 저항성분(R2)의 저항치를 나타낸다. 또 α1은 저항성분(R1)의 온도계수, α2는 저항성분(R2)의 온도계수, α3는 기준전압의 온도계수를 각각 표시한다.
또 Vi는 기준온도의 내부전압을 나타내며 Vr은 기준온도의 기준전압을 나타낸다.
△T는 동작온도와 기준온도의 차를 나타낸다.
기준전압의 온도계수 α3는 아래식으로 구한다.
α3=△T/Vr·△T……………………………………………………(4)
△T는 기준전압의 변화분, △T는 동작온도의 변화분, Vr는 기준온도의 기준전압을 각각 나타낸다. (3)식 및 (4)식을 만족하도록 레벨시프터회로(50)내의 저항성분(R1)(R2)의 저항치 및 온도계수를 설정하면 동작온도에 관계없이 일정한 내부전압이 공급된다.
상기 예에서는 기준전압발생회로(10)에서 발생되는 기준전압 VrefP가 부(負)의 온도특성이 있으므로 레벨시프터회로(50)의 출력전압도 부의 온도특성을 갖도록 저항성분(R1)(R2)의 재료가 선택된다. 이 경우 저항성분(R1)의 온도계수 α1이 저항성분(R2)의 온도계수 α2보다도 크게 설정된다. 기준전압발생회로(10)에서 발생되는 기준전압 VrefP가 정(正)의 온도특성을 가지고 있을때에는 레벨시프터회로(50)의 출력전압도 정의 온도특성을 갖도록 저항성분(R1)(R2)의 재료가 선택된다. 이 경우 저항성분(R1)의 온도계수 α1이 저항성분(R2)의 온도계수 α2보다도 작게 설정된다. 또 고온동작시의 레벨시프터회로(50)의 노드(N5)의 출력전압기 고온 동작시의 기준전압 Vref보다도 높게 되도록 레벨시프터회로(50)내의 저항성분(R1)(R2)의 저항치 및 온도계수가 설정되면 고온동작시의 내부전압 VintP를 4V보다도 높게 할 수 있다.
그 결과 고온동작시의 반도체기억장치의 접근속도 지연을 더욱 저감시킬 수 있다.
제1실시예의 내부강압컨버터에 의하여 발생되는 내부전압은 주변회로, 메모리어레이등의 내부회로에 내부전원전압으로서 공급되어도 좋고 혹은 내부회로에 기준전압 또는 구동전압으로서 공급되어도 된다.
[실시예 2]
제2도는 제2실시예에 의한 내부강압컨버터(1)의 구성을 표시하는 회로도이다.
제2도의 내부강압컨버터(1)는 기준전압발생회로(10), 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(60)를 포함한다. 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작은 제1도 및 제7도에 표시되는 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작과 같다.
레벨시프터회로(60)는 P채널 MOS트랜지스터(600)∼(60n), (610)∼(61n) 및 퓨즈링크(L11)∼(L1n), (L21)∼(L2n)를 포함한다. 트랜지스터(600)∼(60n)는 충측전의 저항성분(R1)을 구성한다. 트랜지스터(600)∼(60n)는 충전측의 저항성분(R2)를 구성한다.
트랜지스터(600)은 전원선(L3)와 노드(5)간에 접속되고, 트랜지스터(610)은 노드(N5)와 접지선간에 직렬로 접속된다. 트랜지스터(601) 및 퓨즈링크(L11)는 전원선(L3)와 노드(N5)간에 직렬로 접속되고 퓨즈링크(L21) 및 트랜지스터(611)은 노드(N5)와 접지선간에 직렬로 접속된다. 마찬가지로 트랜지스터(60n) 및 퓨즈링크(L1n)은 전원선(L3)과 노드(N5)간에 직렬로 접속되고, 퓨즈링크(L2n) 및 트랜지스터(61n)은 노드(N5)와 접지선간에 직렬로 접속된다.
노드(N5) 차동증폭회로(20)내의 트랜지스터(205)의 게이트에 접속된다.
트랜지스터(610)∼(60n)의 게이트에는 제어신호/VDECP가 부여된다.
트랜지스터(610)∼(61n)의 각각은 다이오드 접속이 된다.
퓨즈링크(L11)∼(L1n), (L21)~(L2n)의 각각은 레이저에 의하여 절단(blow)할 수 있다.
다음은 제2도의 내부강압컨버터(1)의 동작을 설명한다.
내부강압컨버터(1)의 기본동작은 종래의 내부강압컨버터와 같으므로 설명은 생략한다.
프로세스에 있어서의 파라미터 변동으로 기준전압발생회로(10)에 의하여 발생되는 기준전압 VrefP가 2.7V보다 높아지면 드라이버회로(30)에 의하여 공급되는 내부전압 VintP도 4보다도 높게 된다. 이 경우 레벨시프터회로(60)내의 방전측 퓨즈링크(L21)∼(L2n)의 일부 또는 전부를 레이저에 의하여 절단(blow)한다. 이에 따라 레벨시프터회로(60)내의 노드(N5)의 출력전압이 기준전압발생회로(10)에서 발생되는 기준전압 VrefP와 마찬가지로 2.7V보다도 높게 되도록 방전측의 저항성분(R2)의 저항치를 높게 설정한다.
이 결과, 드라이버회로(30)에서 공급되는 내부전압 VrefP가 4V에 설정된다.
프로세스에 있어서의 파라미터 변동에 의하여 기준전압발생회로(10)에서 발생되는 기준전압 Vrefp가 2.7V보다도 낮아지면, 드라이버회로(30)에서 공급되는 내부전압 VintP도 4V 보다더 낮아진다. 이 경우 레벨시프터회로(60)내의 충전측의 퓨즈링크(L11)∼(L1n)의 일부 또는 전부를 레이저로 절단(blow)한다. 이에 따라 레벨시프터회로(60)내의 노드(N5)의 출력전압이 기준전압발생회로(10)에서 발생되는 기준전압 VrefP와 마찬가지로 2.7V보다도 낮아지도록 충전측의 저항성분(R1)의 저항치를 높게 설정한다.
이 결과 드라이버회로(30)에서 공급되는 내부전압 VintP가 4V에 설정한다.
이와 같이 프로세스에 있어서의 파라미터 변동에 의하여 기준전압 VrefP가 높게 되면 레빌시프터회로(60)내의 방전측 퓨즈링크(L21)~(L2n)의 일부 또는 전부를 절단하고 기준전압 VrefP가 낮아지면 레벨시프터회로(60)내의 노드(N5)의 출력전압 변화분은 절단하는 퓨즈링크 본수에 의하여 자유롭게 설절할 수 있다. 따라서 프로세스에 있어서의 파라미터가 변동하여도 항상 일정한 내부전압을 얻게 된다. 상기 실시예의 내부강압컨버터에 있어서, 차동증폭회로(20)의 구동능력은 압력전압이 높을수록 크게 된다.
한편 차동증폭회로(20)의 감도는 입력전압이 낮을수록 높게 된다.
상기 실시예에서는 기준전압발생회로(10)에서 발생되는 기준전압 VrefP가 외부전원전압 Vext의 대략 절반으로 설정되어 있다. 이에 따라 비교적 높은 구동능력 및 비교적 높은 강도가 공히 달성된다. 또 상기 실시예의 내부강압컨버터에서는 다음식을 만족하도록 내부전압을 설정할 수 있다.
Vext-M-VpthVintVext…………………………………(5)
여기서 Vint는 내부전압, Vext는 외부전원전압, M는 한계(margin), Vpth는 드라이버회로(30)를 구성하는 P채널 MOS트랜지스터(301)의 임계치전압을 표시한다.
제2실시예의 내부강압컨버터에서 발생되는 내부전압은 내부전원전압으로서 주변회로, 메모리어레이등의 내부회로에 공급된다.
[실시예 3]
제3도는 제3실시예에 의한 내부강압컨버터(1)의 구성을 표시하는 회로도이다.
제3도의 내부강압컨버터(1)는 기준전압발생회로(10), 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(70)를 포함한다. 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작은 제1도 및 제8도에 표시되는 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작과 같다.
레벨시프터회로(70)는 P채널 MOS트랜지스터(600)∼(60n), 저항(700)∼(70n) 및 퓨즈링크(L11)∼(L1n), (L21)∼(L2n)을 포함한다. 트랜지스터(600)∼(60n)은 충전측의 저항성분(R1)을 구성한다. 저항(700)∼(70n)은 방전측의 저항성분(R2를 구성한다.
트랜지스터(600)은 전원선(L3)와 노드(N5)간에 접속되고 저항(700)은 노드(N5)와 접지선간에 직렬로 접속된다. 트랜지스터(601) 및 퓨즈링크(L11)는 전원선(L3)와 노드(N5)간에 직렬로 접속되고 퓨즈링크(L21) 및 저항(701)은 노드(N5)와 접지선간에 직렬로 접속된다.
마찬가지로 트랜지스터(60n) 및 퓨즈링크(L1n)는 전원선(L3)와 노드(N5)간에 직렬로 접속되고, 퓨즈링크(L2n) 및 저항(70n)은 노드(N5)와 접지선간에 직렬로 접속된다.
노드(N5)는 차동증폭회로(20)내의 트랜지스터(205)의 게이트에 접속된다.
트랜지스터(600)∼(60n)의 게이트에는 제어신호/VDCEP가 부여된다.
퓨즈링크(L11)∼(L1n)(L21)∼(L2n)의 각각은 레이저로 절단(blow)할 수 있다.
레벨시프터회로(70)내의 저항성분(R1)(R2)의 저항치 및 온도계수는 제1실시예와 같이 동작온도의 변화에 의한 기준전압 VrefP의 변화가 보상되도록 설정되어 있다.
따라서 실온동작시 및 고온동작시에 일정한 내부전압 VintP가 안정적으로 공급된다.
레벨시프터회로(70)내의 방전측 퓨즈링크(L21)∼(L2n)의 일부 또는 전부를 레이저로 절단(blow)하면 방전측의 저항성분(R2)의 저항치가 상승하고 레벨시프터회로(70)내의 노드(N5)의 출력전압은 2.7V보다도 높게 된다. 또 레벨시프터회로(70)내의 충전측 퓨즈링크(L11)∼(L1n)의 일부 또는 전부를 레이저로 절단(blow)하면, 충전측 저항성분(R1)의 저항치가 상승하고 레벨시프터회로(70)내의 노드(N5)의 출력전압 2.7V보다도 낮아진다.
따라서 프로세스에 있어서의 파라미터 변동에 의하여 기준전압발생회로(10)에서 발생되는 기준전압 VrefP가 높아지면 방전측의 퓨즈링크(L21)∼(L2n)의 일부 또는 전부를 절단함으로써 드라이버회로(30)에서 공급되는 내부전압 VintP를 일정하게 설정할 수 있다.
프로세스에 있어서의 파라미터 변동에 의하여 기준전압발생회로(10)에서 발생되는 기준전압 VrefP가 낮아지면 충전측 퓨즈링크(L21)~(L2n)의 일부 또는 전부를 절단함으로서 드라이버회로(30)에서 공급되는 내부전압 VintP를 일정하게 설정할 수 있다.
레벨시프터회로(70)내의 노드(N5)의 출력전압의 변화분은 절단하는 퓨즈링크 본수에 의하여 자유로이 설정할 수 있다. 따라서 프로세스에 있어서의 파라미터가 변동하여도 항상 일정한 내부변압을 얻게 된다. 이와 같이 제3실시예에 의한 내부강압컨버터에 의하면, 동작온도의 변화에 의한 내부전압의 변화 및 프로세스에 있어서의 파라미터의 변동에 의한 내부전압의 변동을 보상할 수 있게 된다. 제3실시예의 내부강압컨버터에 의하여 발생되는 내부전압은 주변회로, 메모리어레이등의 내부회로에 내부전원전압으로서 공급되어도 되며 혹은 내부회로에 기준전압 또는 구동전압으로서 공급되어도 된다.
상기 제2∼3실시예에 있어서는 후에 설명하는 제4실시예에 비하여 루프회수가 감소되므로 이에 따라 내부강압컨버터의 안정화를 도모할 수 있다.
다음의 내부강압컨버터의 구체적 용도에 관하여 설명한다.
이 내부강압컨버터는 주변회로/통상동작용 내부강압컨버터(1a), 주변회로/대기용 내부강압컨버터(1b), 메모리어레이/통상동작용 내부강압컨버터(1c), 메모리어레이/대기용 내부강압컨버터(1d), 주변회로(2), 메모리어레이(3) 및 출력회로(4)를 포함한다.
이들 회로는 반도체 칩 CH상에 형성된다.
이 내부강압컨버터에는 외부전원전압 Vext을 받는 전원단자(P1) 및 접지전원 Vss를 받는 접지단자(P2)가 있다. 전원단자(P1)는 전원선(L1)을 통하여 내부강압컨버터(1a)(1b)(1c)(1d) 및 출력회로(4)에 접속된다. 접지단자(P2)는 접지선(L2)를 통하여 내부강압컨버터(1a)(1b)(1c)(1d), 주변회로(2), 메모리어레이(3) 및 출력회로(4)에 접속된다.
내부강압컨버터(1a)(1b)에 의하여 전원선(L3)을 통해 주변회로(2)에 내부강압 VintP가 공급된다. 또 내부강압컨버터(1c)(1d)에 의하여 전원선(L4)을 통하여 메모리어레이(3)에 내부전압 VintM가 공급된다. 출력회로(4)에는 전원선(L1)을 통하여 직접 외부전원전압 Vext가 직접 공급된다. 주변회로(2)는 제어신호버퍼, 데이터입력버퍼, 해독기, 어드레스버퍼, 제어회로등을 포함한다. 메모리어레이(3)는 복수의 워드선, 워드선에 교차하는 복수의 비트선, 비트선과 워드선의 교점에 설치된 보수의 메모리셀 및 복수의 비트선에 판독된 데이터를 증폭하는 복수의 감지증폭기를 포함한다. 출력회로(4)는 데이터출력버퍼를 포함한다.
내부강압컨버터(1a)는 제어신호 VDCEP에 의하여 제어되고 내부강압컨버터(1d)는 제어신호/VDCEM에 의하여 제어된다. 제어신호/VDCEM은 제어신호 VDCEM의 반전신호이다.
이들의 제어신호는 주변회로(2)에 포함되는 제어회로에 의하여 발생된다.
제5도는 내부강압컨버터(1a)(1b)(1c)(1d)를 제어하기 위한 제어신호의 타이밍도를 표시한다. 주변회로(2)내의 제어신호버퍼에 외부로부터 부여되는 라스(RAS)신호/RAS에 의하여 이 반도체기억장치의 동작기간 및 대기기간이 규정된다.
또 메모리어레이(3)내의 감지증폭기는 주변회로(2)의 제어회로에서 발생되는 감지증폭기 활성화신호 SE에 의하여 제어된다. 라스신호/RAS가 H일때에는 이 반도체기억장치는 대기상태가 되며 라스신호/RAS가 L일때에 이 반도체기억장치는 동작상태가 된다.
또 메모리어레이(3)내의 감지증폭기는 감지증폭기 활성화신호 SE가 H일떼에 활성화된다.
라스신호/RAS가 H일때에는 제어신호 VDCEP가 L가 되고 또한 제어신호/VDCEP가 H가 된다. 이에 따라 내부강압컨버터(1a)가 비활성화되고 내부강압컨버터(1b)가 활성화된다.
또, 라스신호/RAS가 L일때에는 제어신호 VDCEP가 H가 되고 또한 제어신호/VDCEP가 L이 된다. 이에 따라 내부강압컨버터(1a)가 활성화되고 내부강압컨버터(1b)가 비활성화된다.
감지증폭기 활성화신호 SE가 L일때에는 제어신호 VDCEM이 L가 되고 또한 제어신호/VDCEM이 H가 된다. 이에 따라 내부강압컨버터(1c)가 비활성화되고 내부강압컨버터(1d)가 활성화된다. 한편 감지증폭기 활성화신호 SE가 H가 되면 제어신호 VDCEM이 H가 되고 또한 제어신호/VDCEM이 L가 된다. 이에 따라 내부강압컨버터(1c)가 활성화되고 내부강압컨버터(1d)가 비활성화된다. 이와 같이 시각(t1)에서 시각(t3)까지의 주변회로 동작기간에 내부강압컨버터(1a)가 활성화되고 주변회로 비동작기간에 내부강압컨버터(1b)가 활성화된다.
또 시각(t2)에서 시각(t3)까지의 감지증폭기 동작기간에 내부강압컨버터(1c)가 활성화되고 감지증폭기 비동작기간에 내부강압컨버터(1c)가 활성화되고 감지증폭기 비동작기간에 내부강압컨버터(1d)가 활성화된다. 내부강압컨버터(1a)(1c)는 규격이 큰 트랜지스터에 의하여 구성되고 내부전압의 변동에 대한 추종성이 양호하다.
한편 내부강압컨버터(1b)(1d)는 규격이 작은 트랜지스터에 의하여 구성되고 소비전류가 적다. 따라서 동작시에는 내부전압의 변동에 대하여 추종성이 양호한 내부강압컨버터(1a)(1c)가 활성화되고 대기시에는 소비전류가 적은 내부강압컨버터(1b)(1d)가 활성화된다.
제6도는 제4도의 반도체기억장치에 내장되는 주변회로/대기용 내부강압컨버터(1b)의 구성을 표시하는 회로도이다. 내부강압컨버터(1b)는 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(50)를 포함한다. 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(50)의 구성 및 동작은 제1도에 표시되는 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(50)의 구성 및 동작과 같다. 제1도에 표시된 기준전압 발생회로(10)는 내부강압컨버터(1a)(1b)에 의하여 공용된다. 따라서 제6도에 표시되는 차동증폭회로(20)내의 트랜지스터(204)의 게이트에는 제1도에 표시되는 기준발생회로(10)에서 기준전압 VrefP가 부여된다.
또 차동증폭회로(20)내의 트랜지스터(201)의 게이트에는 제어신호/VDCEP가 부여되고 레벨시프터회로(50)내의 트랜지스터(501)의 게이트에는 제어신호 VDCEP가 부여된다.
따라서 제어신호 VDCEP가 H이며 또한 제어신호/VDCEP가 L일때에 제1도의 내부강압컨버터(1)(제4도의 1a에 상당)의 차동증폭(20) 및 레벨시프터회로(50)는 활성화되고, 제6도의 내부강압컨버터(1b)의 차동증폭회로(20) 및 레벨시프터회로(50)은 비활성화된다.
반대로 제어신호 VDCEP가 L이며 또한 제어신호/VDCEP가 H일때에는 제1도의 내부강압컨버터(1)(제4도의 1a에 상당)의 차동증폭회로(20) 및 레벨시프터회로(50)는 비활성이되고 제6도의 내부강압컨버터(1b)의 차동증폭회로(20) 및 레벨시프터회로(50)가 활성화된다.
제6도의 내부강압컨버터(1b)의 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(50)는 대기전류를 저감시키기 위하여 제1도의 내부강압컨버터(1)(제4도의 1a에 상당)에 비하여 작은 규격의 트랜지스터로 구성되어 있다.
제4도의 반도체기억장치에 내장되는 메모리어레이/통상동작용 내부강압컨버터(1c)의 구성은 제어신호 VDCEP 대신에 제어신호 VDCEM이 부여되고 또한 제어신호/VDCEP 대신에 제어신호/VDCEM이 부여되는 점을 제외하고는 제3도의 내부강압컨버터(1)(제4도의 1a에 상당)의 구성과 같다. 제4도의 반도체기억장치에 내장되는 메모리어레이/대기용 내부강압컨버터(1d)의 구성은 제어신호/VDCEP 대신에 제어신호/VDCEM이 부여되고 또한 제어신호 VDCEP 대신에 제어신호 VDCEM이 부여되는 점을 제외하고는 제6도에 표시되는 내부강압컨버터(1b)의 구성과 같다.
[실시예 4]
제7도는 제4실시예에 의한 전압공급회로의 구성을 표시하는 블럭도이다.
제7도에서, 전압공급회로(100)은 기준전압발생회로(10) 및 전압변환회로(110)를 포함한다.
전압변환회로(110)는 차동증폭회로(20), 드라이버회로(30) 및 레벨시프터회로(80)를 포함한다. 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작은 제1도 및 제3도에 표시되는 기준전압발생회로(10), 차동증폭회로(20) 및 드라이버회로(30)의 구성 및 동작과 같다. 또 레벨시프터회로(80)의 구성 및 동작은 제1도에 표시되는 레벨시프터회로(50) 또는 제3도에 표시되는 레벨시프터회로(70)의 구성 및 동작과 같다.
기준전압발생회로(10)는 외부전원전압 Vext(예를 들면 5V)에 의하여 구동되고 기준전압 Vr(예를 들면 1.1V)를 발생한다. 전압변환회로(110)는 기준전압 Vr를 기준전압 Vr'(예를 들면 3.3V)로 변화하고, 이것을 전압선(L6)으로 출력한다.
전압변환회로(110)에서 출력된 기준전압 Vr'는 전압변환회로(110)의 전류구동능력을 높이기 위한 구동회로(버퍼)(200)에 부여된다.
구동회로(200)는 기준전압 Vr'에 응답하여 출력전압 VL(3.3V)을 전압선(L7)으로 공급한다.
구동회로(200)는 차동증폭회로(220) 및 드라이버회로(230)를 포함한다.
드라이버회로(230)는 전원선(L1)와 전압선(L7)간에 접속된 P채널 MOS트랜지스터를 포함한다. 기준전압 Vr'는 차동증폭회로(220)의 한쪽 입력단자에 부여된다.
차동증폭회로(220)의 출력전압은 드라이버회로(230)의 트랜지스터의 게이트에 부여된다.
전압선(L7)의 출력전압 VL은 차동증폭회로(230)의 다른쪽 입력단자에 피드백된다.
출력전압 VL은 메모리어레이 또는 주변회로에 내부전원전압, 구동전압 또는 기준전압으로서 공급된다. 레벨시프터회로(80)으로서, 제1도에 표시되는 레벨시프터회로(50)를 사용할 경우에는 동작온도의 변화에 의한 기준전압 Vr' 및 출력전압 VL의 변화를 보상할 수 있게 된다.
또 레벨시프터회로(80)로서 제3도에 표시되는 레벨시프터회로(70)을 사용한 경우에는 동작온도의 변화에 의한 기준전압 Vr' 및 출력전압 VL의 변화 및 프로세스에 있어서의 파라미터 변동에 의한 기준전압 Vr' 및 출력전압 VL의 변동을 보상하는 것이 가능하게 된다.
이 실시예에 있어서는 먼저의 제1∼제3실시예에 비하여 루프수는 증가하나 2단계에서 차등증폭되므로 회로에 흐르는 전류를 감소시킬 수 있다.
[실시예 5]
제12도는 이 발명의 제5실시예에 의한 내부강압컨버터를 표시하는 회로도이다.
제12도에 표시한 내부강압컨버터는 제4도에 표시한 내부강압컨버터(1a)(1b)(1c)(1d)가 반도체기판 CH내에 형성된다. 제12도를 참조하여, 내부강압컨버터는 번인검사용 기준전압발생회로(10a)와, 통상동작용 기준전압발생회로(10b)와, 전압선택회로(90)와, 차동증폭회로(20)와, 드라이버회로(30)를 포함한다. 번인검사용 기준전압발생회로(10a)는 외부전원전압 Vext와 접지전위간에 직렬로 접속된 저항(111) 및 정(定)전류원(112)를 포함한다.
이 저항(111) 및 정전류원(112)의 공통접속노드를 통하여 번인검사용 기준전압 Vrefb이 출력된다. 통상동작용 기준전압발생회로(10b)는 외부전원전압 Vext와 접지전위간에 직렬로 접속된 정전류원(112) 및 저항(112)를 포함한다.
이 정전류원(121) 및 저항(122)의 공통접속노드를 통하여 통상동작용 기준전압 Vrefn이 출력된다. 이들 기준전압발생회로(10a) 및 (10b)는 후에 제14 및 제15도에 의하여 더 상세히 설명한다. 번인검사용 기준전압발생회로(10a)의 출력전압 Vrefb은 정(正)의 온도특성(또는 정의 온도계수)을 가지고 있다. 즉, 주위온도가 상승함에 따라 기준전압 Vrefb의 전압 레벨이 상승한다. 한편, 통상동작용 기준전압발생회로(10b)의 출력전압 Vrefn은 주위온도의 변화에 따른 영향은 없다. 전압선택회로(90)는 PMOS트랜지스터(902)(903)(907) 및 NMOS트랜지스터(904)(905)(906)를 포함한다. 트랜지스터(902)∼(906)에 의하여 차동증폭기가 구성되고, 이 차동증폭기의 출력전압이 드라이버트랜지스터(907)의 게이트전극에 부여된다.
트랜지스터(904) 및 (906)은 게이트전극이 기준전압 Vrefb를 받도록 접속되어 있다.
한편, 트랜지스터(905)는 게이트전극이 기준전압 Verfn을 받도록 접속된다.
트랜지스터(902)(904)의 공통접속노드를 통하여 제어전압이 트랜지스터(907)의 게이트로 부여된다. 이에 의하여 트랜지스터(907)의 도통상태가 제어되고 부여된 기준전압 Vrefb 및 Vrefn중 높은쪽이 출력기준전압 Vref로서 선택적으로 출력한다.
출력기준전압 Vref는 차동증폭회로(20)에 부여된다.
차동증폭회로(20)는 PMOS트랜지스터(201)(202)(203)과 NMOS트랜지스터(203)(205)(206)을 포함한다. 트랜지스터(202)∼(206)에 의하여 차동증폭기가 구성된다.
트랜지스터(204)는 게이트전극이 전압선택회로(90)로부터의 출력기준전압 Vref을 받도록 접속한다. 트랜지스터(205)는 게이트전극이 내부강압(즉 내부전원전압) Vint를 받도록 접속된다. 트랜지스터(210) 및 (206)은 게이트전극이 제어신호 VDCE를 받도록 접속한다.
트랜지스터(202) 및 (204)의 공통접속노드 N3을 통하여 드라이버회로(30)를 구성하는 PMOS트랜지스터(301)의 게이트전극에 제어전압 Vc가 부여된다.
H레벨의 제어신호 VDCE가 부여된때, 트랜지스터(206)는 온되고 트랜지스터(201)는 오프된다. 따라서, 트랜지스터(202)∼(206)에 의하여 구성된 차동증폭기는 활성화되고 구동트랜지스터(301)의 도통이 차동증폭기로부터의 출력제어전압 Vc에 의하여 제어된다.
이에 따라 내부전압(즉 내부전원전압) Vint의 레벨이 전압선택회로(90)에서 부여되는 기준전압 Vref와 같게 되도록 제어된다. 한편, L레벨의 제어신호 VDCE가 부여되면 트랜지스터(201)은 온되고, 트랜지스터(206)는 오프된다.
따라서 트랜지스터(202)∼(206)에 의하여 구성된 차동증폭기는 비활성화 상태가 되고 H레벨의 제어전압 Vc가 트랜지스터(301)의 게이트전극에 부여된다.
트랜지스터(301)이 부여된 제어전압 Vc에 응답하여 오프되므로 내부전압 Vint은 출력되지 않는다. 제13도는 외부전원전압 Vext와 제12도에 표시한 전압선택회로(90)에 의하여 선택된 기준전압 Vref간의 관계를 표시하는 전압 특성도이다.
제13도를 참조하여 횡축은 외부전원전압 Vext(V)를 표시하는 한편 종축은 출력기준전압 Vref(V)를 표시한다. 제11도의 전압특성도와 마찬가지로 직선(251)은 Vref=Vext, 직선(252)는 Vref=3.3V(일정), 직선(253)은 Vref=Vext-2.7V를 각각 표시한다.
번인검사용 기준전압발생회로(10a)는 외부전원전압 Vext에 의존하여 변화하는 기준전압 Vrefb(=Vext-IB·RB)를 출력한다. 여기서 IB는 정전류원(112)의 출력전류, RB는 저항(111)의 저항치를 각각 표시한다. 한편 통상동작용 기준전압발생회로(10b)는 외부전원전압 Vext에 의존하지 않는 일정한 기준전압 Vrefn(=In·RN)을 출력한다.
여기서 IN은 정전류원(121)의 출력전류를 표시하며, RN은 저항(122)의 저항치를 표시한다.
외부전원전압 Vext의 Vext3.3V 범위에서는 Vref=Vext의 출력기준전압 Vref이 차동증폭회로(20)에 부여된다. 따라서, 이 범위에서는 Vint=Vext의 관계를 가진 내부전압 Vint가 내부전원전압으로서 도시생략된 내부회로에 공급된다.
이미 지적한 바와 같이 제12도에 표시한 번인검사용 기준전압발생회로(10a)는 정의 온도특성이 있다 즉 번인검사용 기준전압 Vrefb은 정의 온도계수를 가지므로 그 전압레벨은 주위온도의 상승에 응답하여 증가한다. 다르게 말하면 기준전압 Vrefb의 전압레벨은 주위온도의 하강에 응답하여 감소된다. 제11도에 표시한 예와 같이 제12도에 표시한 내부강압컨버터를 사용한 반도체장치에 있어서도 번인검사를 위한 조건(즉 제11도 및 제13도에 표시한 점 P10)이 요구되는 것으로 가정한다. 즉 번인검사를 실시하기 위하여 이 예에서는 주위온도 125℃하에서 Vext=8V, Vint=5.3V가 요구된다.
이 조건을 만족하기 위하여 제12도에 표시한 번인검사용 기준전압발생회로(10a)는 제13도에 표시한 특성을 가지고 있다. 즉 전압선택회로(90)는 주위온도 125℃에서 전원전압 Vext이 8V일때, 5.3V의 기준전압 Vref을 출력할 수 있다.
따라서 번인검사용 조건(즉 제13도의 점 P10)을 만족시키는 내부전압 Vint를 도시생략한 내부회로에 공급할 수 있다. 또 주위온도 125℃에서 6.0V를 초과하는 외부전원전압 Vext을 공급하면 Vref=Vext-2.7V의 관계를 만족시키는 기준전압 Vref이 차동증폭회로(20)에 공급된다. 한편 주위온도가 하강하면 즉 통상동작을 위한 주위온도 0℃ 내지 70℃ 범위에서는 출력기준전압 Vref의 특성이 제13도에 표시한 직선(254)로 변경된다.
즉 제12도에 표시한 번인검사용 기준전압발생회로(10a)가 정의 온도특성이므로 주위온도의 하강에 따라 출력기준전압 Vref은 직선(254)로 표시하는 바와 같이 감소된다.
이는 통상동작에서 다음과 같은 이점을 가져오게 된다.
상기와 같이 전압선택회로(90)는 부여된 기준전압 Vrefb 및 Vrefn중 높은 쪽을 출력기준전압 Vref로서 선택적으로 출력한다. 통상동작을 위한 주위온도(RT)에서 기준전압 Vrefb이 제13도에 표시한 바와같이 감소되므로 전압선택회로(90)에서 3.3V(일정)의 출력기준전압 Vref을 출력할 수 있는 외부전원전압 Vext의 범위를 넓힐 수 있다.
즉 제10도 표시한 내부강압컨버터(100)은 제11도에 표시한 바와 같이 3.3VVext6.0V의 범위에서만 3.3V의 내부전압 Vint를 출력할 수 있으나, 제12도에 표시한 내부강압컨버터는 제13도에 표시한 바와 같이 3.3VVext6.0V+αV의 범위일때 3.3V(일정)의 내부전압 Vint을 출력할 수 있다.
다르게 말하면, 정의 온도특성을 가진 번인검사용 기준전압발생회로(10a)를 사용함으로써 번인검사의 실시를 고려하면서 내부강압컨버터는 통상동작을 위한 주위온도(RT)에서 외부전원전압 Vext의 보다 확대된 범위로 동작할 수 있게 된다.
제14도는 제12도에 표시한 번인검사용 기준전압발생회로(10a)의 회로도이다.
제14도를 참조하여, 정전류원회로(112)는 PMOS트랜지스터(131)(135), NMOS트랜지스터(132)(133)(134), 저항(136)을 포함한다.
트랜지스터(132)는 좁은 게이트폭을 가지고 있으므로 낮은 상호컨덕턴스를 갖는다.
따라서 트랜지스터(131)는 임계치영역에서 동작된다.
다시 말하면, 트랜지스터(131)는 대략 비도통상태로 되어 있다.
그러므로, 트랜지스터(131)의 게이트소스전압 Vgs는 대략 Vtp(PMOS트랜지스터의 임계치전압)과 동일하다.
이 결과, 아래 관계가 성립된다.
110=Vgs/R10≒Vtp/R10…………………………………(6)
여기서, 110은 트랜지스터(133)을 통하여 흐르는 전류이고, R10은 저항(136)의 저항치이다. 트랜지스터(133)(134)는 전류미러(mirror)회로를 구성한다.
트랜지스터(133)(134)는 이 예에서는 같은 트랜지스터 규격이며(즉 동일한 상호 컨덕턴스를 가지고 있다) 따라서, IB=100의 관계가 성립한다.
이 결과 아래 관계가 성립된다.
IB=Vtp/R10…………………………………………………(7)
그러므로, 번인검사용 기준전압발생회로(10a)의 출력전압 Vrefb는 아래식으로 표시된다.
Vrefb=Vext-IB·RB………………………………………(8)
=Vext-Vtp·RB/R10………………………………(9)
따라서, (8)식에서 알 수 있듯이 기준전압 Vrefb에 정의 온도특성을 부여하기 위하여는 (i) IB에 부의 온도특성을 부여한다. 및/또는 (ii) RB에 온도특성을 부여한다는 조건이 요구된다. 상기 조건(i) 및/또는 (ii)을 제14도에 표시한 번인검사용 기준전압발생회로(10a)에 부여하기 위하여 여러가지 회로구성이 사용될 수 있다.
일반적으로 PMOS트랜지스터의 임계치전압 Vtp은 부의 온도특성을 가지고 있다.
예를 들면 주위온도가 25℃에서 125℃로 상승하였을때 임계치전압 Vtp는 약 0.1∼0.2V 저하된다. 따라서 (7)식에서 알 수 있듯이 저항(136)의 저항치 R10가 온도특성이 없을 경우에 IB는 부의 온도특성을 가질 수 있다. 그러나 바람직하게는 저항(136)에 정의 온도특성을 가진 재료를 사용하면 IB의 온도계수를 더욱 크게 설정할 수 있다.
정의 온도특성을 가진 재료로서 예를 들면, 폴리실리콘이 사용된다.
폴리실리콘의 온도계수는 구조 및 폴리실리콘에 함유된 불순물농도에 따라 변화한다.
일반적으로 불순물 주입전의 폴리실리콘은 반도체와 같이 부의 온도특성이 있으며 온도계수는 불순물농도의 증가에 따라 증가하므로 온도계수는 부의 값에서 정의 값으로 변화한다.
이 상태는 제17도의 특성도에 표시되어 있다. 제17도를 참조하여, 횡축은 주위온도 T의 변화를 표시하는 한편 종축은 폴리실리콘의 저항 R의 변화를 표시한다.
불순물농도가 화살표 AR로 표시된 바와 같이 증가함에 따라 폴리실리콘의 저항은 곡선(281)에서 곡선(282)로 점차 변화한다. 폴리실리콘의 불순물농도는 소망하는 온도계수를 부여하기 위하여 최적치로 선택된다. 이에 부가하여, 정의 온도특성을 가진 다른 저항재료로서 확산저항 및 트랜지스터의 채널저항을 사용할 수 있음을 지적한다.
또 (9)식에서 알 수 있듯이, 기준전압 Vrefb에 정의 온도특성을 부여하기 위하여, Vtp·RB·R10의 값이 부의 온도특성을 갖도록 저항 재료가 선택된다.
즉 저항(111)(136) 공히 정의 온도특성을 갖게 되면 다음 부등식으로 주어진 관계를 갖는 저항 재료가 제14도에 표시한 저항(111) 및 (136)에 사용된다.
RV의 온도계수R10의 온도계수……………………………………(10)
제14도에 표시한 번인검사용 기준전압발생회로(10a)에 상기 조건을 만족하는 저항재료를 사용함으로써, 기준전압발생회로(10a)가 정의 온도특성을 가진 기준전압 Vrefb를 발생하게 된다.
제15도는 제12도에 표시한 통상동작용 기준전압발생회로(10b)의 회로도이다.
제15도를 참조하여, 정전류원회로(121)는 PMOS트랜지스터(141)(145)(146)(147), NMOS트랜지스터(142)(143)(144), 저항(148)을 포함한다.
트랜지스터(143) 및 (144)는 전류미러회로를 구성하고 트랜지스터(146) 및 (147)은 다른 전류미러회로를 구성한다. 정전류회로(121)의 기본동작은 제14도에 표시한 회로(112)와 동일하다. 그러나, 통상동작용 기준전압발생회로(10b)에서는, 온도특성이 없는(또는 거의 무시할 수 있는) 회로소자가 사용된다. 이 결과, 제15도에 표시한 기준전압발생회로(10b)는 주위온도의 변화에 관계없이 일정한 기준전압 Vrefn을 출력할 수 있다.
제16도는 제14도에 표시한 저항(111)(136)에 사용된 조정가능한 저항회로의 회로도이다. 제16a도는 저항(136)을 위한 조정가능 저항회로이다.
저항회로(136)는 직렬로 접속된 저항(260)(261)…과, 각각 대응하는 저항(261)(262)…에 병렬로 접속된 퓨즈링크(271)(272)…를 포함한다.
반도체 제조프로세스에 있어서의 어떤 변동으로 인하여 번인검사를 위한 전압조건을 변경시킬 수 있다. 이러한 경우, 퓨즈링크(271)(272)…를 레이저빔에 의하여 선택적으로 절단(blow)함으로써 저항회로(136)의 저항치 R10를 바람직한 값으로 조정할 수 있다.
마찬가지로 제16도(b)에 저항회로(111)는 제14도에 표시한 저항(111)으로서 사용된다.
따라서 저항회로(111)의 저항치 RB도 소망하는 값으로 조정할 수 있다.
상기와 같이 제5실시예에 의한 내부강압컨버터는 정의 온도특성을 가진 번인검사용 기준전압발생회로(10a)를 구비하므로 제13도에 표시한 온도특성을 가진 내부전압 Vint이 내부전원전압으로서 공급된다. 따라서 더 광범위한 외부전원전압 Vext, 즉3.3VVext6.0V+αV의 범위에서, 3.3V(일정)의 내부전압 Vint를 내부전원전압으로서 통상동작을 위한 주위온도하에서 내부회로(도시생략)에 공급할 수 있게 된다.
다르게 말하면 더 광범위한 외부전원전압에서 번인검사실시의 고려하에 동작가능한 내부강압컨버터를 얻게 된다.
[실시예 6]
제18도는 이 발명의 제6실시예에 의한 내부강압컨버터의 회로도이다.
제18도에 표시한 내부강압컨버터는 제4도에 표시한 내부강압컨버터(1a)(1b)(1c)(1d)를 반도체기판 CH내에 형성한다. 제18도를 참조하여, 내부강압컨버터는 통상동작용 기준전압발생회로(1300), 번인검사용 기준전압발생회로(1400), 전압선택회로(1510), 차동증폭회로(1520), 드라이버회로(1530), 레벨시프터회로(1550)을 포함한다.
통상동작용 기준전압발생회로(1300)는 외부전원전압 Vext와 접지전위간에 접속된 정전류원회로(1310) 및 저항(1330)을 포함한다. 통상동작을 위한 기준전압 Vrefn은 정전류원회로(1310)과 저항(1330)의 공통접속노드(1320)을 통하여 출력된다.
번인검사용 기준전압발생회로(1400)는 외부전원전압 Vext와 접지전위간에 접속된 저항(1430) 및 정전류회로(1401)을 포함한다. 번인검사용 기준전압 Vrefb가 저항(1430)가 정전류원회로(1410)의 공통접속노드(1420)을 통하여 출력된다.
이 제6실시예에서도 제5실시예의 경우와 같이 번인검사용 기준전압발생회로(1400)의 출력전압 Vrefb은 정의 온도특성(또는 정의 온도계수)를 갖고 있다.
즉 기준전압 Vrefb의 전압레벨은 주위온도의 상승에 따라 상승한다.
한편, 통상동작용 기준전압발생회로(1300)의 출력전압 Vrefn은 주위온도변화에 의한 영향은 없다. 정전류회로(1301)는 PMOS트랜지스터(1311)(1317)(1319), NMOS트랜지스터(1314)(1318), 저항(1316)을 포함한다. 트랜지스터(1311)은 임계치전압 Vth(절대치)를 갖는다. 저항(1316)은 저항치 R11를 갖는다. 저항(1316)은 붕소 또는 인이 주입된 폴리실리콘과 같은 배선저항으로 형성된다. 트랜지스터(1314) 및 (1318)은 전류밀러회로를 구성한다.
정전류원회로(1310)으로부터 출력전류(I1)은 저항치 R12를 가지는 저하(1330)을 통하여 흐른다. 저항(1330)은, 반도체기판상의 점유면적을 작게 하기 위하여 MOS트랜지스터의 채널저항이 사용된다. 정전류원회로(1410)은 PMOS트랜지스터(1411) 및 (1417)과, NMOS트랜지스터(1414), (1418) 및 (1419)와, 저항(1416)을 포함한다.
트랜지스터(1411)은, 임계치전압 Vth(절대치)를 갖는다.
저항(1416)은 저항치 R13을 가지고 있으며, 또한 예컨대 붕소 또는 인이 주입된 폴리실리콘과 같은 배선 저항으로 형성된다. 정전류원회로(1410)의 출력전류(12)는 저항치 R14를 가진 저항(1430)을 통하여 흐른다. 저항(1430)은 저항(1330)과 동일한 재료로 형성된다.
전압선택회로(1510)는 통상동작용 기준전압 Vrefn 및 번인검사용 기준전압 Vrefb를 받는 차동증폭기(1511)와, 기준전압 Vrefn과 외부전원전압 Vext간에 접속된 PMOS트랜지스터(1513)를 포함한다. 트랜지스터(1513)는 게이트전극을 통하여 차동증폭기(1511)로부터의 출력전압을 받는다. 동작에 있어서, 트랜지스터(1513)은 차동증폭기(1511)의 출력전압을 응답하여 동작하며, 주어진 기준전압 Vrefb 및 Vrefn중 높은쪽을 기준전압 Vref로서 출력한다.
다르게 말하면, 전압선택회로(1510)은 주어진 2개의 기준전압 Vrefb 및 Vrefn를 비교하고 높은 전압레벨을 가진 전압을 선택적으로 출력한다.
출력기준전압 Vref는 차동증폭회로(1520)로 부여진다.
차동증폭회로(1520)는 반전입력노드를 통하여 기준전압 Vref를 받으며 비반전입력노드를 통하여 레벨시프터회로(1550)의 출력전압 Vsh를 받는다.
차동증폭회로(1520)의 출력전압은 드라이버회로(1530)내 PMOS트랜지스터(1531)의 게이트전극에 부여된다. 레벨시프터회로(1550)는 직렬접속의 저항(1551) 및 (1553)을 포함한다.
저항(1551)은 저항치 R15를 갖고 있는 한편 저항(1553)은 저항치 R16를 갖고 있다.
이들 저항의 공통접속노드(1552)를 통하여 전압 Vsh가 출력된다.
내부전압 Vint는 드라이버회로(1530)과 레벨시프터회로(1550)의 공통접속노드(1540)를 통하여 출력된다. 제19도는 외부전원전압 Vext와 각 기준전압 Vrefn 및 Vrefb의 관계를 표시하는 전압특성도이다. 제19도에서, 횡축은 외부전원전압 Vext를 표시하고, 종축은 통상동작용 기준전압 Vrefn과 번인검사용 기준전압 Vrefb를 표시한다.
제20도는 외부전원전압 Vext와 각 전압 Vref 및 Vint간의 관계를 표시하는 전압특성도이다. 20도에서 횡축은 외부전원전압 Vext를 표시하고, 내부전압 Vint 및 선택된 기준전압 Vref를 표시한다. 제20도는 외부전원전압 Vext와 각 전압 Vref 및 Vint간의 관계를 표시하는 전압특성도이다. 제19도 및 제20도를 참조하여 제18도에 표시한 내부강압컨버터의 동작을 설명한다. 제19도를 참조하여, 외부전원전압 Vext가 0 VextV1(V1은 제1소정전압)의 범위에서 변환하면, 기준전압 Vrefn은 전압 Vext에 비례하여 상승한다.
V1VextV3(V3은 제2소정전압)의 범위에서 변화하면 기준전압 Vrefn은 소정전압 V0로 일정하게 된다. 따라서 외부전원전압 Vext가 V1VextV3의 범위일때 트랜지스터(1319)로부터 출력노드(1320)쪽으로 흐르는 전류 I1은 대략 아래식으로 주어진다.
I1=Vth/R11…………………………………………………………………(11)
따라서, 소정전압 V0는 아래식으로 표시된다.
V0=I1·R12=Vth·R12/R11……………………………………………(12)
한편, 번인검사용 기준전압 Vrefb은 V2Vext의 범위에서 외부전원전압 Vext에 비례하여 상승하고, V3Vext 범위에서는 기준전압 Vrefb는 기준전압 Vrefn의 전압레벨을 초과한다.
출력노드(1420)에서 접지전위로 흐르는 전류 I2는 대략 아래식으로 주어진다.
I2=Vth/R13…………………………………………………………………(13)
따라서, 기준전압 Vrefb는 아래식으로 주어진다.
Vrefb=Vext-I2·R14=Vext-Vth·R14/R13………………………(14)
따라서, 전압선택회로(1510)는 제20도에 표시한 출력전압 Vref를 출력한다.
즉, 차동증폭기(1511)는 VrefbVrefn 범위에서 외부전원전압 Vext의 출력전압을 트랜지스터(1513)의 게이트전극으로 부여한다. 따라서 이 범위에서 트랜지스터(1513)는 비도전상태가 되며, 기준전압 Vrefn이 출력전압 Vref로서 선택된다.
VrefbVrefn 범위에서는 차동증폭기(1511)는 접지전위레벨의 출력전압을 트랜지스터(1513)의 게이트전극으로 부여한다. 따라서, 이 범위에서는 트랜지스터(1513)가 도통상태가 되고 출력전압 Vref의 레벨이 V0로부터 상승된다.
차동증폭기(1511)는 비반전입력노드를 통하여 출력전압 Vref를 받는다.
따라서, 차동증폭기(1511)가 VrefnVrefb의 범위에서 Vext의 레벨전압을 트랜지스터(1513)의 게이트전극으로 부여하므로 트랜지스터(1513)는 비도통상태가 된다.
이결과, Vrefb와 동일한 전압레벨의 전압 Vref이 전압선택회로(1510)에서 출력되고, 제20도에선 Vref로 표시된 바와 같은 출력전압 Vref이 전압선택회로(1510)에서 출력된다.
차동증폭회로(1520)는 반전입력노드를 통하여 선택된 기준전압 Vref를 받는다.
한편 차동증폭회로(1520)는 비반전입력노드를 통하여 레벨시프트회로(1550)로부터 출력전압 Vsh를 받는다. 따라서, 차동증폭회로(1520)는 Vsh/Vref(즉 VextV4)범위에서 접지전위레벨의 전압을 트랜지스터(1531)의 게이트전극으로 출력한다.
따라서, 이 범위에서 트랜지스터(1531)는 도통상태가 되고 내부전압 Vint는 이 범위에서 외부전원전압 Vext에 비례한다. Vsh/Vref 범위에서 차동증폭회로(1520)는 Vext 레벨의 전압을 트랜지스터(1513)의 게이트전극으로 부여하므로, 트랜지스터(1531)는 비도통상태가 된다.
이결과 이 범위에서 Vsh=Vref 관계가 성립되고 아래식으로 주어지는 내부전압 Vint이 출력된다(참조 제20도).
Vint=(1+R15/R16)·Vref………………………………………(15)
(15)식에서 알수 있는 바와 같이 전압 Vint 및 Vref의 전압차와 전압 Vref의 비율이 R15 : R16이 된다. 제21도는 외부전원전압 Vext와 내부전압 Vint간의 관계를 표시하는 전압특성도이다. 이 제21도를 참조하여 내부강압컨버터의 출력전압 Vint의 온도 의존성을 설명한다. 제21도에서, 횡축은 외부전원전압 Vext를 표시하며, 종축은 내부전압 Vint, 기준전압 Vrefn 및 Vrefb를 표시한다. 다시 제18도를 참조하여, 저항치 R11의 저항(1316)의 폴리실리콘등의 배선재료로 형성된다. MOS트랜지스터의 채널저항은 저항치 R12의 저항(1330)으로 사용된다. 폴리실리콘과 같은 배선재료는 저항치 R13의 저항(1416)으로 사용된다.
저항(1416)와 동일한 재료가 저항치 R14의 저항(1430)으로 사용된다.
일반적으로 MOS트랜지스터의 임계치전압 Vth은 부의 온도계수를 갖는다.
한편, 폴리실리콘의 저항치는 일반적으로 정의온도계수를 갖는다.
또 MOS트랜지스터의 채널저항은 상기 트랜지스터의 임계치전압의 온도계수 및 폴리실리콘의 온도계수보다도 상당히 큰 온도계수를 갖고 있다.
저항 1316(R11), 1330(R12), 1416(R13) 및 1430(R14)의 온도계수가 각각 α1, α2, α3 및 α4라고 가정한다. 또 트랜지스터의 임계치전압 Vth의 온도계수가 α5, 정전류원회로(1410)의 출력전류 I2의 온도계수가 α6라고 가정한다.
따라서, 다음 관계가 성립한다.
R11=R11ct·(1+α1·△T)………………………………………(16)
R12=R12ct·(1+α2·△T)………………………………………(17)
R13=R13ct·(1+α3·△T)………………………………………(18)
R14=R14ct·(1+α4·△T)………………………………………(19)
Vth=Vthct·(1+α5·△T) ………………………………………(20)
I2=I2ct·(1+α6·△T) ……………………………………………(21)
(16)~(21)식에서 첨자 ct는 각치(各値)가 주위온도변화에 의존하지 않음을 표시하며 △T는 주위온도변화(차)를 표시한다.
통상동작용 기준전압 Vrefn=V0일때는 (12), (16),(17) 및 (20)의 각식에서 아래관계를 얻는다.
Vrefn=v0=Vth·R12/R11=(Vthct·R12ct/R11ct)·(1+α5·△T)·(1+α2·△T)·(1+α1·△T) …………………………………………………(22)
(22)식에서 Vthct·R12ct/R11ct는 주위온도 변화에 영향받지 않으며 α5은 부의값, α1은 정의값, α2≫α1, ｜α5｜이므로, 전압 V0는 제21도에서 선 Vrefn(T= T0) 및 Vrefn(T=TB)로 표시된다. 다르게 말하면 전압 V0는 정의온도계수를 갖는다.
한편 정전류원회로(1410)의 출력전류 I2는 (13)(18) 및 (20)식으로부터 아래식을 얻게 된다.
I2=Vth/R13=(Vthct/R13ct)·(1+α3·△T)……………………(23)
(23)식에서 Vthct/R13ct는 주위온도 변화의 영향을 받지 않으며, α5는 부의 값, α3은 정의값이므로, 전류 I2는 부위온도계수를 갖는다.
한편, 번인검사용 기준전압 Vrefb는 (14)(18)(19) 및 (20)식으로부터 아래식을 얻게 된다.
Vrefb=Vext-Vth·R14/R13=Vext-(Vthct·R14ct/R13ct)·(1+α5·△T)·(1+α4·△T)·(1+α3·△T) ………………………………………(24)
(24)식에서, Vext 및 Vthct·R14ct/R13ct는 주위온도변화의 영향을 받지 않으며, α5는 부의 값, α4=α3이므로 기준전압 Vrefb는 제21도에서 선 Vrefb(T=T0) 및 선 Vrefb·(T=TB)로 표시한 바와 같이 정의 온도계수를 갖는다. 그러므로, 전압선택회로(1510)의 출력전압 Vref은 VrefbVrefn 및 VrefbVrefn의 범위에서 공의 정의온도계수를 갖는다.
레벨시프트회로(1550)에 설치된 저항(1511)(1513)은 동일한 재료로 형성되므로 저항치 R15 및 R16은 동일한 온도계수를 갖는다. 따라서 내부전압 Vint는 기준전압 Vref와 같은 온도계수를 가지므로 제21도에서 선 Vint(T=T0) 및 Vint(T=TB)로 표시한 정의 온도특성을 갖는다.
따라서 내부전압 Vint는 기준전압 Vref와 같은 온도계수를 가지므로 제21도에서 선 Vint(T=T0) 및 선 Vint(T=TB)로 표시한 정의 온도특성을 갖는다.
제18도에 표시한 내부강압컨버터를 포함하는 반도체집적회로장치에 대한 번인검사는 아래와 같이 실시된다. 번인포인트로서 25℃의 주위온도(T=T0=25℃)에서의 통상동작시의 외부전원전압 Vext와 내부전압 Vint와의 비율이 동일비율이 얻어지는 외부전원전압 Vext이 선택된다.
물론 외부전압 Vext는 회로내의 반도체소자의 절연내압을 초과하는 않는 범위에서 선택된다. 즉 통상동작에서 5V의 외부전원전압 Vext 및 3.3V의 내부전압 Vint로 반도체집적회로장치가 동작되며 절연내압이 7V보다 약간 위라고 가정하면, 번인포인트로서 Vext=7V 및 Vint=4.6V가 선택된다. 상술한 바와 같이 내부전압 Vint은 정의온도특성이 있으므로 내부전압 Vin는 제21도에 선 Vint(T=T0)로 표시한 바와 같이 통상의 주위온도 T0에서 번인포인트아래에 위치하고 번인검사를 위한 주위온도 TB에서는 선 Vint(T=TB)로 표시한 바와 같이 내부전압 Vint가 번인포인트위에 위치하도록 기준전압발생회로(1400)에서의 저항(1430)의 저항 R14가 큰값으로 설정된다. 제18도에 표시한 내부강압컨버터에서 V...VextV3의 범위내에서는 내부전압 Vint는 (1+R15/R16)·V0와 같다. VextV3의 범위내에서는 전압 Vint는(I+R15/R16)·Vrefb와 같다. VextV3의 범위내에서는 값(1+R15/R16)·Vrepb이 통상의 주위온도 T0에서 번인포인트보다 낮도록 기준전압 Vref가 선택되므로, 기준전압 Vref이 전압 V0를 초과하면 외부전압 Vext( =V3)는 상승한다. 즉 내부전압 Vint이 (1+R15/R16)·V0와 같고 외부전압 Vext에 대하여 일정한 범위 즉 V4VextV3의 범위가 확대되므로 더욱 넓은 한계를 얻게 된다. 저항(1430) 및 (1416)은 동일재료로 형성되었으나, (24)식에서 다음식의 관계를 가지는 온도계수 α4를 갖는 저항재료를 사용할 수도 있다.
(1+α5·△T)·(1+α4·△T)/(1+α3·△T)1(△T0)………(25)
온도계수 α4를 갖는 저항재료로서 금속박막과 같은 다른 재료를 이용한 배선재료를 사용할 수 있으며 경우에 따라서는 일반적으로 사용되고 있지는 않으나 낮은 온도계수를 가진 트랜지스터의 채널저항 또는 확산저항을 사용할 수도 있다.

Claims (47)

  1. 외부전원전압(Vext)에 의하여 구동되고, 내부출력전압(VintP; Vr')를 공급하는 전원공급회로에 있어서, 기준전압발생수단(10)과, 드라이버수단(30)과, 제1 및 제2의 저항수단(R1)(R2)을 포함하는 분압수단(50)과, 비교수단(20)으로 구성되고 상기 제1저항수단(R1)은 내부출력전압(VintP; Vr')을 받는 노드(L3)와 출력노드(N5)간에 접속되고, 소정의 활성화신호(/VDCEP)를 받는 게이트가 있는 트랜지스터(501)을 포함하는 것을 특징으로 하는 전압공급회로.
  2. 외부전원전압을 강압변환하고, 강압변환된 전압을 내부회로에 내부전원전압(VintP)로서 공급하는 강압컨버터에 있어서, 상기 외부전원전압(Vext)에 의하여 구동되고 기준전압(VintP)을 발생하는 기준전압발생수단(10)과; 상기 내부전원전압(Vint)을 상기 내부회로에 공급하는 드라이버수단(30)과; 상기 드라이버수단(30)에 의하여 공급된 내부전원전압(Vint)을 저항분할하여 분할된 출력전압을 공급하는 분압수단(60)과; 상기 분압수단(60)에 의하여 공급된 분할된 출력전압과 상기 기준전압발생수단(10)에 의하여 발생된 기준전압(VintP)를 비교하고 상기 분할된 출력전압과 기준전압의 차에 기준하여 상기 드라이버수단(30)을 제어하는 비교수단(20)과; 상기 분압수단(60)의 분압비를 조정하는 조정수단으로 구성된 것을 특징으로 하는 내부강압컨버터.
  3. 제2항에 있어서, 상기 분압수단(60)은 직렬로 접속된 제1 및 제2의 저항수단(600)(610)을 포함하고, 상기 조정수단은 제3저항수단(601~60n)(611~61n)과 접속수단(L11~L1n)(L21~L2n)를 포함하고 상기 제3저항수단(601~60n)(611~61n)을 제1 및 제2의 저항수단(600)(610)과 접속/차단하는 것을 특징으로 하는 내부강압컨버터.
  4. 제3항에 있어서, 상기 제3저항수단은 복수의 저항수단(601~60n)(611~61n)을 포함하고, 상기 접속수단은 복수의 링크수단(L11~L1n)(L21~L2n)을 포함하여 상기 복수의 저항수단(601~60n)(611~61n)중 일부를 상기 제1 또는 제2의 저항수단(600)(610)에 선택적으로 접속/차단하는 것을 특징으로 하는 내부강압컨버터.
  5. 제4항에 있어서, 상기 복수의 링크수단은 각각 레이저 빔으로 절단될 수 있는 퓨즈링크(L11~L1n)(L21~L2n)을 포함하는 것을 특징으로 하는 내부강압컨버터.
  6. 제3항에 있어서, 상기 제1저항수단은 상기 외부전원전압(Vext)을 받는 노드(L3)와 출력노드(N5)간에 접속되어 상기 저항분할에 의하여 얻은 출력전압을 출력하고 소정활성화신호(/VDCEP)를 받는 게이트가 있는 트랜지스터(600)를 포함하는 것을 특징으로 하는 내부강압컨버터.
  7. 제2항에 있어서, 상기 드라이버수단(30)은 상기 외부전원전압(Vext)을 받는 노드(L1)와 상기 내부전원전압(VintP)을 받는 노드(L3)간에 접속되고 상기 비교수단(20)의 출력신호를 받는 게이트를 가진 트랜지스터(301)를 포함하는 내부강압컨버터.
  8. 제2항에 있어서, 상기 기준전압발생수단(10)은 상기 기준전압(VrefP)로서 상기 외부전원전압(Vext)의 절반의 전압을 발생하는 것을 특징으로 하는 내부강압컨버터.
  9. 외부전원전압(Vext)을 강압하여 이 강압된 전압을 내부전원전압(VintP)로서 내부회로에 공급하는 내부강압컨버터에 있어서, 상기 외부전원전압(Vext)에 의하여 구동되고 기준전압(VintP)을 발생하는 기준전압발생수단(10)과, 상기 내부전원전압(VintP)을 내부회로에 공급하는 드라이버수단(30)과, 이 드라이버수단(30)에 의하여 공급되는 내부전원전압(VintP)을 저항분할하여 소정 출력전압을 공급하는 분압수단(60)과, 상기 분압수단(60)에 의하여 공급되는 출력전압과 상기 기준전압발생수단(10)에 의하여 발생되는 기준전압(VintP)을 비교하고 상기 출력전압과 상기 기준전압의 차에 기준하여 상기 드라이버수단(30)을 제어하는 비교수단(20)과, 상기 분압수단(60)의 분압비를 조정하는 조정수단(L11~L1n)(L21~L2n)을 구비하고; 상기 드라이버수단(30)은 상기 외부전원전압(Vext)을 받는 노드(L1)와 내부전원전압(VintP)을 받는 출력노드(L3)간에 접속되고 상기 비교수단(20)의 출력신호를 받는 게이트를 가진 트랜지스터(301)를 포함하고, 상기 외부전원전압(Vext)보다 낮고 상기 외부전원전압(Vext)에서 상기 트랜지스터(301)의 임계치 전압과 소정의 한계치를 삭감한 전압보다 높은 상기 전원전압(VintP)으로서 공급하는 것을 특징으로 하는 내부강압컨버터.
  10. 제9항에 있어서, 상기 트랜지스터(301)는 P채널 전계효과 트랜지스터로 구성되는 것을 특징으로 하는 내부강압컨버터.
  11. 제9항에 있어서, 상기 기준전압발생수단(10)은 상기 외부전원전압(Vext)의 절반의 전압을 상기 기준전압(Vrefp)로서 발생하는 것을 특징으로 하는 내부강압컨버터.
  12. 외부전원전압(Vext)에 의하여 구동되고 내부출력전압(VrefP)(Vr')를 공급하는 전압공급회로에 있어서, 상기 외부전원전압(Vext)에 의하여 구동되고 기준전압(VrefP)(Vr')를 발생하는 기준전압발생수단(10)과; 상기 외부전원전압(Vext)에 의하여 구동되고 기준전압(VintP)(Vr')을 발생하는 기준전압발생수단(10)과; 상기 외부전원전압(Vext)를 받아서 상기 내부출력전압(VintP)(Vr')를 공급하는 드라이버수단(30)과; 상기 드라이버수단(30)에서 공급된 출력전압을 저항분할하여 이 분할된 출력전압을 공급하며, 다른 온도계수(α1)(α2)의 저항치를 가진 제1 및 제2의 저항수단(R1)(R2)을 포함하는 분압수단(70)(80)과; 상기 분압수단(70)(80)에 의하여 공급된 분할된 출력전압과 상기 기준전압발생수단(10)에 의하여 발생된 기준전압(VrefP)(Vr)를 비교하고, 상기 출력전압과 상기 기준전압의 차에 기준하여 상기 드라이버수단(30)을 제어하는 비교수단(20)과; 상기 분압수단(70)(80)의 제1 및 제2의 저항수단(R1)(R2)중 적어도 한쪽을 조정하는 조정수단(L11~L1n)(L21~L2n)으로 구성된 것을 특징으로 하는 전압공급회로.
  13. 제12항에 있어서, 상기 제1저항수단(R1)은 내부출력전압(VintP : Vr')을 입력하는 노드(L3)와 저항분할에 의해 얻어진 분할출력전압을 출력하는 출력노드(N5) 사이에 접속되고, 상기 제2저항수단(R2)은 출력노드(N5)와 규정전압 사이에 접속되며, 상기 제1저항수단(R1)의 저항치는 제1온도계수(α1)를 가지며, 상기 제2저항수단(R2)의 저항치는 제1온도계수(α1)보다 더 적은 제2온도계수(α2)를 가짐을 특징으로 하는 전압공급회로.
  14. 제13항에 있어서, 상기 제1온도계수(α1)은 정의 특성이고, 상기 제2온도계수(α2)는 부의 특성인 것을 특징으로 하는 전압공급회로.
  15. 제13항에 있어서, 상기 조정수단은 상기 제1 및 제2의 저항수단(R1)(R2)의 저항치를 변경시키는 변경수단(L11~L1n)(L21~L2n)을 포함하는 것을 특징으로 하는 전압공급회로.
  16. 제15항에 있어서, 상기 제1저항수단(R1)은 복수의 저항수단(600~60n)을 포함하는 제1저항회로수단이며, 상기 제2저항수단(R2)은 복수의 저항수단(700~70n)을 포함하는 제2저항회로수단이고, 상기 변경수단은 제1 또는 제2의 저항회로수단중 어느 한쪽을 나머지 저항수단과 분리하는 분리수단(L11~L1n)(L21~L2n)인 것을 특징으로 하는 전압공급회로.
  17. 제16항에 있어서, 상기 분리수단은 레이저빔으로 절단할 수 있는 복수의 퓨즈링크(L11~L1n)(L21~L2n)인 것을 특징으로 하는 전압공급회로.
  18. 제17항에 있어서, 상기 제1저항수단(R1)은 소정의 활성화신호(/VDCEP)을 입력하는 게이트를 가진 트랜지스터(600~60n)을 포함하는 전압공급회로.
  19. 제12항에 있어서, 상기 드라이버수단(30)은 상기 외부전원전압(Vext)을 받는 노드(N1)와 상기 내부출력전압(VintP)(Vr')을 받는 노드(L3)(L6)간에 접속되고 상기 비교수단(20)의 출력신호를 받는 게이트를 가진 트랜지스터(301)를 포함하는 것을 특징으로 하는 전압공급회로.
  20. 제12항에 있어서, 상기 드라이버수단(30)은 상기 출력전압을 외부전원전압(VextP)으로서 내부회로에 공급하는 것을 특징으로 하는 전압공급회로.
  21. 제12항에 있어서, 상기 드라이버수단(30)은 상기 출력전압을 기준전압(Vr')으로서 내부회로에 공급하는 것을 특징으로 하는 전압공급회로.
  22. 제12항에 있어서, 상기 드라이버수단(30)은 상기 출력전압을 버퍼수단(200)에 공급하는 것을 특징으로 하는 전압공급회로.
  23. 반도체칩상에 형성된 반도체장치에 있어서, 외부전원전압(Vext)에 의하여 구동되고 내부출력전압(VintP)(Vr')을 공급하는 전압공급수단(1a)~(1d)과, 상기 내부출력전압(VintP)(Vr')을 받아 데이터를 저장하는 기억수단(3)을 구비하고; 상기 전압공급수단(1a)~(1d)은 상기 외부전원 전압(vext)에 의하여 구동되고, 기준전압(VrefP)(Vr)을 발생하는 기준전압발생수단(10)과; 상기 외부전원전압(Vext)을 받아 상기 내부출력전압(VintP)(Vr')를 공급하는 드라이버수단(30)과; 상기 드라이버수단(30)에 의하여 공급되는 내부출력전압(VintP)(Vr')를 제1 및 제2의 저항수단(R1)(R2)에 의하여 저항분할하고 이 분할된 출력전압을 공급하며, 서로 다른 온도계수(α1)(α2)의 저항치를 가진 제1 및 제2의 저항수단(R1)(R2)을 포함하는 분압수단(50)(70)(80)과; 상기 분압수단(50)(70)(80)에 의하여 공급되는 상기 분할된 출력전압과 상기 기준 전압발생수단에 의하여 발생된 기준전압(VrefP)(Vr)을 비교하고, 상기 분할된 출력전압과 상기 기준전압의 차에 기준하여 상기 드라이버수단(30)을 제어하는 비교수단(20)으로 구성되는 것을 특징으로 하는 반도체장치.
  24. 제23항에 있어서, 상기 제1저항수단(R1)은 상기 내부출력전압(VintP)(Vr')를 받는 노드(N3)와 상기 저항분할에 의하여 얻은 상기 분할된 출력전압을 출력하는 출력노드(N5)간에 접속되고, 상기 제2저항수단(R2)은 상기 출력노드(N5)와 소정전위간에 접속되며, 상기 제1저항수단(R1)의 저항치는 제1온도계수(α1)를 갖고 있으며 상기 제2저항수단(R2)의 저항치는 상기 제1온도계수(α1)보다 작은 제2온도계수(α2)를 갖고 있는 것을 특징으로 하는 반도체장치.
  25. 제23항에 있어서, 상기 분압수단(70)(80)의 상기 제1 및 제2의 저항수단(R1)(R2)의 저항치중 적어도 한쪽을 조정하는 조정수단을 추가 구성한 것을 특징으로 하는 반도체장치.
  26. 제25항에 있어서, 상기 제1저항수단(R1)은 복수의 저항수단(600)~(60n)을 포함하는 제1저항회로수단으로 형성되고, 상기 제2저항수단(R2)는 복수의 저항수단(700)~(70n)을 포함하는 제2저항회로수단으로 형성되며, 상기 조정수단은 상기 제1 또는 제2저항회로수단의 일부 저항수단을 나머지 저항수단으로부터 분리시키는 분리수단(L11~L1n)(L21~L2n)으로 구성되는 것을 특징으로 하는 반도체장치.
  27. 반도체칩상에 형성된 반도체장치에 있어서, 외부전원전압(Vext)을 강압변환하여 이 강압변환된 전압을 내부전원전압(VintP)로서 공급하는 내부강압변환수단(1a)~(1d)과, 상기 내부전원전압(VintM)에 의하여 구동되는 데이터를 기억시키는 기억수단을 구비하고; 상기 내부강압변환수단(1a)~(1d)은 상기 외부전원전압(Vext)에 의하여 구동되고 기준전압(VrefP)을 발생하는 기준전압발생수단(10)과, 상기 외부전원전압(Vext)을 공급받아 상기 내부전원전압(VintP)을 공급하는 드라이버수단(30)과, 상기 드라이버수단(30)에서 공급된 내부전원전압(VretP)을 저항분할하고 분할된 출력전압을 공급하는 분압수단(60)과, 상기 분압수단(60)에서 공급된 분할된 출력전압을 상기 기준전압발생수단(10)에서 발생된 기준전압(VinfP)과 비교하여 상기 드라이버수단(30)을 상기 분할된 출력전압과 상기 기준전압의 차에 기준하여 제어하는 비교수단(20)과, 상기 분압수단(60)의 분압비를 조정하는 조정수단(L11~L1n)(L21~L2n)을 포함하는 것을 특징으로 하는 반도체장치.
  28. 제27항에 있어서, 상기 분압수단(60)은 직렬로 접속된 제1 및 제2의 저항수단(R1)(R2)를 포함하고, 상기 조정수단은 상기 제1 또는 제2의 저항수단(R1)(R2)의 저항치를 변경시키는 변경수단(L11~L1n)(L21~L2n)을 포함하는 것을 특징으로 하는 반도체장치.
  29. 외부전원전압(Vext)으로부터 기준전압(VrefP)(Vr)을 발생하는 스텝과, 드라이버수단(30)에 의하여 내부출력전압(VintP)(Vr')을 공급하는 스텝과, 상기 드라이버수단(30)에서 공급된 내부출력전압(VintP)(Vr')을 다른 온도계수(α1)(α2)의 저항치를 가진 제1 및 제2의 저항수단(R1)(R2)에 의하여 저항분할하여 분할된 출력전압을 공급하는 스텝과 상기 분할된 출력전압과 상기 기준전압(VrefP)(Vr)를 비교하고 상기 분할된 출력전압과 상기 기준전압의 차에 기준하여 상기 드라이버수단(30)을 제어하는 스텝으로 구성된 것을 특징으로 하는 전압공급회로의 운영방법.
  30. 전원전압을 공급받아 더 낮은 전원전압을 내부회로에 공급하는 전압공급회로이며, 공급받은 전원전압에 비례하여 제1기준전압을 발생하고 주위온도의 상승에 따라 상승시키는 제1기준전압발생수단(10a)과, 공급받은 전원전압의 변화에 관계없이 제2기준전압을 발생하는 제2기준전압발생수단(10b)과, 상기 제1 및 제2의 기준전압을 받도록 접속되고 상기 제1 및 제2의 기준전압중 높은쪽을 선택적으로 출력하는 전압선택수단(90)과, 상기 전압선택수단의 출력전압을 상기 내부회로에 공급하는 출력회로수단(20)(30)으로 구성된 것을 특징으로 하는 전압공급회로.
  31. 제30항에 있어서, 상기 제1기준전압발생수단은 부여된 전원전압과 접지전위간에 차례로 직렬접속된 제1저항수단(111)과 제1정전류원(112)를 포함하고, 상기 제1정전류원은 제1정전류를 상기 제1저항수단에 부여하고, 상기 제1저항수단과 상기 제1정전류원중 적어도 한쪽은 부의 온도특성을 가진 것을 특징으로 하는 전압공급회로.
  32. 제31항에 있어서, 상기 제1정전류원은 제2저항수단(136)과, 상기 제2저항수단에 병렬접속되고 부의 온도특성을 가진 정전압을 상기 제2저항수단에 공급하는 정전압공급수단(131)(132)과, 상기 제2저항수단에 흐르는 전류에 응답하여 상기 제1정전류를 상기 제1저항수단에 공급하는 전류미러(mirror)회로수단(113)(114)을 포함하는 것을 특징으로 하는 전압공급회로.
  33. 제32항에 있어서, 상기 제2저항수단은 정의 온도계수를 가진 제1저항재료로 형성된 것을 특징으로 하는 전압공급회로.
  34. 제33항에 있어서, 상기 제1저항수단은 부의 온도특성을 가진 제2저항재료로 형성되고, 상기 제1저항재료의 온도계수는 상기 제2저항재료의 온도계수보다 큰 것을 특징으로 하는 전압공급회로.
  35. 제31항에 있어서, 상기 제1기준전압발생수단은 상기 제1저항수단에 접속되고 상기 제1저항수단의 저항치를 소망치로 조정하는 제1저항조정수단(281)(282)…을 추가로 포함하는 것을 특징으로 하는 전압공급회로.
  36. 제32항에 있어서, 상기 제1정전류원은 상기 제2저항수단에 접속되고 상기 제2저항수단의 저항치를 소망치로 조정하는 제2저항치조정치수단(271)(272)…를 추가로 포함하는 것을 특징으로 하는 전압공급회로.
  37. 제30항에 있어서, 상기 제2기준전압발생수단은 부여된 전원전압과 접지전위간에 차례로 직렬접속된 제2정전류원(121) 및 제3의 저항수단(122)를 포함하는 것을 특징으로 하는 전압공급회로.
  38. 제30항에 있어서, 상기 전압선택수단은 상기 제1 및 제2의 기준전압에 응답하여 동작하는 제1차동증폭기수단(902)~(906)과, 상기 제1차동증폭기수단의 출력신호에 응답하여 추가전압을 상기 제2기준전압에 부가하여 상기 제1 및 제2의 기준전압간의 차이를 감소시키는 제1전압부가수단(907)를 포함하는 것을 특징으로 하는 전압공급회로.
  39. 제38항에 있어서, 상기 제1전압부가수단은 부여된 전원전압과 상기 제2기준전압 사이에 접속된 제1트랜지스터(907)를 포함하고 상기 제1차동증폭기수단의 출력신호를 응답하여 동작하는 것을 특징으로 하는 전압공급회로.
  40. 제30항에 있어서, 상기 출력회로수단은 상기 전압선택수단의 출력전압에 응답하여 운용용 저전원전압을 출력하는 제2차동증폭기수단(202)~(206)과, 상기 제2자동증폭기수단의 출력신호에 응답하여 상기 저전원전압에 추가전압을 부가하여 상기 전압선택수단의 출력전압과 저전원전압간이 차이를 감소시키는 제2전압부가수단(30)을 포함하는 것을 특징으로 하는 전압공급회로.
  41. 제40항에 있어서, 상기 제2전압부가수단은 부여된 전원전압과 상기 저전원전압간에 접속된 제2트랜지스터(301)를 포함하고 상기 제2차동증폭기수단의 출력신호에 응답하는 것을 특징으로 하는 전압공급회로.
  42. 전원전압을 공급받아 더 낮은 전원전압을 내부회로에 공급하는 전압공급회로에 있어서, 소정의 번인검사용 주위온도에서 소정의 번인기준전압을 발생하고 주위온도상승에 응답하여 상승시키며 통상동작용 주위온도에서 상기 번인기준전압보다 낮은 기준전압을 발생하는 제1기준전압발생수단(10)과, 부여된 전원전압이 변화에 관계없이 소정의 기준전압을 발생하는 제2기준전압발생수단(10b)과, 상기 제1 및 제2의 기준전압발생수단에서 발생된 기준전압중 높은쪽을 선택적으로 출력하는 전압선택수단(90)과, 상기 전압선택수단의 출력전압을 상기 내부회로에 공급하는 출력회로수단(20)(30)으로 구성된 것을 특징으로 하는 전압공급회로.
  43. 부여된 외부전압을 칩용 내부전압으로 변환하는 칩상의 강압컨버터에 있어서, 단일기준전압을 발생하는 기준전압발생수단과; 각각 제1 및 제2의 차동증폭기수단과, 상기 외부전압을 받도록 접속되고 각 내부전압을 출력하는 제1 및 제2의 구동수단을 각각 포함하는 제1 및 제2변환회로와; 상기 각 차동증폭기수단에 상기 각 내부전압의 소정기능을 나타내는 각 피드백전압을 피드백하는 피드백수단으로 구성되고; 상기 각 차동증폭기수단은 상기 단일기준전압과 상기 각 피드백전압의 차이에 응답하여 상기 각 구동수단을 제어하는 제어전압을 각각 발생하고, 상기 각 피드백수단은 상기 각 내부전압을 받아 상기 각 피드백전압을 발생하기 위하여 각 피드백계수를 자체에 적용하는 각 레벨시프터수단을 포함하며, 상기 각 레벨시프터수단은 상기 각 피드백계수를 설정하기 위한 비율설정수단을 포함하고, 상기 각 비율설정수단은 상기 기준전압의 변동을 보상하기 위한 각 보상수단을 포함하며, 이에 의하여 상기 기준전압변동에 대한 상기 각 내부전압을 안정화하는 것을 특징으로 칩상의 강압컨버터.
  44. 제43항에 있어서, 상기 각 보상수단은 상기 기준전압변동으로 인한 동적온도를 보상하는 온도보상수단을 각각 포함하고, 상기 각 온도보상수단은; 제1온도계수를 가진 각 제1저항수단과, 제2온도계수를 가진 각 제2저항수단을 포함하고, 상기 각 제1 및 제2의 저항수단은 상기 각 내부전압과 공통단자간에 직렬접속되고, 상기 각 제1저항수단은 상기 각 내부전압에 접속되며, 상기 제2저항수단은 상기 공통단자에 접속되고 상기 각 제1온도계수는 상기 각 제2온도계수보다 큰 것을 특징으로 하는 칩상의 강압컨버터.
  45. 제44항에 있어서, 상기 각 보상수단은 상기 각 기준전압이 영속변동을 보상하는 각 프로세스 파라미터 보상수단을 추가 구성하고, 이 각 프로세스파라미터 보상수단은 상기 각 제1 및 제2의 저항수단중 적어도 한쪽에 복수의 소정치중의 한값으로 설정하는 수단을 각각 구비한 것을 특징으로 하는 칩상의 강압컨버터.
  46. 제43항에 있어서, 상기 각 레벨시프터수단은 상기 각 내부전압과 공통단자에 직렬접속된 제1 및 제2의 저항수단을 각각 포함하고, 상기 각 보상수단은 상기 각 기준전압의 영속변동을 보상하는 각 프로세스파라미터 보상수단으로 구성되고 상기 각 프로세스파라미터 보상수단은 상기 각 제1 및 제2의 저항수단중 적어도 한쪽을 복수의 소정치중의 한값에 설정하는 수단을 각각 포함하는 것을 특징으로 하는 칩상의 강압컨버터.
  47. 제46항에 있어서, 상기 각 제1저항수단은 상기 각 내부전압에 접속되고, 상기 각 제2저항수단은 상기 공통단자에 접속되며, 상기 프로세스파라미터 보상수단은 상기 각 제1저항수단의 값을 증가시켜 상기 각 기준전압의 하강을 보상하는 각 제1수단과, 상기 각 제2저항수단의 값을 증가시켜 상기 각 기준전압을 보상하는 제2수단으로 구성된 것을 특징으로 하는 칩상의 강압컨버터.
KR1019930021339A 1992-10-15 1993-10-14 전압공급회로 및 이 회로를 포함하는 반도체 장치 KR960011557B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP27639392 1992-10-15
JP92-276393 1992-10-15
JP28598692 1992-10-23
JP92-285986 1992-10-23
JP93-2233 1993-01-11
JP223393 1993-01-11
JP5157565A JP2851767B2 (ja) 1992-10-15 1993-06-28 電圧供給回路および内部降圧回路
JP93-157565 1993-06-28
JP93-157656 1993-06-28

Publications (2)

Publication Number Publication Date
KR940010105A KR940010105A (ko) 1994-05-24
KR960011557B1 true KR960011557B1 (ko) 1996-08-23

Family

ID=27453580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021339A KR960011557B1 (ko) 1992-10-15 1993-10-14 전압공급회로 및 이 회로를 포함하는 반도체 장치

Country Status (3)

Country Link
US (2) US6011428A (ko)
JP (1) JP2851767B2 (ko)
KR (1) KR960011557B1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
US6147540A (en) 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
US6259302B1 (en) * 1998-10-22 2001-07-10 National Semiconductor Corporation Gain control signal generator that tracks operating variations due to variations in manufacturing processes and operating conditions by tracking variations in DC biasing
KR100549938B1 (ko) * 1999-01-12 2006-02-07 삼성전자주식회사 반도체 메모리 장치의 내부 전압 변환회로
JP3519646B2 (ja) * 1999-09-13 2004-04-19 東光株式会社 半導体装置
US6316987B1 (en) * 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
JP3762599B2 (ja) * 1999-12-27 2006-04-05 富士通株式会社 電源調整回路及びその回路を用いた半導体装置
JP2001210076A (ja) 2000-01-27 2001-08-03 Fujitsu Ltd 半導体集積回路および半導体集積回路の内部電源電圧発生方法
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
US6731273B2 (en) * 2000-06-27 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Level shifter
JP4959046B2 (ja) 2000-08-08 2012-06-20 ルネサスエレクトロニクス株式会社 半導体記憶装置
US6486730B1 (en) * 2000-10-23 2002-11-26 Sonic Innovations, Inc. Voltage down pump and method of operation
JP3868756B2 (ja) * 2001-04-10 2007-01-17 シャープ株式会社 半導体装置の内部電源電圧発生回路
KR100675273B1 (ko) * 2001-05-17 2007-01-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 전압 레벨 및 지연 시간 조절회로
KR20020091958A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 반도체 메모리장치의 내부전원전압 발생회로
KR100393226B1 (ko) * 2001-07-04 2003-07-31 삼성전자주식회사 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
JP4073708B2 (ja) * 2001-07-25 2008-04-09 株式会社ルネサステクノロジ 半導体集積回路
US6734719B2 (en) * 2001-09-13 2004-05-11 Kabushiki Kaisha Toshiba Constant voltage generation circuit and semiconductor memory device
JP2003150254A (ja) * 2001-11-09 2003-05-23 Seiko Instruments Inc ボルテージ・レギュレータ
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
JP2003283321A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp 内部電源電位発生回路
US6686789B2 (en) * 2002-03-28 2004-02-03 Agere Systems, Inc. Dynamic low power reference circuit
KR100480599B1 (ko) * 2002-06-11 2005-04-06 삼성전자주식회사 데이터 패턴에 의한 ｔＱ 변동을 최소화하기 위한 데이터출력 드라이버 및 데이터 출력방법
KR100452323B1 (ko) 2002-07-02 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 기준전압 선택회로 및 그 방법
FR2842917B1 (fr) * 2002-07-29 2005-02-11 St Microelectronics Sa Dispositif et procede d'ajustement d'un parametre de fonctionnement d'un circuit electronique analogique
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
JP2005050473A (ja) * 2003-07-31 2005-02-24 Renesas Technology Corp 半導体装置
KR100626367B1 (ko) * 2003-10-02 2006-09-20 삼성전자주식회사 내부전압 발생장치
KR20050041592A (ko) * 2003-10-31 2005-05-04 주식회사 하이닉스반도체 온도 보상이 가능한 내부전압 발생장치
US7064602B2 (en) * 2004-05-05 2006-06-20 Rambus Inc. Dynamic gain compensation and calibration
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
JP2005352683A (ja) * 2004-06-09 2005-12-22 Pioneer Electronic Corp 電源装置及び電源制御方法
US7119527B2 (en) * 2004-06-30 2006-10-10 Silicon Labs Cp, Inc. Voltage reference circuit using PTAT voltage
US7098721B2 (en) * 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
US20060082412A1 (en) * 2004-10-20 2006-04-20 D Angelo Kevin P Single, multiplexed operational amplifier to improve current matching between channels
KR100587087B1 (ko) * 2004-11-15 2006-06-08 주식회사 하이닉스반도체 반도체 장치용 내부전압 발생기
KR100754328B1 (ko) * 2005-02-15 2007-08-31 삼성전자주식회사 내부전원전압 발생회로 및 이를 포함하는 반도체 메모리 장치
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
US7215186B2 (en) * 2005-04-18 2007-05-08 Advanced Analogic Technologies, Inc. Method for operational amplifier sharing between channels
KR100884001B1 (ko) * 2006-02-22 2009-02-17 삼성전자주식회사 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
JP2007241777A (ja) * 2006-03-10 2007-09-20 Nec Corp 温度補償レギュレータ回路
KR100780209B1 (ko) * 2006-05-26 2007-11-27 삼성전기주식회사 공급전압 변환 장치
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치
US7504878B2 (en) * 2006-07-03 2009-03-17 Mediatek Inc. Device having temperature compensation for providing constant current through utilizing compensating unit with positive temperature coefficient
KR101358930B1 (ko) * 2007-07-23 2014-02-05 삼성전자주식회사 전압 디바이더 및 이를 포함하는 내부 전원 전압 발생 회로
KR101465598B1 (ko) * 2008-06-05 2014-12-15 삼성전자주식회사 기준 전압 발생 장치 및 방법
JP2010246287A (ja) * 2009-04-07 2010-10-28 Renesas Electronics Corp 電流制御回路
US8174308B2 (en) * 2009-11-02 2012-05-08 Nanya Technology Corp. DC slope generator
US8575976B2 (en) * 2009-11-23 2013-11-05 Samsung Electronics Co., Ltd. Frequency divider systems and methods thereof
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
IT1400576B1 (it) * 2010-06-17 2013-06-14 St Microelectronics Grenoble 2 Circuito integrato con dispositivo per la variazione del valore di un parametro operativo di un circuito elettronico e con lo stesso circuito elettronico.
TWI400464B (zh) * 2011-02-11 2013-07-01 Etron Technology Inc 具有外部測試電壓的電路
US11892862B2 (en) * 2021-08-30 2024-02-06 Micron Technology, Inc. Power supply circuit having voltage switching function

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2830826A1 (de) * 1978-07-13 1980-01-24 Licentia Gmbh Elektronik-einrichtung zur drehzahlregelung eines universalmotors
JPS5663237U (ko) * 1979-10-19 1981-05-28
JPS6058415B2 (ja) * 1979-10-26 1985-12-19 東レエンジニアリング株式会社 突合せ溶接継手の型曲げ方法及び装置
US4484331A (en) * 1981-07-20 1984-11-20 Rca Corporation Regulator for bias current of semiconductor laser diode
JPS5970217A (ja) * 1982-10-13 1984-04-20 Automob Antipollut & Saf Res Center 自動車用自動空調装置
JPS5970217U (ja) * 1982-10-25 1984-05-12 株式会社東芝 安定化電源装置
US4613809A (en) * 1985-07-02 1986-09-23 National Semiconductor Corporation Quiescent current reduction in low dropout voltage regulators
US4677369A (en) * 1985-09-19 1987-06-30 Precision Monolithics, Inc. CMOS temperature insensitive voltage reference
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
DE3806968A1 (de) * 1988-01-11 1989-07-20 Bregenhorn Buetow & Co Verfahren und schaltungsanordnung zur erzeugung einer geregelten ausgleichsspannung aus einer hoeheren eingangsgleichspannung
US4954769A (en) * 1989-02-08 1990-09-04 Burr-Brown Corporation CMOS voltage reference and buffer circuit
JPH02245810A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 基準電圧発生回路
GB8913439D0 (en) * 1989-06-12 1989-08-02 Inmos Ltd Current mirror circuit
JP2893774B2 (ja) * 1989-12-26 1999-05-24 日本電気株式会社 半導体集積回路装置
JPH03296118A (ja) * 1990-04-13 1991-12-26 Oki Micro Design Miyazaki:Kk 基準電圧発生回路
KR100188821B1 (ko) * 1990-08-20 1999-06-01 사와무라 시코 정전압발생회로
KR940003406B1 (ko) * 1991-06-12 1994-04-21 삼성전자 주식회사 내부 전원전압 발생회로
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
US5339272A (en) * 1992-12-21 1994-08-16 Intel Corporation Precision voltage reference
JP2792416B2 (ja) * 1993-11-17 1998-09-03 日本電気株式会社 半導体集積回路
JP3517493B2 (ja) * 1995-09-21 2004-04-12 松下電器産業株式会社 内部降圧回路
JP2874634B2 (ja) * 1996-03-01 1999-03-24 日本電気株式会社 基準電圧回路
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
JP3334548B2 (ja) * 1997-03-21 2002-10-15 ヤマハ株式会社 定電流駆動回路
JP3676904B2 (ja) * 1997-04-11 2005-07-27 株式会社ルネサステクノロジ 半導体集積回路

Also Published As

Publication number Publication date
KR940010105A (ko) 1994-05-24
US6011428A (en) 2000-01-04
JPH06259150A (ja) 1994-09-16
US6097180A (en) 2000-08-01
JP2851767B2 (ja) 1999-01-27

Similar Documents

Publication Publication Date Title
KR960011557B1 (ko) 전압공급회로 및 이 회로를 포함하는 반도체 장치
KR100187804B1 (ko) 기준전위 발생회로와 전위 검출회로 및 그들을 포함한 반도체 직접회로 장치
US6498469B2 (en) Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator
US5838188A (en) Reference voltage generation circuit
US20080042736A1 (en) Temperature dependent internal voltage generator
KR960003372B1 (ko) 기준전류 발생회로
US5384740A (en) Reference voltage generator
US6809576B1 (en) Semiconductor integrated circuit device having two types of internal power supply circuits
KR100738957B1 (ko) 반도체 집적회로의 내부전압 발생장치
KR970006622B1 (ko) 기준전압을 소정레벨에 클램핑 하는 클램프 회로
US7589513B2 (en) Reference voltage generator circuit
US20080238530A1 (en) Semiconductor Device Generating Voltage for Temperature Compensation
US7737768B2 (en) Internal voltage generator
US5554953A (en) Internal reduced-voltage generator for semiconductor integrated circuit
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
US20210325261A1 (en) Temperature sensor and memory device having same
US6424134B2 (en) Semiconductor integrated circuit device capable of stably generating internal voltage independent of an external power supply voltage
KR100762873B1 (ko) 내부 전압 발생기
KR100549945B1 (ko) 내부전원 전압발생회로
JPH09139085A (ja) 半導体電位供給装置およびこれを用いた半導体記憶装置
EP1290695A2 (en) Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips
US6559628B2 (en) High voltage regulation circuit
US6005436A (en) Internal reduced-voltage generator for semiconductor integrated circuit
KR100795006B1 (ko) 오프셋 전압 측정 장치
KR100543909B1 (ko) 반도체 메모리 장치의 위들러형 기준전압 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee