KR100884001B1 - 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법 - Google Patents

입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법 Download PDF

Info

Publication number
KR100884001B1
KR100884001B1 KR1020060017308A KR20060017308A KR100884001B1 KR 100884001 B1 KR100884001 B1 KR 100884001B1 KR 1020060017308 A KR1020060017308 A KR 1020060017308A KR 20060017308 A KR20060017308 A KR 20060017308A KR 100884001 B1 KR100884001 B1 KR 100884001B1
Authority
KR
South Korea
Prior art keywords
mode selection
selection signal
nmos transistor
level
signal
Prior art date
Application number
KR1020060017308A
Other languages
English (en)
Other versions
KR20070084921A (ko
Inventor
박진수
김민수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017308A priority Critical patent/KR100884001B1/ko
Priority to US11/708,354 priority patent/US7881756B2/en
Publication of KR20070084921A publication Critical patent/KR20070084921A/ko
Application granted granted Critical
Publication of KR100884001B1 publication Critical patent/KR100884001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을 발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법이 개시된다. 본 발명에 따른 레벨 쉬프터는 레벨 쉬프팅 회로, 전류 차단부 및 출력 제어부를 구비한다. 레벨 쉬프팅 회로는 소정의 기능블록으로부터 입력 신호를 수신하고, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력한다. 전류 차단부는 상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시킨다. 출력 제어부는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력한다. 본 발명에 따른 레벨쉬프터는 본 발명에 따른 레벨 쉬프터의 출력을 이용하여 동작하는 다른 기능블록들이 입력 차단 모드에서도 정상적으로 동작될 수 있도록 할 수 있다.

Description

입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을 발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법{Level shifter and level shifting method blocking current flow and generating the fixed output voltage in the input blocking mode}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 입력 차단 모드에서 전류가 흐르지 않고 고정된 출력값을 발생하는 레벨 쉬프터를 나타내는 블록도이다.
도 2는 본 발명의 제1실시예에 따른 레벨 쉬프터의 회로도이다.
도 3은 본 발명의 제2실시예에 따른 레벨 쉬프터의 회로도이다.
도 4는 본 발명의 제3실시예에 따른 레벨 쉬프터의 회로도이다.
도 5는 본 발명의 제4실시예에 따른 레벨 쉬프터의 회로도이다.
도 6은 본 발명의 제5실시예에 따른 레벨 쉬프터의 회로도이다.
도 7은 본 발명의 제6실시예에 따른 레벨 쉬프터의 회로도이다.
도 8은 본 발명의 제7실시예에 따른 레벨 쉬프터의 회로도이다.
도 9는 본 발명에 따른 입력 차단 모드에서 전류가 흐르지 않고 고정된 출력값을 발생하는 레벨 쉬프팅 방법을 나타내는 순서도이다.
본 발명은 레벨 쉬프터 및 레벨 쉬프팅 방법에 관한 것으로써, 특히 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을 발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법에 관한 것이다.
최근 들어 모바일 기기에 관한 수요가 높아지고, 그에 따라, 모바일 시장은 점점 더 커지고 있다. 모바일 기기는 제한된 용량의 배터리를 이용하여 장시간 동안 적정한 성능을 유지하는 것이 중요하다.
이러한 조건을 만족시키기 위하여, 모바일 기기 설계시에 다양한 소비전력 감소방안이 이용된다. 그 중 하나가 모바일 기기에 포함되는 여러 기능 블록들에 서로 다른 레벨의 전압을 사용하는 방법이다. 예를 들어, 데이터의 고속 처리를 수행하는 등의 고성능 동작을 수행하는 기능 블록에는 상대적으로 높은 전압이 인가되고, 일반적이고 간단하며 고속 처리가 필요없는 저성능 동작을 수행하는 기능 블록에는 상대적으로 낮은 전압이 인가된다. 이처럼, 여러 기능 블록들에 서로 다른 레벨의 전압이 사용되는 경우, 상기 기능 블록들을 연결하기 위하여 레벨 쉬프터가 사용되는 것이 일반적이다.
한편, 소비전력을 더욱 감소시키기 위하여, 사용하지 않는 기능 블록들 및 레벨 쉬프터들에 공급되는 전원을 일시적으로 차단하는 방법이 이용된다. 이 경우, 전원이 차단된 기능 블록들 및 레벨 쉬프터들의 출력단자가 하이 임피던스(High Impedance) 상태가 되거나 메타 스테이블(Meta-Stable) 상태가 될 수 있다.
하이 임피던스 상태는, 상기 출력단자의 출력신호가 어느 일정한 값으로 고정되지 않고 랜덤(Random)하게 변하는 상태를 의미한다. 만약, 어떤 기능 블록 또는 레벨 쉬프터의 출력단자가 하이 임피던스 상태에 있고, 그에 따라 고정되지 않은 출력신호를 발생하면, 상기 출력신호를 수신하여 동작하는 다른 기능 블록 또는 레벨 쉬프터는 정상적으로 동작하지 못하는 문제가 생긴다.
메타 스테이블(Meta Stable) 상태는, 상기 출력단자의 출력신호가 논리 하이 상태(Logic High state)를 지시하는 전압레벨 및 논리 로우 상태(Logic Low state)를 지시하는 전압레벨의 사이에 존재하는 임의의 전압레벨을 가진다는 것을 의미한다. 만약, 어떤 기능 블록 또는 레벨 쉬프터의 출력단자가 메타 스테이블 상태에 있고, 그에 따라 임의의 전압레벨의 출력신호를 발생하면, 상기 출력신호를 수신하는 레벨 쉬프터에는 일시적으로 과도한 전류가 흐를 수 있다. 그에 따라, 상기 레벨 쉬프터의 소비전력이 급격하게 증가되는 문제가 발생할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을 발생하는 레벨 쉬프터를 제공하는 데 있다.
본 발명에 이루고자 하는 다른 기술적 과제는 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을 발생하는 레벨 쉬프팅 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 레벨 쉬프터는 레벨 쉬프 팅 회로, 전류 차단부 및 출력 제어부를 구비한다. 레벨 쉬프팅 회로는 소정의 기능블록으로부터 입력 신호를 수신하고, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력한다. 전류 차단부는 상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시킨다. 출력 제어부는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력한다.
상기 출력 제어부는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력단을 소정의 전원전압 또는 접지전압에 연결할 수 있다.
상기 출력 제어부는 MOS 트랜지스터일 수 있다. 상기 MOS 트랜지스터는 게이트가 모드선택신호 신호를 수신하고, 제1단이 상기 레벨 쉬프팅 회로의 출력단에 연결되고, 제2단이 상기 소정의 전원전압 또는 상기 접지전압에 연결된다. 상기 MOS 트랜지스터는 입력 차단 모드에서, 상기 모드선택신호 신호에 응답하여 턴-온됨으로써, 상기 레벨 쉬프팅 회로의 출력단을 상기 소정의 전원전압 또는 접지전압에 연결한다.
상기 레벨 쉬프팅 회로는 래치부 및 레벨 쉬프팅부를 구비할 수 있다. 래치부는 입력 신호를 래치하여 출력한다. 레벨 쉬프팅부는 상기 래치부의 출력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력한다.
상기 전류 차단부는 제1전류 차단부 및 제2전류 차단부를 구비할 수 있다. 제1전류 차단부는 입력 차단 모드에서, 상기 래치부에 흐르는 전류를 차단한다. 제2전류 차단부는 입력 차단 모드에서, 상기 레벨 쉬프팅부에 흐르는 전류를 차단한 다.
상기 제1전류 차단부는 MOS 트랜지스터일 수 있다. 상기 MOS 트랜지스터는 게이트가 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고, 제1단이 상기 래치부에 연결되고, 제2단이 접지 전압에 연결된다. 상기 MOS 트랜지스터는 입력 차단 모드에서, 반전 모드선택 신호에 응답하여 턴-오프됨으로써, 상기 래치부에 전류가 흐르지 않도록 한다.
상기 제2전류 차단부는 MOS 트랜지스터일 수 있다. 상기 MOS 트랜지스터는 게이트가 상기 모드선택 신호 또는 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고, 제1단이 상기 레벨 쉬프팅부에 연결된다. 상기 MOS 트랜지스터일 수 있다. 상기 MOS 트랜지스터는는 입력 차단 모드에서, 상기 모드선택 신호 또는 상기 반전 모드선택 신호에 응답하여 턴-오프됨으로써, 상기 레벨 쉬프팅부에 전류가 흐르지 않도록 한다.
상기 MOS 트랜지스터는 게이트가 상기 모드선택 신호 또는 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고, 제1단이 상기 래치부에 연결되고, 제2단이 상기 접지전압 또는 상기 소정의 전원전압에 연결될 수 있다. 상기 상기 MOS 트랜지스터는 입력 차단 모드에서, 상기 모드선택 신호 또는 상기 반전 모드선택 신호에 응답하여 턴-온됨으로써, 상기 래치부를 상기 접지전압 또는 상기 소정의 전원전압에 연결할 수 있다.
모드선택 신호는 레벨 쉬프터가 입력 신호에 따라 변화하는 출력 신호를 발생하는 정상 모드 및 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드 중 의 하나를 가리킬 수 있다.
입력 신호는 위상이 서로 반대인 2개의 신호일 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 레벨 쉬프팅 방법은 소정의 기능블록으로부터 입력 신호를 수신하여, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력하는 레벨 쉬프팅 방법이다. 본 발명에 따른 레벨 쉬프팅 방법은 상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시키는 단계 및 정상 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 상기 입력 신호에 따라 변화하도록 출력하고, 상기 입력 차단 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 입력 차단 모드에서 전류가 흐르지 않고 고정된 출력값을 발생하는 레벨 쉬프터를 나타내는 블록도이다.
도 1을 참조하면, 본 발명에 따른 레벨 쉬프터(100)는 레벨 쉬프팅 회로(110), 전류 차단부(150) 및 출력 제어부(190)를 구비한다.
레벨 쉬프팅 회로(110)는 소정의 기능블록(미도시)으로부터 입력 신호(IN, nIN)를 수신하고, 입력 신호(IN, nIN)의 전압 레벨을 변화시켜서 출력 신호(OUT)로 출력한다.
한편, 입력 차단 모드는 레벨 쉬프팅 회로(110)로 입력 신호(IN, nIN)를 출력하는 기능블록(미도시)으로 공급되는 전원이 차단되는 모드이다. 반면에, 정상 모드는 상기 기능블록(미도시)으로 전원이 공급되어, 상기 기능블록(미도시)이 정상적으로 동작하는 모드이다.
전류 차단부(150)는 입력 차단 모드에서, 레벨 쉬프팅 회로(110)에 흐르는 전류를 차단한다. 그럼으로써, 전류 차단부(150)는 레벨 쉬프팅 회로(110)를 비활성화시킨다. 반면에, 정상 모드에서, 전류 차단부(150)는 레벨 쉬프팅 회로(110)를 비활성화시키지 않는다.
출력 제어부(190)는 입력 차단 모드에서, 레벨 쉬프팅 회로(110)의 출력 신호(OUT)를 소정의 DC 전압 레벨로 출력한다. 소정의 DC 전압은 소정의 전원전압 또는 접지전압일 수 있다. 반면에, 정상 모드에서, 출력 제어부(190)는 레벨 쉬프팅 회로(110)의 출력 신호(OUT)에 영향을 주지 않는다.
다시 도 1을 참조하면, 레벨 쉬프팅 회로(110)는 래치부(120) 및 레벨 쉬프팅부(130)를 구비한다. 래치부(120)는 입력 신호(IN, nIN)를 래치하여 출력한다. 레벨 쉬프팅부(130)는 래치부(120)의 출력 신호의 전압 레벨을 변화시켜서 출력 신호(OUT)로 출력한다.
전류 차단부(150)는 제1전류 차단부(160) 및 제2전류 차단부(170)를 구비한 다. 제1전류 차단부(160)는 모드선택 신호(CLAMP)를 반전시킨 반전 모드선택 신호(nCLAMP)에 응답하여 래치부(120)에 흐르는 전류를 차단한다. 제2전류 차단부(170)는 모드선택 신호(CLAMP) 또는 반전 모드선택 신호(nCLAMP)에 응답하여 레벨 쉬프팅부(130)에 흐르는 전류를 차단한다.
출력 제어부(190)는 모드선택 신호(CLAMP)에 응답하여 레벨 쉬프팅부(130)의 출력단을 소정의 전원전압 또는 접지전압에 연결한다.
모드선택 신호(CLAMP)는 정상 모드 및 입력 차단 모드 중에서 어느 하나를 지시하는 신호이다. 정상 모드를 지시하는 모드선택 신호(CLAMP)의 전압 레벨과 입력 차단 모드를 지시하는 모드선택 신호(CLAMP)의 전압 레벨을 다르게 함으로써, 모드선택 신호(CLAMP)가 지시하는 모드를 구별할 수 있다. 한편, 반전 모드선택 신호(nCLAMP)는 모드선택 신호(CLAMP)를 반전시킨 신호이다.
본 발명에 따른 레벨 쉬프터(100)는 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서 기능블록으로부터 수신되는 입력 신호에 관계없이 소정의 전압 레벨의 출력 신호를 출력한다. 그럼으로써, 본 발명에 따른 레벨 쉬프터(100)의 출력 신호를 이용하여 동작하는 다른 기능블록들이, 입력 차단 모드에서도 정상적으로 동작될 수 있도록 한다. 또한, 본 발명에 따른 레벨 쉬프터(100)는 입력 차단 모드에서 전류 패스를 차단함으로써, 과도한 전력 소비를 막을 수 있다.
도 2는 본 발명의 제1실시예에 따른 레벨 쉬프터의 회로도이다.
도 2를 참조하면, 본 발명의 제1실시예에 따른 레벨 쉬프터(100_1)는 래치부(120_1), 레벨 쉬프팅부(130_1), 제1전류 차단부(160_1), 제2전류 차단부(170_1) 및 출력 제어부(190_1)를 구비한다.
래치부(120_1)는 제1 PMOS 트랜지스터(P11), 제2 PMOS 트랜지스터(P12), 제1 NMOS 트랜지스터(N11) 및 제2 NMOS 트랜지스터(N12)를 구비한다. 레벨 쉬프팅부(130_1)는 제3 PMOS 트랜지스터(P13) 및 제3 NMOS 트랜지스터(N13)를 구비한다. 래치부(120_1) 및 레벨 쉬프팅부(130_1)는 입력 신호(IN, nIN)의 전압 레벨을 변화시켜서 출력 신호(OUT)로 출력한다. 래치부(120_1) 및 레벨 쉬프팅부(130_1)의 동작은 당업자에게 알려져 있으므로, 이에 대한 자세한 설명은 생략된다.
제1전류 차단부(160_1)는 제4 NMOS 트랜지스터(N16)를 구비한다. 제4 NMOS 트랜지스터(N16)는 게이트가 반전 모드 선택 신호(nCLAMP)를 수신하고 제1단이 제1 NMOS 트랜지스터(N11)의 제2단과 제2 NMOS 트랜지스터(N12)의 제2단에 연결되고 제2단이 접지전압(VSS)에 연결된다. 제2전류 차단부(170_1)는 제4 PMOS 트랜지스터(P17)를 구비한다. 제4 PMOS 트랜지스터(P17)는 게이트가 모드 선택 신호(CLAMP)를 수신하고 제1단이 제3전원(VDD)에 연결되고 제2단이 제3 PMOS 트랜지스터(P13)의 제1단에 연결된다. 출력 제어부(190_1)는 제5 NMOS 트랜지스터(N19)를 구비한다. 제5 NMOS 트랜지스터(N19)는 게이트가 모드 선택 신호(CLAMP)를 수신하고 제1단이 출력 노드(NODE_OUT)에 연결되고 제2단이 접지전압(VSS)에 연결된다.
정상 모드에서는 논리 로우 레벨의 모드선택 신호(CLAMP) 및 논리 하이 레벨의 반전 모드선택 신호(nCLAMP)가 인가된다. 그에 따라, 제4 NMOS 트랜지스터(N16) 및 제4 PMOS 트랜지스터(P17)는 턴-온되고, 제5 NMOS 트랜지스터(N19)는 턴-오프된다. 그러므로, 정상 모드에서는 제4 NMOS 트랜지스터(N16), 제5 NMOS 트랜지스터 (N19) 및 제4 PMOS 트랜지스터(P17)가 래치부(120_1) 및 레벨 쉬프팅부(130_1)에 영향을 미치지 않는다. 따라서, 정상 모드에서 래치부(120_1) 및 레벨 쉬프팅부(130_1)는 입력 신호(IN, nIN)의 전압 레벨을 변화시켜서 출력 신호(OUT)로 출력한다.
입력 차단 모드에서는 논리 하이 레벨의 모드선택 신호(CLAMP) 및 논리 로우 레벨의 반전 모드선택 신호(nCLAMP)가 인가된다. 그에 따라, 제4 NMOS 트랜지스터(N16) 및 제4 PMOS 트랜지스터(P17)는 턴-오프되고, 제5 NMOS 트랜지스터(N19)는 턴-온된다.
제4 NMOS 트랜지스터(N16)가 턴-오프되면, 제1 PMOS 트랜지스터(P11)와 제1 NMOS 트랜지스터(N11)의 전류 패스와 제2 PMOS 트랜지스터(P12)와 제2 NMOS 트랜지스터(N12)의 전류 패스가 차단된다. 그에 따라, 입력 차단 모드에서는 래치부(120_1)를 통하여 전류가 흐르지 않는다. 제4 PMOS 트랜지스터(P17)가 턴-오프되면, 제3 PMOS 트랜지스터(P13)와 제3 NMOS 트랜지스터(N13)의 전류 패스가 차단된다. 그에 따라, 입력 차단 모드에서는 레벨 쉬프팅부(130_1)를 통하여 전류가 흐르지 않는다. 제5 NMOS 트랜지스터(N19)가 턴-온되면, 출력 노드(NODE_OUT)는 접지 전압(VSS)에 연결된다. 그에 따라, 입력 차단 모드에서는 입력 신호(IN, nIN)의 레벨에 관계없이, 접지 전압(VSS) 레벨 즉, 논리 로우 레벨의 출력 신호(OUT)가 출력된다.
도 3은 본 발명의 제2실시예에 따른 레벨 쉬프터의 회로도이다.
도 3을 참조하면, 본 발명의 제2실시예에 따른 레벨 쉬프터(100_2)는 제2전 류 차단부(170_2)를 제외하고, 본 발명의 제1실시예에 따른 레벨 쉬프터(100_1)와 구성 및 동작이 유사하다. 그러므로, 이하에서 제2전류 차단부(170_2)만이 설명된다.
제2전류 차단부(170_2)는 제4 PMOS 트랜지스터(P27)를 구비한다. 제4 PMOS 트랜지스터(P27)는 게이트가 반전 모드 선택 신호(nCLAMP)를 수신하고 제1단이 제4전원(VDD)에 연결되고 제2단이 제1노드(NODE1)에 연결된다.
입력 차단 모드에서, 제4 PMOS 트랜지스터(P27)는 논리 로우 레벨의 반전 모드 선택 신호(nCLAMP)에 응답하여 턴-온된다. 그에 따라, 제1노드(NODE1)은 제4전원(VDD)의 전압 레벨, 즉, 논리 하이 레벨이 된다. 제1노드(NODE1)가 논리 하이 레벨이 되면, 레벨 쉬프팅부(130_2)의 제3 PMOS 트랜지스터(P23)가 턴-오프된다. 그럼으로써, 제3 PMOS 트랜지스터(P23)와 제3 NMOS 트랜지스터(N23)의 전류 패스가 차단된다. 결국, 입력 차단 모드에서는 레벨 쉬프팅부(130_2)를 통하여 전류가 흐르지 않는다.
반면에, 정상 모드에서, 제4 PMOS 트랜지스터(P27)는 논리 하이 레벨의 반전 모드 선택 신호(nCLAMP)에 응답하여 턴-오프 된다. 이 경우, 제1노드(NODE1)은 아무런 영향을 받지 않는다. 그리고, 래치부(120_2) 및 레벨 쉬프팅부(130_2)는 입력 신호(IN, nIN)의 전압 레벨에 따라 출력 신호(OUT)의 전압 레벨을 변화시켜서 출력하는 일반적인 레벨 쉬프팅 동작을 수행한다.
도 4는 본 발명의 제3실시예에 따른 레벨 쉬프터의 회로도이다.
도 4를 참조하면, 본 발명의 제3실시예에 따른 레벨 쉬프터(100_3)는 제1전 류 차단부(160_3)가 제2 PMOS 트랜지스터(P32) 및 제2 NMOS 트랜지스터(N32)에 연결되지 않는 점을 제외하고, 본 발명의 제2실시예에 따른 레벨 쉬프터(100_2)와 구성 및 동작이 유사하다. 그러므로, 이하에서는 본 발명의 제2실시예에 따른 레벨 쉬프터(100_2)와의 차이점을 중심으로 본 발명의 제3실시예에 따른 레벨 쉬프터(100_3)의 구성 및 동작이 설명된다.
입력 차단 모드에서 제1전류 차단부(160_3)의 제4 NMOS 트랜지스터(N36)는 논리 로우 레벨의 반전 모드선택 신호(nCLAMP)에 응답하여 턴-오프 된다. 제4 NMOS 트랜지스터(N36)가 턴-오프되면, 제1 PMOS 트랜지스터(P31)와 제1 NMOS 트랜지스터(N31)의 전류 패스가 차단된다. 그에 따라, 입력 차단 모드에서는 래치부(120_3)를 통하여 전류가 흐르지 않는다.
도 5는 본 발명의 제4실시예에 따른 레벨 쉬프터의 회로도이다.
도 5를 참조하면, 본 발명의 제4실시예에 따른 레벨 쉬프터(100_4)는 제2전류 차단부(170_4)를 제외하고, 본 발명의 제3실시예에 따른 레벨 쉬프터(100_3)와 구성 및 동작이 유사하다. 그러므로, 이하에서 제2전류 차단부(170_4)만이 설명된다.
제2전류 차단부(170_4)는 제6 NMOS 트랜지스터(N47)를 구비한다. 제6 NMOS 트랜지스터(N47)는 게이트가 모드 선택 신호(CLAMP)를 수신하고 제1단이 제2노드(NODE2)에 연결되고 제2단이 접지 전압(VSS)에 연결된다.
입력 차단 모드에서, 제6 NMOS 트랜지스터(N47)는 논리 하이 레벨의 모드 선택 신호(CLAMP)에 응답하여 턴-온된다. 그에 따라, 제2노드(NODE2)은 접지 전압 (VSS)의 전압 레벨, 즉, 논리 로우 레벨이 된다. 제2노드(NODE2)가 논리 로우 레벨이 되면, 래치부(120_4)의 제1 PMOS 트랜지스터(P41)는 턴-온된다. 그리고, 제1노드(NODE1)는 제1전원(VDD)의 전압 레벨, 즉, 논리 하이 레벨이 된다. 제1노드(NODE1)가 논리 하이 레벨이 되면, 레벨 쉬프팅부(130_4)의 제3 PMOS 트랜지스터(P43)가 턴-오프된다. 그럼으로써, 제3 PMOS 트랜지스터(P43)와 제3 NMOS 트랜지스터(N43)의 전류 패스가 차단된다. 결국, 입력 차단 모드에서는 레벨 쉬프팅부(130_4)를 통하여 전류가 흐르지 않는다.
도 6은 본 발명의 제5실시예에 따른 레벨 쉬프터의 회로도이다.
도 6을 참조하면, 본 발명의 제5실시예에 따른 레벨 쉬프터(100_5)는 제1전류 차단부(160_5)가 제1 PMOS 트랜지스터(P51)와 제1 NMOS 트랜지스터(N51) 및 제2 PMOS 트랜지스터(P52)와 제2 NMOS 트랜지스터(N52)에 모두 연결되는 점을 제외하고, 본 발명의 제4실시예에 따른 레벨 쉬프터(100_4)와 구성 및 동작이 유사하다. 그러므로, 본 발명의 제5실시예에 따른 레벨 쉬프터(100_5)에 대한 자세한 설명은 생략된다.
도 7은 본 발명의 제6실시예에 따른 레벨 쉬프터의 회로도이다.
도 7을 참조하면, 본 발명의 제6실시예에 따른 레벨 쉬프터(100_6)는 제2전류 차단부(170_6) 및 출력 제어부(190_6)를 제외하고, 본 발명의 제1실시예에 따른 레벨 쉬프터(100_1)와 구성 및 동작이 유사하다. 그러므로, 이하에서 제2전류 차단부(170_6) 및 출력 제어부(190_6)만이 설명된다.
제2전류 차단부(170_6)는 제5 NMOS 트랜지스터(N67)를 구비한다. 입력 차단 모드에서, 제5 NMOS 트랜지스터(N67)는 논리 로우 레벨의 반전 모드선택 신호(nCLAMP)에 응답하여 턴-오프 된다. 제5 NMOS 트랜지스터(N67)가 턴-오프 되면, 제3 PMOS 트랜지스터(P63)와 제3 NMOS 트랜지스터(N63)의 전류 패스가 차단된다. 그러므로, 입력 차단 모드에서는 레벨 쉬프팅부(130_6)를 통하여 전류가 흐르지 않는다.
출력 제어부(190_6)는 제4 PMOS 트랜지스터(P69)를 구비한다. 입력 차단 모드에서, 제4 PMOS 트랜지스터(P69)는 논리 로우 레벨의 반전 모드선택 신호(nCLAMP)에 응답하여 턴-온 된다. 제4 PMOS 트랜지스터(P69)가 턴-온 되면, 출력 노드(NODE_OUT)는 제4전원(VDD)에 연결된다. 그에 따라, 입력 차단 모드에서는 입력 신호(IN, nIN)의 레벨에 관계없이, 제4전원(VDD) 전압 레벨, 즉, 논리 하이 레벨의 출력 신호(OUT)가 출력된다.
도 8은 본 발명의 제7실시예에 따른 레벨 쉬프터의 회로도이다.
도 8을 참조하면, 본 발명의 제7실시예에 따른 레벨 쉬프터(100_7)는 제1전류 차단부(160_7)가 제1 PMOS 트랜지스터(P71) 및 제1 NMOS 트랜지스터(N71)에 연결되지 않는 점과 출력 제어부(190_7)가 NMOS 트랜지스터인 점을 제외하고, 본 발명의 제6실시예에 따른 레벨 쉬프터(100_6)와 구성 및 동작이 유사하다. 그러므로, 이하에서는 본 발명의 제6실시예에 따른 레벨 쉬프터(100_6)와의 차이점을 중심으로 본 발명의 제7실시예에 따른 레벨 쉬프터(100_7)의 구성 및 동작이 설명된다.
출력 제어부(190_7)는 제5 NMOS 트랜지스터(N79)를 구비한다. 입력 차단 모드에서, 제5 NMOS 트랜지스터(N79)는 논리 하이 레벨의 모드선택 신호(CLAMP)에 응 답하여 턴-온 된다. 제5 NMOS 트랜지스터(N79)가 턴-온 되면, 제1노드(NODE1)는 접지 전압(VSS) 레벨, 즉, 논리 로우 레벨이 된다. 제1노드(NODE1)가 논리 로우 레벨이 되면, 레벨 쉬프팅부(130_7)의 제3 PMOS 트랜지스터(P73)가 턴-온되고, 출력 노드(NODE_OUT)는 제3전원(VDD)에 연결된다. 그에 따라, 입력 차단 모드에서는 입력 신호(IN, nIN)의 레벨에 관계없이, 제3전원(VDD) 전압 레벨, 즉, 논리 하이 레벨의 출력 신호(OUT)가 출력된다.
도 9는 본 발명에 따른 입력 차단 모드에서 전류가 흐르지 않고 고정된 출력값을 발생하는 레벨 쉬프팅 방법을 나타내는 순서도이다.
도 9를 참조하면, 본 발명에 따른 레벨 쉬프팅 방법(900)은 소정의 기능블록으로부터 입력 신호를 수신하여, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력하는 레벨 쉬프팅 방법이다. 본 발명에 따른 레벨 쉬프팅 방법(900)은 상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시키는 단계 및 정상 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 상기 입력 신호에 따라 변화하도록 출력하고, 상기 입력 차단 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력하는 단계를 구비한다. 상기 소정의 DC 전압 레벨로 출력하는 단계는 상기 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력단을 소정의 전원전압 또는 접지전압에 연결할 수 있다.
본 발명에 따른 레벨 쉬프팅 방법(900)은 앞서 설명된 본 발명에 따른 레벨 쉬프터(100)와 기술적 사상이 동일하며, 본 발명에 따른 레벨 쉬프터(100)의 동작 에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 레벨 쉬프팅 방법(900)에 대해서 이해할 수 있을 것이므로, 그에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 레벨 쉬프터 및 레벨 쉬프팅 방법은 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서 기능블록으로부터 수신되는 입력 신호에 관계없이 소정의 전압 레벨의 출력 신호를 출력한다. 그럼으로써, 본 발명에 따른 레벨 쉬프터의 출력을 이용하여 동작하는 다른 기능블록들이, 입력 차단 모드에서도 정상적으로 동작될 수 있도록 할 수 있다.

Claims (23)

  1. 소정의 기능블록으로부터 입력 신호를 수신하고, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력하는 레벨 쉬프팅 회로;
    상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시키는 전류 차단부; 및
    상기 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력하는 출력 제어부를 구비하고,
    상기 레벨 쉬프팅 회로는,
    상기 입력 신호를 래치하여 출력하는 래치부; 및
    상기 래치부의 출력 신호의 전압 레벨을 변화시켜서 상기 레벨 쉬프팅 회로의 출력 신호로 출력하는 레벨 쉬프팅부를 구비하는 것을 특징으로 하는 레벨 쉬프터.
  2. 제1항에 있어서, 상기 출력 제어부는,
    상기 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력단을 소정의 전원전압 또는 접지전압에 연결하는 것을 특징으로 하는 레벨 쉬프터.
  3. 제2항에 있어서, 상기 출력 제어부는,
    게이트는 모드선택신호 신호를 수신하고,
    제1단은 상기 레벨 쉬프팅 회로의 출력단에 연결되고,
    제2단은 상기 소정의 전원전압 또는 상기 접지전압에 연결되며,
    상기 입력 차단 모드에서, 상기 모드선택신호 신호에 응답하여 턴-온됨으로써, 상기 레벨 쉬프팅 회로의 출력단을 상기 소정의 전원전압 또는 접지전압에 연 결하는 MOS 트랜지스터인 것을 특징으로 하는 레벨 쉬프터.
  4. 삭제
  5. 제1항에 있어서, 상기 전류 차단부는,
    상기 입력 차단 모드에서, 상기 래치부에 흐르는 전류를 차단하는 제1전류 차단부; 및
    상기 입력 차단 모드에서, 상기 레벨 쉬프팅부에 흐르는 전류를 차단하는 제2전류 차단부를 구비하는 것을 특징으로 하는 레벨 쉬프터.
  6. 제5항에 있어서, 상기 제1전류 차단부는,
    게이트는 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고,
    제1단은 상기 래치부에 연결되고,
    제2단은 접지 전압에 연결되며,
    상기 입력 차단 모드에서, 상기 반전 모드선택 신호에 응답하여 턴-오프됨으로써, 상기 래치부에 전류가 흐르지 않도록 하는 MOS 트랜지스터인 것을 특징으로 하는 레벨 쉬프터.
  7. 제5항에 있어서, 상기 제2전류 차단부는,
    게이트는 상기 모드선택 신호 또는 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고,
    제1단은 상기 레벨 쉬프팅부에 연결되며,
    상기 입력 차단 모드에서, 상기 모드선택 신호 또는 상기 반전 모드선택 신호에 응답하여 턴-오프됨으로써, 상기 레벨 쉬프팅부에 전류가 흐르지 않도록 하는 MOS 트랜지스터인 것을 특징으로 하는 레벨 쉬프터.
  8. 제5항에 있어서, 상기 제2전류 차단부는,
    게이트는 상기 모드선택 신호 또는 상기 모드선택 신호를 반전시킨 반전 모드선택 신호를 수신하고,
    제1단은 상기 래치부에 연결되고,
    제2단은 상기 접지전압 또는 상기 소정의 전원전압에 연결되며,
    상기 입력 차단 모드에서, 상기 모드선택 신호 또는 상기 반전 모드선택 신호에 응답하여 턴-온됨으로써, 상기 래치부를 상기 접지전압 또는 상기 소정의 전원전압에 연결하는 MOS 트랜지스터인 것을 특징으로 하는 레벨 쉬프터.
  9. 제3항 및 제5항 내지 제8항 중 어느 하나의 항에 있어서, 상기 모드선택 신호는,
    상기 레벨 쉬프터가 상기 입력 신호에 따라 변화하는 출력 신호를 발생하는 정상 모드 및 상기 입력 차단 모드 중의 하나를 가리키는 것을 특징으로 하는 레벨 쉬프터.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 상기 입력 신호는,
    위상이 서로 반대인 2개의 신호인 것을 특징으로 하는 레벨 쉬프터.
  11. 입력 신호를 수신하고, 상기 입력 신호를 래치하여 출력하는 래치부;
    상기 래치부의 출력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력하는 레벨 쉬프팅부;
    모드 선택 신호에 응답하여, 상기 래치부에 흐르는 전류를 차단하는 제1전류 차단부;
    상기 모드 선택 신호에 응답하여, 상기 레벨 쉬프팅부에 흐르는 전류를 차단하는 제2전류 차단부; 및
    상기 모드 선택 신호에 응답하여, 상기 레벨 쉬프팅부의 출력 신호를 소정의 DC 전압 레벨로 출력하는 출력 제어부를 구비하는 것을 특징으로 하는 레벨 쉬프터.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서, 상기 모드선택 신호는,
    상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드, 및 상기 기능블록으로 전원이 공급되며 상기 레벨 쉬프팅부가 상기 입력 신호에 따라 변화하는 출력 신호를 발생하는 정상 모드 중의 하나를 가리키는 것을 특징으로 하는 레벨 쉬프터.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 래치부는, 게이트가 제2노드에 연결되고 제1단이 제1전원에 연결되고 제2단이 제1노드에 연결되는 제1 PMOS 트랜지스터;
    게이트가 상기 제1노드에 연결되고 제1단이 제2전원에 연결되고 제2단이 상기 제2노드에 연결되는 제2 PMOS 트랜지스터;
    게이트가 상기 입력 신호를 수신하고 제1단이 상기 제1노드에 연결되는 제1 NMOS 트랜지스터; 및
    게이트가 상기 입력 신호를 반전시킨 반전 입력 신호를 수신하고 제1단이 상기 제2노드에 연결되는 제2 NMOS 트랜지스터를 구비하고,
    상기 레벨 쉬프팅부는, 게이트가 상기 제2 PMOS 트랜지스터의 게이트에 연결되고 제2단이 출력 노드에 연결되는 제3 PMOS 트랜지스터; 및
    게이트가 상기 제2 NMOS 트랜지스터의 게이트에 연결되고 제1단이 상기 출력 노드에 연결되는 제3 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 레벨 쉬프터.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모 드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단과 제2 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 출력 노드에 연결되고 제2단이 접지전압에 연결되는 제5 NMOS 트랜지스터를 구비하고,
    상기 제2전류 차단부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 제3전원에 연결되고 제2단이 상기 제3 PMOS 트랜지스터의 제1단에 연결되는 제4 PMOS 트랜지스터를 구비하고,
    상기 제4 PMOS 트랜지스터는, 상기 모드 선택 신호에 응답하여 턴-오프 됨으로써, 상기 제3 PMOS 및 제3 NMOS 트랜지스터의 전류 패스를 차단하는 것을 특징으로 하는 레벨 쉬프터.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단과 제2 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 출력 노드에 연결되고 제2단이 접지전압에 연결되는 제5 NMOS 트랜지스터를 구 비하고,
    상기 제2전류 차단부는, 게이트가 상기 반전 모드 선택 신호를 수신하고 제1단이 제4전원에 연결되고 제2단이 상기 제1노드에 연결되는 제4 PMOS 트랜지스터를 구비하고,
    상기 제4 PMOS 트랜지스터는, 상기 반전 모드 선택 신호에 응답하여 턴-온 됨으로써, 상기 제1노드를 상기 제4전원의 전압레벨로 만드는 것을 특징으로 하는 레벨 쉬프터.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 출력 노드에 연결되고 제2단이 접지전압에 연결되는 제5 NMOS 트랜지스터를 구비하고,
    상기 제2전류 차단부는, 게이트가 상기 반전 모드 선택 신호를 수신하고 제1단이 제4전원에 연결되고 제2단이 상기 제1노드에 연결되는 제4 PMOS 트랜지스터를 구비하고,
    상기 제4 PMOS 트랜지스터는, 상기 반전 모드 선택 신호에 응답하여 턴-온 됨으로써, 상기 제1노드를 상기 제4전원의 전압레벨로 만드는 것을 특징으로 하는 레벨 쉬프터.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 출력 노드에 연결되고 제2단이 접지전압에 연결되는 제5 NMOS 트랜지스터를 구비하고,
    상기 제2전류 차단부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 제2노드에 연결되고 제2단이 접지 전압에 연결되는 제6 NMOS 트랜지스터를 구비하고,
    상기 제6 NMOS 트랜지스터는, 상기 모드 선택 신호에 응답하여 턴-온 됨으로써, 상기 제2노드를 접지 전압레벨로 만드는 것을 특징으로 하는 레벨 쉬프터.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단 및 상기 제2 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 제2전류 차단부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 제2노드에 연결되고 제2단이 접지 전압에 연결되는 제6 NMOS 트랜지스터를 구비하고,
    상기 제6 NMOS 트랜지스터는, 상기 모드 선택 신호에 응답하여 턴-온 됨으로써, 상기 제2노드를 접지 전압레벨로 만드는 것을 특징으로 하는 레벨 쉬프터.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제1 NMOS 트랜지스터의 제2단 및 상기 제2 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 반전 모드 선택 신호를 수신하고 제1단이 제4전원에 연결되고 제2단이 상기 출력 노드에 연결되는 제4 PMOS 트랜지스터를 구비하고,
    상기 제2전류 차단부는, 게이트가 상기 반전 모드 선택 신호를 수신하고 제1단이 상기 제3 NMOS 트랜지스터의 제2단에 연결되고 제2단이 접지 전압에 연결되는 제5 NMOS 트랜지스터를 구비하고,
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제13항에 있어서,
    상기 제1전류 차단부는, 게이트가 상기 모드 선택 신호를 반전시킨 반전 모드 선택 신호를 수신하고, 제1단이 상기 제2 NMOS 트랜지스터의 제2단에 연결되고, 제2단이 접지전압에 연결되는 제4 NMOS 트랜지스터를 구비하고,
    상기 출력 제어부는, 게이트가 상기 모드 선택 신호를 수신하고 제1단이 상기 제1노드에 연결되고 제2단이 접지전압에 연결되는 제5 NMOS 트랜지스터를 구비하고,
    상기 제5 NMOS 트랜지스터는, 상기 모드 선택 신호에 응답하여 턴-온 됨으로써, 상기 제1노드를 접지 전압레벨로 만들고,
    상기 제2전류 차단부는, 게이트가 상기 반전 모드 선택 신호를 수신하고 제1단이 상기 제3 NMOS 트랜지스터의 제2단에 연결되고 제2단이 접지 전압에 연결되는 제6 NMOS 트랜지스터를 구비하고,
    상기 제6 NMOS 트랜지스터는, 상기 반전 모드 선택 신호에 응답하여 턴-오프 됨으로써, 상기 제3 PMOS 및 제3 NMOS 트랜지스터의 전류 패스를 차단하는 것을 특징으로 하는 레벨 쉬프터.
  21. 소정의 기능블록으로부터 입력 신호를 수신하여, 상기 입력 신호의 전압 레벨을 변화시켜서 출력 신호로 출력하는 레벨 쉬프팅 방법에 있어서,
    상기 기능블록으로 공급되는 전원이 차단되는 입력 차단 모드에서, 상기 레벨 쉬프팅 회로에 흐르는 전류를 차단함으로써, 상기 레벨 쉬프팅 회로를 비활성화시키는 단계; 및
    정상 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 상기 입력 신호에 따라 변화하도록 출력하고, 상기 입력 차단 모드에서 상기 레벨 쉬프팅 회로의 출력 신호를 소정의 DC 전압 레벨로 출력하는 단계를 구비하고,
    상기 레벨 쉬프팅 회로는,
    상기 입력 신호를 래치하여 출력하는 래치부; 및
    상기 래치부의 출력 신호의 전압 레벨을 변화시켜서 상기 레벨 쉬프팅 회로의 출력 신호로 출력하는 레벨 쉬프팅부를 구비하고,
    상기 레벨 쉬프팅 회로를 비활성화시키는 단계는,
    상기 입력 차단 모드에서, 상기 래치부에 흐르는 전류를 차단하는 단계; 및
    상기 입력 차단 모드에서, 상기 레벨 쉬프팅부에 흐르는 전류를 차단하는 단계를 구비하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  22. 제21항에 있어서, 상기 소정의 DC 전압 레벨로 출력하는 단계는,
    상기 입력 차단 모드에서, 상기 레벨 쉬프팅 회로의 출력단을 소정의 전원전압 또는 접지전압에 연결하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  23. 삭제
KR1020060017308A 2006-02-22 2006-02-22 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법 KR100884001B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060017308A KR100884001B1 (ko) 2006-02-22 2006-02-22 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
US11/708,354 US7881756B2 (en) 2006-02-22 2007-02-21 Level shifters and level shifting methods for suppressing current flow and generating fixed output values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017308A KR100884001B1 (ko) 2006-02-22 2006-02-22 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법

Publications (2)

Publication Number Publication Date
KR20070084921A KR20070084921A (ko) 2007-08-27
KR100884001B1 true KR100884001B1 (ko) 2009-02-17

Family

ID=38428911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017308A KR100884001B1 (ko) 2006-02-22 2006-02-22 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법

Country Status (2)

Country Link
US (1) US7881756B2 (ko)
KR (1) KR100884001B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020298B1 (ko) * 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치
JP2011223052A (ja) * 2010-04-02 2011-11-04 Seiko Epson Corp レベルシフタ及びレベルシフタの制御方法
US9367385B2 (en) 2013-03-12 2016-06-14 Marvell World Trade Ltd. High speed serial data receiver architecture with dual error comparators
US9350331B2 (en) 2013-03-14 2016-05-24 Marvell World Trade Ltd. High speed latch with over voltage protection and integrated summing nodes
US8975943B2 (en) 2013-05-29 2015-03-10 Silanna Semiconductor U.S.A., Inc. Compact level shifter
US8981831B1 (en) 2013-09-11 2015-03-17 International Business Machines Corporation Level shifter with built-in logic function for reduced delay
US11005460B1 (en) * 2020-07-21 2021-05-11 Psemi Corporation Flying level shifter for narrow pulses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343396A (ja) * 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路
KR20050028839A (ko) * 2003-09-19 2005-03-23 샤프 가부시키가이샤 레벨 시프터 및 그것을 사용하는 표시 장치
WO2005036752A1 (en) 2003-09-12 2005-04-21 Freescale Semiconductor, Inc. Level shifter
KR20050054536A (ko) * 2003-12-05 2005-06-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2851767B2 (ja) * 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
JP3170923B2 (ja) 1993-01-27 2001-05-28 松下電器産業株式会社 半導体集積回路
JPH0786904A (ja) 1993-09-14 1995-03-31 Kawasaki Steel Corp インタフェース回路
US5528173A (en) * 1995-05-10 1996-06-18 Micron Technology, Inc. Low power, high speed level shifter
US6147540A (en) * 1998-08-31 2000-11-14 Motorola Inc. High voltage input buffer made by a low voltage process and having a self-adjusting trigger point
JP3770741B2 (ja) * 1998-11-20 2006-04-26 富士通株式会社 半導体集積回路、および半導体集積回路内のトランジスタのソース電位切換方法
KR100308792B1 (ko) * 1999-09-28 2001-11-02 윤종용 레벨시프터를 가지는 반도체 장치의 데이터 출력회로 및 데이터 출력방법
US6731151B1 (en) * 1999-09-30 2004-05-04 Interuniversitar Micro-Elektronica Centrum (Imec Vzw) Method and apparatus for level shifting
JP3987262B2 (ja) * 2000-03-01 2007-10-03 富士通株式会社 レベルコンバータ回路
US6351173B1 (en) * 2000-08-25 2002-02-26 Texas Instruments Incorporated Circuit and method for an integrated level shifting latch
JP3717781B2 (ja) * 2000-10-30 2005-11-16 株式会社ルネサステクノロジ レベル変換回路および半導体集積回路
JP4167852B2 (ja) * 2001-10-22 2008-10-22 富士通株式会社 ミキサ回路、受信回路、及び周波数比較回路
JP2003168735A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体集積回路装置
JP3657235B2 (ja) * 2002-03-25 2005-06-08 Ｎｅｃマイクロシステム株式会社 レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置
US6683486B2 (en) * 2002-04-02 2004-01-27 Infineon Technologies Ag Low voltage shifter with latching function
JP4421208B2 (ja) * 2002-05-17 2010-02-24 シャープ株式会社 レベルシフタ回路およびそれを備えた表示装置
KR100474196B1 (ko) 2002-07-18 2005-03-10 주식회사 하이닉스반도체 클램프 회로 및 이를 이용한 부스팅 회로
US6600358B1 (en) * 2002-08-02 2003-07-29 National Semiconductor Corporation Elimination of current drain in step-up level shifter when low power domain is off
JP4002847B2 (ja) * 2003-01-31 2007-11-07 松下電器産業株式会社 自動遅延調整機能付きレベル変換回路
KR100562335B1 (ko) 2003-04-30 2006-03-17 주식회사 하이닉스반도체 동작시 노이즈를 줄일 수 있는 반도체 메모리 장치
JP4295572B2 (ja) 2003-07-11 2009-07-15 パナソニック株式会社 レベルシフト回路
JP4703133B2 (ja) * 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 内部電圧発生回路および半導体集積回路装置
US7199617B1 (en) * 2004-11-12 2007-04-03 Intel Corporation Level shifter
US7358789B2 (en) * 2004-12-03 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Level shifter for display device
JP4241657B2 (ja) * 2005-04-14 2009-03-18 セイコーエプソン株式会社 半導体集積回路
US7323924B2 (en) * 2005-04-19 2008-01-29 Semiconductor Energy Laboratory Co., Ltd. Level shifter circuit
KR20060134313A (ko) * 2005-06-22 2006-12-28 삼성전자주식회사 모드선택기능을 가지는 레벨쉬프터 및 레벨쉬프팅 방법
JP5100035B2 (ja) * 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100644224B1 (ko) * 2005-12-06 2006-11-10 삼성전자주식회사 누설전류를 감소시키는 레벨 쉬프트 및 이를 포함하는불휘발성 반도체 메모리 장치의 블락 드라이버
FR2901931A1 (fr) * 2006-05-31 2007-12-07 St Microelectronics Sa Circuit decaleur de niveau

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343396A (ja) * 2003-05-15 2004-12-02 Matsushita Electric Ind Co Ltd レベルシフト回路
WO2005036752A1 (en) 2003-09-12 2005-04-21 Freescale Semiconductor, Inc. Level shifter
KR20050028839A (ko) * 2003-09-19 2005-03-23 샤프 가부시키가이샤 레벨 시프터 및 그것을 사용하는 표시 장치
KR20050054536A (ko) * 2003-12-05 2005-06-10 삼성전자주식회사 외부 전원전압 제어기능을 갖는 반도체 장치 및 그에 따른제어방법

Also Published As

Publication number Publication date
US20070197265A1 (en) 2007-08-23
KR20070084921A (ko) 2007-08-27
US7881756B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100884001B1 (ko) 입력 차단 모드에서 전류가 흐르지 않으며 고정된 출력값을발생하는 레벨 쉬프터 및 레벨 쉬프팅 방법
KR100657829B1 (ko) 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
JP2007505556A (ja) レベル・シフター
US7414449B2 (en) Dynamic scannable latch and method of operation
KR100660899B1 (ko) 누설 전류 패스를 제거할 수 있는 퓨즈 회로
JP2006295926A (ja) 電圧レベルシフタを備えるインターフェース回路
KR20120100385A (ko) 플립-플롭 및 이를 포함하는 반도체 장치
JPH08329822A (ja) 信号経路選択用のスイッチ回路
JP2018026802A (ja) レベルシフタおよび電圧レベルをシフトする方法
KR101493867B1 (ko) 레벨 쉬프팅 회로
US7282958B2 (en) Multiplex (MUX) circuit having a single selection signal and method of generating a MUX output signal with single selection signal
US7492191B2 (en) Design structure for high speed differential receiver with an integrated multiplexer input
TWI543536B (zh) 採用來自輸出電力域之電力關閉信號的低電力、單軌位準移位器以及轉換電力域之間之資料信號的方法
US7154318B2 (en) Input/output block with programmable hysteresis
KR20060134313A (ko) 모드선택기능을 가지는 레벨쉬프터 및 레벨쉬프팅 방법
US7064595B2 (en) Differential input receiver
KR100753408B1 (ko) 반도체 메모리 장치의 출력 프리드라이버용 레벨 쉬프터
KR100190212B1 (ko) 신호선 절환 회로
KR20030079078A (ko) 반도체 메모리 장치
US7830179B2 (en) Multi-functional logic gate device and programmable integrated circuit device using the same
US7515392B2 (en) High voltage circuits implemented using low voltage transistors
KR100211078B1 (ko) 하프 래치 회로
KR20010061044A (ko) 입력 버퍼
KR100505393B1 (ko) 출력위상 선택이 가능한 칩 인에이블 버퍼
KR100223737B1 (ko) 멀티플렉서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 12