JP2893774B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2893774B2 JP2893774B2 JP33964889A JP33964889A JP2893774B2 JP 2893774 B2 JP2893774 B2 JP 2893774B2 JP 33964889 A JP33964889 A JP 33964889A JP 33964889 A JP33964889 A JP 33964889A JP 2893774 B2 JP2893774 B2 JP 2893774B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply voltage
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特に外部から供
給された電源電圧を降圧して各部へ供給する降圧回路を
備えた半導体集積回路装置に関する。
給された電源電圧を降圧して各部へ供給する降圧回路を
備えた半導体集積回路装置に関する。
〔従来の技術〕 近年、半導体集積回路装置（以下LSIという）は、微
細化に伴いLSIを構成するMOSトランジスタ等の劣化の問
題から、電源電圧を低くする必要が出てきた。しかし、
システム側からの要請から、外部からLSIへ供給する電
源電圧はそのままで、LSI内部で電源電圧を降下して用
いるようになってきた。
細化に伴いLSIを構成するMOSトランジスタ等の劣化の問
題から、電源電圧を低くする必要が出てきた。しかし、
システム側からの要請から、外部からLSIへ供給する電
源電圧はそのままで、LSI内部で電源電圧を降下して用
いるようになってきた。
従来、この種のLSIは、論文（１）：ヨーロピアン
ソリッドステート サーキッツ コンファレンス（Euro
pean Solid−State Circuits Conference）1988年の１
頁〜５頁に示されているように、内部の電源電圧降圧回
路から出力される電源電圧は、温度依存を無くすように
考えられていた。また、他の例では、温度が下がると内
部で発生する電源電圧が高くなるように構成されてい
る。
ソリッドステート サーキッツ コンファレンス（Euro
pean Solid−State Circuits Conference）1988年の１
頁〜５頁に示されているように、内部の電源電圧降圧回
路から出力される電源電圧は、温度依存を無くすように
考えられていた。また、他の例では、温度が下がると内
部で発生する電源電圧が高くなるように構成されてい
る。
〔発明が解決しようとする課題〕 上述した従来の半導体集積回路装置は、内部の電源電
圧降圧回路から出力される電源電圧が、温度変化に対
し、変動しないようにしているか或は温度が低くなると
高くなるになっているので、低温動作時に、各のMOSト
ランジスタに加わるストレスが実質的に増加し劣化する
という欠点がある。
圧降圧回路から出力される電源電圧が、温度変化に対
し、変動しないようにしているか或は温度が低くなると
高くなるになっているので、低温動作時に、各のMOSト
ランジスタに加わるストレスが実質的に増加し劣化する
という欠点がある。
これは、低温動作時には、同じ電圧（MOSトランジス
タのドレンイン電圧）で動作させたとき、室温や高温動
作時より、MOSトランジスタの劣化が大きくなるからで
ある。このことは、次の論文（２），（３）などに記さ
れている。
タのドレンイン電圧）で動作させたとき、室温や高温動
作時より、MOSトランジスタの劣化が大きくなるからで
ある。このことは、次の論文（２），（３）などに記さ
れている。
論文（２）：アイイーイーイー エレクトロン デバ
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−５巻，第５号,1984年５月,148〜150頁。
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−５巻，第５号,1984年５月,148〜150頁。
論文（３）：アイイーイーイー エレクトロン デバ
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−６巻，第９号,1985年９月,450〜452頁。
イス レターズ（IEEE ELECTRON DEVICE LETTERS），第
EDL−６巻，第９号,1985年９月,450〜452頁。
LSIの電源電圧は、MOSトランジスタのホットリキャリ
ア耐量で決まるが、上述したように、従来の電源電圧降
圧回路では、低温動作時においては、MOSトランジスタ
の劣化が大きくなるという重大な問題点がある。
ア耐量で決まるが、上述したように、従来の電源電圧降
圧回路では、低温動作時においては、MOSトランジスタ
の劣化が大きくなるという重大な問題点がある。
従来は、このような点についてはまったく考慮されて
いなかった。
いなかった。
さらにもし、これらのことを考慮して、従来回路で電
源電圧降圧回路を構成するとするならば、常温での電源
電圧を低くしなくてはならない為、LSIの動作速度など
の動作マージンが悪くなってしまうという問題点が存在
する。
源電圧降圧回路を構成するとするならば、常温での電源
電圧を低くしなくてはならない為、LSIの動作速度など
の動作マージンが悪くなってしまうという問題点が存在
する。
本発明の目的は、低温動作時におけるMOSトランジス
タの劣化を防止すると共に、常温動作時においてもMOS
トランジスタの動作特性を悪化させることのない半導体
集積回路装置を提供することにある。
タの劣化を防止すると共に、常温動作時においてもMOS
トランジスタの動作特性を悪化させることのない半導体
集積回路装置を提供することにある。
本発明の半導体集積回路装置は、少なくとも１つの抵
抗を含み温度変化に対して所定の温度係数で変化する信
号を出力する抵抗回路と、この抵抗回路の出力信号に従
って、外部から供給された電源電圧より低くかつ温度変
化に対して正の温度係数で変化する電圧を出力する増幅
回路とを備えた電源電圧降圧回路と、前記増幅回路の出
力電圧を電源電圧として動作する内部回路とを有してい
る。
抗を含み温度変化に対して所定の温度係数で変化する信
号を出力する抵抗回路と、この抵抗回路の出力信号に従
って、外部から供給された電源電圧より低くかつ温度変
化に対して正の温度係数で変化する電圧を出力する増幅
回路とを備えた電源電圧降圧回路と、前記増幅回路の出
力電圧を電源電圧として動作する内部回路とを有してい
る。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示す回路図である。
抵抗回路１は、多結晶シリコンで形成され、所定の抵
抗値及び温度係数をもつ抵抗R1，R2を外部からの電源供
給端子（電源電圧VCC）と接地端子との間に直列接続
し、これら抵抗R1，R2の直列接続点から、温度変化に対
して所定の温度係数で変化する電圧V0を出力する。
抗値及び温度係数をもつ抵抗R1，R2を外部からの電源供
給端子（電源電圧VCC）と接地端子との間に直列接続
し、これら抵抗R1，R2の直列接続点から、温度変化に対
して所定の温度係数で変化する電圧V0を出力する。
差動増幅回路２は、第１の入力端（＋）に抵抗回路１
からの電圧V0を入力し、第２の入力端（−）を出力端と
接続し、電圧V0に従って、外部から供給される電源電圧
VCCより低く、かつ温度変化に対して正の温度係数で変
化する電圧VOUTを出力する。
からの電圧V0を入力し、第２の入力端（−）を出力端と
接続し、電圧V0に従って、外部から供給される電源電圧
VCCより低く、かつ温度変化に対して正の温度係数で変
化する電圧VOUTを出力する。
これら抵抗回路１及び差動増幅回路２により電源電圧
降圧回路10を形成している。
降圧回路10を形成している。
内部回路20は、電源電圧降圧回路10の差動増幅回路２
からの電圧VOUTを電源電圧として動作する。
からの電圧VOUTを電源電圧として動作する。
次に、この実施例の動作について説明する。
この実施例において、抵抗R1，R2の抵抗値を記号と同
じR1，R2とすると、電圧VOUTは次式で示される。
じR1，R2とすると、電圧VOUTは次式で示される。
VOUT＝V0 ＝VCCR2／（R1＋R2） …（１） （１）式から、温度が低下したときR2が小さくなる
か、R1が大きくなれば目的にかなうことになる。
か、R1が大きくなれば目的にかなうことになる。
次に、具体的な設計方法について述べる。
この実施例においては、抵抗R1，R2を形成する材料と
して、多結晶シリコンを用いている。多結晶シリコンに
よる抵抗の抵抗値には、次のような性質があることが知
られている。
して、多結晶シリコンを用いている。多結晶シリコンに
よる抵抗の抵抗値には、次のような性質があることが知
られている。
（ａ）抵抗値はドープする不純物濃度で制御できる。
（ｂ）温度特性としては、簡単な式、Ｒ＝R0・exp（Ea/
kT）で示すことができる。ここで、R0は多結晶シリコン
の構造で決まる定数、ｋはボルツマン定数、Ｔはケルビ
ン単位の温度、Eaは多結晶シリコンの構造で決まる活性
化エネルギーである。
kT）で示すことができる。ここで、R0は多結晶シリコン
の構造で決まる定数、ｋはボルツマン定数、Ｔはケルビ
ン単位の温度、Eaは多結晶シリコンの構造で決まる活性
化エネルギーである。
（ｃ）多結晶シリコンの抵抗値が大きいほど、Eaの値も
大きくなる。
大きくなる。
また、発明者らの研究によれば、活性化エネルギーEa
と常温での抵抗値（抵抗率）との関係は、第２図に示す
とおりとなる。
と常温での抵抗値（抵抗率）との関係は、第２図に示す
とおりとなる。
これらのことを利用してこの実施例を実現する。すな
わち、活性化エネルギーEaが0.1eV程度の多結晶シリコ
ンを抵抗R2に用い、活性化エネルギーEaが0.2eV程度の
多結晶シリコンを抵抗R1に用いる。
わち、活性化エネルギーEaが0.1eV程度の多結晶シリコ
ンを抵抗R2に用い、活性化エネルギーEaが0.2eV程度の
多結晶シリコンを抵抗R1に用いる。
このとき、常温300Kで抵抗R2，R1を各々8MΩ、2MΩに
なるように作っておくと、VCC＝5Vならば、VOUT＝4Vと
なる。また260Kの低温では、およびVOUT＝3.5Vとなる。
なるように作っておくと、VCC＝5Vならば、VOUT＝4Vと
なる。また260Kの低温では、およびVOUT＝3.5Vとなる。
この実施例では、このような電圧，温度範囲を選んで
考えたが、活性化エネルギーを必要に応じてその値を決
定すると、製品の使用温度範囲で、電圧VOUTを自由に設
定することができる。
考えたが、活性化エネルギーを必要に応じてその値を決
定すると、製品の使用温度範囲で、電圧VOUTを自由に設
定することができる。
また、抵抗R1，R2を通して流れる電流についても自由
に選択できる。更にまた、抵抗R1，R2を多結晶シリコン
で形成したが、活性化エネルギーの差を利用できる他の
材料を用いても実現できる。
に選択できる。更にまた、抵抗R1，R2を多結晶シリコン
で形成したが、活性化エネルギーの差を利用できる他の
材料を用いても実現できる。
第３図は本発明の第２の実施例の回路図である。
この実施例は、電源電圧VCCが高くなっても出力する
電圧VOUTが影響されないようにしたものである。
電圧VOUTが影響されないようにしたものである。
この実施例では、 V2＝（R3＋R4）・V1／R4， VOUT＝V2 の関係があり、R3，R4はそれぞれ、抵抗値を8MΩ,4M
Ω、活性化エネルギーEaを0.1eV,0.2eV程度としてい
る。このとき、300KでVOUT＝4V、260KでVOUT＝3.5Vとな
る。また、基準電圧V1は1.5Vとしている。
Ω、活性化エネルギーEaを0.1eV,0.2eV程度としてい
る。このとき、300KでVOUT＝4V、260KでVOUT＝3.5Vとな
る。また、基準電圧V1は1.5Vとしている。
この実施例は、前述したように、電源電圧VCCが上昇
しても電圧VOUTに影響しないという利点がある。この様
子を第４図に示す。
しても電圧VOUTに影響しないという利点がある。この様
子を第４図に示す。
以上説明したように本発明は、抵抗体の温度に対する
活性化エネルギー差を利用して、温度が下がると内部回
路へ供給する電源電圧を下げる電源電圧降圧回路を設け
た構成とすることにより、常温動作時においてもMOSト
ランジスタの動作特性を悪化させることなく、低温時で
の動作時におけるホットキャリアによるMOSトランジス
タの劣化を防ぐことができる効果がある。
活性化エネルギー差を利用して、温度が下がると内部回
路へ供給する電源電圧を下げる電源電圧降圧回路を設け
た構成とすることにより、常温動作時においてもMOSト
ランジスタの動作特性を悪化させることなく、低温時で
の動作時におけるホットキャリアによるMOSトランジス
タの劣化を防ぐことができる効果がある。
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示された実施例の抵抗回路における抵抗の抵抗
率対活性化エネルギーを示す特性図、第３図は本発明の
第２の実施例を示す回路図、第４図は第３図に示された
実施例の電源電圧に対する各部電圧の特性図である。 1,1A…抵抗回路、2,2A，2B…差動増幅回路、３…基準電
圧発生回路、10、10A…電源電圧降圧回路、20…内部回
路、R1〜R4…抵抗、T1…トランジスタ。
第１図に示された実施例の抵抗回路における抵抗の抵抗
率対活性化エネルギーを示す特性図、第３図は本発明の
第２の実施例を示す回路図、第４図は第３図に示された
実施例の電源電圧に対する各部電圧の特性図である。 1,1A…抵抗回路、2,2A，2B…差動増幅回路、３…基準電
圧発生回路、10、10A…電源電圧降圧回路、20…内部回
路、R1〜R4…抵抗、T1…トランジスタ。
フロントページの続き (56)参考文献 特開 昭59−69820（ＪＰ，Ａ) 特開 昭53−96455（ＪＰ，Ａ) 特開 昭60−201415（ＪＰ，Ａ) 特開 昭58−144235（ＪＰ，Ａ) 特開 昭50−61986（ＪＰ，Ａ) 特開 昭57−132214（ＪＰ，Ａ) 実開 昭62−51412（ＪＰ，Ｕ) 特公 昭55−33094（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 1/10
Claims (1)
- 【請求項１】少なくとも１つの抵抗を含み温度変化に対
して所定の温度係数で変化する信号を出力する抵抗回路
と、この抵抗回路の出力信号に従って、外部から供給さ
れた電源電圧より低くかつ温度変化に対して正の温度係
数で変化する電圧を出力する増幅回路とを備えた電源電
圧降圧回路と、前記増幅回路の出力電圧を電源電圧とし
て動作する内部回路とを有することを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964889A JP2893774B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33964889A JP2893774B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03196317A JPH03196317A (ja) | 1991-08-27 |
| JP2893774B2 true JP2893774B2 (ja) | 1999-05-24 |
Family
ID=18329489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33964889A Expired - Fee Related JP2893774B2 (ja) | 1989-12-26 | 1989-12-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893774B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| JP2766227B2 (ja) * | 1995-08-30 | 1998-06-18 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
-
1989
- 1989-12-26 JP JP33964889A patent/JP2893774B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03196317A (ja) | 1991-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5184061A (en) | Voltage regulator for generating a constant reference voltage which does not change over time or with change in temperature | |
| JP3322685B2 (ja) | 定電圧回路および定電流回路 | |
| RU2146388C1 (ru) | Схема генерирования внутреннего питающего напряжения | |
| US6351111B1 (en) | Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor | |
| US20060108994A1 (en) | Low voltage bandgap reference circuit with reduced area | |
| JPH0653417A (ja) | 抵抗器回路およびそれを形成する方法 | |
| EP2500793B1 (en) | Low-voltage reference circuit | |
| JPH0286322A (ja) | 温度補償型バイポーラ回路 | |
| EP0473193B1 (en) | Semiconductor device having a temperature detection circuit | |
| JPH0812116B2 (ja) | 半導体温度検出回路 | |
| JP2893774B2 (ja) | 半導体集積回路装置 | |
| JPH09243467A (ja) | 温度検出回路およびその試験方法 | |
| JPH0334026B2 (ja) | ||
| JP2766227B2 (ja) | 半導体記憶装置 | |
| JPH0225561B2 (ja) | ||
| JP3239052B2 (ja) | 半導体集積回路 | |
| JPH06105856B2 (ja) | 定電流源回路 | |
| JPH0236728A (ja) | 利得１の電流制限回路 | |
| JPH05251954A (ja) | 基準電圧発生回路 | |
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP3218641B2 (ja) | 電圧検出回路 | |
| JP2970841B2 (ja) | 基準電圧源回路 | |
| JPH07104876A (ja) | 定電流回路内蔵ｉｃ | |
| JPH0582083B2 (ja) | ||
| JPH0789304B2 (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |