JP3517493B2 - 内部降圧回路 - Google Patents
内部降圧回路Info
- Publication number
- JP3517493B2 JP3517493B2 JP24274395A JP24274395A JP3517493B2 JP 3517493 B2 JP3517493 B2 JP 3517493B2 JP 24274395 A JP24274395 A JP 24274395A JP 24274395 A JP24274395 A JP 24274395A JP 3517493 B2 JP3517493 B2 JP 3517493B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- internal step
- output
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリ（ＤＲＡＭ）等の半導体集積回路に
搭載される内部降圧回路に関するものである。
ダムアクセスメモリ（ＤＲＡＭ）等の半導体集積回路に
搭載される内部降圧回路に関するものである。
【０００２】
【従来の技術】半導体集積回路の低消費電力化及びその
内部素子の信頼性確保のため、内部降圧回路を搭載した
半導体集積回路の開発が盛んになってきている。内部降
圧回路は、外部電源電圧Ｖccに基づいてその電圧Ｖccよ
りも低い電圧を発生して出力する回路である。内部降圧
回路から出力される電圧を内部降圧電圧という。この内
部降圧電圧を半導体集積回路の内部素子に供給すること
によって、半導体集積回路の低消費電力化及びその内部
素子の信頼性確保を実現する。
内部素子の信頼性確保のため、内部降圧回路を搭載した
半導体集積回路の開発が盛んになってきている。内部降
圧回路は、外部電源電圧Ｖccに基づいてその電圧Ｖccよ
りも低い電圧を発生して出力する回路である。内部降圧
回路から出力される電圧を内部降圧電圧という。この内
部降圧電圧を半導体集積回路の内部素子に供給すること
によって、半導体集積回路の低消費電力化及びその内部
素子の信頼性確保を実現する。
【０００３】従来の内部降圧回路として、例えば半導体
集積回路において省電力を要求される動作モードにも対
応可能な内部降圧回路が、特開平６−２０８７９１に開
示されている。
集積回路において省電力を要求される動作モードにも対
応可能な内部降圧回路が、特開平６−２０８７９１に開
示されている。
【０００４】図８は、従来の内部降圧回路５０のブロッ
ク図である。ここでは、内部降圧回路５０はＤＲＡＭに
搭載されているものとする。図８において、基準電圧発
生回路５１は第１の基準電圧Ｖref1及び第２の基準電圧
Ｖref2を発生する。第１の差動増幅回路５２及び第１の
出力ドライバー５３は第１の基準電圧Ｖref1を基にして
第１の内部降圧電圧Ｖint1を出力する。同様に、第２の
差動増幅回路５４及び第２の出力ドライバー５５は第２
の基準電圧Ｖref2を基にして第２の内部降圧電圧Ｖint2
を出力する。第２の基準電圧Ｖref2は第１の基準電圧Ｖ
ref1よりも低いので、第２の内部降圧電圧Ｖint2は第１
の内部降圧電圧Ｖint1よりも低くなる。
ク図である。ここでは、内部降圧回路５０はＤＲＡＭに
搭載されているものとする。図８において、基準電圧発
生回路５１は第１の基準電圧Ｖref1及び第２の基準電圧
Ｖref2を発生する。第１の差動増幅回路５２及び第１の
出力ドライバー５３は第１の基準電圧Ｖref1を基にして
第１の内部降圧電圧Ｖint1を出力する。同様に、第２の
差動増幅回路５４及び第２の出力ドライバー５５は第２
の基準電圧Ｖref2を基にして第２の内部降圧電圧Ｖint2
を出力する。第２の基準電圧Ｖref2は第１の基準電圧Ｖ
ref1よりも低いので、第２の内部降圧電圧Ｖint2は第１
の内部降圧電圧Ｖint1よりも低くなる。
【０００５】動作モード切換回路５６は、動作モード選
択回路５７から出力される動作モード信号に従って、第
１の内部降圧電圧Ｖint1又は第２の内部降圧電圧Ｖint2
のいずれかを内部降圧電圧Ｖint として出力する。動作
モード選択回路５７は、ＤＲＡＭが通常動作を行う場合
（以下、通常動作モードという）は第１の動作モード信
号mode１を“Ｈ”レベルにする一方、例えばセルフリフ
レッシュを行うときのようにＤＲＡＭが高い動作速度を
必要としない場合（以下、低消費電力モードという）は
第２の動作モード信号mode２を“Ｈ”レベルにする。
択回路５７から出力される動作モード信号に従って、第
１の内部降圧電圧Ｖint1又は第２の内部降圧電圧Ｖint2
のいずれかを内部降圧電圧Ｖint として出力する。動作
モード選択回路５７は、ＤＲＡＭが通常動作を行う場合
（以下、通常動作モードという）は第１の動作モード信
号mode１を“Ｈ”レベルにする一方、例えばセルフリフ
レッシュを行うときのようにＤＲＡＭが高い動作速度を
必要としない場合（以下、低消費電力モードという）は
第２の動作モード信号mode２を“Ｈ”レベルにする。
【０００６】通常動作モードでは、第１の動作モード信
号mode１が“Ｈ”レベルになるので、動作モード切換回
路５６において第１の内部降圧電圧Ｖint1が選択され内
部降圧電圧Ｖint として出力される。低消費電力モード
では、第２の動作モード信号mode２が“Ｈ”レベルとな
るので、動作モード切換回路５６において第２の内部降
圧電圧Ｖint2が選択され内部降圧電圧Ｖint として出力
される。
号mode１が“Ｈ”レベルになるので、動作モード切換回
路５６において第１の内部降圧電圧Ｖint1が選択され内
部降圧電圧Ｖint として出力される。低消費電力モード
では、第２の動作モード信号mode２が“Ｈ”レベルとな
るので、動作モード切換回路５６において第２の内部降
圧電圧Ｖint2が選択され内部降圧電圧Ｖint として出力
される。
【０００７】このように、図８に示す内部降圧回路５０
は、互いに異なる２つの電圧Ｖint1又はＶint2のいずれ
かを内部降圧電圧Ｖint として選択出力できるようにし
たものである。
は、互いに異なる２つの電圧Ｖint1又はＶint2のいずれ
かを内部降圧電圧Ｖint として選択出力できるようにし
たものである。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
内部降圧回路には以下のような問題がある。
内部降圧回路には以下のような問題がある。
【０００９】従来の内部降圧回路は、与えられた基準電
圧と内部降圧電圧との差動を増幅する差動増幅回路及び
前記差動増幅回路の出力電位を上昇させる出力ドライバ
ーによって内部降圧電圧を生成する。すなわち、従来の
内部降圧回路は内部降圧電圧を降下させる機能を有して
いない。このため、ＤＲＡＭの内部素子が動作待機状態
にあり内部降圧回路から電流が供給されないとき、例え
ば外部電源と内部降圧回路との間に微小なリーク電流が
流れているとすると、内部降圧電圧が与えられた基準電
圧を越えて過度に上昇してしまうという問題があった。
圧と内部降圧電圧との差動を増幅する差動増幅回路及び
前記差動増幅回路の出力電位を上昇させる出力ドライバ
ーによって内部降圧電圧を生成する。すなわち、従来の
内部降圧回路は内部降圧電圧を降下させる機能を有して
いない。このため、ＤＲＡＭの内部素子が動作待機状態
にあり内部降圧回路から電流が供給されないとき、例え
ば外部電源と内部降圧回路との間に微小なリーク電流が
流れているとすると、内部降圧電圧が与えられた基準電
圧を越えて過度に上昇してしまうという問題があった。
【００１０】また、従来の内部降圧回路は、互いに異な
る２つの電圧のいずれかを選択出力できるように互いに
独立した２つの差動増幅回路及び出力ドライバーを備え
ているので、消費電力及び回路面積の増加を招いてしま
うという問題があった。
る２つの電圧のいずれかを選択出力できるように互いに
独立した２つの差動増幅回路及び出力ドライバーを備え
ているので、消費電力及び回路面積の増加を招いてしま
うという問題があった。
【００１１】前記の問題に鑑み、本発明は、出力される
内部降圧電圧が基準電圧を越えて過度に上昇することの
ない内部降圧回路を提供することを目的とする。
内部降圧電圧が基準電圧を越えて過度に上昇することの
ない内部降圧回路を提供することを目的とする。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、内部降圧電圧が与えられた上限基準電圧
を越えると内部降圧電圧を降下させる出力制御回路を備
えるものである。
め、本発明は、内部降圧電圧が与えられた上限基準電圧
を越えると内部降圧電圧を降下させる出力制御回路を備
えるものである。
【００１３】具体的に請求項１の発明が講じた解決手段
は、半導体集積回路に搭載されており外部電源電圧より
も低い内部降圧電圧を発生して前記半導体集積回路が備
える内部素子に供給する内部降圧回路を対象とし、第１
の基準電圧及びこの第１の基準電圧よりも所定の電圧だ
け高い第２の基準電圧をそれぞれ発生して出力する基準
電圧発生回路と、前記基準電圧発生回路から出力された
第１の基準電圧を基にして前記内部降圧電圧を上昇させ
て出力し、かつ、前記内部降圧電圧を降下させる機能を
有しない出力回路と、前記出力回路から出力された内部
降圧電圧が前記基準電圧発生回路から出力された第２の
基準電圧を越えたとき、前記内部降圧電圧を降下させる
出力制御回路とを備え、前記出力回路と前記出力制御回
路とによって前記内部降圧電圧を生成する構成とするも
のである。
は、半導体集積回路に搭載されており外部電源電圧より
も低い内部降圧電圧を発生して前記半導体集積回路が備
える内部素子に供給する内部降圧回路を対象とし、第１
の基準電圧及びこの第１の基準電圧よりも所定の電圧だ
け高い第２の基準電圧をそれぞれ発生して出力する基準
電圧発生回路と、前記基準電圧発生回路から出力された
第１の基準電圧を基にして前記内部降圧電圧を上昇させ
て出力し、かつ、前記内部降圧電圧を降下させる機能を
有しない出力回路と、前記出力回路から出力された内部
降圧電圧が前記基準電圧発生回路から出力された第２の
基準電圧を越えたとき、前記内部降圧電圧を降下させる
出力制御回路とを備え、前記出力回路と前記出力制御回
路とによって前記内部降圧電圧を生成する構成とするも
のである。
【００１４】請求項１の発明により、外部電源電圧及び
内部降圧回路の間の微小リーク電流等に起因して内部降
圧電圧が上昇した場合でも、内部降圧電圧が基準電圧発
生回路から出力された第２の基準電圧を越えたときに
は、出力制御回路によって内部降圧電圧は降下させられ
る。このため、内部降圧電圧は過度に上昇することがな
い。
内部降圧回路の間の微小リーク電流等に起因して内部降
圧電圧が上昇した場合でも、内部降圧電圧が基準電圧発
生回路から出力された第２の基準電圧を越えたときに
は、出力制御回路によって内部降圧電圧は降下させられ
る。このため、内部降圧電圧は過度に上昇することがな
い。
【００１５】請求項２の発明は、請求項１の発明の構成
に、前記出力制御回路は、前記第２の基準電圧及び内部
降圧電圧を入力とし前記第２の基準電圧と前記内部降圧
電圧との差に応じて変化する電圧を出力する差動増幅回
路と、前記差動増幅回路から出力された電圧に従って前
記内部降圧電圧を降下させる出力降圧回路とを有する構
成を付加するものである。
に、前記出力制御回路は、前記第２の基準電圧及び内部
降圧電圧を入力とし前記第２の基準電圧と前記内部降圧
電圧との差に応じて変化する電圧を出力する差動増幅回
路と、前記差動増幅回路から出力された電圧に従って前
記内部降圧電圧を降下させる出力降圧回路とを有する構
成を付加するものである。
【００１６】請求項３の発明は、請求項２の発明の構成
に、前記差動増幅回路は、電流源と、前記電流源にソー
スが接続され前記第２の基準電圧がゲートに印加された
第１の一の導電型ＭＯＳトランジスタと、前記電流源に
ソースが接続され前記内部降圧電圧がゲートに印加され
た第２の一の導電型ＭＯＳトランジスタと、前記第１の
一の導電型ＭＯＳトランジスタに対して互いのドレイン
同士が接続されると共にソースが電源に接続された第１
の他の導電型ＭＯＳトランジスタと、前記第２の一の導
電型ＭＯＳトランジスタに対して互いのドレイン同士が
接続されると共にソースが電源に接続された第２の他の
導電型ＭＯＳトランジスタとを有し、前記第１の他の導
電型ＭＯＳトランジスタ及び第２の他の導電型ＭＯＳト
ランジスタは互いのゲート同士が接続され、さらに前記
第２の他の導電型ＭＯＳトランジスタのゲートとドレイ
ンとが接続されており、前記出力降圧回路は、ソースが
電源に接続され前記第１の一の導電型ＭＯＳトランジス
タのドレイン電圧がゲートに印加され、ドレイン電圧が
前記内部降圧電圧となるＮ型ＭＯＳトランジスタを有す
る構成を付加するものである。
に、前記差動増幅回路は、電流源と、前記電流源にソー
スが接続され前記第２の基準電圧がゲートに印加された
第１の一の導電型ＭＯＳトランジスタと、前記電流源に
ソースが接続され前記内部降圧電圧がゲートに印加され
た第２の一の導電型ＭＯＳトランジスタと、前記第１の
一の導電型ＭＯＳトランジスタに対して互いのドレイン
同士が接続されると共にソースが電源に接続された第１
の他の導電型ＭＯＳトランジスタと、前記第２の一の導
電型ＭＯＳトランジスタに対して互いのドレイン同士が
接続されると共にソースが電源に接続された第２の他の
導電型ＭＯＳトランジスタとを有し、前記第１の他の導
電型ＭＯＳトランジスタ及び第２の他の導電型ＭＯＳト
ランジスタは互いのゲート同士が接続され、さらに前記
第２の他の導電型ＭＯＳトランジスタのゲートとドレイ
ンとが接続されており、前記出力降圧回路は、ソースが
電源に接続され前記第１の一の導電型ＭＯＳトランジス
タのドレイン電圧がゲートに印加され、ドレイン電圧が
前記内部降圧電圧となるＮ型ＭＯＳトランジスタを有す
る構成を付加するものである。
【００１７】請求項３の発明により、電流源と第１及び
第２の一の導電型ＭＯＳトランジスタとにより差動増幅
器が構成されており、第１及び第２の他の導電型ＭＯＳ
トランジスタによりカレントミラー回路が構成されてい
る。第２の一の導電型ＭＯＳトランジスタのゲートに印
加される内部降圧電圧が第１の一の導電型ＭＯＳトラン
ジスタのゲートに印加される第２の基準電圧よりも高く
なると、出力降圧回路を構成するＮ型ＭＯＳトランジス
タのゲートに印加される前記第１の一の導電型ＭＯＳト
ランジスタのドレイン電圧が上昇し、前記Ｎ型ＭＯＳト
ランジスタが導通状態となる。このため、前記Ｎ型ＭＯ
Ｓトランジスタのドレイン電圧すなわち内部降圧電圧が
降下する。
第２の一の導電型ＭＯＳトランジスタとにより差動増幅
器が構成されており、第１及び第２の他の導電型ＭＯＳ
トランジスタによりカレントミラー回路が構成されてい
る。第２の一の導電型ＭＯＳトランジスタのゲートに印
加される内部降圧電圧が第１の一の導電型ＭＯＳトラン
ジスタのゲートに印加される第２の基準電圧よりも高く
なると、出力降圧回路を構成するＮ型ＭＯＳトランジス
タのゲートに印加される前記第１の一の導電型ＭＯＳト
ランジスタのドレイン電圧が上昇し、前記Ｎ型ＭＯＳト
ランジスタが導通状態となる。このため、前記Ｎ型ＭＯ
Ｓトランジスタのドレイン電圧すなわち内部降圧電圧が
降下する。
【００１８】請求項４の発明は、請求項１の発明の構成
に、前記第２の基準電圧と前記第１の基準電圧との差は
０．３Ｖ以下である構成を付加するものである。
に、前記第２の基準電圧と前記第１の基準電圧との差は
０．３Ｖ以下である構成を付加するものである。
【００１９】請求項５の発明は、請求項１の発明の構成
に、前記出力制御回路は、ＣＭＯＳトランジスタの組み
合わせによって構成されている構成を付加するものであ
る。
に、前記出力制御回路は、ＣＭＯＳトランジスタの組み
合わせによって構成されている構成を付加するものであ
る。
【００２０】
【発明の実施の形態】本発明の実施形態に係る内部降圧
回路について、図面を参照しながら説明する。
回路について、図面を参照しながら説明する。
【００２１】（第１の実施形態）
本発明の第１の実施形態に係る内部降圧回路は、内部降
圧回路及び外部電源の間の微小なリーク電流等に起因す
る内部降圧電圧の過度の上昇を防ぐものである。
圧回路及び外部電源の間の微小なリーク電流等に起因す
る内部降圧電圧の過度の上昇を防ぐものである。
【００２２】図１は、本実施形態に係る内部降圧回路１
０のブロック図である。図１に示す内部降圧回路１０
は、ＤＲＡＭに搭載されておりＤＲＡＭの内部素子への
供給電源として内部降圧電圧Ｖint を出力する回路であ
って、基準電圧発生回路１１、第１の差動増幅回路１
２、出力ドライバー１３、第２の差動増幅回路１４及び
出力降圧回路１５を備えている。第１の差動増幅回路１
２及び出力ドライバー１３によって出力回路が構成さ
れ、第２の差動増幅回路１４及び出力降圧回路１５によ
って出力制御回路が構成される。また１６は、内部降圧
回路の出力端子と外部電源との間の寄生抵抗であって、
内部降圧回路及び外部電源の間に微小なリーク電流が流
れることを示している。
０のブロック図である。図１に示す内部降圧回路１０
は、ＤＲＡＭに搭載されておりＤＲＡＭの内部素子への
供給電源として内部降圧電圧Ｖint を出力する回路であ
って、基準電圧発生回路１１、第１の差動増幅回路１
２、出力ドライバー１３、第２の差動増幅回路１４及び
出力降圧回路１５を備えている。第１の差動増幅回路１
２及び出力ドライバー１３によって出力回路が構成さ
れ、第２の差動増幅回路１４及び出力降圧回路１５によ
って出力制御回路が構成される。また１６は、内部降圧
回路の出力端子と外部電源との間の寄生抵抗であって、
内部降圧回路及び外部電源の間に微小なリーク電流が流
れることを示している。
【００２３】基準電圧発生回路１１はＣＭＯＳ構成の回
路であって、外部電源電圧Ｖccに対して依存性の小さい
第１の基準電圧としての基準電圧Ｖref 及び基準電圧Ｖ
ref に対して所定の電位だけ高い第２の基準電圧として
の上限基準電圧Ｖreflimを発生して出力する。第１の差
動増幅回路１２及び出力ドライバー１３は図８に示す従
来例における第１の差動増幅回路５２及び第１の出力ド
ライバー５３と同様の構成を有し、第１の差動増幅回路
１２は基準電圧Ｖref と内部降圧電圧Ｖint との差動を
増幅し、Ｐ型ＭＯＳトランジスタによって構成される出
力ドライバー１３は第１の差動増幅回路１２の出力電圧
に従って内部降圧電圧Ｖint を駆動する。
路であって、外部電源電圧Ｖccに対して依存性の小さい
第１の基準電圧としての基準電圧Ｖref 及び基準電圧Ｖ
ref に対して所定の電位だけ高い第２の基準電圧として
の上限基準電圧Ｖreflimを発生して出力する。第１の差
動増幅回路１２及び出力ドライバー１３は図８に示す従
来例における第１の差動増幅回路５２及び第１の出力ド
ライバー５３と同様の構成を有し、第１の差動増幅回路
１２は基準電圧Ｖref と内部降圧電圧Ｖint との差動を
増幅し、Ｐ型ＭＯＳトランジスタによって構成される出
力ドライバー１３は第１の差動増幅回路１２の出力電圧
に従って内部降圧電圧Ｖint を駆動する。
【００２４】第２の差動増幅回路１４は、上限基準電圧
Ｖreflimと内部降圧電圧Ｖint との差動を増幅し、出力
降圧回路１５は、第２の差動増幅回路１４の出力電圧に
従って内部降圧電圧Ｖint を制御する。
Ｖreflimと内部降圧電圧Ｖint との差動を増幅し、出力
降圧回路１５は、第２の差動増幅回路１４の出力電圧に
従って内部降圧電圧Ｖint を制御する。
【００２５】図１に示す内部降圧回路１０の動作を説明
する。基準電圧発生回路１１から出力された基準電圧Ｖ
ref を基準として第１の差動増幅回路１２及び出力ドラ
イバー１３によって内部降圧電圧Ｖint が発生される。
外部電源と内部降圧回路１０との間の微小なリーク電流
又は外部接地電源電圧の変動等に起因して内部降圧電圧
Ｖint が上昇して上限基準電圧Ｖreflimを越えると、第
２の差動増幅回路１４が作動し出力降圧回路１５は内部
降圧電圧Ｖint を上限基準電圧Ｖreflim以下の電圧に降
下させる。
する。基準電圧発生回路１１から出力された基準電圧Ｖ
ref を基準として第１の差動増幅回路１２及び出力ドラ
イバー１３によって内部降圧電圧Ｖint が発生される。
外部電源と内部降圧回路１０との間の微小なリーク電流
又は外部接地電源電圧の変動等に起因して内部降圧電圧
Ｖint が上昇して上限基準電圧Ｖreflimを越えると、第
２の差動増幅回路１４が作動し出力降圧回路１５は内部
降圧電圧Ｖint を上限基準電圧Ｖreflim以下の電圧に降
下させる。
【００２６】図２は図１に示す第２の差動増幅回路１４
及び出力降圧回路１５の回路図である。図２に示す回路
はＣＭＯＳ構成の回路であって、第２の差動増幅回路１
４は電流源としてのＰ型ＭＯＳトランジスタ（以下、Ｐ
ＭＯＳという）Ｑｐ11、第１の一の導電型ＭＯＳトラン
ジスタとしてのＰＭＯＳＱｐ12及び第２の一の導電型Ｍ
ＯＳトランジスタとしてのＰＭＯＳＱｐ13、並びに第１
の他の導電型ＭＯＳトランジスタとしてのＮ型ＭＯＳト
ランジスタ（以下、ＮＭＯＳという）Ｑｎ11及び第２の
他の導電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ12
によって構成され、出力降圧回路１５はＮＭＯＳＱｎ13
によって構成されている。
及び出力降圧回路１５の回路図である。図２に示す回路
はＣＭＯＳ構成の回路であって、第２の差動増幅回路１
４は電流源としてのＰ型ＭＯＳトランジスタ（以下、Ｐ
ＭＯＳという）Ｑｐ11、第１の一の導電型ＭＯＳトラン
ジスタとしてのＰＭＯＳＱｐ12及び第２の一の導電型Ｍ
ＯＳトランジスタとしてのＰＭＯＳＱｐ13、並びに第１
の他の導電型ＭＯＳトランジスタとしてのＮ型ＭＯＳト
ランジスタ（以下、ＮＭＯＳという）Ｑｎ11及び第２の
他の導電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ12
によって構成され、出力降圧回路１５はＮＭＯＳＱｎ13
によって構成されている。
【００２７】ＮＭＯＳＱｎ11及びＱｎ12のソースは接地
電源Ｖssに接続されていると共にＱｎ11及びＱｎ12のゲ
ート並びにＱｎ12のドレインが接続されており、カレン
トミラー回路が構成されている。また、ＰＭＯＳＱｐ11
のソースを外部電源Ｖccに接続すると共にゲートを接地
電源Ｖssに接続することによってＱｐ11を定電流源とす
ると共に、Ｑｐ11のドレインとＰＭＯＳＱｐ12及びＱｐ
13のソースとを接続することによって、差動増幅器が構
成されている。Ｑｐ12のドレインはＱｎ11のドレインに
接続されており、Ｑｐ13のドレインはＱｎ12のドレイン
に接続されている。第２の差動増幅回路１４の第１の入
力である上限基準電圧ＶreflimはＱｐ12のゲートに印加
され、第２の入力である内部降圧電圧Ｖint はＱｐ13の
ゲートに印加される。
電源Ｖssに接続されていると共にＱｎ11及びＱｎ12のゲ
ート並びにＱｎ12のドレインが接続されており、カレン
トミラー回路が構成されている。また、ＰＭＯＳＱｐ11
のソースを外部電源Ｖccに接続すると共にゲートを接地
電源Ｖssに接続することによってＱｐ11を定電流源とす
ると共に、Ｑｐ11のドレインとＰＭＯＳＱｐ12及びＱｐ
13のソースとを接続することによって、差動増幅器が構
成されている。Ｑｐ12のドレインはＱｎ11のドレインに
接続されており、Ｑｐ13のドレインはＱｎ12のドレイン
に接続されている。第２の差動増幅回路１４の第１の入
力である上限基準電圧ＶreflimはＱｐ12のゲートに印加
され、第２の入力である内部降圧電圧Ｖint はＱｐ13の
ゲートに印加される。
【００２８】さらに、出力降圧回路１５を構成するＮＭ
ＯＳＱｎ13は、ゲートにはＰＭＯＳＱｐ12のドレイン電
圧（すなわちＮＭＯＳＱｎ11のドレイン電圧）が印加さ
れると共にソースは接地されている。また、Ｑｎ13のド
レイン電圧が内部降圧電圧Ｖint として出力されると共
にＰＭＯＳＱｐ13のゲートに印加される。
ＯＳＱｎ13は、ゲートにはＰＭＯＳＱｐ12のドレイン電
圧（すなわちＮＭＯＳＱｎ11のドレイン電圧）が印加さ
れると共にソースは接地されている。また、Ｑｎ13のド
レイン電圧が内部降圧電圧Ｖint として出力されると共
にＰＭＯＳＱｐ13のゲートに印加される。
【００２９】図２に示す回路の動作原理を説明する。内
部降圧電圧Ｖint が上昇して上限基準電圧Ｖreflimより
高くなったとすると、ＰＭＯＳＱｐ12のゲート・ソース
間電圧はＰＭＯＳＱｐ13のゲート・ソース間電圧よりも
大きくなるのでＱｐ12を流れるドレイン電流Ｉ12はＱｐ
13を流れるドレイン電流Ｉ13よりも大きくなる。このと
き、ＮＭＯＳＱｎ11のドレイン電圧はＮＭＯＳＱｎ12の
ドレイン電圧よりも大きくなるのでＮＭＯＳＱｎ13は導
通状態となり、Ｑｎ13のドレイン電圧すなわち内部降圧
電圧Ｖint は降下することになる。
部降圧電圧Ｖint が上昇して上限基準電圧Ｖreflimより
高くなったとすると、ＰＭＯＳＱｐ12のゲート・ソース
間電圧はＰＭＯＳＱｐ13のゲート・ソース間電圧よりも
大きくなるのでＱｐ12を流れるドレイン電流Ｉ12はＱｐ
13を流れるドレイン電流Ｉ13よりも大きくなる。このと
き、ＮＭＯＳＱｎ11のドレイン電圧はＮＭＯＳＱｎ12の
ドレイン電圧よりも大きくなるのでＮＭＯＳＱｎ13は導
通状態となり、Ｑｎ13のドレイン電圧すなわち内部降圧
電圧Ｖint は降下することになる。
【００３０】内部降圧電圧Ｖint が降下してほぼ上限基
準電圧Ｖreflimまで達すると、Ｑｐ13のゲート・ソース
間電圧は大きくなりＱｐ13のドレイン電流Ｉ13が大きく
なると共にＱｐ12のドレイン電流Ｉ12が小さくなる。こ
のとき、Ｑｎ11のドレイン電圧は低下するのでＱｎ13は
非導通状態となり内部降圧電圧Ｖint は降下しなくな
る。
準電圧Ｖreflimまで達すると、Ｑｐ13のゲート・ソース
間電圧は大きくなりＱｐ13のドレイン電流Ｉ13が大きく
なると共にＱｐ12のドレイン電流Ｉ12が小さくなる。こ
のとき、Ｑｎ11のドレイン電圧は低下するのでＱｎ13は
非導通状態となり内部降圧電圧Ｖint は降下しなくな
る。
【００３１】図３は本実施形態に係る内部降圧回路が発
生する内部降圧電圧Ｖint の変化を示すグラフである。
図３に示すように、通常動作モードにおいて、内部降圧
電圧Ｖint はＤＲＡＭの内部素子の電流消費により低下
すると第１の差動増幅回路１２及び出力ドライバー１３
によって基準電圧Ｖref を基に駆動される。ところが低
消費電力モードにおいて内部素子の電流消費がなくなっ
た場合、微小なリーク電流等により内部降圧電圧Ｖint
が徐々に上昇していく。従来の内部降圧回路は、図３に
おいて一点鎖線で示すように、このような内部降圧電圧
Ｖint の過度なる上昇を防ぐことができなかった。本実
施形態に係る内部降圧回路では、図２に示す第２の差動
増幅回路１４及び出力降圧回路１５によって上限基準電
圧Ｖreflimを基にして内部降圧電圧Ｖint を制御するこ
とができる。
生する内部降圧電圧Ｖint の変化を示すグラフである。
図３に示すように、通常動作モードにおいて、内部降圧
電圧Ｖint はＤＲＡＭの内部素子の電流消費により低下
すると第１の差動増幅回路１２及び出力ドライバー１３
によって基準電圧Ｖref を基に駆動される。ところが低
消費電力モードにおいて内部素子の電流消費がなくなっ
た場合、微小なリーク電流等により内部降圧電圧Ｖint
が徐々に上昇していく。従来の内部降圧回路は、図３に
おいて一点鎖線で示すように、このような内部降圧電圧
Ｖint の過度なる上昇を防ぐことができなかった。本実
施形態に係る内部降圧回路では、図２に示す第２の差動
増幅回路１４及び出力降圧回路１５によって上限基準電
圧Ｖreflimを基にして内部降圧電圧Ｖint を制御するこ
とができる。
【００３２】実際の内部降圧回路における基準電圧Ｖre
f 及び上限基準電圧Ｖreflimの値について説明する。外
部電源電圧が５Ｖである半導体集積回路に規格電源電圧
が３．３Ｖの内部素子が含まれており、内部素子に電源
電圧を供給する内部降圧回路が搭載されているとする。
内部素子の正常動作が保証される電圧範囲の規格は３．
３±０．３Ｖであるので、例えば基準電圧Ｖref を３．
３Ｖ、上限基準電圧Ｖreflimを３．６Ｖとすれば、半導
体集積回路の内部素子を安定動作させることが可能にな
る。
f 及び上限基準電圧Ｖreflimの値について説明する。外
部電源電圧が５Ｖである半導体集積回路に規格電源電圧
が３．３Ｖの内部素子が含まれており、内部素子に電源
電圧を供給する内部降圧回路が搭載されているとする。
内部素子の正常動作が保証される電圧範囲の規格は３．
３±０．３Ｖであるので、例えば基準電圧Ｖref を３．
３Ｖ、上限基準電圧Ｖreflimを３．６Ｖとすれば、半導
体集積回路の内部素子を安定動作させることが可能にな
る。
【００３３】以上説明したように、本実施形態に係る内
部降圧回路によると、内部降圧電圧Ｖint を降下させる
出力制御回路を付加することによって内部降圧電圧Ｖin
t の過度なる上昇を防ぐことができる。
部降圧回路によると、内部降圧電圧Ｖint を降下させる
出力制御回路を付加することによって内部降圧電圧Ｖin
t の過度なる上昇を防ぐことができる。
【００３４】（第１の参考例）
図４は、本発明の第１の参考例に係る内部降圧回路２０
のブロック図である。
のブロック図である。
【００３５】図４に示す内部降圧回路２０は、ＤＲＡＭ
の内部素子への供給電源として内部降圧電圧Ｖint を出
力するための回路であって、基準電圧発生回路２１、差
動増幅回路２２、出力ドライバー２３及び動作モード選
択回路２４を備えている。
の内部素子への供給電源として内部降圧電圧Ｖint を出
力するための回路であって、基準電圧発生回路２１、差
動増幅回路２２、出力ドライバー２３及び動作モード選
択回路２４を備えている。
【００３６】基準電圧発生回路２１は、通常動作モード
における第１の基準電圧Ｖref1及び低消費電力モードに
おける第２の基準電圧Ｖref2を発生するものであり、例
えば、特開平６−２０８７９１に開示されているような
ＣＭＯＳ構成の回路によって実現される。
における第１の基準電圧Ｖref1及び低消費電力モードに
おける第２の基準電圧Ｖref2を発生するものであり、例
えば、特開平６−２０８７９１に開示されているような
ＣＭＯＳ構成の回路によって実現される。
【００３７】動作モード選択回路２４は、通常動作モー
ドを示す第１の動作モード信号mode１及び低消費電力モ
ードを示す第２の動作モード信号mode２を発生する。差
動増幅回路２２は、第１の基準電圧Ｖref1又は第２の基
準電圧Ｖref2のいずれか一方を第１の動作モード信号mo
de１及び第２の動作モード信号mode２に従って選択し、
選択した基準電圧と内部降圧電圧Ｖint との差動を増幅
する。出力ドライバー２３は差動増幅回路２２の出力電
圧によって制御され内部降圧電圧Ｖint を出力する。
ドを示す第１の動作モード信号mode１及び低消費電力モ
ードを示す第２の動作モード信号mode２を発生する。差
動増幅回路２２は、第１の基準電圧Ｖref1又は第２の基
準電圧Ｖref2のいずれか一方を第１の動作モード信号mo
de１及び第２の動作モード信号mode２に従って選択し、
選択した基準電圧と内部降圧電圧Ｖint との差動を増幅
する。出力ドライバー２３は差動増幅回路２２の出力電
圧によって制御され内部降圧電圧Ｖint を出力する。
【００３８】図４に示す内部降圧回路２０の動作を説明
する。
する。
【００３９】通常動作モードにおいて、動作モード選択
回路２４から発生された第１の動作モード信号mode１に
より、差動増幅回路２２を構成する差動増幅器の第１の
入力として第１の基準電圧Ｖref1が選択され、内部降圧
電圧Ｖint は出力ドライバー２３により電圧Ｖref1まで
駆動される。また、低消費電力モードにおいて、動作モ
ード選択回路２４から発生された第２の動作モード信号
mode２により、差動増幅回路２２を構成する差動増幅器
の第１の入力として第２の基準電圧Ｖref2が選択され、
内部降圧電圧Ｖint は出力ドライバー２３により電圧Ｖ
ref2まで駆動される。
回路２４から発生された第１の動作モード信号mode１に
より、差動増幅回路２２を構成する差動増幅器の第１の
入力として第１の基準電圧Ｖref1が選択され、内部降圧
電圧Ｖint は出力ドライバー２３により電圧Ｖref1まで
駆動される。また、低消費電力モードにおいて、動作モ
ード選択回路２４から発生された第２の動作モード信号
mode２により、差動増幅回路２２を構成する差動増幅器
の第１の入力として第２の基準電圧Ｖref2が選択され、
内部降圧電圧Ｖint は出力ドライバー２３により電圧Ｖ
ref2まで駆動される。
【００４０】すなわち、差動増幅器の第１の入力を動作
モード毎に選択的に切り替えられるよう差動増幅回路２
２を構成することにより、従来の内部降圧回路において
動作モード毎に設けられていた差動増幅回路及び出力ド
ライバーを各々１つにできるのが本参考例の特徴であ
る。したがって、従来よりも消費電流及びレイアウト面
積が低減される。
モード毎に選択的に切り替えられるよう差動増幅回路２
２を構成することにより、従来の内部降圧回路において
動作モード毎に設けられていた差動増幅回路及び出力ド
ライバーを各々１つにできるのが本参考例の特徴であ
る。したがって、従来よりも消費電流及びレイアウト面
積が低減される。
【００４１】図５は、図４における差動増幅回路２２及
び出力ドライバー２３の回路図である。図５に示す回路
はＣＭＯＳ構成の回路であって、差動増幅回路２２は第
１の他の導電型ＭＯＳトランジスタとしてのＰＭＯＳＱ
ｐ21及び第２の他の導電型ＭＯＳトランジスタとしての
ＰＭＯＳＱｐ22、並びに第１の一の導電型ＭＯＳトラン
ジスタとしてのＮＭＯＳＱｎ21、第２の一の導電型ＭＯ
ＳトランジスタとしてのＮＭＯＳＱｎ22、第３の一の導
電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ23、第４
の一の導電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ
24、第５の一の導電型ＭＯＳトランジスタとしてのＮＭ
ＯＳＱｎ25、第６の一の導電型ＭＯＳトランジスタとし
てのＮＭＯＳＱｎ26及び電流源としてのＮＭＯＳＱｎ27
によって構成されており、出力ドライバー２３はＰＭＯ
ＳＱｐ23によって構成されている。
び出力ドライバー２３の回路図である。図５に示す回路
はＣＭＯＳ構成の回路であって、差動増幅回路２２は第
１の他の導電型ＭＯＳトランジスタとしてのＰＭＯＳＱ
ｐ21及び第２の他の導電型ＭＯＳトランジスタとしての
ＰＭＯＳＱｐ22、並びに第１の一の導電型ＭＯＳトラン
ジスタとしてのＮＭＯＳＱｎ21、第２の一の導電型ＭＯ
ＳトランジスタとしてのＮＭＯＳＱｎ22、第３の一の導
電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ23、第４
の一の導電型ＭＯＳトランジスタとしてのＮＭＯＳＱｎ
24、第５の一の導電型ＭＯＳトランジスタとしてのＮＭ
ＯＳＱｎ25、第６の一の導電型ＭＯＳトランジスタとし
てのＮＭＯＳＱｎ26及び電流源としてのＮＭＯＳＱｎ27
によって構成されており、出力ドライバー２３はＰＭＯ
ＳＱｐ23によって構成されている。
【００４２】ＰＭＯＳＱｐ21及びＱｐ22のソースは外部
電源Ｖccに接続されており、さらにＱｐ21及びＱｐ22の
ゲート並びにＱｐ22のドレインが接続されており、カレ
ントミラー回路が構成されている。
電源Ｖccに接続されており、さらにＱｐ21及びＱｐ22の
ゲート並びにＱｐ22のドレインが接続されており、カレ
ントミラー回路が構成されている。
【００４３】また、ＮＭＯＳＱｎ21のゲートには第１の
基準電圧Ｖref1が入力され、ＮＭＯＳＱｎ22のゲートに
は第１の動作モード信号mode１が入力される。ＮＭＯＳ
Ｑｎ23のゲートには第２の基準電圧Ｖref2が入力され、
ＮＭＯＳＱｎ24のゲートには第２の動作モード信号mode
２が入力される。Ｑｎ21のドレイン及びＱｎ22のソース
は直列に接続されており、Ｑｎ23のドレイン及びＱｎ24
のソースは直列に接続されている。Ｑｎ21及びＱｎ23の
ソースは共にＮＭＯＳＱｎ27のドレインに接続されてお
り、Ｑｎ22及びＱｎ24のドレインは共にＰＭＯＳＱｐ21
のドレインに接続されている。
基準電圧Ｖref1が入力され、ＮＭＯＳＱｎ22のゲートに
は第１の動作モード信号mode１が入力される。ＮＭＯＳ
Ｑｎ23のゲートには第２の基準電圧Ｖref2が入力され、
ＮＭＯＳＱｎ24のゲートには第２の動作モード信号mode
２が入力される。Ｑｎ21のドレイン及びＱｎ22のソース
は直列に接続されており、Ｑｎ23のドレイン及びＱｎ24
のソースは直列に接続されている。Ｑｎ21及びＱｎ23の
ソースは共にＮＭＯＳＱｎ27のドレインに接続されてお
り、Ｑｎ22及びＱｎ24のドレインは共にＰＭＯＳＱｐ21
のドレインに接続されている。
【００４４】ＮＭＯＳＱｎ25のゲートには内部降圧電圧
Ｖint が入力され、ＮＭＯＳＱｎ26のゲートには外部電
源電圧Ｖccが入力される。Ｑｎ25のドレイン及びＱｎ26
のソースは直列に接続されており、Ｑｎ26のドレインは
ＰＭＯＳＱｐ22のドレインに接続され、Ｑｎ25のソース
はＮＭＯＳＱｎ27のドレインに接続されている。また、
Ｑｎ27はソースが接地されると共にゲートに外部電源電
圧Ｖccが入力されることにより定電流源となっている。
このような構成により、差動増幅器が構成されている。
Ｖint が入力され、ＮＭＯＳＱｎ26のゲートには外部電
源電圧Ｖccが入力される。Ｑｎ25のドレイン及びＱｎ26
のソースは直列に接続されており、Ｑｎ26のドレインは
ＰＭＯＳＱｐ22のドレインに接続され、Ｑｎ25のソース
はＮＭＯＳＱｎ27のドレインに接続されている。また、
Ｑｎ27はソースが接地されると共にゲートに外部電源電
圧Ｖccが入力されることにより定電流源となっている。
このような構成により、差動増幅器が構成されている。
【００４５】また、出力ドライバー２３を構成するＰＭ
ＯＳＱｐ23は、ソースが外部電源電圧Ｖccに接続される
と共にゲートはＮＭＯＳＱｎ22及びＱｎ24のドレインに
接続されている。また、Ｑｐ23のドレイン電圧が内部降
圧電圧Ｖint として出力されると共にＮＭＯＳＱｎ25の
ゲートに印加される。
ＯＳＱｐ23は、ソースが外部電源電圧Ｖccに接続される
と共にゲートはＮＭＯＳＱｎ22及びＱｎ24のドレインに
接続されている。また、Ｑｐ23のドレイン電圧が内部降
圧電圧Ｖint として出力されると共にＮＭＯＳＱｎ25の
ゲートに印加される。
【００４６】図５に示す回路の動作原理について説明す
る。
る。
【００４７】通常動作モードにおいて、第１の動作モー
ド信号mode１が“Ｈ”レベルとなるのでＮＭＯＳＱｎ22
は導通状態となる。一方、第２の動作モード信号mode２
が“Ｌ”レベルとなるのでＮＭＯＳＱｎ24は非導通状態
となる。このため、差動増幅器の第１の入力として第１
の基準電圧Ｖref1のみが有効となる。
ド信号mode１が“Ｈ”レベルとなるのでＮＭＯＳＱｎ22
は導通状態となる。一方、第２の動作モード信号mode２
が“Ｌ”レベルとなるのでＮＭＯＳＱｎ24は非導通状態
となる。このため、差動増幅器の第１の入力として第１
の基準電圧Ｖref1のみが有効となる。
【００４８】内部降圧電圧Ｖint が第１の基準電圧Ｖre
f1よりも小さいとき、差動増幅器によってＮＭＯＳＱｎ
21のドレイン電流Ｉ21はＮＭＯＳＱｎ25のドレイン電流
Ｉ25よりも大きくなる。このため、カレントミラー回路
を構成しているＰＭＯＳＱｐ21及びＱｐ22のソース・ド
レイン間の電圧は、Ｑｐ21の方がより大きくなる。した
がって、ＰＭＯＳＱｐ23は導通状態となり内部降圧電圧
Ｖint を上昇させる。内部降圧電圧Ｖint が上昇すると
Ｑｎ25のドレイン電流Ｉ25が大きくなると共にＱｎ21の
ドレイン電流Ｉ21は小さくなり、差動増幅器によって逆
にＱｐ22のソース・ドレイン間電圧が大きくなると共に
Ｑｐ21のソース・ドレイン間電圧が小さくなる。このた
め、Ｑｐ23は非導通状態となり内部降圧電圧Ｖint の上
昇は停止する。すなわち、内部降圧電圧Ｖint はほぼ第
１の基準電圧Ｖref1まで駆動されることになる。
f1よりも小さいとき、差動増幅器によってＮＭＯＳＱｎ
21のドレイン電流Ｉ21はＮＭＯＳＱｎ25のドレイン電流
Ｉ25よりも大きくなる。このため、カレントミラー回路
を構成しているＰＭＯＳＱｐ21及びＱｐ22のソース・ド
レイン間の電圧は、Ｑｐ21の方がより大きくなる。した
がって、ＰＭＯＳＱｐ23は導通状態となり内部降圧電圧
Ｖint を上昇させる。内部降圧電圧Ｖint が上昇すると
Ｑｎ25のドレイン電流Ｉ25が大きくなると共にＱｎ21の
ドレイン電流Ｉ21は小さくなり、差動増幅器によって逆
にＱｐ22のソース・ドレイン間電圧が大きくなると共に
Ｑｐ21のソース・ドレイン間電圧が小さくなる。このた
め、Ｑｐ23は非導通状態となり内部降圧電圧Ｖint の上
昇は停止する。すなわち、内部降圧電圧Ｖint はほぼ第
１の基準電圧Ｖref1まで駆動されることになる。
【００４９】低消費電力モードにおいて、第２の動作モ
ード信号mode２が“Ｈ”レベルとなるのでＮＭＯＳＱｎ
24は導通状態となる。一方、第１の動作モード信号mode
１が“Ｌ”レベルとなるのでＮＭＯＳＱｎ22は非導通状
態となる。このため、差動増幅器の第１の入力として第
２の基準電圧Ｖref2のみが有効となる。以下、内部降圧
電圧Ｖint を発生する動作は、通常動作モードと同様で
ある。
ード信号mode２が“Ｈ”レベルとなるのでＮＭＯＳＱｎ
24は導通状態となる。一方、第１の動作モード信号mode
１が“Ｌ”レベルとなるのでＮＭＯＳＱｎ22は非導通状
態となる。このため、差動増幅器の第１の入力として第
２の基準電圧Ｖref2のみが有効となる。以下、内部降圧
電圧Ｖint を発生する動作は、通常動作モードと同様で
ある。
【００５０】以上説明したように、本参考例によると、
従来では複数の差動増幅回路により実現されていた機能
を複数の基準電圧が入力可能な単一の差動増幅回路によ
って実現されているので、内部降圧回路の消費電力及び
レイアウト面積を低減することができる。
従来では複数の差動増幅回路により実現されていた機能
を複数の基準電圧が入力可能な単一の差動増幅回路によ
って実現されているので、内部降圧回路の消費電力及び
レイアウト面積を低減することができる。
【００５１】また、本参考例と第１の実施形態とを組み
合わせても良い。すなわち、通常動作モードにおいては
第１の基準電圧Ｖref1及び第１の上限基準電圧Ｖreflim
1 を与え、低消費電力モードにおいては第２の基準電圧
Ｖref2及び第２の上限基準電圧Ｖreflim2 を与えれば良
い。
合わせても良い。すなわち、通常動作モードにおいては
第１の基準電圧Ｖref1及び第１の上限基準電圧Ｖreflim
1 を与え、低消費電力モードにおいては第２の基準電圧
Ｖref2及び第２の上限基準電圧Ｖreflim2 を与えれば良
い。
【００５２】（第２の参考例）
図５に示す回路において動作モードを切り換えるとき、
動作モード信号の切換タイミングによってはＮＭＯＳＱ
ｎ22及びＱｎ24が共に導通状態となる可能性がある。Ｑ
ｎ22及びＱｎ24が共に導通状態となると出力端子に過電
流が流れ、内部降圧電圧Ｖint が基準電圧よりも上昇し
てしまう。例えば、通常動作モードから低消費電力モー
ドに切り換えるとき、内部降圧電圧Ｖint は第１の基準
電圧Ｖref1よりも高くなってしまうという現象が生じ
る。すなわち、内部降圧電圧Ｖint が過度に上昇すると
いう問題が生じる。
動作モード信号の切換タイミングによってはＮＭＯＳＱ
ｎ22及びＱｎ24が共に導通状態となる可能性がある。Ｑ
ｎ22及びＱｎ24が共に導通状態となると出力端子に過電
流が流れ、内部降圧電圧Ｖint が基準電圧よりも上昇し
てしまう。例えば、通常動作モードから低消費電力モー
ドに切り換えるとき、内部降圧電圧Ｖint は第１の基準
電圧Ｖref1よりも高くなってしまうという現象が生じ
る。すなわち、内部降圧電圧Ｖint が過度に上昇すると
いう問題が生じる。
【００５３】本参考例に係る内部降圧回路は前記の問題
を解決するものであり、動作モードを切り換える際にＮ
ＭＯＳＱｎ22及びＱｎ24が共に導通状態となることのな
いよう動作モード信号を制御するものである。
を解決するものであり、動作モードを切り換える際にＮ
ＭＯＳＱｎ22及びＱｎ24が共に導通状態となることのな
いよう動作モード信号を制御するものである。
【００５４】図６は、本参考例に係る内部降圧回路にお
ける動作モード選択回路の回路図である。図６におい
て、３１は遅延器、３２はＯＲ回路、３３はＡＮＤ回路
及び３４はインバータである。
ける動作モード選択回路の回路図である。図６におい
て、３１は遅延器、３２はＯＲ回路、３３はＡＮＤ回路
及び３４はインバータである。
【００５５】外部から入力される動作信号modeは、ＯＲ
回路３２及びＡＮＤ回路３３に直接入力されると共に遅
延器３１を介してＯＲ回路３２及びＡＮＤ回路３３に入
力される。ＯＲ回路３２の出力信号はインバータ３４に
より反転された後第１の動作モード信号mode１として出
力され、ＡＮＤ回路３３の出力信号は第２の動作モード
信号mode２として出力される。
回路３２及びＡＮＤ回路３３に直接入力されると共に遅
延器３１を介してＯＲ回路３２及びＡＮＤ回路３３に入
力される。ＯＲ回路３２の出力信号はインバータ３４に
より反転された後第１の動作モード信号mode１として出
力され、ＡＮＤ回路３３の出力信号は第２の動作モード
信号mode２として出力される。
【００５６】動作信号modeが“Ｌ”レベルのときは第１
の動作モード信号mode１は“Ｈ”レベルであり且つ第２
の動作モード信号mode２は“Ｌ”レベルである。一方、
動作信号modeが“Ｈ”レベルのときは第１の動作モード
信号mode１は“Ｌ”レベルであり且つ第２の動作モード
信号mode２は“Ｈ”レベルである。
の動作モード信号mode１は“Ｈ”レベルであり且つ第２
の動作モード信号mode２は“Ｌ”レベルである。一方、
動作信号modeが“Ｈ”レベルのときは第１の動作モード
信号mode１は“Ｌ”レベルであり且つ第２の動作モード
信号mode２は“Ｈ”レベルである。
【００５７】図６に示す動作モード選択回路の動作につ
いて説明する。
いて説明する。
【００５８】図７は、図６に示す動作モード選択回路の
動作を示すタイミングチャートである。動作信号modeを
“Ｌ”レベルから“Ｈ”レベルに切り換えると、第１の
動作モード信号mode１は“Ｈ”レベルから“Ｌ”レベル
に切り換わる。しかし、第２の動作モード信号mode２は
遅延器３１による遅延時間ｔd の後“Ｈ”レベルにな
る。第１の動作モード信号mode１及び第２の動作モード
信号mode２が共に“Ｌ”レベルの間は差動増幅回路は動
作しないので、ＤＲＡＭ内部素子への電流供給によって
内部降圧電圧Ｖint は徐々に降下していく。第２の動作
モード信号mode２が“Ｈ”レベルになると、内部降圧電
圧Ｖint は第２の基準電圧Ｖref2にほぼ等しくなる。
動作を示すタイミングチャートである。動作信号modeを
“Ｌ”レベルから“Ｈ”レベルに切り換えると、第１の
動作モード信号mode１は“Ｈ”レベルから“Ｌ”レベル
に切り換わる。しかし、第２の動作モード信号mode２は
遅延器３１による遅延時間ｔd の後“Ｈ”レベルにな
る。第１の動作モード信号mode１及び第２の動作モード
信号mode２が共に“Ｌ”レベルの間は差動増幅回路は動
作しないので、ＤＲＡＭ内部素子への電流供給によって
内部降圧電圧Ｖint は徐々に降下していく。第２の動作
モード信号mode２が“Ｈ”レベルになると、内部降圧電
圧Ｖint は第２の基準電圧Ｖref2にほぼ等しくなる。
【００５９】動作信号modeを“Ｈ”レベルから“Ｌ”レ
ベルに切り替えると、第２の動作モード信号mode２は
“Ｈ”レベルから“Ｌ”レベルに切り換わる。しかし、
第１の動作モード信号mode１は遅延器３１による遅延時
間ｔd の後“Ｈ”レベルになる。第１の動作モード信号
mode１及び第２の動作モード信号mode２が共に“Ｌ”レ
ベルの間は差動増幅回路は動作しないので、内部降圧電
圧Ｖint は上昇しない。第１の動作モード信号mode１が
“Ｈ”レベルになると、内部降圧電圧Ｖint は第１の基
準電圧Ｖref1まで上昇する。
ベルに切り替えると、第２の動作モード信号mode２は
“Ｈ”レベルから“Ｌ”レベルに切り換わる。しかし、
第１の動作モード信号mode１は遅延器３１による遅延時
間ｔd の後“Ｈ”レベルになる。第１の動作モード信号
mode１及び第２の動作モード信号mode２が共に“Ｌ”レ
ベルの間は差動増幅回路は動作しないので、内部降圧電
圧Ｖint は上昇しない。第１の動作モード信号mode１が
“Ｈ”レベルになると、内部降圧電圧Ｖint は第１の基
準電圧Ｖref1まで上昇する。
【００６０】以上説明したように、本参考例によると、
動作モードを切り換えるとき差動増幅回路を動作させな
いことにより内部降圧電圧の過度の上昇を防ぐことがで
きる。これにより、内部降圧回路の消費電力が低減され
る。
動作モードを切り換えるとき差動増幅回路を動作させな
いことにより内部降圧電圧の過度の上昇を防ぐことがで
きる。これにより、内部降圧回路の消費電力が低減され
る。
【００６１】なお、各実施形態および参考例において、
ＤＲＡＭに搭載する内部降圧回路について説明したが、
本発明に係る内部降圧回路は他の種類の半導体集積回路
においても利用可能である。例えば、ＥＥＰＲＯＭの読
み出し回路に電源を供給するために本発明に係る内部降
圧回路を適用しても良い。
ＤＲＡＭに搭載する内部降圧回路について説明したが、
本発明に係る内部降圧回路は他の種類の半導体集積回路
においても利用可能である。例えば、ＥＥＰＲＯＭの読
み出し回路に電源を供給するために本発明に係る内部降
圧回路を適用しても良い。
【００６２】
【発明の効果】請求項１〜５の発明に係る内部降圧回路
によると、内部降圧電圧が与えられた第１の基準電圧よ
りも所定の電圧だけ高い第２の基準電圧を越えたとき、
出力制御回路によって内部降圧電圧を降下させることが
できるので、内部降圧電圧が過度に上昇することがなく
なり半導体集積回路の内部素子に安定した電源電圧を供
給することが可能になる。また、半導体集積回路の内部
素子へのストレスを低減することができる。
によると、内部降圧電圧が与えられた第１の基準電圧よ
りも所定の電圧だけ高い第２の基準電圧を越えたとき、
出力制御回路によって内部降圧電圧を降下させることが
できるので、内部降圧電圧が過度に上昇することがなく
なり半導体集積回路の内部素子に安定した電源電圧を供
給することが可能になる。また、半導体集積回路の内部
素子へのストレスを低減することができる。
【図１】本発明の第１の実施形態に係る内部降圧回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１に示す内部降圧回路における第２の差動増
幅回路及び出力降圧回路の回路図である。
幅回路及び出力降圧回路の回路図である。
【図３】図１に示す内部降圧回路が発生する内部降圧電
圧の変化を示すグラフである。
圧の変化を示すグラフである。
【図４】本発明の第１の参考例に係る内部降圧回路の構
成を示すブロック図である。
成を示すブロック図である。
【図５】図４に示す内部降圧回路における差動増幅回路
及び出力ドライバーの回路図である。
及び出力ドライバーの回路図である。
【図６】本発明の第２の参考例に係る内部降圧回路にお
ける動作モード選択回路の回路図である。
ける動作モード選択回路の回路図である。
【図７】図６に示す動作モード選択回路の動作を示すタ
イミング図である。
イミング図である。
【図８】従来の内部降圧回路の構成を示すブロック図で
ある。
ある。
１０ 内部降圧回路
１１ 基準電圧発生回路
１２ 第１の差動増幅回路
１３ 出力ドライバー
１４ 第２の差動増幅回路
１５ 出力降圧回路
Ｑｐ11 Ｐ型ＭＯＳトランジスタ（電流源）
Ｑｐ12 Ｐ型ＭＯＳトランジスタ（第１の一の導電型Ｍ
ＯＳトランジスタ） Ｑｐ13 Ｐ型ＭＯＳトランジスタ（第２の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ11 Ｎ型ＭＯＳトランジスタ（第１の他の導電型Ｍ
ＯＳトランジスタ） Ｑｎ12 Ｎ型ＭＯＳトランジスタ（第２の他の導電型Ｍ
ＯＳトランジスタ） Ｑｎ13 Ｎ型ＭＯＳトランジスタ ２０ 内部降圧回路 ２１ 基準電圧発生回路 ２２ 差動増幅回路 ２３ 出力ドライバー ２４ 動作モード選択回路 Ｑｐ21 Ｐ型ＭＯＳトランジスタ（第１の他の導電型Ｍ
ＯＳトランジスタ） Ｑｐ22 Ｐ型ＭＯＳトランジスタ（第２の他の導電型Ｍ
ＯＳトランジスタ） Ｑｐ23 Ｐ型ＭＯＳトランジスタ Ｑｎ21 Ｎ型ＭＯＳトランジスタ（第１の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ22 Ｎ型ＭＯＳトランジスタ（第２の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ23 Ｎ型ＭＯＳトランジスタ（第３の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ24 Ｎ型ＭＯＳトランジスタ（第４の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ25 Ｎ型ＭＯＳトランジスタ（第５の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ26 Ｎ型ＭＯＳトランジスタ（第６の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ27 Ｎ型ＭＯＳトランジスタ（電流源） ３１ 遅延器 ３２ ＯＲ回路 ３３ ＡＮＤ回路 ３４ インバータ
ＯＳトランジスタ） Ｑｐ13 Ｐ型ＭＯＳトランジスタ（第２の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ11 Ｎ型ＭＯＳトランジスタ（第１の他の導電型Ｍ
ＯＳトランジスタ） Ｑｎ12 Ｎ型ＭＯＳトランジスタ（第２の他の導電型Ｍ
ＯＳトランジスタ） Ｑｎ13 Ｎ型ＭＯＳトランジスタ ２０ 内部降圧回路 ２１ 基準電圧発生回路 ２２ 差動増幅回路 ２３ 出力ドライバー ２４ 動作モード選択回路 Ｑｐ21 Ｐ型ＭＯＳトランジスタ（第１の他の導電型Ｍ
ＯＳトランジスタ） Ｑｐ22 Ｐ型ＭＯＳトランジスタ（第２の他の導電型Ｍ
ＯＳトランジスタ） Ｑｐ23 Ｐ型ＭＯＳトランジスタ Ｑｎ21 Ｎ型ＭＯＳトランジスタ（第１の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ22 Ｎ型ＭＯＳトランジスタ（第２の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ23 Ｎ型ＭＯＳトランジスタ（第３の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ24 Ｎ型ＭＯＳトランジスタ（第４の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ25 Ｎ型ＭＯＳトランジスタ（第５の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ26 Ｎ型ＭＯＳトランジスタ（第６の一の導電型Ｍ
ＯＳトランジスタ） Ｑｎ27 Ｎ型ＭＯＳトランジスタ（電流源） ３１ 遅延器 ３２ ＯＲ回路 ３３ ＡＮＤ回路 ３４ インバータ
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445
G05F 1/56
G05F 1/613
G05F 1/618
Claims (5)
- 【請求項１】 半導体集積回路に搭載され、外部電源電
圧よりも低い内部降圧電圧を発生して前記半導体集積回
路が備える内部素子に供給する内部降圧回路であって、 第１の基準電圧及びこの第１の基準電圧よりも所定の電
圧だけ高い第２の基準電圧をそれぞれ発生して出力する
基準電圧発生回路と、 前記基準電圧発生回路から出力された第１の基準電圧を
基にして前記内部降圧電圧を上昇させて出力し、かつ、
前記内部降圧電圧を降下させる機能を有しない出力回路
と、 前記出力回路から出力された内部降圧電圧が前記基準電
圧発生回路から出力された第２の基準電圧を越えたと
き、前記内部降圧電圧を降下させる出力制御回路とを備
え、 前記出力回路と前記出力制御回路とによって前記内部降
圧電圧を生成する ことを特徴とする内部降圧回路。 - 【請求項２】 前記出力制御回路は、 前記第２の基準電圧及び内部降圧電圧を入力とし、前記
第２の基準電圧と前記内部降圧電圧との差に応じて変化
する電圧を出力する差動増幅回路と、 前記差動増幅回路から出力された電圧に従って前記内部
降圧電圧を降下させる出力降圧回路とを有することを特
徴とする請求項１に記載の内部降圧回路。 - 【請求項３】 前記差動増幅回路は、 電流源と、 前記電流源にソースが接続され、前記第２の基準電圧が
ゲートに印加された第１の一の導電型ＭＯＳトランジス
タと、 前記電流源にソースが接続され、前記内部降圧電圧がゲ
ートに印加された第２の一の導電型ＭＯＳトランジスタ
と、 前記第１の一の導電型ＭＯＳトランジスタに対して互い
のドレイン同士が接続されると共に、ソースが電源に接
続された第１の他の導電型ＭＯＳトランジスタと、 前記第２の一の導電型ＭＯＳトランジスタに対して互い
のドレイン同士が接続されると共に、ソースが電源に接
続された第２の他の導電型ＭＯＳトランジスタとを有
し、 前記第１の他の導電型ＭＯＳトランジスタ及び第２の他
の導電型ＭＯＳトランジスタは互いのゲート同士が接続
され、さらに前記第２の他の導電型ＭＯＳトランジスタ
のゲートとドレインとが接続されており、 前記出力降圧回路は、 ソースが電源に接続され、前記第１の一の導電型ＭＯＳ
トランジスタのドレイン電圧がゲートに印加され、ドレ
イン電圧が前記内部降圧電圧となるＮ型ＭＯＳトランジ
スタを有することを特徴とする請求項２に記載の内部降
圧回路。 - 【請求項４】 前記第２の基準電圧と前記第１の基準電
圧との差は０．３Ｖ以下であることを特徴とする請求項
１に記載の内部降圧回路。 - 【請求項５】 前記出力制御回路は、ＣＭＯＳトランジ
スタの組み合わせによって構成されていることを特徴と
する請求項１に記載の内部降圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274395A JP3517493B2 (ja) | 1995-09-21 | 1995-09-21 | 内部降圧回路 |
| US08/716,786 US5773968A (en) | 1995-09-21 | 1996-09-11 | Internal voltage conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274395A JP3517493B2 (ja) | 1995-09-21 | 1995-09-21 | 内部降圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0991047A JPH0991047A (ja) | 1997-04-04 |
| JP3517493B2 true JP3517493B2 (ja) | 2004-04-12 |
Family
ID=17093604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24274395A Expired - Fee Related JP3517493B2 (ja) | 1995-09-21 | 1995-09-21 | 内部降圧回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5773968A (ja) |
| JP (1) | JP3517493B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| US7002854B2 (en) * | 2000-07-25 | 2006-02-21 | Nec Electronics Corp. | Internal voltage level control circuit and semiconductor memory device as well as method of controlling the same |
| JP2003051548A (ja) * | 2001-08-06 | 2003-02-21 | Sharp Corp | 半導体集積回路装置およびそれを用いた携帯端末 |
| KR100406539B1 (ko) * | 2001-12-24 | 2003-11-20 | 주식회사 하이닉스반도체 | 센스앰프 오버 드라이버 스킴에서의 소모전류 감소를 위한반도체 메모리 장치 및 그 방법 |
| JP4667914B2 (ja) * | 2004-03-29 | 2011-04-13 | 株式会社リコー | 定電圧回路 |
| KR100635167B1 (ko) * | 2005-08-08 | 2006-10-17 | 삼성전기주식회사 | 온도 보상 바이어스 소스회로 |
| CN101617371B (zh) | 2007-02-16 | 2014-03-26 | 莫塞德技术公司 | 具有多个外部电源的非易失性半导体存储器 |
| US8575976B2 (en) * | 2009-11-23 | 2013-11-05 | Samsung Electronics Co., Ltd. | Frequency divider systems and methods thereof |
| DE202010017716U1 (de) * | 2009-11-25 | 2012-08-20 | Advanced Neuromodulation Systems Inc. | Implantierbarer Pulsgenerator für eine Neurostimulation, der eine Spannungskonversionsschaltung umfasst |
| DE202010017717U1 (de) * | 2009-11-25 | 2012-08-06 | Advanced Neuromodulation Systems Inc. | Implantierbarer Pulsgenerator für eine Neurostimulation, der Dünnschicht-Oxid-Transistoren umfasst |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254880A (en) * | 1988-05-25 | 1993-10-19 | Hitachi, Ltd. | Large scale integrated circuit having low internal operating voltage |
| JP3238526B2 (ja) * | 1992-06-10 | 2001-12-17 | 松下電器産業株式会社 | 基準電位発生回路とそれを用いた半導体集積回路 |
| JP3096541B2 (ja) * | 1992-10-07 | 2000-10-10 | 松下電器産業株式会社 | 半導体集積回路のための内部降圧回路 |
| US5434498A (en) * | 1992-12-14 | 1995-07-18 | United Memories, Inc. | Fuse programmable voltage converter with a secondary tuning path |
-
1995
- 1995-09-21 JP JP24274395A patent/JP3517493B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-11 US US08/716,786 patent/US5773968A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0991047A (ja) | 1997-04-04 |
| US5773968A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10459470B2 (en) | Voltage regulator and method for providing an output voltage with reduced voltage ripple | |
| US7719242B2 (en) | Voltage regulator | |
| JP5649857B2 (ja) | レギュレータ回路 | |
| US7420857B2 (en) | Semiconductor integrated circuit and leak current reducing method | |
| US8866341B2 (en) | Voltage regulator | |
| JP4686222B2 (ja) | 半導体装置 | |
| JPH03296991A (ja) | 入力回路 | |
| US20080203983A1 (en) | Voltage regulator with leakage current compensation | |
| JP2004280923A (ja) | 内部電源回路 | |
| JP2006190436A (ja) | 半導体メモリ素子の内部電源電圧発生装置 | |
| JP2010224825A (ja) | 半導体集積回路 | |
| US7095273B2 (en) | Voltage generator circuit and method for controlling thereof | |
| JP3517493B2 (ja) | 内部降圧回路 | |
| US20080186003A1 (en) | Device for generating internal power supply voltage and method thereof | |
| JP3423957B2 (ja) | 降圧回路 | |
| US7495506B1 (en) | Headroom compensated low input voltage high output current LDO | |
| US7816976B2 (en) | Power supply circuit using insulated-gate field-effect transistors | |
| JP4937078B2 (ja) | 定電圧電源回路 | |
| JP2008070977A (ja) | 電源降圧回路及び半導体装置 | |
| US6927558B2 (en) | Power supply voltage lowering circuit used in semiconductor device | |
| JPH05114291A (ja) | 基準電圧発生回路 | |
| US20190025862A1 (en) | Stress tolerant power supply voltage detector circuit operable over a wide range of power supply voltages | |
| US6940335B2 (en) | Constant-voltage circuit | |
| US8305135B2 (en) | Semiconductor device | |
| KR20060110045A (ko) | 전압 강하 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |