KR100795006B1 - 오프셋 전압 측정 장치 - Google Patents

오프셋 전압 측정 장치 Download PDF

Info

Publication number
KR100795006B1
KR100795006B1 KR1020060052539A KR20060052539A KR100795006B1 KR 100795006 B1 KR100795006 B1 KR 100795006B1 KR 1020060052539 A KR1020060052539 A KR 1020060052539A KR 20060052539 A KR20060052539 A KR 20060052539A KR 100795006 B1 KR100795006 B1 KR 100795006B1
Authority
KR
South Korea
Prior art keywords
voltage
measuring
feedback voltage
feedback
node
Prior art date
Application number
KR1020060052539A
Other languages
English (en)
Other versions
KR20070118421A (ko
Inventor
노광명
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38948647&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100795006(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060052539A priority Critical patent/KR100795006B1/ko
Priority to US11/647,390 priority patent/US7579846B2/en
Publication of KR20070118421A publication Critical patent/KR20070118421A/ko
Application granted granted Critical
Publication of KR100795006B1 publication Critical patent/KR100795006B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명의 일 실시예에 따른 오프셋 전압 측정 장치는, 피드백 전압에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정 수단; 및 상기 오프셋 전압 측정 수단의 출력 신호에 응답하여 증폭된 출력 전압을 출력하고, 상기 출력 전압의 변동에 응답하여 상기 피드백 전압을 변동시켜 상기 오프셋 전압 측정 수단으로 피드백시키는 오프셋 전압 증폭 수단;을 포함한다.
제 1 피드백 전압, 제 2 피드백 전압, 출력 전압

Description

오프셋 전압 측정 장치{Offset Voltage Measurement Apparatus}
도 1은 본 발명에 따른 반도체 메모리의 오프셋 전압 측정 장치를 나타내는 블록도,
도 2는 도 1에 도시된 오프셋 전압 측정 장치를 나타내는 상세 블록도,
도 3은 도 2에 도시된 오프셋 전압 측정 장치를 나타내는 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 오프셋 전압 측정부 200 : 오프셋 전압 증폭부
본 발명은 오프셋 전압 측정 장치에 관한 것으로, 비트 라인 센스 앰프(Bit Line Sense Amplifier, 이하 BLSA) 또는 입출력 센스 앰프(Input/Output Sense Amplifier, 이하 IOSA)의 입력 단으로 쓰이는 논리 소자 쌍의 오프셋 전압(offset voltage)을 증폭할 수 있는 수단을 오프셋 전압 측정 장치 내부에 구비하여 상기 오프셋 전압 측정 장치의 출력 전압의 변동 값을 이용하여 상기 논리 소자 쌍의 오프 셋 전압을 얻을 수 있는 오프셋 전압 측정 장치에 관한 것이다.
디램(Dynamic Random Access Memory)과 같은 고집적 메모리 제품에서는 셀(cell)에 저장된 미약한 신호를 정확하게 감지 및 증폭하여 외부로 전달할 수 있는 고 정밀 센스 앰프(Sense Amplifier)가 필요하다. 마찬가지로 ADC(Analog-Digital-Converter)를 포함하는 고성능 로직(logic) 제품에서도 정밀도를 높이기 위해서는 고 정밀 비교기(Comparator) 등이 필요하게 된다. 이러한 회로에서는 정밀도를 높이기 위해서 증폭기(Amplifier)의 입력 트랜지스터의 오프셋 전압을 어느 한계 값 이하로 제어해야 하는데, 회로가 복잡해지고 집적도가 커지면서 증폭기(Amplifier)의 입력 단의 트랜지스터가 점차 작아지고 이에 따라 프로세스(Process) 변동에 의한 오프셋 전압이 점차 증가하는 문제가 있다. 오프셋 전압의 제어를 위해서는 오프셋 전압 값을 쉽고 정확하게 측정할 수 있는 수단이 필요하다. 종래 기술의 경우는 미세한 오프셋 전압을 외부에서 측정하지 못하거나, 측정하는 경우에도 장시간의 테스트를 이용하여 간접적으로 측정하거나 통계적으로 측정하는 등, 그 측정 방법이 용이하지 않은 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 증폭 회로나 비교 회로에 구비되는 논리 소자의 오프셋 전압을 증폭할 수 있는 수단을 오프셋 전압 측정 장치 내부에 구비하여 상기 오프셋 전압 측정 장치의 출력 전압의 변동 값을 이용하여 상기 논리 소자의 오프 셋 전압 값을 얻을 수 있는 오프셋 전압 측정 장치를 제공하는데 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 오프셋 전압 측정 장치는, 피드백 전압에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정 수단; 및 상기 출력 전압이 출력되는 동일한 노드로부터 생성되는 상기 복수개의 피드백 전압을 상기 오프셋 전압 측정 수단에 피드백시키되, 상기 복수개의 피드백 전압은 일정한 비율로 가변되어 서로 다른 전압 레벨을 갖는 오프셋 전압 증폭 수단을 포함한다.
또한, 본 발명에 다른 실시예에 따른 오프셋 전압 측정 장치는, 제 1 피드백 전압 및 제 2 피드백 전압에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정 수단; 및 상기 오프셋 전압 측정 수단의 출력 신호에 응답하여, 상기 제 1 피드백 전압 및 상기 제 2 피드백 전압 사이의 차동 전압의 증폭에 응답하는 전압 변화량을 가지는 출력 전압을 출력하는 오프셋 전압 증폭 수단;을 포함한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 1은 본 발명에 따른 반도체 메모리의 오프셋 전압 측정 장치를 나타내는 블록도이다.
도 1을 참조하면, 본 발명에 따른 오프셋 전압 측정 장치는, 피드백 전압(V_FB)에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정부(100); 및 상기 오프셋 전압 측정부(100)의 출력 신호(OUT_SIG)에 응답하여 증폭된 출력 전압(VOUT)을 출력하고, 상기 출력 전압(VOUT)의 변동에 응답하 여 상기 피드백 전압(V_FB)을 변동시켜 상기 오프셋 전압 측정부(100)로 피드백시키는 오프셋 전압 증폭부(200);를 포함한다.
즉, 본 발명에 따른 오프셋 전압 측정 장치는 상기 오프셋 전압 증폭부(200)에서 출력되는 상기 피드백 전압(V_FB)에 응답하여 상기 오프셋 전압 측정부(100)의 상기 측정 노드에서 전류 변화가 일어나고, 이에 응답하는 상기 출력 신호(OUT_SIG)는 상기 출력 전압(VOUT)의 레벨 변동에 영향을 미치게 되고, 상기 출력 전압(VOUT)에 응답하여, 상기 피드백 전압(V_FB)이 변동되는 피드백(feedback) 동작을 상기 출력 전압(VOUT)이 안정될 때까지 계속한다.
상기 피드백 전압(V_FB)을 제 1 피드백 전압 및 제 2 피드백 전압 등 2개의 전압으로 하는 실시예에 따르면, 본 발명에 따른 오프셋 전압 측정 장치는, 제 1 피드백 전압(V_FB1) 및 제 2 피드백 전압(V_FB2)에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정부(100); 및 상기 오프셋 전압 측정부(100)의 출력 신호(OUT_SIG)에 응답하여, 상기 제 1 피드백 전압(V_FB1) 및 제 2 피드백 전압(V_FB2) 사이의 차동 전압의 증폭에 응답하는 변화량을 가지는 출력 전압(VOUT)을 출력하는 오프셋 전압 증폭부(200)를 포함한다.
상기 오프셋 전압 증폭부(200)는 상기 출력 신호(OUT_SIG)에 응답하여 변동되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)을 상기 오프셋 전압 측정부(100)로 출력한다.
도 2는 도 1에 도시된 오프셋 전압 측정 장치를 나타내는 상세 블록도이다.
상기 오프셋 전압 측정부(100)는 상기 측정 노드로 동일 전류를 흐르게 하는 전류 미러부(110); 상기 전류 미러부(110)에 연결되고 상기 측정 노드(A1, A2, B1, B2)를 구비하는 측정 노드부(130); 및 상기 측정 노드부(130)에 연결되고 상기 오프셋 전압 측정 장치를 인에이블 시키는 구동 신호(EN)를 입력으로 하는 구동부(150);로 구성된다.
상기 측정 노드(A1, A2, B1, B2)에 오프셋 전압을 측정하고자 하는 제 1 측정 소자 및 제 2 측정 소자가 연결된다. 예를 들면, 제 1 측정 노드(A1) 및 제 3 측정 노드(A2)에 상기 제 1 측정 소자가 연결되고, 제 2 측정 노드(B1) 및 제 4 측정 노드(B2)에 제 2 측정 소자가 연결된다.
또한, 상기 오프셋 전압 측정부(100)는 차동 증폭기 형태로 구성되며, 상기 전류 미러부(110)와 상기 측정 노드부(130)가 연결된 노드에서 상기 출력 신호(OUT_SIG)를 출력한다.
상기 오프셋 전압 증폭부(200)는 상기 출력 신호(OUT_SIG)에 응답하여 외부 전원(VDD)을 인가받아 출력 전압(VOUT)을 출력하는 스위칭부(210); 상기 스위칭부(210)와 접지 전원(VSS) 사이에 연결되어 상기 제 1 피드백 전압(V_FB1)을 출력하는 제 1 피드백 전압 생성부(230); 및 상기 스위칭부(210)와 상기 접지 전원(VSS) 사이에 상기 제 1 피드백 전압 생성부(230)와 병렬로 연결되어 상기 제 2 피드백 전압(V_FB2)을 출력하는 제 2 피드백 전압 생성부(250);로 구성된다
상기 제 1 피드백 전압 생성부(230)는 상기 출력 전압(VOUT)에 응답하여, 상기 제 1 피드백 전압(V_FB1)을 소정 레벨 만큼 변동시켜 출력하고, 상기 제 2 피드백 전압 생성부(250)는 상기 출력 전압(VOUT)에 응답하여, 상기 제 2 피드백 전 압(V_FB2)을 상기 소정 레벨보다 많이 변동시켜 출력한다.
도 3은 도 2에 도시된 오프셋 전압 측정 장치를 나타내는 회로도이다.
도 3에 도시된 바와 같이, 상기 전류 미러부(110)는 소스 단이 상기 외부 전원(VDD)과 연결되고 드레인 단이 상기 제 1 측정 노드(A1)와 연결되는 제 1 피모스 트랜지스터(P1) 및 소스 단이 상기 외부 전원(VDD)과 연결되고 드레인 단이 상기 제 2 측정 노드(B1)와 연결되고 게이트 단이 상기 제 2 측정 노드(B1)와 상기 제 1 피모스 트랜지스터(P1)의 게이트 단에 연결되는 제 2 피모스 트랜지스터(P2)로 구성된다.
상기 구동부(150)는 게이트 단이 상기 구동 신호(EN)를 입력받고 드레인 단이 상기 제 3 측정 노드(A2) 및 상기 제 4 측정 노드(B2)과 연결되는 제 1 엔모스 트랜지스터(N1)로 구성된다.
상기 구동부(150)는 상기 제 1 엔모스 트랜지스터(N1)를 구비하지 않고 상기 제 3 측정 노드(A2) 및 상기 4 측정 노드(B2)를 상기 접지 전원(VSS)과 연결하는 것도 가능하다.
상기 측정 노드부(130)는 4 개의 상기 측정 노드(A1, A2, B1, B2)를 구비하여 상기 제 1 측정 노드(A1) 및 상기 제 3 측정 노드(A2)에 제 1 측정 소자(131)를 연결하고, 상기 제 2 측정 노드(B1) 및 상기 제 4 측정 노드(B2)에 제 2 측정 소자(133)를 연결한다.
상기 스위칭부(210)는 게이트 단이 상기 출력 신호(OUT_SIG)를 입력받고 소스 단이 상기 외부 전원(VDD)에 연결되는 제 3 피모스 트랜지스터(P3)로 구성된다.
상기 제 1 피드백 전압 생성부(230)는 상기 제 3 피모스 트랜지스터(P3)의 드레인 단과 제 1 노드(A_NODE) 사이에 연결되는 제 1 저항 소자(R1); 및 이미터 단이 상기 제 1 노드(A_NODE)에 연결되고 베이스 단 및 컬렉터 단이 상기 접지 전원(VSS)에 연결되는 다이오드 형태의 제 1 바이폴라 졍션 트랜지스터(D1)로 구성된다.
상기 제 2 피드백 전압 생성부(250)는 상기 제 3 피모스 트랜지스터(P3)의 드레인 단과 제 2 노드(B_NODE) 사이에 연결된 제 2 저항 소자(R2), 상기 제 2 노드(B_NODE)와 연결된 제 3 저항 소자(R3) 및 이미터 단이 상기 제 3 저항 소자(R3)에 연결되고 베이스 단 및 컬렉터 단이 상기 접지 전원(VSS)에 연결되는 제 2 바이폴라 정션 트랜지스터(D2)로 구성된다.
상기 제 1 노드(A_NODE)에서 상기 제 1 피드백 전압(V_FB1)이 출력되고 상기 제 2 노드(B_NODE)에서 상기 제 2 피드백 전압(V_FB2)이 출력된다.
상기 제 1 내지 상기 제 3 저항 소자(R1, R2, R3)는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2) 사이의 차동 전압을 증폭시키는 역할을 하고, 상기 제 1 및 상기 제 2 저항 소자(R1, R2)의 저항 값은 같다.
본 발명에서는 상기 제 1 바이폴라 졍션 트랜지스터(D1) 및 상기 제 2 바이폴라 졍션 트랜지스터(D2)를 PNP형태의 트랜지스터로 구성하였지만 NPN형태의 트랜지스터를 구비하여 실시하는 것도 가능하며, 다른 형태의 다이오드로 실시하는 것도 가능하다.
상기 오프셋 전압 증폭부(200)는 밴드갭(bandgap) 기준 전압을 생성하는 회 로로 실시 하였지만 설계자의 목적에 따라 상기 실시예와 다르게 구성하는 것도 가능하다.
본 발명에 따른 오프셋 전압 측정 장치는 상기 제 1 측정 소자(131) 및 상기 제 2 측정 소자(133)에 각각 입력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)을 비교하여 증폭된 상기 출력 신호(OUT_SIG)에 의해 상기 출력 전압(VOUT)을 생성하고, 상기 출력 전압(VOUT)에 응답하여 출력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)의 레벨 변화를 다르게 하여 피드백(feedback) 되도록 구성되어 있다. 만약 측정하고자 하는 상기 제 1 측정 소자(131) 및 상기 제 2 측정 소자(133)가 오프셋 전압(offset voltage)을 가질 경우, 상기 피드백(feedback) 작용에 의해서 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2) 사이의 최종 차동 전압은 상기 제 1 측정 소자(131) 및 상기 제 2 측정 소자(133)의 오프셋 전압과 동일해지기 때문에 상기 출력 전압(VOUT)이 변동하여 안정화 되었을 경우 간단한 수식에 의해 상기 오프셋 전압을 계산할 수 있다.
본 발명에서는 측정하고자 하는 상기 제 1 측정 소자(131) 및 상기 제 2 측정 소자(133)가 엔모스 트랜지터(N2, N3)인 경우를 예로 하여 설명하기로 한다.
본 발명에 따른 오프셋 전압 측정 장치의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명에 따른 오프셋 전압 측정 장치는, 도 2에 도시된 바와 같이, 제 1 측정 노드(A1) 및 제 3 측정 노드(A2)에 측정하고자 하는 제 2 엔모스 트랜지스 터(N2)를 연결시키고, 제 2 측정 노드(B1) 및 제 4 측정 노드(B2)에 상기 제 2 엔모스 트랜지스터(N2)와 쌍을 이루는 제 3 엔모스 트랜지스터(N3)를 연결함으로써, 상기 제 1 내지 상기 제 3 엔모스 트랜지스터(N1, N2, N3)와 상기 제 1 및 상기 제 2 피모스 트랜지스터(P1, P2)는 차동 증폭기 형태의 구성을 가지게 된다.
상기 오프셋 전압 증폭부(200)는 상기 오프셋 전압 측정부(100)의 출력 신호(OUT_SIG)에 응답하여 출력 전압(VOUT)을 생성하여 출력하고, 상기 출력 전압(VOUT)에 응답하여 변동되는 제 1 피드백 전압(V_FB1) 및 제 2 피드백 전압(V_FB2)을 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3)의 게이트 단으로 출력한다. 또한, 상기 제 2 엔모스 트랜지스터(N2)에 입력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 3 엔모스 트랜지스터(N3)에 입력되는 상기 제 2 피드백 전압(V_FB2)에 응답하여 상기 출력 신호(OUT_SIG)의 레벨이 결정되고, 상기 출력 신호(OUT_SIG)에 응답하여 상기 스위칭부(210)에 구비되는 제 3 피모스 트랜지스터(P3)가 턴-온(turn-on) 및 턴-오프(turn-off) 되어 상기 출력 전압(VOUT)을 출력하는 피드백 동작을 한다.
상기 제 1 피드백 전압 생성부(230)에서 출력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압 생성부(250)에서 출력되는 상기 제 2 피드백 전압(V_FB2)은 상기 출력 전압(VOUT)에 응답하여 레벨이 변동되어 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3)로 각각 피드백 되어 입력된다.
본 발명에 따른 오프셋 전압 측정 장치는 초기 상태에서 상기 제 1 피드백 전압(V_FB1)이 상기 제 2 피드백 전압(V_FB2)보다 높다고 가정하고, 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3) 사이에 오프셋 전압이 없는 아이디얼(ideal) 상태라고 가정 했을 경우, 상기 제 1 피드백 전압(V_FB1)을 게이트 단에 입력받는 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 2 피드백 전압(V_FB2)을 게이트 단에 입력받는 상기 제 3 엔모스 트랜지스터(N3)에 의한 비교결과에 응답하는 상기 출력 신호(OUT_SIG)는 로우 레벨이 되고, 상기 출력 신호(OUT_SIG)에 응답하여 상기 외부 전원(VDD)으로부터 인가되는 전압이 상기 제 3 피모스 트랜지스터(P3)를 통해 공급되므로 상기 출력 전압(VOUT)은 높아지게 되고, 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2) 각각을 통해 출력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)은 상기 출력 전압(VOUT)에 응답하여 모두 높아지고, 상기 제 1 피드백 전압(V_FB1)은 상기 제 2 피드백 전압(V_FB2)보다 덜 높아진다. 즉, 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)은 각각 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2)에 의해 레벨이 높아지지만, 상기 제 1 피드백 전압(V_FB1)은 상기 제 1 저항 소자(R1) 및 전류의 변화에 둔감한 제 1 바이폴라 졍션 트랜지스터(D1) 의해 출력되고, 상기 제 2 피드백 전압(V_FB2)은 상기 제 2 저항 소자(R2)와 제 3 저항 소자(R3) 및 전류 변화에 둔감한 제 2 바이폴라 졍션 트랜지스터(D2)에 의해 출력되므로, 상기 제 2 피드백 전압(V_FB2)이 상기 제 3 저항 소자(R3)에 의해 상기 제 1 피드백 전압(V_FB1)보다 높아지는 정도가 상대적으로 크게 된다.
결국, 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)이 상 기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3)로 입력되어 상기 동작을 반복하게 되므로, 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2) 사이의 차동 전압이 작아지게 되고, 상기 출력 전압(VOUT)도 안정화된다.
다른 한편으로, 본 발명에 따른 오프셋 전압 측정 장치는 초기 상태에서 상기 제 2 피드백 전압(V_FB2)이 상기 제 1 피드백 전압(V_FB1)보다 높다고 가정하고, 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3) 사이에 오프셋 전압이 없는 아이디얼(ideal) 상태라고 가정 했을 경우, 상기 제 1 피드백 전압(V_FB1)을 게이트 단에 입력받는 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 2 피드백 전압(V_FB2)을 게이트 단에 입력받는 상기 제 3 엔모스 트랜지스터(N3)에 의한 비교결과에 응답하는 상기 출력 신호(OUT_SIG)는 하이 레벨이 되고, 상기 출력 신호(OUT_SIG)에 응답하여 상기 외부 전원(VDD)으로부터 인가되는 전압이 상기 제 3 피모스 트랜지스터(P3)에 의해 차단되므로 상기 출력 전압(VOUT)은 낮아지게 되고, 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2) 각각을 통해 출력되는 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)은 상기 출력 전압(VOUT)에 응답하여 모두 낮아지고, 상기 제 1 피드백 전압(V_FB1)은 상기 제 2 피드백 전압(V_FB2)보다 덜 낮아진다. 즉, 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)은 각각 상기 제 1 저항 소자(R1) 및 상기 제 2 저항 소자(R2)에 의해 레벨이 낮아지지만, 상기 제 1 피드백 전압(V_FB1)은 상기 제 1 저항 소자(R1) 및 전류의 변화에 둔감한 제 1 다이오드에(D1) 의해 출력되고, 상기 제 2 피드백 전압(V_FB2)은 상기 제 2 저항 소자(R2)와 제 3 저항 소자(R3) 및 전류 변화에 둔감한 제 2 다이오드(D2)에 의해 출력되므로, 상기 제 2 피드백 전압(V_FB2)이 상기 제 3 저항 소자(R3)에 의해 상기 제 1 피드백 전압(V_FB1)보다 낮아지는 정도가 상대적으로 크게 된다.
결국, 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)이 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트랜지스터(N3)로 입력되어 상기 동작을 반복하게 되므로, 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2)의 차동 전압이 작아지게 되고, 상기 출력 전압(VOUT)도 안정화된다.
오프셋 전압을 측정하고자 하는 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트래지스터(N3) 사이에 오프셋 전압(VOS)이 없는 아이디얼한 경우, 상기 오프셋 전압 측정 장치는 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2) 사이의 차동 전압이 줄어드는 방식으로 동작하지만, 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트래지스터(N3) 사이에 오프셋 전압(VOS)을 가지고 있는 경우, 이에 상응하여 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2) 사이의 차동 전압이 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트래지스터(N3) 사이에 오프셋 전압(VOS)과 같아지도록 동작한다.
즉, 본 발명에 따른 오프셋 전압 장치는 상기 제 1 피드백 전압(V_FB1)과 상기 제 2 피드백 전압(V_FB2) 사이의 차동 전압과 그 값의 증폭된 형태의 상기 출력 전압(VOUT)을 측정함으로써 상기 제 2 엔모스 트랜지스터(N2) 및 상기 제 3 엔모스 트래지스터(N3) 사이에 오프셋 전압(VOS)을 측정할 수 있다.
이하에서 설명하는 수식은 본 발명에 따른 오프셋 전압 측정 장치에 구비되는 상기 오프셋 전압 증폭부(200)에서 상기 출력 전압(VOUT) 변화에 따른 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)의 오프셋 전압(VOS)을 계산하는 수식이다.
VOUT=VBE1 + R2*VT*ln(M)/R3 - R2*VOS/R3
상기 VOUT는 상기 출력 전압을 나타내고 상기 R2 및 상기 R3은 상기 저항 소자의 저항 값이고, 상기 R2는 저항 값이 같은 상기 R1으로 대체될 수 있다.
상기 VBE1는 상기 제 1 바이폴라 졍션 트랜지스터의 베이스-이미터 전압을 나타내고 상기 M은 상기 제 1 바이폴라 졍션 트랜지스터의 이미터 면적에 대한 상기 제 2 바이폴라 졍션 트랜지스터의 이미터 면적 비를 나타낸다.
상기 VT는 써멀 볼티지(Thermal Voltage)를 나타내고, 상기 VOS는 본 발명에 측정하고자 하는 오프셋 전압을 나타낸다.
본 발명에 따른 오프셋 전압 측정 장치는 측정하고자 하는 측정 소자 쌍 사이의 미세한 오프셋 전압(VOS)을 상기 출력 전압(VOUT)의 변동 레벨로 치환하여 비교적 측정이 용이한 상기 출력 전압(VOUT)의 측정을 통해서 상기 오프셋 전압(VOS)을 측정할 수 있다. 통상적으로 프로세스(Process) 변동, 전압(Voltage) 변동 및 온도(Temperature) 변동에 안정적인 상기 출력 전압(VOUT)을 생성하기 위해서는 상기 제 1 저항 소자(R1)/상기 제 3 저항 소자(R3)의 저항 비를 자유롭게 조정 수 없으나, 오프셋 전압 측정 용도로 사용하는 경우는 상기 제 1 저항 소자(R1)/상기 제 3 저항 소자(R3)의 저항 비를 자유롭게 선택 할 수 있다.
통상적인 상기 오프셋 전압이 10mV라 가정할 경우, 상기 제 1 저항 소자(R1)의 저항 값이 상기 제 3 저항 소자(R3)의 저항 값에 대하여 약 50배 정도가 되도록 설계하면, 상기 오프셋 전압(VOS)에 의한 상기 출력 전압(VOUT) 변동을 약 500mV 정도 일으킬 수 있어서 외부에서 측정하기 용이한 전압 차를 얻을 수 있다.
상기 설명한 바와 같이 본 발명에 따른 오프셋 전압 측정 장치는 상기 출력 전압(VOUT)이 변동할 때 변동하는 전압 레벨이 다른 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)을 출력하고 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)에 응답하여 상기 출력 전압(VOUT)을 제어하는 신호를 출력함으로써, 상기 제 1 피드백 전압(V_FB1) 및 상기 제 2 피드백 전압(V_FB2)을 입력으로 하는 제 1 측정 소자(131) 및 상기 제 2 측정 소자(133)의 오프셋 전압을 쉽게 측정할 수 있다.
본 발명에 따른 오프셋 전압 측정 장치는 고 직접/고 정밀 증폭 회로의 오프셋 전압을 용이하게 측정할 수 있는 회로를 제시한 것으로 향후 고집적 메모리 제품, 고 정밀 ASIC제품에서의 오프셋 전압 제어 문제를 접근함에 있어서 수월한 해결책을 제공할 수 있다.

Claims (30)

  1. 피드백 전압에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정 수단; 및
    상기 오프셋 접압 측정 수단의 출력 신호가 출력되는 동일한 노드로부터 생성되는 상기 복수개의 피드백 전압을 상기 오프셋 전압 측정 수단에 피드백시키되, 상기 복수개의 피드백 전압은 일정한 비율로 가변되어 서로 다른 전압 레벨을 갖는 오프셋 전압 증폭 수단;
    을 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  2. 제 1 항에 있어서,
    상기 오프셋 전압 측정 수단은,
    상기 측정 노드로 동일 전류를 흐르게 하는 전류 미러부;
    상기 전류 미러부에 연결되고 상기 측정 노드를 구비하는 측정 노드부; 및
    상기 측정 노드부에 연결되고 구동 신호를 입력으로 하는 구동부;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  3. 제 2 항에 있어서,
    상기 측정 노드는 측정 소자와 연결되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  4. 제 1 항에 있어서,
    상기 오프셋 전압 측정 수단은,
    차동 증폭기 형태임을 특징으로 하는 오프셋 전압 측정 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 피드백 전압은 제 1 피드백 전압 및 제 2 피드백 전압으로 구성되고,
    상기 오프셋 전압 증폭 수단은,
    상기 출력 신호에 응답하여 외부 전원을 인가받아 상기 출력 전압을 출력하는 스위칭부;
    상기 스위칭부와 접지 전원 사이에 연결되어 상기 제 1 피드백 전압을 출력하는 제 1 피드백 전압 생성부; 및
    상기 스위칭부와 상기 접지 전원 사이에 상기 제 1 피드백 전압 생성부와 병렬로 연결되어 상기 제 2 피드백 전압을 출력하는 제 2 피드백 전압 생성부;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  6. 제 2 항에 있어서,
    상기 측정 노드부는 상기 전류 미러부와 연결되는 제 1 측정 노드와 제 2 측정 노드, 상기 구동부와 연결되는 제 3 측정 노드와 제 4 측정 노드를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  7. 제 6 항에 있어서,
    상기 제 1 측정 노드 및 상기 제 3 측정 노드에 제 1 측정 소자가 연결되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  8. 제 7 항에 있어서,
    상기 제 2 측정 노드 및 상기 제 4 측정 노드에 제 2 측정 소자가 연결되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  9. 제 8 항에 있어서,
    상기 제 1 측정 소자 및 상기 제 2 측정 소자는 트랜지스터임을 특징으로 하는 오프셋 전압 측정 장치.
  10. 제 9 항에 있어서,
    상기 전류 미러부는,
    소스 단이 상기 외부 전원에 연결되고 드레인 단이 상기 제 1 측정 노드와 연결되는 제 1 피모스 트랜지스터; 및
    소스 단이 상기 외부 전원에 연결되고 드레인 단이 상기 제 2 측정 노드와 연결되며 게이트 단이 상기 제 2 측정 노드와 상기 제 1 피모스 트랜지스터의 게이트 단과 연결되는 제 2 피모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  11. 제 10 항에 있어서,
    상기 구동부는,
    게이트 단에 상기 구동 신호를 입력받고 드레인 단이 상기 제 3 측정 노드 및 상기 제 4 측정 노드에 연결되고 소스 단이 상기 접지 전원에 연결되는 제 1 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  12. 제 9 항에 있어서,
    상기 제 1 측정 소자는 게이트 단에 상기 제 1 피드백 전압을 입력 받고 드레인 단이 상기 제 1 측정 노드에 연결되고 소스 단이 상기 제 3 측정 노드에 연결되는 엔모스 트랜지스터임을 특징으로 하는 오프셋 전압 측정 장치.
  13. 제 9 항에 있어서,
    상기 제 2 측정 소자는 게이트 단에 상기 제 2 피드백 전압을 입력 받고 드레인 단이 상기 제 2 측정 노드에 연결되고 소스 단이 상기 제 4 측정 노드에 연결되는 엔모스 트랜지스터임을 특징으로 하는 오프셋 전압 측정 장치.
  14. 제 5 항에 있어서,
    상기 제 1 피드백 전압 생성부는,
    상기 출력 전압에 응답하여, 상기 제 1 피드백 전압을 소정 레벨 만큼 변동 시켜 출력하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  15. 제 14 항에 있어서,
    상기 제 2 피드백 전압 생성부는,
    상기 출력 전압에 응답하여, 상기 제 2 피드백 전압을 상기 소정 레벨보다 많이 변동시켜 출력하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  16. 제 15 항에 있어서,
    상기 스위칭부는,
    게이트 단에 상기 출력 신호가 입력되고 소스 단이 상기 외부 전원에 연결되는 피모스 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  17. 제 16 항에 있어서,
    상기 제 1 피드백 전압 생성부는,
    상기 피모스 트랜지스터의 드레인 단에 연결된 제 1 저항 소자; 및
    상기 제 1 저항 소자와 상기 접지 전원 사이에 연결된 다이오드 형태의 제 1 트랜지스터;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  18. 제 17 항에 있어서,
    상기 제 2 피드백 전압 생성부는,
    상기 피모스 트랜지스터의 드레인 단에 연결된 제 2 저항 소자;
    상기 제 2 저항 소자와 직렬로 연결된 제 3 저항 소자; 및
    상기 제 3 저항 소자와 상기 접지 전원 사이에 연결된 다이오드 형태의 제 2 트랜지스터를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  19. 제 18 항에 있어서,
    상기 제 1 저항 소자 및 상기 제 2 저항 소자는 동일 저항 값을 갖는 것을 특징으로 하는 오프셋 전압 측정 장치.
  20. 제 19 항에 있어서,
    상기 제 1 저항 소자 및 상기 제 1 트랜지스터의 접속 단에서 상기 제 1 피드백 전압이 출력되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  21. 제 20 항에 있어서,
    상기 제 2 저항 소자 및 상기 제 3 저항 소자의 접속 단에서 상기 제 2 피드백 전압이 출력되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  22. 제 21 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 바이폴라 졍션 트랜지스터 임을 특징으로 하는 오프셋 전압 측정 장치.
  23. 제 1 피드백 전압 및 제 2 피드백 전압에 응답하여 전류 변화량을 가지는 복수개의 측정 노드를 구비하는 오프셋 전압 측정 수단; 및
    상기 오프셋 전압 측정 수단의 출력 신호에 응답하여, 상기 제 1 피드백 전압 및 상기 제 2 피드백 전압 사이의 차동 전압의 증폭에 응답하는 전압 변화량을 가지는 출력 전압을 출력하는 오프셋 전압 증폭 수단;
    을 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  24. 제 23 항에 있어서,
    상기 오프셋 전압 증폭 수단은,
    상기 출력 전압에 응답하여, 상기 제 1 피드백 전압 및 상기 제 2 피드백 전압을 출력하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  25. 제 23 항에 있어서,
    상기 오프셋 전압 측정 수단은,
    상기 측정 노드로 동일 전류를 흐르게 하는 전류 미러부;
    상기 전류 미러부에 연결되고 상기 측정 노드를 구비하는 측정 노드부; 및
    상기 측정 노드부에 연결되고 구동 신호를 입력으로 하는 구동부;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  26. 제 25 항에 있어서,
    제 1 측정 소자 및 제 2 측정 소자가 상기 측정 노드에 연결되는 것을 특징으로 하는 오프셋 전압 측정 장치.
  27. 제 23 항에 있어서,
    상기 오프셋 전압 측정 수단은,
    차동 증폭기 형태임을 특징으로 하는 오프셋 전압 측정 장치.
  28. 제 23 항 또는 제 25 항에 있어서,
    상기 오프셋 전압 증폭 수단은,
    상기 출력 신호에 응답하여 외부 전원을 인가받아 상기 출력 전압을 출력하는 스위칭부;
    상기 스위칭부와 접지 전원 사이에 연결되어 상기 제 1 피드백 전압을 출력하는 제 1 피드백 전압 생성부; 및
    상기 스위칭부와 상기 접지 전원 사이에 상기 제 1 피드백 전압 생성부와 병렬로 연결되어 상기 제 2 피드백 전압을 출력하는 제 2 피드백 전압 생성부;
    를 포함하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  29. 제 28 항에 있어서,
    상기 제 1 피드백 전압 생성부는,
    상기 출력 전압에 응답하여, 상기 제 1 피드백 전압을 소정 레벨 만큼 변동시켜 출력하는 것을 특징으로 하는 오프셋 전압 측정 장치.
  30. 제 29 항에 있어서,
    상기 제 2 피드백 전압 생성부는,
    상기 출력 전압에 응답하여, 제 2 피드백 전압을 상기 소정 레벨보다 많이 변동시켜 출력하는 것을 특징으로 하는 오프셋 전압 측정 장치.
KR1020060052539A 2006-06-12 2006-06-12 오프셋 전압 측정 장치 KR100795006B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060052539A KR100795006B1 (ko) 2006-06-12 2006-06-12 오프셋 전압 측정 장치
US11/647,390 US7579846B2 (en) 2006-06-12 2006-12-29 Offset voltage measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052539A KR100795006B1 (ko) 2006-06-12 2006-06-12 오프셋 전압 측정 장치

Publications (2)

Publication Number Publication Date
KR20070118421A KR20070118421A (ko) 2007-12-17
KR100795006B1 true KR100795006B1 (ko) 2008-01-16

Family

ID=38948647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052539A KR100795006B1 (ko) 2006-06-12 2006-06-12 오프셋 전압 측정 장치

Country Status (2)

Country Link
US (1) US7579846B2 (ko)
KR (1) KR100795006B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102684575B1 (ko) 2019-02-26 2024-07-15 에스케이하이닉스 주식회사 수신 회로, 이를 포함하는 반도체 장치 및 반도체 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11240613B2 (en) * 2014-01-30 2022-02-01 Cochlear Limited Bone conduction implant
KR102450508B1 (ko) * 2015-07-09 2022-10-04 삼성전자주식회사 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970019101A (ko) * 1995-09-04 1997-04-30 김광호 오프셋 보정회로
KR20030088322A (ko) * 2002-05-14 2003-11-19 삼성전자주식회사 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
JP2004248098A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 電圧電流変換回路
JP2005218115A (ja) 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 演算増幅器のオフセット電圧を無効化する装置及び方法
KR20070001460A (ko) * 2005-06-29 2007-01-04 삼성전자주식회사 Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148115A (en) * 1990-04-19 1992-09-15 Sanyo Electric Co., Ltd. Load connection state detector circuit
KR970001910B1 (ko) 1993-11-27 1997-02-18 삼성전자 주식회사 음성 우편 시스템에서 톤 검출회로 및 방법
US6061192A (en) * 1996-08-19 2000-05-09 Texas Instruments Incorporated Method and circuit for providing feedback in a pre-amplifier for a multi-head disk drive
JP3551858B2 (ja) 1999-09-14 2004-08-11 日本電気株式会社 半導体メモリ装置
JP4568982B2 (ja) * 2000-10-06 2010-10-27 株式会社デンソー 物理量検出装置
GB2394780B (en) * 2002-10-29 2006-06-14 Ifr Ltd A method of and apparatus for testing for integrated circuit contact defects
JP4332358B2 (ja) * 2003-01-30 2009-09-16 キヤノン株式会社 駆動回路
JP4258430B2 (ja) * 2003-06-27 2009-04-30 日本ビクター株式会社 電流センサ
KR100535124B1 (ko) 2004-03-24 2005-12-07 주식회사 하이닉스반도체 오프셋 전압의 증가를 억제시키기 위한 비트라인 센스앰프및 그 비트라인 센스앰프 형성 방법
US7221605B2 (en) 2004-08-31 2007-05-22 Micron Technology, Inc. Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets
KR100641704B1 (ko) 2004-10-30 2006-11-03 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 비트라인 센스앰프 옵셋전압측정방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970019101A (ko) * 1995-09-04 1997-04-30 김광호 오프셋 보정회로
KR20030088322A (ko) * 2002-05-14 2003-11-19 삼성전자주식회사 출력 피드백 신호를 사용하여 오프셋 전압을 조절하는입력 수신기
JP2004248098A (ja) * 2003-02-14 2004-09-02 Matsushita Electric Ind Co Ltd 電圧電流変換回路
JP2005218115A (ja) 2004-01-29 2005-08-11 Samsung Electronics Co Ltd 演算増幅器のオフセット電圧を無効化する装置及び方法
KR20070001460A (ko) * 2005-06-29 2007-01-04 삼성전자주식회사 Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102684575B1 (ko) 2019-02-26 2024-07-15 에스케이하이닉스 주식회사 수신 회로, 이를 포함하는 반도체 장치 및 반도체 시스템

Also Published As

Publication number Publication date
US20080012586A1 (en) 2008-01-17
KR20070118421A (ko) 2007-12-17
US7579846B2 (en) 2009-08-25

Similar Documents

Publication Publication Date Title
KR960011557B1 (ko) 전압공급회로 및 이 회로를 포함하는 반도체 장치
US7038963B2 (en) Current sense amplifier circuits having a bias voltage node for adjusting input resistance
JP4868918B2 (ja) 基準電圧発生回路
US8403559B2 (en) Two-terminal semiconductor sensor device
US8050113B2 (en) Core voltage discharger and semiconductor memory device with the same
KR100888483B1 (ko) 공정 변동을 보상하는 기준 바이어스 회로
US9274539B2 (en) Voltage trimming circuit and method of semiconductor apparatus
US8283609B2 (en) On die thermal sensor in semiconductor memory device
US7642815B2 (en) Sense amplifier
US20040164377A1 (en) Semiconductor device including voltage conversion circuit having temperature dependency
KR100816150B1 (ko) 온도 감지 장치
JP5318676B2 (ja) 半導体装置
KR100795006B1 (ko) 오프셋 전압 측정 장치
KR101043044B1 (ko) 공급 전압의 변화에 무관한 기준 전압을 제공할 수 있는 기준 전압 발생기
JP4473627B2 (ja) 定電流源、その定電流源を使用した増幅回路及び定電圧回路
KR101417617B1 (ko) 기준전압 발생기
US7084675B2 (en) Circuit and method of generating a boosted voltage
KR20000004505A (ko) 내부 전압 강하 회로
KR20030017136A (ko) 파워-업 신호 발생회로
WO2006088287A1 (en) Negative voltage level detector
KR20040087152A (ko) 반도체 온도 검출기, 이를 구비하여 셀프 리프레쉬 전류를감소시키는 반도체 메모리 장치, 및 그 셀프 리프레쉬 방법
KR20080024549A (ko) 반도체 메모리 장치의 전압 레벨 검출기
KR100573830B1 (ko) 반도체 장치의 온도감지회로
JPH06187780A (ja) 半導体メモリー装置の内部電源電圧供給装置
KR20080003048A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 13