KR100452323B1 - 반도체 메모리 장치의 기준전압 선택회로 및 그 방법 - Google Patents

반도체 메모리 장치의 기준전압 선택회로 및 그 방법 Download PDF

Info

Publication number
KR100452323B1
KR100452323B1 KR10-2002-0038009A KR20020038009A KR100452323B1 KR 100452323 B1 KR100452323 B1 KR 100452323B1 KR 20020038009 A KR20020038009 A KR 20020038009A KR 100452323 B1 KR100452323 B1 KR 100452323B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
power supply
selection signal
voltage generator
Prior art date
Application number
KR10-2002-0038009A
Other languages
English (en)
Other versions
KR20040003339A (ko
Inventor
최종현
김재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0038009A priority Critical patent/KR100452323B1/ko
Priority to US10/612,593 priority patent/US6876585B2/en
Publication of KR20040003339A publication Critical patent/KR20040003339A/ko
Application granted granted Critical
Publication of KR100452323B1 publication Critical patent/KR100452323B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에서 복수의 기준전압 발생기를 구비하여 서로 다른 기준전압을 선택함에 따라 내부 전원전압이나 고전압을 변화시킬 수 있는 반도체 장치의 기준전압 선택회로 및 그 방법에 관한 것이다.
본 발명은 복수의 기준전압을 선택적으로 공급하여 내부 전원전압(IVC)와 고전압(VPP)을 각각 변경할 수 있도록 하기 위해, 제 1 및 제2 기준전압을 생성하는 복수의 기준전압 발생기와, 상기 제 1 또는 제2 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 상기 제1 또는 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기를 구비하여 외부로부터 입력되는 기준전압 선택신호에 따라 상기 제1 및 제 2 기준전압 중에 하나의 기준전압이 상기 고전압 발생기로 입력되도록 선택하거나 상기 제1 및 제 2 기준전압 중에 하나의 기준전압이 내부 전원전압 발생기로 입력되도록 한다.

Description

반도체 메모리 장치의 기준전압 선택회로 및 그 방법{CIRCUIT AND METHOD FOR SELECTING REFERENCE VOLTAGE IN SEMICONDUCTOR MEMORY DEVICE THEREFOR}
본 발명은 반도체 장치의 기준전압 선택회로에 관한 것으로, 특히 반도체 메모리 장치에서 복수의 기준전압 발생기를 구비하여 서로 다른 기준전압을 선택함에 따라 내부 전원전압(IVC)이나 고전압(VPP)을 변화시킬 수 있는 반도체 장치의 기준전압 선택회로 및 그 방법에 관한 것이다.
최근들어 반도체 메모리장치는 일반적으로 저전압, 저소비 전력화를 위하여, 외부 전원 전압을 입력하여 이보다 낮은 내부 전압을 발생하는 내부 전압 발생 회로를 채용하고 있다. 예를 들어, EDO DRAM과 같은 반도체 메모리 장치에서 내부 전압 발생 회로는 3.3 V의 외부 전원 전압을 약 2.8V의 내부 전원 전압으로 낮추는 역할을 한다.
이렇게 반도체 메모리장치에서 내부전압 발생회로는 외부에서 공급되는 전원레벨을 임의의 레벨로 낮추어 칩 내부의 전원으로 공급해 주는 회로를 나타낸다. 상기 내부전압 발생회로는 외부 전원전압 변동 시 칩 내부로 안정된 전원공급을 보장할 수 있을 뿐 만 아니라 온도나 공정조건에 따른 변동에 대해서도 능동적인 대처를 하도록 하여 칩의 일정한 성능을 담보할 수 있다.
도 1은 종래의 내부 전원전압과 고전압을 생성하기 위한 전압발생기들의 연결관계를 나타낸 반도체 메모리 장치의 구성도이다.
기준 전압 발생기(10)는 외부 전원전압(EVC: External Voltage Source)을 인가 받아 소정의 기준전압(VREF)을 발생하여 내부 전원전압 발생기(12)로 인가한다. 내부 전원전압 발생기(12)는 기준 전압 발생기(10)로부터 출력된 소정의 기준전압(VREF)을 입력하여 일정레벨의 내부 전원전압(IVC: Internal Voltage Source)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 상기 고전압 발생기(14)는 상기 기준전압 발생기(10)로부터 발생된 소정의 기준전압(VREF)을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하여 워드라인의 게이트 전압으로 인가한다. 이때 반도체 메모리 장치는 상기 고전압(VPP)을 높이면 속도가 빨라지나 전류소모가 많아지고, 고전압(VPP)을 낮추면 속도는 떨어지나 전류소모를 줄일 수 있다.
상기와 같은 반도체 메모리 장치는 메모리 셀 테스트 시나 반도체 메모리 장치의 속도를 빠르게 하거나 전류소모를 줄이고자할 경우 내부 전원전압(IVC) 혹은 고전압(VPP)을 변경하여야 한다. 그런데 내부 전원전압(IVC) 혹은 고전압(VPP)을 변경하기 위해서는 내부 전원전압(IVC)을 생성하기 위한 기준전압(VREF)과 고전압을 생성하기 위한 기준전압(VREF)을 변경시켜야 한다.
그러나 상기와 같은 반도체 메모리 장치는 기준전압 발생기(10)로부터 출력되는 기준전압(VREF)을 공용으로 사용하여 내부 전원전압(IVC)과 고전압(VPP)을 생성하도록 하기 때문에 메모리 셀 테스트 시나 반도체 메모리 장치의 속도를 빠르게 하거나 전류소모를 줄이고자할 경우 즉, 내부 전원전압(IVC) 혹은 고전압(VPP)을 변경할 수 없다.
또한 내부 전원전압(IVC) 혹은 고전압(VPP)을 각각 변경하고자 할 경우 기준전압(VREF)이 동일하여 내부 전원전압(IVC)과 고전압(VPP)이 연동하여 발생되므로 내부 전원전압(IVC)과 고전압(VPP)을 각각 변경하는 것이 불가능하였다.
따라서, 본 발명의 목적은 복수의 기준전압을 선택적으로 공급하여 내부 전원전압(IVC)와 고전압(VPP)을 각각 변경할 수 있는 반도체 메모리장치의 기준전압 선택회로 및 그 방법을 제공함에 있다.
본 발명의 다른 목적은 복수의 기준전압 중에 선택된 하나의 기준전압에 대응하는 전원전압(IVC)과 고전압(VPP)을 각각 생성할 수 있는 반도체 메모리장치의 기준전압 선택회로 및 그 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 반도체 메모리 장치의 기준 전압 선택 회로는, 기준전압을 입력하여 일정레벨의 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와, 상기 제어부의 제1 기준전압 스위칭 선택신호에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압(VREF1)을 상기 고전압발생기로 공급하기 위한 제1 스위치와, 상기 제어부의 제2 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압(VREF2)을 상기 고전압발생기로 공급하기 위한 제2 스위치를 포함함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 기준 전압 선택 회로는, 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와, 상기 제어부로부터 출력되는 제1 기준전압 스위칭 선택신호에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 상기 내부 전원전압 발생기로 공급하기 위한 제1 스위치와, 상기 제어부의 제2 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 상기 내부 전원 전압 발생기로 공급하기 위한 제2 스위치를 포함함을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 기준 전압 선택 회로는, 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와, 외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 제1 또는 제2 기준전압을 선택하기 위한 제1 내지 제4 스위칭 선택신호를 출력하는 제어부와, 상기 제어부의 제1 스위칭 선택신호(S1)에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 상기 내부 전원전압 발생기로 공급하기 위한 제1 스위치와, 상기 제어부의 제2 스위칭 선택신호(S2)에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 상기 내부 전원전압 발생기로 공급하기 위한 제2 스위치와, 상기 제어부로부터 출력되는 제3 스위칭 선택신호에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 상기 고전압 발생기로 공급하기 위한 제3 스위치와, 상기 제어부의 제4 스위칭 선택신호(S4)에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 상기 고전압 발생기로 공급하기 위한 제4 스위치를 포함함을 특징으로 한다.
상기 제어부는 패드를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 한다.
상기 제어부는 퓨즈회로를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 한다.
상기 목적을 달성하기 위한 반도체 메모리 장치의 기준 전압 선택 방법은 제 1 및 제2 기준전압을 생성하는 복수의 기준전압 발생기와, 상기 제 1 또는 제2 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 상기 제1 또는 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기를 구비하여,
외부로부터 입력되는 기준전압 선택신호에 따라 상기 제1 및 제 2 기준전압 중에 하나의 기준전압이 상기 고전압 발생기로 입력되도록 선택함을 특징으로 한다.
도 1은 종래의 내부 전원전압과 고전압을 생성하기 위한 전압발생기들의 연결관계를 나타낸 반도체 메모리 장치의 구성도
도 2는 본 발명의 바람직한 일 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도
도 3은 본 발명의 바람직한 제2 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도
도 4는 본 발명의 바람직한 제3 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도
* 도면의 주요부분에 대한 부호의 설명 *
10: 기준전압 발생기 12: 내부 전원전압 발생기
14: 고전압 발생기
20, 40, 60: 제1 기준전압 발생기 22, 42, 62: 제2 기준전압발생기
24, 44: 제1 스위치 26, 46: 제2스위치
28, 48, 72: 내부 전원전압 발생기
30, 50, 74: 고전압 발생기 32, 52, 76: 제어부
64, 66, 68, 70: 제1 내지 제4 스위치
이하 본 발명의 바람직한 실시 예가 도시된 첨부 도면을 참조하여 보다 상세하게 설명된다. 그러나 본 발명은 다수의 상이한 형태로 구현될 수 있고, 기술된 실시 예에 제한되지 않음을 이해하여야 한다. 하기의 실시 예는 설명을 위한 것이라는 것이며 당업자에게 본 발명의 사상을 충분하게 전달하기 위한 것임에 유의하여야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명이 생략됨에 유의하여야 한다.
도 2는 본 발명의 바람직한 일 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도이다.
외부 전원전압(EVC: External Voltage Source)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력하는 제1 기준 전압 발생기(20)와, 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력하는 제2 기준 전압 발생기(22)와, 상기 제1 기준 전압 발생기(20)로부터 출력된 소정의 제1 기준전압(VREF1)을 입력하여 일정레벨 내부 전원전압(IVC: Internal Voltage Source)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가하는 내부 전원전압 발생기(28)와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호(S1, S2)를 출력하는 제어부(32)와, 상기 제어부(32)의 제1 기준전압 스위칭 선택신호(S1)에 의해 상기 제1 기준전압 발생기(20)로부터 출력된 제1 기준전압(VREF1)을 상기 고압발생기(30)로 공급하기 위한 제1 스위치(24)와, 상기 제어부(32)의 제2 기준전압 스위칭 선택신호(S2)에 의해 상기 제2 기준전압 발생기(22)로부터 출력된 제2 기준전압(VREF2)을 상기 고압발생기(30)로 공급하기 위한 제2 스위치(26)와, 상기 제1 및 제2 스위치(24, 26)를 통해 스위칭 선택된 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 받아 승압하여 소정 레벨의 제1 고전압(VPP1) 또는 제2 고전압(VPP2)을 생성하여 워드라인의 게이트 전압으로 인가하는 상기 고전압 발생기(30)로 구성되어 있다.
상술한 도 2를 참조하여 본 발명의 바람직한 일 실시 예의 동작을 상세히 설명한다.
제1 기준 전압 발생기(20)는 외부 전원전압(EVC: External Voltage Source)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력한다. 제2 기준 전압 발생기(22)는 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력한다.
이때 정상동작 모드일 경우 제어부(32)는 제1 기준전압 스위칭 선택신호(S1)를 하이신호로 출력하고 제2기준전압 스위칭 선택신호(S2)를 로우신호로 출력하여 제1 및 제2 스위치(24, 26)의 선택단자로 인가한다. 이로 인해 제1 스위치(24)는 스위칭 온 되고, 제2스위치(26)는 스위칭 오프 된다. 따라서 제1 기준전압 발생기(20)로부터 출력된 제1 기준전압(VREF1)은 내부 전원 전압 발생기(28)와 고전압 발생기(30)로 인가된다. 내부 전원 전압 발생기(28)는 상기 제1 기준전압 발생기(20)로부터 출력된 제1 기준전압 (VREF1)을 입력하여 일정레벨의 내부 전원전압(IVC: Internal Voltage Source)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(30)는 상기 제1 스위치(24)를 통해 스위칭 선택된 제1 기준전압(VREF1)을 받아 승압하여 소정 레벨의 제1 고전압(VPP1)을 생성하여 워드라인의 게이트 전압으로 인가한다.
그러나 외부로부터 패드 또는 E-FUSE를 통해 고전압(VPP)을 변경하기 위한 모드신호가 입력될 경우 제어부(32)는 제1 기준전압 스위칭 선택신호(S1)를 로우신호로 출력하고 제2기준전압 스위칭 선택신호(S2)를 하이신호로 출력하여 제1 및 제2 스위치(24, 26)의 선택단자로 인가한다. 이로 인해 제1 스위치(24)는 스위칭 오프 되고, 제2스위치(26)는 스위칭 온 된다. 따라서 제1 기준전압 발생기(20)로부터 출력된 제1 기준전압(VREF1)은 내부 전원 전압 발생기(28)로 인가되고, 제2기준 전압 발생기(22)로부터 출력된 제2 기준전압(VREF2)은 고전압 발생기(30)로 인가된다. 이때 내부 전원 전압 발생기(28)는 상기 제1 기준전압 발생기(20)로부터 출력된 제1 기준전압 (VREF1)을 입력하여 일정레벨의 내부 전원전압(IVC: Internal Voltage Source)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(30)는 상기 제1 스위치(26)를 통해 스위칭 선택된 제2 기준전압(VREF2)을 받아 승압하여 소정 레벨의 제2 고전압(VPP2)을 생성하여 워드라인의 게이트 전압으로 인가한다.도 3은 본 발명의 바람직한 제2 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도이다.
외부 전원전압(EVC)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력하는 제1 기준 전압 발생기(40)와, 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력하는 제2 기준 전압 발생기(42)와, 상기 제2 기준 전압 발생기(42)로부터 발생된 제2 기준전압(VREF2)을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하여 워드라인의 게이트 전압으로 인가하는 고전압 발생기(50)와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부(52)와, 상기 제어부(52)로부터 출력되는 제1 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기(42)로부터 출력된 제1 기준전압(VREF1)을 상기 내부 전원전압 발생기(48)로 공급하기 위한 제1 스위치(44)와, 상기 제어부(52)의 제2 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기(42)로부터 출력된 제2 기준전압(VREF2)을 상기 내부 전원 전압 발생기(48)로 공급하기 위한 제2 스위치(46)와, 상기 제1 및 제2 스위치(44, 46)를 통해 스위칭 선택된 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 받아 일정레벨 내부 제1 전원전압(IVC1) 또는 제2 전원전압(IVC2)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가하는 내부 전원전압 발생기(48)로 구성되어 있다.
상술한 도 3을 참조하여 본 발명의 바람직한 제2 실시 예의 동작을 상세히 설명한다.
제1 기준 전압 발생기(40)는 외부 전원전압(EVC)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력한다. 제2 기준 전압 발생기(42)는 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력한다.
이때 정상동작 모드일 경우 제어부(32)는 제1 기준전압 스위칭 선택신호(S1)를 로우신호로 출력하고 제2기준전압 스위칭 선택신호(S2)를 하이신호로 출력하여 제1 및 제2 스위치(44, 46)의 선택단자로 인가한다. 이로 인해 제1 스위치(44)는 스위칭 오프 되고, 제2스위치(46)는 스위칭 온 된다. 따라서 제1 기준전압 발생기(40)로부터 출력된 제2 기준전압(VREF2)은 내부 전원 전압 발생기(48)와 고전압 발생기(50)로 인가된다. 내부 전원 전압 발생기(48)는 상기 제2 기준전압 발생기(40)로부터 출력된 제2 기준전압(VREF2)을 입력하여 일정레벨의 제1 내부 전원전압(IVC1)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(50)는 상기 제2 기준전압 발생기(42)로부터 출력된 제2 기준전압(VREF2)을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하여 워드라인의 게이트 전압으로 인가한다.
그러나 외부로부터 패드 또는 E-FUSE를 통해 내부전원 전압(IVC)을 변경하기 위한 모드신호가 입력될 경우 제어부(52)는 제1 기준전압 스위칭 선택신호(S1)를 하이신호로 출력하고 제2기준전압 스위칭 선택신호(S2)를 로우신호로 출력하여 제1 및 제2 스위치(44, 46)의 선택단자로 인가한다. 이로 인해 제1 스위치(44)는 스위칭 온 되고, 제2스위치(26)는 스위칭 오프 된다. 따라서 제1 기준전압 발생기(40)로부터 출력된 제1 기준전압(VREF1)은 내부 전원 전압 발생기(48)로 인가되고, 제2기준 전압 발생기(42)로부터 출력된 제2 기준전압(VREF2)은 고전압 발생기(50)로 인가된다. 이때 내부 전원 전압 발생기(48)는 상기 제1 기준전압 발생기(40)로부터 출력된 제1 기준전압 (VREF1)을 입력하여 일정레벨의 내부 전원전압(IVC2)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(50)는 상기 제2 기준전압 발생기(42)로부터 출력된 기준전압(VREF2)을 받아 승압하여 소정 레벨의 제2 고전압(VPP)을 생성하여 워드라인의 게이트 전압으로 인가한다.
도 4는 본 발명의 바람직한 제3 실시 예에 따른 반도체 메모리 장치의 내부 전원전압과 고전압을 생성하기 위한 회로도이다.
외부 전원전압(EVC)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력하는 제1 기준 전압 발생기(60)와, 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력하는 제2 기준 전압 발생기(62)와, 외부로부터 입력되는 기준전압 선택신호에 대응하여 제1 또는 제2 기준전압을 선택하기 위한 제1 내지 제4 스위칭 선택신호를 출력하는 제어부(76)와, 상기 제어부(76)의 제1 스위칭 선택신호(S1)에 의해 상기 제1 기준전압 발생기(60)로부터 출력된 제1 기준전압(VREF1)을 상기 내부 전원전압 발생기(72)로 공급하기 위한 제1 스위치(64)와, 상기 제어부(76)의 제2 스위칭 선택신호(S2)에 의해 상기 제2 기준전압 발생기(62)로부터 출력된 제2 기준전압(VREF2)을 상기 내부 전원전압 발생기(72)로 공급하기 위한 제2 스위치(66)와, 상기 제어부(76)로부터 출력되는 제3 스위칭 선택신호(S3)에 의해 상기 제1 기준전압 발생기(60)로부터 출력된 제1 기준전압(VREF1)을 상기 고전압 발생기(74)로 공급하기 위한 제3 스위치(68)와, 상기 제어부(76)의 제4 스위칭 선택신호(S4)에 의해 상기 제2 기준전압 발생기(62)로부터 출력된 제2 기준전압(VREF2)을 상기 고전압 발생기(74)로 공급하기 위한 제4 스위치(70)와, 상기 제1 스위치(64) 또는 제3 스위치(68)을 통해 입력되는 소정의 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 입력하여 일정레벨 제1 내부 전원전압(IVC1) 또는 제2 내부 전원전압(IVC2)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가하는 내부 전원전압 발생기(72)와, 상기 제3 또는 제4 스위치(68, 70)를 통해 스위칭 선택된 제1 기준전압(VREF1) 또는 제2 기준전압(VREF2)을 받아 승압하여 소정 레벨의 제1 고전압(VPP1) 또는 제2 고전압(VPP2)을 생성하여 워드라인의 게이트 전압으로 인가하는 상기 고전압 발생기(74)로 구성되어 있다.
상술한 도 4를 참조하여 본 발명의 바람직한 제3 실시 예의 동작을 상세히 설명한다.
제1 기준 전압 발생기(60)는 외부 전원전압(EVC)을 인가 받아 소정의 제1 기준전압(VREF1)을 발생하여 출력한다. 제2 기준 전압 발생기(62)는 외부 전원전압(EVC)을 인가 받아 소정의 제2 기준전압(VREF2)을 발생하여 출력한다.
이때 정상동작 모드일 경우 제어부(76)는 제1 및 제3 스위칭 선택신호(S1, S3)를 하이신호로 출력하고 제2 및 제3 스위칭 선택신호(S2, S4)를 로우호로 출력하여 제1 내지 제4 스위치(64, 66, 68, 70)의 선택단자로 인가한다. 이로 인해 제1 및 제3 스위치(64, 68)는 스위칭 온 되고, 제2 및 제4 스위치(66, 70)는 스위칭 오프 된다. 따라서 제1 기준전압 발생기(40)로부터 출력된 제1 기준전압(VREF1)은 내부 전원 전압 발생기(72)와 고전압 발생기(74)로 인가된다. 내부 전원 전압 발생기(72)는 상기 제1 기준전압 발생기(40)로부터 출력된 제1 기준전압(VREF1)을 입력하여 일정레벨의 제1 내부 전원전압(IVC1)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(74)는 상기 제1 기준전압 발생기(60)로부터 출력된 제1 기준전압(VREF1)을 받아 승압하여 소정 레벨의 고전압(VPP1)을 생성하여 워드라인의 게이트 전압으로 인가한다.
그러나 외부로부터 패드 또는 E-FUSE 혹은 모드 레지스터 셋(MODE REGISTER SET)단자를 통해 내부전원 전압(IVC)을 변경하기 위한 모드신호가 입력될 경우 제어부(76)는 제1 및 제4 스위칭 선택신호(S1, S4)를 로우신호로 출력하고, 제2 및 제3 스위칭 선택신호(S2, S3)를 하이신호로 출력하여 제1 내지 제4 스위치(64, 66, 68, 70)의 선택단자로 인가한다. 이로 인해 제1 및 제4 스위치(64, 70)는 스위칭 오프 되고, 제2 및 제3 스위치(66, 68)는 스위칭 온 된다. 따라서 제1 기준전압 발생기(60)로부터 출력된 제1 기준전압(VREF1)은 고전압 발생기(74)로 인가되고, 제2기준 전압 발생기(62)로부터 출력된 제2 기준전압(VREF2)은 내부 전원전압 발생기(72)로 인가된다. 이때 내부 전원 전압 발생기(72)는 상기 제2 기준전압 발생기(62)로부터 출력된 제2 기준전압 (VREF2)을 입력하여 일정레벨의 내부 전원전압(IVC2)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(74)는 상기 제1 기준전압 발생기(60)로부터 출력된 제1기준전압(VREF1)을 받아 승압하여 소정 레벨의 제1 고전압(VPP1)을 생성하여 워드라인의 게이트 전압으로 인가한다.
한편 외부로부터 패드 또는 E-FUSE를 통해 고전압(VPP)을 변경하기 위한 모드신호가 입력될 경우 제어부(76)는 제1 및 제4 스위칭 선택신호(S1, S4)를 하이신호로 출력하고, 제2 및 제3 스위칭 선택신호(S2, S3)를 로우신호로 출력하여 제1 내지 제4 스위치(64, 66, 68, 70)의 선택단자로 인가한다. 이로 인해 제1 및 제4 스위치(64, 70)는 스위칭 온 되고, 제2 및 제3 스위치(66, 68)는 스위칭 오프 된다. 따라서 제1 기준전압 발생기(60)로부터 출력된 제1 기준전압(VREF1)은 내부 전원전압 발생기(72)로 인가되고, 제2기준 전압 발생기(62)로부터 출력된 제2 기준전압(VREF2)은 고전압 발생기(74)로 인가된다. 이때 내부 전원 전압 발생기(72)는 상기 제1 기준전압 발생기(62)로부터 출력된 제1 기준전압 (VREF1)을 입력하여 일정레벨의 내부 전원전압(IVC1)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(74)는 상기 제2 기준전압 발생기(60)로부터 출력된 제2기준전압(VREF2)을 받아 승압하여 소정 레벨의 제2 고전압(VPP2)을 생성하여 워드라인의 게이트 전압으로 인가한다.
또한 외부로부터 패드 또는 E-FUSE를 통해 내부 전원전압(IVC)과 고전압(VPP)을 모두 변경하기 위한 모드신호가 입력될 경우 제어부(52)는 제1 및 제3 스위칭 선택신호(S1, S3)를 로우신호로 출력하고, 제2 및 제4 스위칭 선택신호(S2, S4)를 하이신호로 출력하여 제1 내지 제4 스위치(64, 66, 68, 70)의 선택단자로 인가한다. 이로 인해 제2 및 제4 스위치(66, 68)는 스위칭 온 되고, 제1 및 제3 스위치(64, 68)는 스위칭 오프 된다. 따라서 제1 기준전압 발생기(60)로부터 출력된 제2 기준전압(VREF2)은 내부 전원전압 발생기(72)와 고전압 발생기(74)로 인가된다. 이때 내부 전원 전압 발생기(72)는 상기 제2 기준전압 발생기(62)로부터 출력된 제2 기준전압 (VREF2)을 입력하여 일정레벨의 내부 전원전압(IVC2)을 발생하여 메모리 셀의 어레이 전압이나 패리용 전압으로 인가한다. 그리고 고전압 발생기(74)는 상기 제2 기준전압 발생기(62)로부터 출력된 제2기준전압(VREF2)을 받아 승압하여 소정 레벨의 제2 고전압(VPP2)을 생성하여 워드라인의 게이트 전압으로 인가한다.
본 발명의 제1 내지 제3 실시 예에서는 서로 다른 제1 및 제2 기준전압을 발생하는 2개의 기준전압 발생기를 구비하여 서로 다른 기준전압으로 내부 전원전압(IVC)과 고전압(VPP)을 변경하도록 하였으나, 기준전압 발생기를 2개이상 구비하여 그 2개이상의 기준전압 중 하나가 내부 전원전압 발생기나 고전압 발생기로 입력되도록 선택하는 것도 본 발명의 범위를 벗어나지 않고 구현 가능하다.
상술한 바와 같이 본 발명은, 반도체 메모리 장치에서 2개의 기준 전압 발생기를 구비하여 테스트 시나 내부 전원전압이나 고전압을 각각 변경하고자할 때 패드나 E-FUSE회로를 통해 외부에서 기준전압 변경모드 신호를 입력시켜 기준전압을 선택함에 의해 내부 전원전압이나 고전압을 변경하여 내부 전원전압과 고전압의 연계성을 분리하여 각각에 대항하는 고유의 결함을 스크린할 수 있는 이점을 갖는다.
또한 본 발명은 반도체 메모리장치에서 기준전압의 변경으로 내부 전원전압이나 고전압을 변화시킬 수 있어 테스트 환경의 강화로 생산비나 개발기간을 단축할 수 있는 효과가 있다.

Claims (15)

  1. 반도체 메모리 장치의 기준 전압 선택 회로에 있어서,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와,
    외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와,
    상기 제어부의 제1 기준전압 스위칭 선택신호에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 스위칭 출력하는 제1 스위치와,
    상기 제어부의 제2 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 스위칭 출력하는 제2 스위치와,
    상기 제1 기준전압 발생로부터 출력된 제1 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와,
    상기 제1 스위치로부터 스위칭 출력된 제1 기준전압 또는 제2 기준전압 발생기로부터 스위칭 출력된 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하고 고전압 발생기를 포함함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  2. 제1항에 있어서,
    상기 제어부는 패드를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  3. 제1항에 있어서,
    상기 제어부는 퓨즈회로를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  4. 반도체 메모리 장치의 기준 전압 선택 회로에 있어서,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와,
    외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와,
    상기 제어부로부터 출력되는 제1 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기로부터 출력된 제1 기준전압을 스위칭 출력하는 제1 스위치와,
    상기 제어부의 제2 기준전압 스위칭 선택신호에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 스위칭 출력하는 제2 스위치와,
    상기 제1 스위치 또는 제2 스위치로부터 스위칭 출력된 제1 기준전압 또는 제2 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와,
    상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기를 포함함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  5. 제4항에 있어서,
    상기 제어부는 패드를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  6. 제4항에 있어서,
    상기 제어부는 퓨즈회로를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  7. 반도체 메모리 장치의 기준 전압 선택 회로에 있어서,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제1기준전압을 발생하는 제1 기준 전압 발생기와,
    외부 전원 전압의 공급에 응답하여 미리 설정된 제2기준전압을 발생하는 제2 기준 전압 발생기와,
    외부로부터 입력되는 기준전압 선택신호에 대응하여 기준전압을 선택하기 위한 제1 및 제2 기준전압 스위칭 선택신호를 출력하는 제어부와,
    외부로부터 입력되는 기준전압 선택신호에 대응하여 제1 또는 제2 기준전압을 선택하기 위한 제1 내지 제4 스위칭 선택신호(S1~S4)를 출력하는 제어부와,
    상기 제어부의 제1 스위칭 선택신호(S1)에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 스위칭 출력하는 제1 스위치와,
    상기 제어부의 제2 스위칭 선택신호(S2)에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 스위칭 출력하는 제2 스위치와,
    상기 제어부로부터 출력되는 제3 스위칭 선택신호에 의해 상기 제1 기준전압 발생기로부터 출력된 제1 기준전압을 스위칭 출력하는 제3 스위치와,
    상기 제어부의 제4 스위칭 선택신호(S4)에 의해 상기 제2 기준전압 발생기로부터 출력된 제2 기준전압을 상기 고전압 발생기로 공급하기 위한 제4 스위치와,
    상기 제1 스위치로부터 스위칭 출력된 제1 기준전압 또는 제2 스위치로부터 스위칭 출력된 제2 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와,
    상기 제3 스위치로부터 스위칭 출력된 제1 기준전압 또는 제4 스위치로부터 스위칭 출력된 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기를 포함함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  8. 제7항에 있어서,
    상기 제어부는 패드를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  9. 제7항에 있어서,
    상기 제어부는 퓨즈회로를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  10. 제7항에 있어서,
    상기 제어부는 모드 레지스터 셋단자를 통해 외부로부터 기준전압 선택신호를 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택회로.
  11. 제 1 및 제2 기준전압을 생성하는 복수의 기준전압 발생기와, 상기 제 1 또는 제2 기준전압을 입력하여 일정레벨 내부 전원전압(IVC)을 발생하는 내부 전원전압 발생기와, 상기 제1 또는 제2 기준전압을 받아 승압하여 소정 레벨의 고전압(VPP)을 생성하는 고전압 발생기를 구비한 반도체 메모리 장치의 기준 전압 선택 방법에 있어서,
    외부로부터 입력되는 기준전압 선택신호에 따라 상기 제1 및 제 2 기준전압 중에 하나의 기준전압이 상기 고전압 발생기로 입력되도록 선택하는 단계와,
    상기 제1 및 제 2 기준전압 중에 하나의 기준전압이 상기 내부 전원 전압 발생기로 입력되도록 선택하는 단계로 이루어짐을 특징으로 하는 반도체 메모리 장치의 기준 전압 선택방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 외부로부터 입력되는 기준전압 선택신호는 패드를 통해 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택방법.
  14. 제11항에 있어서,
    상기 외부로부터 입력되는 기준전압 선택신호는 퓨즈회로를 통해 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택방법.
  15. 제11항에 있어서,
    상기 외부로부터 입력되는 기준전압 선택신호는 모드 레지스터 셋단자를 통해 입력함을 특징으로 하는 반도체 메모리 장치의 기준전압 선택방법.
KR10-2002-0038009A 2002-07-02 2002-07-02 반도체 메모리 장치의 기준전압 선택회로 및 그 방법 KR100452323B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0038009A KR100452323B1 (ko) 2002-07-02 2002-07-02 반도체 메모리 장치의 기준전압 선택회로 및 그 방법
US10/612,593 US6876585B2 (en) 2002-07-02 2003-07-01 Circuit and method for selecting reference voltages in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0038009A KR100452323B1 (ko) 2002-07-02 2002-07-02 반도체 메모리 장치의 기준전압 선택회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20040003339A KR20040003339A (ko) 2004-01-13
KR100452323B1 true KR100452323B1 (ko) 2004-10-12

Family

ID=29997419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0038009A KR100452323B1 (ko) 2002-07-02 2002-07-02 반도체 메모리 장치의 기준전압 선택회로 및 그 방법

Country Status (2)

Country Link
US (1) US6876585B2 (ko)
KR (1) KR100452323B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
KR100691486B1 (ko) * 2004-07-13 2007-03-09 주식회사 하이닉스반도체 반도체메모리소자
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7236894B2 (en) * 2004-12-23 2007-06-26 Rambus Inc. Circuits, systems and methods for dynamic reference voltage calibration
KR100743624B1 (ko) * 2004-12-29 2007-07-27 주식회사 하이닉스반도체 전력 소모를 줄인 반도체 장치
KR100763331B1 (ko) * 2005-06-24 2007-10-04 삼성전자주식회사 반도체 메모리 장치
US7557550B2 (en) * 2005-06-30 2009-07-07 Silicon Laboratories Inc. Supply regulator using an output voltage and a stored energy source to generate a reference signal
KR100769781B1 (ko) * 2005-08-25 2007-10-24 주식회사 하이닉스반도체 비휘발성 메모리 장치의 스텝-업 전압 발생 회로
US8199600B2 (en) * 2005-09-28 2012-06-12 Hynix Semiconductor Inc. Voltage generator for peripheral circuit
KR100806120B1 (ko) * 2006-08-22 2008-02-22 삼성전자주식회사 내부 전원전압 발생회로 및 내부 전원전압 발생방법
KR100854460B1 (ko) * 2007-02-27 2008-08-27 주식회사 하이닉스반도체 내부전압 생성회로
KR20090036395A (ko) * 2007-10-09 2009-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 인식회로
JP5511166B2 (ja) * 2008-09-10 2014-06-04 セイコーインスツル株式会社 半導体装置
KR101539297B1 (ko) * 2009-01-05 2015-07-24 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 시스템, 및 반도체 장치의 전압 공급방법
US8575976B2 (en) * 2009-11-23 2013-11-05 Samsung Electronics Co., Ltd. Frequency divider systems and methods thereof
JP5066211B2 (ja) * 2010-03-24 2012-11-07 株式会社東芝 不揮発性半導体記憶装置
JP5735219B2 (ja) * 2010-04-28 2015-06-17 ラピスセミコンダクタ株式会社 半導体装置
JP5653315B2 (ja) * 2011-07-28 2015-01-14 株式会社東芝 情報処理装置
KR20130015942A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 반도체메모리장치
US8674751B2 (en) * 2012-04-16 2014-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Reference generation in an integrated circuit device
US9064559B2 (en) * 2013-08-15 2015-06-23 Arm Limited Memory device and method of performing access operations within such a memory device
US10503421B2 (en) * 2017-06-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Configurable memory storage system
DE102018107903A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co. Ltd. Konfigurierbares Speichersystem
US10878852B2 (en) 2018-06-27 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Latch-up prevention circuit for memory storage system
KR102643283B1 (ko) 2018-10-22 2024-03-06 삼성전자주식회사 메모리 장치의 동적 전원 제어 시스템 및 이를 적용한 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415949A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
KR20010049488A (ko) * 1999-06-07 2001-06-15 가네코 히사시 내부 전원 회로를 가진 반도체장치
KR20020072720A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 입력신호 버퍼방법
KR20020076073A (ko) * 2001-03-27 2002-10-09 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR20030046223A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 복수의 내부 전원전압을 갖는 반도체 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001293B1 (ko) * 1986-03-31 1991-02-28 가부시키가이샤 도시바 전원전압검출회로
KR100209449B1 (ko) * 1990-05-21 1999-07-15 가나이 쓰토무 반도체 집적회로 장치
JP2851767B2 (ja) 1992-10-15 1999-01-27 三菱電機株式会社 電圧供給回路および内部降圧回路
DE69516695T2 (de) * 1995-11-16 2000-09-28 Stmicroelectronics S.R.L., Agrate Brianza CMOS-Schnittstellenschaltung zum Ankoppeln einer integrierten Schaltung mit niedriger Versorgungsspannung an Vorrichtungen mit einer höheren Versorgungsspannung
JP2001078437A (ja) 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
JP3762599B2 (ja) 1999-12-27 2006-04-05 富士通株式会社 電源調整回路及びその回路を用いた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0415949A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
KR20010049488A (ko) * 1999-06-07 2001-06-15 가네코 히사시 내부 전원 회로를 가진 반도체장치
KR20020072720A (ko) * 2001-03-12 2002-09-18 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 입력신호 버퍼방법
KR20020076073A (ko) * 2001-03-27 2002-10-09 삼성전자 주식회사 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR20030046223A (ko) * 2001-12-05 2003-06-12 삼성전자주식회사 복수의 내부 전원전압을 갖는 반도체 메모리 장치

Also Published As

Publication number Publication date
US6876585B2 (en) 2005-04-05
US20040004876A1 (en) 2004-01-08
KR20040003339A (ko) 2004-01-13

Similar Documents

Publication Publication Date Title
KR100452323B1 (ko) 반도체 메모리 장치의 기준전압 선택회로 및 그 방법
US10192594B2 (en) Semiconductor device
JP3285444B2 (ja) 集積回路用電力供給装置
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
US7439794B2 (en) Power source circuit
KR100763331B1 (ko) 반도체 메모리 장치
US6496438B2 (en) Semiconductor device and method for generating internal power supply voltage
US7382677B2 (en) Memory device having internal voltage supply providing improved power efficiency during active mode of memory operation
US20130135039A1 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US7492646B2 (en) Internal voltage generator of semiconductor device
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
KR20060127366A (ko) 내부전압 구동 회로
US8643357B2 (en) Internal voltage generator
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
KR100803364B1 (ko) 반도체 메모리 장치의 펌핑 전압 생성 회로
US7161852B2 (en) Semiconductor memory device with stable internal power supply voltage
KR101143396B1 (ko) 반도체 메모리 장치의 내부전압 발생기
KR20050099308A (ko) 내부 전압 발생회로 및 이를 이용하는 반도체 메모리 장치
KR100968147B1 (ko) 내부전압 구동회로
US20220101929A1 (en) Memory apparatus
KR100922885B1 (ko) 내부전압 발생회로
JPH1027027A (ja) 内部降圧回路
US7554386B2 (en) High voltage generation circuit and method for reducing peak current and power noise for a semiconductor memory device
US7075833B2 (en) Circuit for detecting negative word line voltage
US6803806B2 (en) Circuit and method for a circuit of selecting reference voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee