KR100743821B1 - 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법 - Google Patents

실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법 Download PDF

Info

Publication number
KR100743821B1
KR100743821B1 KR1020057015590A KR20057015590A KR100743821B1 KR 100743821 B1 KR100743821 B1 KR 100743821B1 KR 1020057015590 A KR1020057015590 A KR 1020057015590A KR 20057015590 A KR20057015590 A KR 20057015590A KR 100743821 B1 KR100743821 B1 KR 100743821B1
Authority
KR
South Korea
Prior art keywords
crystal
wafer
grown
cop
silicon
Prior art date
Application number
KR1020057015590A
Other languages
English (en)
Other versions
KR20050121677A (ko
Inventor
마사타카 호우라이
와타루 스기무라
도시아키 오노
다다미 다나카
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20050121677A publication Critical patent/KR20050121677A/ko
Application granted granted Critical
Publication of KR100743821B1 publication Critical patent/KR100743821B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명에서는, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 커지는 핫 존 구조를 사용해, CZ법에 의해 Grown-in 결함 프리의 실리콘 단결정을 육성할 때, 수소를 포함하는 불활성 가스를 인상로 내에 공급하고, 또한 링 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도의 근방에서 결정 인상을 행한다.
본 발명에 의해, 링 OSF 영역이 결정 중심부에서 소멸하는 임계 속도가 올라가, 성장된 상태(as grown)에서 결정 직경방향 전역에 전위 클러스터 및 COP가 존재하지 않는 Grown-in 결함 프리의 단결정이, 종래보다 고속의 인상에 의해 육성 가능해진다.

Description

실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 SOI 기판 제조 방법{METHOD FOR GROWING SILICON SINGLE CRYSTAL, METHOD FOR MANUFACTURING SILICON WAFER, AND METHOD FOR MANUFACTURING SOI SUBSTRATE}
본 발명은, 반도체 디바이스의 소재인 실리콘 웨이퍼와 그 제조 방법, 및 실리콘 웨이퍼의 소재인 실리콘 단결정의 육성 방법에 관한 것이다.
실리콘 웨이퍼의 소재인 실리콘 단결정의 제조 방법으로서 대표적인 것은, CZ법이라고 불리는 회전 인상법(引上法)이다. CZ법에 의한 실리콘 단결정의 제조에서는, 주지하는 바와 같이, 석영 도가니 내에 형성한 실리콘 융액에 종자(seed) 결정을 침지시켜, 도가니 및 종자 결정을 회전시키면서 종자 결정을 인상함으로써, 종자 결정의 아래쪽에 실리콘 단결정을 육성한다.
이렇게 해서 제조되는 실리콘 단결정에는, 디바이스 형성 공정에서 문제가 되는 여러가지 종류의 Grown-in 결함이 발생하는 것이 알려져 있다. 대표적인 Grown-in 결함은, 격자간 실리콘 우세 영역에 발생하는 전위(轉位) 클러스터, 및 공공(空孔) 우세 영역에 발생하는 COP 또는 보이드의 2가지이며, 양 영역의 사이는 링 OSF 발생영역이 된다. 또한 공공형 및 격자간 실리콘형의 Grown-in 결함 프리 영역이 있다. 결정 직경방향에서의 전형적인 결함 분포를 도 1에 의해 설명하면, 이하와 같다.
결정 직경방향의 중간 위치에 링 OSF 발생 영역이 링형으로 존재하고 있다. 링 OSF 발생 영역의 내측은 무결함 영역을 개재해 COP 또는 보이드 발생 영역으로 되어 있다. 한편, 링 OSF 발생 영역의 외측은 산소 석출 촉진 영역, 및 산소 석출 억제 영역을 개재해 전위 클러스터 발생 영역으로 되어 있다. 산소 석출 촉진 영역은, 공공형의 Grown-in 결함 프리 영역이고, 산소 석출 억제 영역은 격자간 실리콘형의 Grown-in 결함 프리 영역이다.
이러한 결함 분포는, 다음의 두개의 인자에 의해 제어되는 것이 알려져 있다. 하나는 결정 인상 속도이고, 또 하나는 응고 직후의 결정 내 온도 분포이다. 결정 인상 속도의 영향을 도 2에 의해 설명하면, 이하와 같다.
도 2는 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 결함 분포를 나타내고 있다. 인상 속도가 빠른 단계에서는, 링 OSF 발생 영역은 결정 외주부에 위치한다. 따라서, 고속 인상 조건으로 육성한 단결정으로부터 채취된 웨이퍼는, 결정 직경방향의 거의 전역에 COP를 발생시킨다. 인상 속도의 저하에 따라 링 OSF 발생 영역은 결정 중심부로 서서히 이동하여, 최종적으로는 결정 중심부에서 소멸한다. 따라서, 저속 인상 조건으로 육성한 단결정으로부터 채취된 웨이퍼는, 결정 직경방향의 거의 전역에 전위 클러스터를 발생시킨다. 덧붙여 말하면, 도 1의 결정 횡단면은, 도 2 중의 A 위치에서의 단면도에 상당하고 있다.
전위 클러스터도 COP도 모두 디바이스 특성을 악화시키는 유해한 Grown-in 결함이지만, 유해도는 COP가 작고, 생산성에 대한 요구도 있어, 종래에는 오로지 도 2중에 D 위치 이상으로 나타낸 것 같은 OSF 발생 영역을 결정 외주부에 위치시 키거나 결정 밖으로 배제하는 고속 인상 조건에서의 육성이 행해지고 있었다.
그러나, 최근의 집적 회로의 현저한 미세화에 따라, COP의 유해성조차도 지적되기 시작하여, 전위 클러스터와 함께 COP의 발생을 방지할 필요성이 생겼다. 이 요구에 부응하는 기술의 하나가, 일본 특개 2001-220289호 공보 및 일본 특개 2002-187794호 공보에 기재되어 있는 것 같은, 점결함 분포 제어에 의한 결함 프리 결정의 육성이다.
일본 특개 2001-220289호 공보 및 일본 특개 2002-187794호 공보에 기재되어 있는 육성 결정에 있어서의 Grown-in 결함 프리화는, 상술한 응고 직후의 결정 내 온도 분포에 의해 결함 분포가 제어되는 현상을 이용한 것이다.
즉, 통상의 CZ 인상에서는, 응고 직후의 결정은 외주면으로부터 방열된다. 이 때문에, 응고 직후의 결정 내의 축방향 온도 구배는, 중심부에서의 온도 구배 Gc보다 외주부에서의 온도 구배 Ge가 커지는 경향을 나타낸다. 그 결과, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 결함 분포, 특히 링 OSF 발생 영역은, 아래쪽으로 볼록하고 또한 앞이 뾰족한 V자형상이 된다. 그 결과, 링 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도 근방의 인상 조건을 채용하더라도, Grown-in 결함 프리 영역은 결정 중심부에 한정적으로 발생할 뿐이며, 결정 직경방향의 전역을 결함 프리화할 수는 없다.
덧붙여, 전위 클러스터 및 COP는, 링 OSF 발생 영역 내측의 무결함 영역에 발생하지 않는 것은 물론, 링 OSF 발생 영역 자체, 나아가서는 그 외측의 산소 석출 촉진 영역 및 산소 석출 억제 영역에도 발생하지 않는다. 즉, 이들 4개의 영역 이 Grown-in 결함 프리 영역이다.
이에 대해, 결정 인상로(引上爐)에서의 핫 존 구조의 연구에 의해, 응고 직후의 결정을 외면측으로부터 적극적으로 보온하도록 하면, 중심부에서의 온도 구배 Gc를 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 크게 하는 것이 가능해진다. 그렇게 하면, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 OSF 발생 영역의 형상은, 도 3에 나타낸 바와 같이, 아래쪽으로 볼록한 경향인 채로 끝이 플랫화하여 U자형상이 된다. 그리고 이 상태에서, OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도 근방의 인상 조건을 채용함으로써, 결정 직경방향의 전역을 결함 프리화하는 것이 가능해진다. 덧붙여 도 3에서는, 이 인상 속도 조건은 B-C의 범위 내가 된다.
또한, 육성 결정에 있어서의 결함 프리화의 다른 기술로서는, 예를 들면 일본 특개 2000-281491호 공보 및 일본 특개 2001-335396호 공보에 나타낸 것 같은 결정 인상시의 수소 도프가 있다. 이것은 인상로 내에 도입하는 불활성 가스 중에 미량의 수소 가스를 혼입하는 것이며, 실리콘 융액으로의 질소 도프와 동일하게 공공 결함의 형성을 억제할 수 있다.
일본 특개 2001-220289호 공보 및 일본 특개 2002-187794호 공보에 기재되어 있는 것 같은 결함 분포 제어에 의한 Grown-in 결함 프리 결정의 육성 기술에서는, 인상 조건으로서 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도 근방의 저속 인상 조건을 선택할 필요가 있다. 이 때문에, 생산성의 저하를 피할 수 없다.
이에 더해, Grown-in 결함 프리화를 위한 인상 속도 범위(마진 : 도 3 중의 B-C의 범위)가 좁아, Grown-in 결함 프리 결정의 안정된 육성이 어렵다. 그 결과, Grown-in 결함 프리 결정을 결정 전장(全長)에 걸쳐 얻는 것이 곤란하여, Grown-in 결함 프리 결정의 제조 수율이 낮아진다. 이 때문에, Grown-in 결함 프리 결정의 제조 비용의 삭감이 곤란해지는 문제가 있었다. 특히, 결정 직경이 200mm, 300mm로 커짐에 따라서, Ge≤Gc의 관계를 만족하는 것이 곤란해져, 결함 프리화를 위한 인상 속도 범위 B-C는 더욱 좁아지는 경향이 있어, 이것을 극복하는 기술이 요구되고 있었다.
한편, SOI(Silicon on Insulator) 기판은, 반도체 디바이스의 고속화 및 저소비 전력화가 가능하여, 금후 수요의 증대가 기대되고 있다.
SOI 기판의 제조법으로서는, 산화막이 부착된 웨이퍼와 통상의 웨이퍼를 접합하는 접합법과, 산소 이온을 주입한 뒤 1300℃ 이상의 고온에서 산화함으로써 매입 산화막층(BOX : Barried Oxide Layer)을 형성하는 SIMOX(Separation by Implanted Oxygen)법이 주된 방법이다.
이들 SOI 기판의 SOI층에 형성된 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)은, 높은 방사선 내성과 래치업 내성을 가져, 고 신뢰성을 나타내는 것에 더해, 디바이스의 미세화에 따른 쇼트 채널 효과를 억제하고, 또한 저소비 전력 동작이 가능해진다. 이 때문에, SOI 기판은 차세대 MOS-LSI용의 고기능 반도체 기판으로서 기대되고 있다. 그러나, 통상의 웨이퍼에 비해 제조 공정이 복잡하고, 비용이 늘어나므로, 저 비용화가 강하게 요구되고 있다.
SIMOX 기판은 본질적으로 COP 프리일 필요가 있다. 즉, COP를 포함하는 기 판에 산소를 이온 주입한 경우, COP의 부분이 공동(空洞)이기 때문에, 산소 이온이 산란되거나, 정상 부분과 비교하여 깊게 주입되기 때문에, SIMOX 어닐링한 경우에 매입 산화막층(BOX)에 이상이 생긴다. 이 때문에, SIMOX용의 기판에는, 에피 성장, 또는 수소 또는 아르곤 분위기 중에서의 고온 처리에 의해, 표층 근방이 COP 프리화된 웨이퍼가 사용되고 있으며, 에피 성장이나 고온 어닐링 처리 등의 부가 공정이 필요하기 때문에, 비용이 높아지는 문제가 있었다.
또, 접합 SOI 기판에서는, 활성층측에 위치하는 기판에 COP가 존재하면, 0.1㎛ 이하의 활성층을 갖는 박막 접합 SOI 웨이퍼를 제조하는 경우에, COP를 포함하는 부분에서 활성층이 얇아져, 부분적으로, 또는 완전하게 BOX층까지 관통한 핀홀이 되기 때문에, 소위 HF 결함 등의 불량이 된다. 이 때문에, COP를 포함하지 않는 웨이퍼를 활성층측의 기판으로서 사용하는 것이 필요하다. 물론 0.1㎛ 이상의 활성층을 갖는 후막(厚膜) 접합 SOI의 경우도, 활성층에 COP를 포함하면 산화막 내압 특성이나 소자 절연 분리의 불량이 되기 때문에, COP가 없는 웨이퍼를 활성층측의 기판으로서 사용하는 것이 바람직하다.
이상으로부터, Grown-in 결함 프리 결정은, 원래 COP가 프리하므로, SOI 기판에 채용한 경우, 에피 성장이나 고온 어닐링 처리 같은 부가적인 공정이 불필요해져, 저 비용이 요구되는 SOI 기판으로서 유망하다. 그러나, Grown-in 결함 프리 결정은, 상술한 바와 같이, 통상의 CZ 결정에 비해 인상 속도가 느리고, 또 Grown-in 결함을 프리화하기 위한 인상 속도 범위(마진)가 대단히 좁기 때문에, 제조 수율이 낮아져, 이 때문에 결정 제조의 비용을 내리는 것이 곤란했다.
이 문제를 극복하기 위해서는, 인상 속도를 크게 하여 생산성을 향상시키고, 또한 Grown-in 결함 프리화가 가능한 인상 속도 범위(마진)를 확대함으로써, 결정 성장을 안정화시켜 제조 수율을 향상시킬 필요가 있었다.
본 발명의 목적은, 경면 연마 웨이퍼 또는 SOI 웨이퍼로서 사용하기 위해서, Grown-in 결함 프리 결정을 생산성 높게 안정적으로 육성할 수 있는 실리콘 단결정의 육성 방법을 제공하는 것에 있다. 본 발명의 다른 목적은, 그러한 실리콘 단결정 육성 방법에 의해 제조된 고품질이고 저비용인 경면 연마 실리콘 웨이퍼 또는 SOI 웨이퍼 및 그 제조 방법을 제공하는 것에 있다.
결함 분포 제어에 의한 결함 프리 결정의 육성 기술에서 문제가 되는 생산성·수율의 낮음을 개선하는 것을 목적으로 해서, 본 발명자들은 수소 도프 기술에 착안하여 검토를 행한 결과, 이하의 2가지 결론에 도달했다.
첫째로, 결정 중심부에서의 온도 구배 Gc를 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 크게 하도록 고안된 핫 존 구조를 사용해, 인상 속도를 서서히 저하시키면서 단결정을 성장시켰을 때의 결정 종단면에서의 OSF 발생 영역을 U자형화하는 경우에, 인상로 내에 도입하는 불활성 가스 중에 미량의 수소 가스를 혼입하면, 그 결정 종단면에서의 결함 분포는, 도 4에 나타낸 바와 같이, 결함 프리화를 위한 인상 속도 범위 B'-C'가, 수소 비(非) 도프일 때의 도 3중의 B-C에 비해 결정 축방향으로 확대한다.
둘째로, 이 인상 속도 범위의 확대는, 링 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도 Vo가 올라가는 것과, 전위 클러스터가 발생하는 임계 속도 Vd가 저하하는 것에 의해 실현된다. 즉, 결함 프리화를 위한 인상 속도 범위 B'-C'는, 수소 비 도프일 때의 도 3 중의 B-C에 비해 고속측, 즉 도 3 중의 윗쪽, 및 저속측, 즉 도 3 중의 아래쪽으로 확대한다. 이 현상을 도 5에 의해 설명하면, 이하와 같다.
도 5는 인상 속도와 OSF 링 직경의 관계에 미치는 결함 분포의 영향도를 나타내고 있다. 도면 중, 파선은 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge보다 작은 경우, 즉 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 OSF 발생 영역의 형상이 아래로 볼록한 V자형인 경우이다. 이 경우는, 인상 속도가 저하함에 따라 OSF 링 직경이 서서히 축소하여, 임계 속도 Vo에서 0으로 수렴한다.
실선(세선)은, 결정 중심부에서의 온도 구배 Gc를 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 크게 한 경우, 즉 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 OSF 발생 영역의 형상을 U자 형상화한 경우이며, 또한 수소 비 도프인 경우이다. 이 경우는, OSF 링 직경이 축소를 개시하는 인상 속도가 저하하여, 그 개시 속도부터 급격하게 축소가 발생해, 파선의 경우와 거의 동일한 임계 속도 Vo에서 0으로 수렴한다. 즉, 임계 속도 Vo가 일정한 채로 링 직경 감소 구배가 급해진다. 이에 의해, 임계 속도 Vo의 근방에서, 결정 직경방향 전역에서 전위 클러스터 및 COP가 존재하지 않는 결함 프리의 단결정이 육성되지만, 임계 속도 Vo가 올라가는 것은 아니므로, 저속 인상을 할 수 밖에 없다.
이에 대해, 실선(굵은 선)은, 결정 중심부에서의 온도 구배 Gc를 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 크게 한 경우, 즉 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 OSF 발생 영역의 형상을 U자형상으로 한 경우이며, 또한 수소 도프인 경우이다. 이 경우는, 실선(세선)과 비교해, 링 직경의 감소 구배가 급 구배인채로 임계 속도가 Vo에서 Vo'로 올라간다. 실선(세선)이 고속측으로 평행 이동한 것이 실선(굵은 선)이다.
이렇게, Grown-in 프리 결함 결정의 육성에 수소 도프를 조합함으로써, 링 OSF 영역이 결정 중심부에서 소멸하는 임계 속도가 올라가, 이에 의해 성장한 상태(as grown)에서 결정 직경방향 전역에 전위 클러스터 및 COP가 존재하지 않는 Grown-in 결함 프리의 단결정이, 종래보다 고속의 인상에 의해 육성 가능해진다. 또한, 수소 도프에 의해, 전위 클러스터가 발생하는 하한의 인상 속도 Vd가 Vd'로 저하함으로서, 결함 프리화를 위한 인상 속도 범위가 B-C에서 B'-C'로 확대된 결과, 무결함 결정이 안정적으로 육성 가능해져, Grown-in 결함 프리 결정의 제조 수율이 현저하게 향상된다.
수소 도프를 조합함으로써, 결함 프리화를 위한 인상 속도 범위가 확대되는 이유, 즉 링 OSF의 임계 속도 Vo가 증대하여, 전위 클러스터가 발생하는 임계 속도 Vd가 저하하는 이유는 이하와 같이 생각할 수 있다.
1300∼1390℃의 고온 수소 중에서 실리콘 웨이퍼를 열처리하여 급냉한 경우, 공공 또는 격자간 실리콘과 수소가 반응하여 공공-수소 또는 격자간 실리콘-수소 복합체가 형성된다(문헌 1 : 末澤正志 1999년 6월 3일 응용물리학회 결정공학 분과회 제1100회 연구회 텍스트 P11). 따라서, 수소를 포함하는 불활성 분위기 중에서 CZ 결정을 육성한 경우, 결정 냉각 과정의 COP(약 1100℃) 또는 전위 클러스터(약 1000℃) 등의 Grown-in 결함이 형성되는 온도보다도 고온부에서, 실리콘 결정 중에서 과잉으로 존재하는 공공 또는 격자간 실리콘과 수소가 반응하여, 공공-수소 또는 격자간 실리콘-수소 등의 복합체가 형성되므로, 공공 및 격자간 실리콘의 농도가 저하하게 된다. 이 때문에, 공공이나 격자간 실리콘의 응집은 억제되어, COP 및 전위 클러스터가 없는, 또는 사이즈가 작은 CZ 결정을 육성할 수 있게 된다.
그러나, 수소를 포함하는 불활성 분위기 중에서 V/G가 충분히 큰 공공 우세 조건 하에서 CZ 결정을 육성할 때, 수소 농도가 높아지면 수소 결함이라고 불리는 크기 수 ㎛∼수 10㎛의 거대 공동(공공의 응집체라고 생각된다)이 생기고(문헌 2 : E.Iino, K.Takano, M.Kimura, H.Yamagishi : Material Science and Engineering B36 (1996) 146-149 및 문헌 3 : T.H.Wang, T.F.Ciszk, and T.Schuyler : J.Cryst. Growth 109 (1991) 155-161), 또 V/G가 충분히 작은 격자간 실리콘 우세 조건 하에서는, 격자간 실리콘형의 수소 결함(격자간 실리콘의 응집체라고 생각되는 전위쌍)이 생기는 것이 알려져 있다(문헌 4 : Y.Sugit : Jpn. J. Appl. Phys 4 (1965) p962).
이 때문에, 인상 속도를 링 OSF 영역이 발생하는 임계 속도 이하로 저하시키지 않더라도, 수소를 충분히 포함하는 분위기 중에서 CZ법으로 인상한 경우, COP의 생성을 억제할 수 있지만, 거대 공동이 발생하므로 반도체용의 웨이퍼로서 사용할 수 없게 된다. 또, 저속 인상의 경우에도, 전위 클러스터의 생성은 억제되지만, 전위쌍의 발생에 의해 반도체용의 웨이퍼로서 사용할 수 없게 된다.
도 6은, CZ 결정 육성시의 결정 중심부에서의 1100℃ 이상의 온도에서의, 공공 및 격자간 실리콘의 농도 Cv 및 Ci와 인상 속도 V와 고액(固液) 계면 근방에서의 결정측의 온도 구배 G의 비 V/G의 관계이며, 수소가 결정 중에 존재하는 경우의 COP 및 전위 클러스터의 생성 억제 효과를 나타내고 있다. 이 도면을 사용해, COP 및 전위 클러스터의 생성이 억제되는 이유를 설명한다. 여기서, Vo, Vc 및 Vd는 각각 링 OSF 영역, COP 및 전위 클러스터가 결정 중심부 또는 직경방향의 일부에 생성되기 시작하는 임계 속도이며, Cv-OSF, Cv-COP 및 Ci-Disl은, 각각 OSF 링 영역, COP 및 전위 클러스터가 생성되는 임계점 결함 농도를 나타낸다.
Grown-in 결함 프리 결정을 육성할 수 있도록 결정 직경방향으로 V/G가, Gc≥Ge의 관계를 만족하도록 설계된 핫 존으로 이루어지는 CZ로를 사용해, 결정을 육성하는 경우, 인상 속도를 Vo보다 크게 한 경우(도 6의 〔H2]=0인 경우), 공공이 우세한 점결함 종인 COP가 통상 발생한다. 그러나, 수소를 포함하는 분위기 중에서 CZ 결정을 육성하는 경우(도 6의 H1, H2의 경우)에는, 공공과 수소가 복합체를 형성하기 때문에, 자유로운 공공의 농도는 저하한다. 이 자유 공공의 농도의 저하는 결정 중의 수소 농도에 의존하여, 수소 농도가 증대할 수록 공공 농도의 저하는 커진다. 이 때문에, 수소가 존재하는 경우, OSF 링이 생성되기 위한 인상 속도 Vo는 Vo', Vo''처럼 고속측으로 시프트하고, COP가 생성되기 위한 인상 속도 Vc도 Vc'처럼 고속측으로 시프트하게 된다.
한편, 인상 속도를 Vd보다도 작게 한 경우(도 6의 [H2〕=0인 경우)에는, 격자간 실리콘이 우세한 점결함 종이 되어, 격자간 실리콘의 농도는 Ci>Ci-disl이 되어, 격자간 실리콘의 2차 결함으로서 전위 클러스터가 통상 발생한다. 그러나, 수소를 포함하는 분위기 중에서 육성하는 경우(도 6의〔H2〕=H1 또는 H2인 경우)에는, 격자간 실리콘과 수소가 복합체를 형성하기 때문에, 자유로운 격자간 실리콘의 농도가 저하한다. 따라서, 전위 클러스터를 생성하기 위한 인상 속도 Vd는, 임계 농도 Ci-disl과 일치하도록, 보다 저속측의 Vd', 또는 Vd''로 시프트하게 된다.
도 6의〔H2〕=H1처럼 수소 농도가 상대적으로 낮은 경우, V/G가 충분히 커지면, 공공 농도가 COP를 생성하기 위한 임계 농도 Cv-COP보다도 높아지기 때문에, COP의 생성은 완전히는 억제되지 않지만, 수소가 존재하지 않는 경우보다도 공공 농도가 저하하기 때문에, COP의 사이즈는 작아진다.
또한, 도 6의 〔H2〕=H2처럼 수소 농도가 상대적으로 높아지면, 공공 농도가 Cv-COP보다도 낮아져, 인상 속도를 가능한 범위에서 증대시켜도, COP는 형성되지 않게 된다.
OSF 링 발생의 임계 속도 Vo' 또는 Vo'' 이하, 및 전위 클러스터 발생의 임계 속도 Vd' 또는 Vd'' 이상의 인상 속도의 범위에서는, 공공 및 격자간 실리콘의 농도는 충분히 낮기 때문에, COP 및 전위 클러스터는 발생하지 않고, 또한 거대 공동인 공공형의 수소 결함, 또는 전위쌍인 격자간 실리콘형의 수소 결함도 발생하지 않는다. 또, 수소를 도프하지 않는 경우보다도, Grown-in 결함 프리가 되는 인상 속도의 범위(마진)가 현저하게 확대되므로, 무결함 결정을 보다 안정적으로 고 수율로 육성할 수 있다.
또 OSF 링이 닫히는 임계 V/G 조건보다도 V/G가 크지만 비교적 가까운 경우에는, 링 OSF는 결정 중심부에서 닫히지 않고 COP가 그 내측 영역에 발생하는데, 그 사이즈는 수소 도프에 의해 공공 농도가 저하하기 때문에 작아진다. 또, 이 경우에도, 공공 농도가 충분히 낮기 때문에 거대 공동을 발생시키지는 않는다.
본 발명은 이러한 지견을 기초로 하여 완성된 것이며, 그 실리콘 웨이퍼는, 수소를 포함하는 불활성 분위기 중에서 CZ법에 의해 육성된 실리콘 단결정의 웨이퍼이며, 성장된(as grown) 상태, 즉 인상한 채로의 열처리를 받지 않은 상태로, 웨이퍼 두께방향 전역에서 결정 직경방향의 전역에 COP를 포함하지 않는 완전 Grown-in 결함 프리 웨이퍼이거나, 또는 사이즈가 0.1㎛ 이하인 COP가 결정 직경방향의 적어도 일부에 존재하는 준 Grown-in 결함 프리 웨이퍼이다.
어느 Grown-in 결함 프리 웨이퍼나, 성장된(as grown) 상태로, 웨이퍼 두께방향 전역에서 결정 직경방향의 전역에 전위 클러스터를 포함하지 않는 것은 말할 필요도 없다.
수소를 포함하는 불활성 분위기 중에서 육성시의 실리콘 단결정 중의 수소 농도는, 분위기 중의 수소 분압에 의해 제어할 수 있다. 수소의 결정으로의 도입은, 분위기 중의 수소가 실리콘 융액에 용해하여 정상(定常)(평형) 상태가 되고, 또한 결정에 대해서는 응고시에 농도 편석(偏析)에 의해 액상과 고상 중의 농도가 분배된다.
융액 중의 수소 농도는, 헨리의 법칙으로부터 기상 중의 수소 분압에 의존하여 정해지며,
PH2 = kCLH2
로 표시된다. 여기서, PH2는 분위기 중의 수소 분압, CLH2는 실리콘 융액 중의 수소 농도, k는 양자 사이의 계수이다.
한편, 결정 중의 농도는 융액 중 농도와 편석의 관계로 정해지며,
CSH2 = k'CLH2 = (k'/k)PH2
로 표시된다. 여기서, CSH2는 결정 중의 수소 농도, k'는 수소의 실리콘 융액-결정간의 편석 계수이다.
이상으로부터, 응고 직후의 결정 중 수소 농도는 분위기 중의 수소 분압을 제어함으로써 결정의 축방향으로 일정하게 원하는 농도로 제어할 수 있다.
링 OSF 발생 영역에 관해서는, 결정 직경방향의 일부에 이것이 존재하고 있어도 되고, 결정 중심부에서 소멸하고 있어도 된다.
본 발명의 실리콘 웨이퍼는, PW(Polished Wafer, 경면 웨이퍼)에 사용할 수 있는 것 외에, SIMOX형 SOI 웨이퍼, 또는 접합형 SOI의 활성층측 웨이퍼로서도 사용할 수 있다.
성장된 상태(as grown)에서 결정 직경방향의 전역에 COP가 포함되지 않는 완전 Grown-in 결함 프리의 웨이퍼의 경우는 필요없지만, 사이즈가 0.1㎛ 이하로 제한된 COP가 포함되는 준 Grown-in 결함 프리 웨이퍼의 경우는, 1100∼1200℃×1hr 이상의 수소 어닐링, 또는 아르곤 어닐링과 같은 COP 프리화 어닐링에 의해, 표면으로부터 1㎛ 이상의 깊이의 부분에서 COP를 제거하는 것이 바람직하다.
또, 본 발명의 실리콘 단결정 제조 방법은, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 커지는 핫 존 구조를 사용해, CZ법에 의해 실리콘 단결정을 육성할 때, 수소를 포함하는 불활성 가스를 인상로 내에 공급하고, 또한 링 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도의 근방에서 결정 인상을 행하는 것이다.
수소로 트랩된 공공(수소-공공 복합체)은, 그 후 산소 석출물의 형성 반응의 자유 에너지를 저하시키기 위해서, 산소 석출을 촉진시키고, 또한 거대 공동을 형성할 가능성이 있다. 링 OSF가 발생하는 임계 속도보다도 충분히 빠른 육성 조건으로서는, V/G가 충분히 커지므로, 응고시에 도입되는 공공 농도가 높다. 이 때문에, 수소로 트랩된 수소-공공 복합체에 의해 고온에서 안정된 석출 핵이 생성되어, 디바이스의 열처리에 의해 성장하여 표층 근방에 강고한 석출물로서 잔류하거나, 산화 열처리로 OSF를 발생시키기 때문에, 디바이스 특성의 열화를 초래할 위험이 있다. 또, V/G가 충분히 크고, 또한 수소 농도가 높은 경우에는, 또한 거대 공동이 발생하는데, 물론 이러한 웨이퍼는, 반도체용의 웨이퍼로서 적절하지 않은 것은 말할 필요도 없다. 이러한, 안정 산소 석출 핵이나 거대 공동의 생성을 방지하기 위해서는, 도입되는 공공 농도를 낮게 할 필요가 있고, 이를 위해 V/G가 상대적으로 작아지는 링 OSF 영역 발생의 임계 인상 속도 근방으로 제어할 필요가 있다.
이 방법에 의해, 결정 직경방향 전역에서 전위 클러스터 및 COP가 존재하지 않는 완전 Grown-in 결함 프리의 단결정, 또는 COP가 존재하더라도 그 사이즈가 0.1㎛ 이하로 제한된 준 Grown-in 결함 프리의 단결정이, 종래보다 고속으로, 또한 대단히 넓은 속도 범위(마진)의 인상에 의해 능률적으로 또한 안정적으로 육성된다.
임계 속도의 근방이란, 정성적으로는, 결정 직경방향의 전역에 전위 클러스터 및 COP를 포함하지 않는 완전 Grown-in 결함 프리 결정이 얻어지는 인상 속도이며, 도 4 중의 B'-C'인데, COP 사이즈가 0.1㎛ 이하로 제한되는 범위 내이면, 이것보다 약간 높은 인상 속도여도 된다.
정량적으로는, 임계 속도를 Vo로 해서 약 1.7배 정도(1.7Vo)의 인상 속도인데, COP의 밀도와 사이즈는 V/G와 1100℃ 근방의 냉각 속도에 의존하며, CZ로의 열적 환경에 의존하기 때문에 일의적(一義的)으로 정할 수는 없다. 이 범위보다 저속이면 전위 클러스터가 발생하고, 고속인 경우는 사이즈가 0.1㎛를 초과하는 과대한 COP와 고온 안정된 산소 석출 핵이 발생한다. 또한, 수소 농도가 상대적으로 높아지면 거대 공동도 발생한다.
수소 가스 첨가량에 관해서는, 부족하면 임계 속도를 올리는 효과가 불충분해지고, 많게 하면 노 내로 공기가 리크했을 때, 연소, 나아가서는 폭굉(爆轟, detonation)을 발생시킬 위험성이 생긴다. 이 때문에 하한은 0.1체적% 이상이 바람직하고, 3체적% 이상이 특히 바람직하다. 0.1% 이하에서는 수소의 효과가 거의 없고, 또 3% 미만 0.1% 이상에서는 수소의 효과는 어느 정도 있지만, 충분하지는 않다. 상한은, 사용하는 불활성 가스에 의한 희석 한계로 정해지는 수소 농도(약 10체적%) 이하가 바람직하고, 특히 8체적% 이하가 특히 바람직하다. 이 경우, 가령 공기가 노 내로 리크하여 유입했다 해도, 연소하는 일은 없어, 안전한 조업이 가능하다.
또, 본 발명의 실리콘 웨이퍼 제조 방법은, 본 발명의 실리콘 단결정 제조 방법에 의해 제조된 고품질이며 경제적인 단결정으로부터 실리콘 웨이퍼를 채취하는 것이며, 실리콘 웨이퍼의 품질 및 경제성을 높은 차원에서 양립시킬 수 있다.
채취된 실리콘 웨이퍼가 사이즈 0.1㎛ 이하인 COP를 포함하는 준 Grown-in 결함 프리 웨이퍼인 경우는, 1100∼1200℃×1hr 이상의 수소 어닐링, 또는 아르곤 어닐링과 같은 COP 프리화 어닐링에 의해, 표면으로부터 1㎛ 이상의 깊이의 부분에서 COP를 제거하는 것이 바람직한 것은, 상술한 바와 같다.
또, 완전 Grown-in 결함 프리 또는 준 Grown-in 결함 프리의 단결정으로부터 채취된 웨이퍼는 PW(Polished Wafer, 경면 웨이퍼)에 사용할 수 있는 것 외에, SIMOX형 SOI 기판의 베이스 웨이퍼에, 또는 접합형 SOI 기판의 활성층측의 웨이퍼에 사용할 수 있는 것도 상술한 바와 같다.
또한, 결정 중심부에서의 온도 구배 Gc가 외주부에서의 온도 구배 Ge보다 작고, 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 OSF 발생 영역이, 아래쪽으로 뾰족한 V자형상이 되는 통상의 핫 존 구조를 사용해, 임계 속도 근방에서 인상을 행하는 경우에 수소 도프를 조합하면, 이하와 같이 되어, 본 발명이 노리는 효과는 얻어지지 않는다.
Ge>Gc의 경우에도, 수소의 효과에 의해, 링 OSF 발생 영역 및 COP가 결정 중심부에서 발생하기 시작하는 임계 속도 Vo, Vc는 증대하고, 전위 클러스터가 결정의 일부에 발생하기 시작하는 임계 속도 Vd는 저하한다. 따라서, Ge>Gc이더라도 양자가 비교적 가까운 경우에는, COP나 전위 클러스터가 없는 완전 Grown-in 결함 프리 결정이 얻어지는 경우도 있지만, 인상 속도의 마진은, Ge≤Gc를 만족하는 경우에 비하면 대단히 좁아, 안정적으로 결함 프리의 결정을 제조할 수 없다. 또, Ge>Gc에서 Ge와 Gc의 차가 큰 경우에는, 가령 수소를 첨가하더라도 결함 프리가 되는 속도 마진은 얻어지지 않는다.
도 1은 결정 직경방향에서의 결함 분포도이다.
도 2는 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 결함 분포도이며, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge보다 작은 경우를 나타내고 있다.
도 3은 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 결함 분포도이며, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 큰 경우를 나타내고 있다.
도 4는 인상 속도를 서서히 저하시키면서 성장시킨 단결정의 종단면에서의 결함 분포도이며, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 큰 경우이고, 또한 수소 도프의 경우를 나타내고 있다.
도 5는 인상 속도와 OSF 링 직경의 관계에 미치는 결함 분포의 영향도를 나타낸 도표이다.
도 6은 점결함 농도 및 각종 결함 영역의 발생 조건에 미치는 V/G의 영향을 나타낸 도표이며, 수소 도프에 의한 결함 발생을 위한 임계 V/G의 시프트를 나타낸 다.
도 7은 본 발명의 실리콘 단결정 제조 방법을 실시하기에 적합한 CZ 인상로의 종단면도이다.
도 8은 각종 결함의 발생 영역을 V/G와 수소 농도의 관계에 의해 나타낸 도표이며, 수소 도프에 의한 결함 발생을 위한 V/G 영역의 확대를 나타낸다.
도 9는 결정 위치와 Grown-in 결함 프리 영역이 얻어지는 인상 속도 범위(마진)의 관계를 나타낸 도표이다.
이하에 본 발명의 실시형태를 도면에 기초해 설명한다. 도 7은 본 발명의 실리콘 단결정 제조 방법을 실시하기에 적합한 CZ로의 종단면도이다.
먼저 CZ로의 구조에 관해 설명한다.
CZ로는, 챔버 내의 중심부에 배치된 도가니(1)와, 도가니(1)의 외측에 배치된 히터(2)를 구비하고 있다. 도가니(1)는, 내측에 원료 융액(3)을 수용하는 석영 도가니(1a)를 외측의 흑연 도가니(1b)로 유지하는 이중 구조이며, 페티스탈이라 불리는 지지축에 의해 회전 및 승강 구동된다. 도가니(1)의 윗쪽에는, 원통형상의 열 차폐체(7)가 설치되어 있다. 열 차폐체(7)는, 흑연으로 외각을 만들어, 내부에 흑연 펠트를 충전한 구조이다. 열 차폐체(7)의 내면은, 상단부에서 하단부에 걸쳐 내경이 점감하는 테이퍼면으로 되어 있다. 열 차폐체(7)의 상부 외면은 내면에 대응하는 테이퍼면이고, 하부 외면은, 열 차폐체(7)의 두께를 아래쪽을 향해 점증시키도록 거의 스트레이트면으로 형성되어 있다.
이 CZ로는 200mm의 단결정 육성 장치이다. 이 장치를 사용해 목표 직경이 예를 들면 210mm, 바디 길이가 예를 들면 1200mm인 단결정 육성이 가능하다. 그리고, 열 차폐체(7)에 의해, 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 커지는 핫 존 구조가 구성된다. 열 차폐체(7)의 사양예를 들면 다음과 같다. 도가니에 들어가는 부분의 외경은 예를 들면 470mm, 최하단에서의 최소 내경 S는 예를 들면 270mm, 반경방향의 폭 W는 예를 들면 100mm, 역 원뿔대면인 내면의 수직 방향에 대한 경사는 예를 들면 21°로 한다. 또, 도가니(1)의 내경은 예를 들면 550mm이고, 열 차폐체(7)의 하단의 융액면으로부터의 높이 H는 예를 들면 60mm이다.
상기 단면 구조의 단결정 육성 장치를 사용해 인상을 행하는 경우, 융점부터 1370℃까지의 축방향 온도 구배는, 단결정 중심부(Gc)에서 3.0∼3.2℃/mm이고, 주변부(Ge)에서는 2.3∼2.5℃/mm여서, Gc/Ce는 약 1.3이 된다. 이 상태는, 인상 속도를 바꾸더라도 거의 변하지 않는다.
다음에, Grown-in 결함 프리 결정을 육성하기 위한 조업 조건의 설정 방법에 관해 설명한다.
먼저 수소 농도와 무결함 결정이 얻어지는 인상 속도의 허용 범위를 파악하기 위해서, 수소 농도를 예를 들면 0, 0.1, 3, 5, 8, 10체적%의 혼합 비율로 하고, 각각의 조건에서 목표 직경, 예를 들면 210mm의 단결정을 육성한다.
즉, 도가니 내에 고순도 실리콘의 다결정을 예를 들면 130kg 장입(裝入)하여, 단결정의 전기 저항율을 원하는 값, 예를 들면 10Ωcm가 되도록 p형(B, Al, Ga 등) 또는 n형(P, As, Sb 등)의 도펀트를 첨가한다. 장치 내를 아르곤 분위기에서, 감압 10∼200torr로 하고, 수소를 아르곤에 대해 10체적% 이하의 상기의 소정 혼합 비율이 되도록 설정하여 노 내에 유입시킨다.
이어서 히터(2)에 의해 가열하여 실리콘을 용융시켜, 융액(3)으로 한다. 다음에, 시드 척(seed chuck)(5)에 부착한 종자 결정을 융액(3)에 침지시켜, 도가니(1) 및 인상축(4)을 회전시키면서 결정 인상을 행한다. 결정 방향은 {100}, {111} 또는 {110} 중 어느 하나로 하고, 결정 무 전위화를 위한 시드 인발을 행한 뒤, 숄더부를 형성시키고, 숄더를 변경하여 목표 바디 직경으로 한다.
바디 길이가 예를 들면 300mm에 달한 시점에서, 인상 속도를 임계 속도보다도 충분히 큰, 예를 들면 1.0mm/min로 조정하고, 그 후 인상 길이에 따라 거의 직선적으로 인상 속도를 저하시켜, 바디 길이가 예를 들면 600mm에 달했을 때 임계 속도보다도 작은 예를 들면 0.3mm/min이 되도록 하고, 그 후에는 이 인상 속도로 예를 들면 1200mm까지 바디부를 육성하여, 통상의 조건으로 테일 인발을 행한 뒤, 결정 성장을 종료한다.
이렇게 해서, 상이한 수소 농도로 육성된 단결정을 인상축을 따라 세로로 잘라, 인상축 근방을 포함하는 판형상 시편(試片)을 제작하고, Grown-in 결함의 분포를 관찰하기 위해서, Cu 데코레이션을 행한다. 먼저, 각각의 시편을 황산구리 수용액에 침지시킨 뒤 자연 건조하여, 질소 분위기 중에서 900℃에서, 20분 정도의 열처리를 실시한다. 그 후, 시편 표층의 Cu 실리사이드층을 제거하기 위해서, HF/HNO3 혼합 용액 중에 침지시켜, 표층 수십 미크론을 에칭 제거한 뒤, X선 토포그 래프법에 의해 OSF 링의 위치나 각 결함 영역의 분포를 조사한다. 또, 이 슬라이스편의 COP의 밀도를, 예를 들면 OPP법, 전위 클러스터의 밀도를 예를 들면 Secco 에칭법으로 각각 조사한다.
이렇게 Ge/Gc≥l을 만족하는 단결정 인상 장치를 사용해 육성된 결정의 결함 분포는, 도 3에 나타낸 바와 같이 링형 OSF가 U자의 상태로 발생하고, 수소 농도가 커지면 무결함이 되는 부위가 도 4의 B'-C'처럼 확대하여, 무결함 결정이 되는 인상 속도의 범위(마진)의 확대가 발생한다.
상기와 같은 인상 실험에 의해, COP 영역, OSF 링 영역, V형 및 I형 Grown-in 결함 프리 영역, 전위 클러스터 영역 등의 각 결함 영역의 V/G와 수소 농도의 관계(도 8)가 얻어진다.
또, 인상 속도를 변화시키는 위치를, 300mm에서 600mm, 500mm에서 800mm 및 700mm에서 1000mm처럼 상이한 부위에서 수 개소 실시함으로써, Grown-in 결함 프리화를 위한 인상 속도 범위(마진)와 결정 축방향 위치의 관계(도 9)가 구해진다. 이 도면으로부터, Grown-in 결함 프리 결정을 얻기 위한 조업 조건의 설정이 가능해진다.
다음에, 각종 웨이퍼의 제조 방법에 관해 설명한다.
도 9 중의 실선으로 나타낸 속도 범위 내에서 인상 속도를 대응하는 결정 위치로 설정함으로써, 꼭대기에서 밑바닥까지 전체가 Grown-in 결함 프리인 결정의 육성이 가능해진다.
그리고, 수소를 도프함으로써 Grown-in 결함 프리가 되는 인상 속도의 범위( 마진)가 도 9에 나타낸 바와 같이, 종래의 수소 비 도프의 점선의 범위로부터 실선으로 나타낸 바와 같이 현저하게 확대됨으로써, Grown-in 결함 프리 결정의 제조 수율은 비약적으로 증대한다.
또, 도 9의 실선으로 나타낸 상한값 이상에서 상한값의 1.7배 정도 이내의 속도로 인상 속도를 설정한 경우, Grown-in 결함은 완전하게는 프리가 되지는 않지만, 사이즈가 0.1㎛ 이하인 COP가 포함되는 결정의 육성이 가능해진다. 이러한 결정을 사용하면, 수소 또는 아르곤 등의 분위기 중에서의 어닐링에 의해, 적어도 1㎛ 이상의 깊이의 표층 근방 영역을 Grown-in 결함 프리로 하는 것이 가능해진다. 게다가, 결함의 사이즈가 0.1㎛ 이하이기 때문에, 1100℃/2hr 정도의 어닐링으로 표층으로부터 1㎛ 정도의 깊이의 영역에서 완전히 COP를 소멸시키는 것이 가능해진다. 이러한 웨이퍼는 그대로 통상의 PW(폴리시 웨이퍼, 경면 웨이퍼)로서 디바이스 제조에 사용할 수 있으며, SOI용의 기판으로서도 유용하다.
본 발명에 있어서 쵸크랄스키법에 의해 수소를 도프한 실리콘 단결정을 육성하는 경우, 융액에 자기장이 인가되어 있는지 여부는 불문하는 것으로 하며, 소위 자기장을 인가하는 MCZ법도 포함된다.
본 발명에서는, CZ법에 의해 실리콘 단결정 육성 중에 수소를 도프하여 COP나 전위 클러스터 등의 Grown-in 결함을 완전히 소멸시키거나, 또는 COP 사이즈를 0.1㎛ 이하로 작게 하는 기술에 의해 제작된 실리콘 단결정 웨이퍼, 또는 수소 또는 아르곤 분위기 중에서 어닐링된 웨이퍼를, SIMOX법, 또는 접합법에 의한 SOI 기판에 사용할 수 있다. 이 때문에, 활성층 중에 결정 결함이 없거나, COP 사이즈가 0.1㎛ 이하로 작기 때문에, 열처리에 의해 소멸하기 쉽고, 또 관통하는 핀홀이 되기 힘들어진다. 또한, 스마트 컷법이나 SIMOX법으로의 이온 주입시에 주입 이온이 산란하거나 매입 산화막의 결함이 되기 힘든 SOI 기판을 제공할 수 있다.
또, 수소 도프에 의해 Grown-in 결함 프리의 인상 속도 마진이 확대되기 때문에, Grown-in 결함 프리 결정의 제조 수율이 대폭 증대해서, SOI 기판의 비용을 대폭 내릴 수 있다.
본 발명의 SOI 기판 제조 방법에 있어서는, 먼저, CZ법에 의해 수소를 도프한 실리콘 단결정봉을, 도 9에 나타낸 제조 조건으로 육성하여, 이 단결정봉을 슬라이스하여 가공함으로써, 수소가 도프된 실리콘 단결정 웨이퍼를 제작한다.
즉, CZ법에 의해 원하는 농도의 수소와 산소를 함유하는, 실리콘 단결정봉이 얻어지면, 이것을 통상의 가공 방법에 따라서, ID 톱 또는 와이어 톱 등의 절단 장치로 슬라이스 한 뒤 모따기, 랩핑, 에칭, 연마 등의 공정을 거쳐 실리콘 단결정 웨이퍼로 가공한다. 또한, 이들 공정 외에도 세정 등 여러가지 공정이 있으며, 공정 순서의 변경, 생략 등 목적에 따라 적절하게 공정은 변경 사용된다.
다음에, 얻어진 실리콘 단결정 웨이퍼를 적어도 활성층측(디바이스 제작측) 웨이퍼로서 사용해, SIMOX법 또는 접합법에 의한 SOI 기판을 제작한다.
SIMOX법에 의한 SOI 기판의 제조 조건에 관해서는, 상기의 수소 도프된 실리콘 단결정 웨이퍼 또는 그것을 수소 또는 아르곤 분위기 중에서 어닐링된 웨이퍼를 사용하는 것 외에는 특별히 한정할 필요는 없다. SIMOX 기판의 제조에 있어서는, 산소 주입 조건으로서 가속 전압 180keV∼200keV가 통상 사용되는데, 이 범위보다 도 고전압이어도 되고 저전압이어도 된다. 산소 이온의 도즈량으로서는 4×1017 cm-2 전후, 또는 1.0×1018cm-2 이상의 도즈량을 사용하는 것이 바람직하지만, 이 범위 이외의 도즈량이어도 된다. 어닐링 조건으로서도, 양질의 매입 산화막을 얻기 위해서는 1300℃ 이상의 온도를 사용하는 것이 바람직하지만, 이것보다도 낮은 온도여도 된다. 또 어닐링에 있어서의 분위기는 산화성이어도 되고 비산화성이어도 된다.
이렇게 하여 제작된 SIMOX법에 의한 SOI 매입 산화층의 핀홀 밀도는, 보이드 결함이 없는 수소 도프 웨이퍼를 사용하고 있기 때문에, 수소를 도프하지 않은 통상의 실리콘 웨이퍼를 사용한 경우에 비해 분명히 적어진다.
접합에 의해 SOI 기판을 제작하는 경우는, 원료 웨이퍼인 활성층측 웨이퍼 및 베이스 웨이퍼를 준비한다. 여기서, 적어도 활성층측 웨이퍼는, 상기 CZ법에 의해 육성된 수소를 도프한 실리콘 단결정 웨이퍼로 한다. 물론 2장의 웨이퍼의 양쪽 모두 수소를 도프한 것으로 해도 된다.
그리고, 준비된 실리콘 단결정 기판 중, 활성층측 웨이퍼에 열처리를 실시해, 표면에 산화막을 형성한다. 이 열처리는, 예를 들면 1000℃ 이상의 고온에서 행해진다. 이 경우, 산화막의 형성은, 베이스 웨이퍼에 행해도 되고, 또 양쪽의 웨이퍼에 산화막을 형성시켜도 된다.
다음에, 이 산화막을 형성한 활성층측 웨이퍼와 베이스 웨이퍼를 밀착시킨다. 이것에 산화성 분위기 하에서 열처리를 가하여, 활성층측 웨이퍼와 베이스 웨 이퍼를 강고하게 결합시켜, 접합 기판으로 한다. 이 때, 접합 SOI 기판의 외표면에도 산화막이 형성된다.
이 2장의 웨이퍼를 결합시키기 위한 열처리 조건으로서는, 예를 들면 산소 또는 수증기를 포함하는 분위기 하에서, 400℃∼1200℃의 온도에서 행하면 되는데, 보다 바람직하게는 900℃ 이상의 온도로 행하도록 한다. 이러한 높은 온도 범위에서 열처리를 행함으로써, 2장의 웨이퍼를 강고하게 결합할 수 있다.
이렇게 하여, Grown-in 결함이 없는 또는 COP 사이즈가 작은 수소 도프 기판을 SOI 기판의 적어도 활성층측에 사용함으로써, Grown-in 결함의 디바이스 전기 특성 열화에 대한 영향이 없어진다.
마지막으로, 활성층측 웨이퍼의 표면을 연삭·연마 등의 수단에 의해, 원하는 두께까지 박막화함으로써, 고품질의 활성층을 갖는 접합 SOI 기판을 제작할 수 있다. 특히, 활성층을 1㎛ 이하까지 박막화하는 경우에, Grown-in 결함이 관통하여 핀홀을 형성하기 쉽기 때문에, 본 발명의 방법은 유효하다.
활성층측 웨이퍼의 박막화에 있어서는, 연삭, 연마, 또는 에칭 등의 방법을 들 수 있는데, 이들 방법에 전혀 한정되지 않는다. 특히, 최근 SOI층을 박막화하는 기술로서 주목받고 있는 기상 에칭 또는 웨이퍼에 이온 주입하여 결합하고, 그 후에 분리하는 스마트 컷법에 의한 경우에도 본 발명은 유효하다.
상기 실시형태에서는 2장의 실리콘 웨이퍼를 접합하여, SOl 기판을 제작하는 경우를 설명했는데, 본 발명의 수소 도프된 CZ 실리콘 웨이퍼와 석영, 탄화규소, 질화규소, 알루미나, 사파이어, 그 밖의 세라믹스재와 같은 절연 기판과 접합하여, 접합 SOI 기판을 제작하는 경우에도 유효하다.
이상 설명한 바와 같이, 본 발명의 실리콘 웨이퍼는, 성장된(as grown) 상태에서 결정 직경방향의 전역에 전위 클러스터 및 COP를 포함하지 않는 완전 결함 프리, 또는 COP 사이즈가 0.1㎛ 이하로 제한된 준 결함 프리의 고품질 웨이퍼이며, 게다가 결정 육성 단계에서 수소 도프를 행함으로써 높은 인상 속도가 확보되어 있기 때문에, 생산성이 높고 저 비용이다. 또, 수소를 도프한 실리콘 단결정 웨이퍼를 사용해 SOI 기판을 제작함으로써, SOI층 중의 결정 결함 사이즈가 작고, 핀홀이 적은 SOI 기판을 저 비용, 고 생산성으로 얻을 수 있다.
또, 본 발명의 실리콘 웨이퍼 제조 방법은, 높은 인상 속도로 육성된 완전 결함 프리 결정, 또는 준 결함 프리 결정을 소재로 하고, 게다가 그 결정 육성 단계에서 수소 도프를 행함으로써 높은 인상 속도를 확보하고 있기 때문에, 고 품질의 실리콘 웨이퍼를 저 비용으로 제조할 수 있다.
또, 본 발명의 실리콘 단결정 육성 방법은, 완전 결함 프리 결정 또는 준 결함 프리 결정을 육성할 때, 수소 도프에 의해 임계 속도의 인상을 도모하기 때문에, 고품질의 실리콘 단결정을 생산성 높게 저 비용으로 제조할 수 있다.
특히, 본 발명은 SOI층 중의 결정 결함, 핀홀이 특히 문제가 되는, SOI층의 두께가 1미크론 이하인 박막 SOI 기판의 제조에 유효하다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 결정 중심부에서의 온도 구배 Gc가 결정 외주부에서의 온도 구배 Ge와 동일하거나 이것보다 커지는 핫 존 구조를 사용해, CZ법에 의해 실리콘 단결정을 육성할 때, 수소를 포함하는 불활성 가스를 인상로(引上爐) 내에 공급하고, 또한, 링 OSF 발생 영역이 결정 중심부에서 소멸하는 임계 속도의 근방에서 결정 인상을 행하는 실리콘 단결정 육성 방법.
  7. 제6항에 있어서, 결정 직경방향의 전역에 COP 및 전위 클러스터를 포함하지 않는 완전 Grown-in 결함 프리 결정의 경우, COP가 발생하는 공공(空孔) 우세 영역이 결정 직경방향 전역에서 소멸하는 인상 속도를 상한으로 하고, 전위 클러스터가 발생하는 격자간 실리콘 우세 영역이 결정 직경방향의 일부에 발생하는 인상 속도를 하한으로 하는 실리콘 단결정 육성 방법.
  8. 제6항에 있어서, 사이즈가 0.1㎛ 이하인 COP 또는 보이드가 결정 직경방향의 일부에 존재하는 준 Grown-in 결함 프리 결정의 경우, 0.1㎛ 이상의 COP가 소멸하는 인상 속도를 상한으로 하는 실리콘 단결정 육성 방법.
  9. 제6항에 기재된 실리콘 단결정 육성 방법에 의해 육성된 실리콘 단결정으로부터 웨이퍼를 채취하는 실리콘 웨이퍼 제조 방법.
  10. 제9항에 있어서, 채취된 웨이퍼가 웨이퍼 두께방향 전역에서 결정 직경방향의 일부에 사이즈가 0.1㎛ 이하인 COP를 포함하는 준 Grown-in 결함 프리 웨이퍼인 경우에, 표면으로부터 1㎛ 이상의 깊이의 부분에서 COP를 제거하는 COP 프리화 어닐링을 실시하는 실리콘 웨이퍼 제조 방법.
  11. 제9항에 기재된 실리콘 웨이퍼 제조 방법에 의해 제조된 실리콘 웨이퍼를 베이스 웨이퍼로 사용한 SIMOX형의 SOI 기판, 또는 상기 실리콘 웨이퍼를 활성층측의 웨이퍼로 한 접합형 SOI 기판을 제조하는 SOI 기판 제조 방법.
  12. 제10항에 기재된 실리콘 웨이퍼 제조 방법에 의해 제조된 실리콘 웨이퍼를 베이스 웨이퍼로 사용한 SIMOX형의 SOI기판, 또는 상기 실리콘 웨이퍼를 활성층측의 웨이퍼로 한 접합형 SOI 기판을 제조하는 SOI 기판 제조 방법.
KR1020057015590A 2003-02-25 2004-02-25 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법 KR100743821B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00047565 2003-02-25
JP2003047565 2003-02-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077011237A Division KR100782662B1 (ko) 2003-02-25 2004-02-25 실리콘 웨이퍼 및 soi 기판

Publications (2)

Publication Number Publication Date
KR20050121677A KR20050121677A (ko) 2005-12-27
KR100743821B1 true KR100743821B1 (ko) 2007-07-30

Family

ID=33027657

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057015590A KR100743821B1 (ko) 2003-02-25 2004-02-25 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법
KR1020077011237A KR100782662B1 (ko) 2003-02-25 2004-02-25 실리콘 웨이퍼 및 soi 기판

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077011237A KR100782662B1 (ko) 2003-02-25 2004-02-25 실리콘 웨이퍼 및 soi 기판

Country Status (6)

Country Link
US (1) US7704318B2 (ko)
EP (1) EP1598452B1 (ko)
JP (2) JPWO2004083496A1 (ko)
KR (2) KR100743821B1 (ko)
CN (1) CN100472001C (ko)
WO (1) WO2004083496A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4432458B2 (ja) * 2003-10-30 2010-03-17 信越半導体株式会社 単結晶の製造方法
JP5023451B2 (ja) 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Soiウエーハの製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
US20060225639A1 (en) * 2005-04-08 2006-10-12 Toshiaki Ono Method for growing silicon single crystal, and silicon wafer
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4742711B2 (ja) * 2005-04-08 2011-08-10 株式会社Sumco シリコン単結晶育成方法
JP4797477B2 (ja) * 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
US20060249074A1 (en) * 2005-05-05 2006-11-09 Sumco Corporation Method for supplying hydrogen gas in silicon single-crystal growth, and method for manufacturing silicon single-crystal
JP4604889B2 (ja) * 2005-05-25 2011-01-05 株式会社Sumco シリコンウェーハの製造方法、並びにシリコン単結晶育成方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP4862290B2 (ja) * 2005-06-20 2012-01-25 株式会社Sumco シリコン単結晶製造方法
US7384480B2 (en) * 2005-06-20 2008-06-10 Sumco Corporation Apparatus for manufacturing semiconductor single crystal
JP4806975B2 (ja) * 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶の育成方法
US7819972B2 (en) 2005-06-20 2010-10-26 Sumco Corporation Method for growing silicon single crystal and method for manufacturing silicon wafer
US7473314B2 (en) 2005-06-20 2009-01-06 Sumco Corporation Method for growing silicon single crystal
JP4821179B2 (ja) * 2005-06-20 2011-11-24 株式会社Sumco シリコン単結晶の育成方法
JP4806974B2 (ja) 2005-06-20 2011-11-02 株式会社Sumco シリコン単結晶育成方法
US7442251B2 (en) * 2005-06-20 2008-10-28 Sumco Corporation Method for producing silicon single crystals and silicon single crystal produced thereby
JP4710429B2 (ja) * 2005-06-20 2011-06-29 株式会社Sumco 半導体単結晶製造装置
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP2007045682A (ja) * 2005-08-12 2007-02-22 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハ
JP2007067321A (ja) * 2005-09-02 2007-03-15 Sumco Corp Simox基板およびその製造方法
KR20080086893A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
JP4805681B2 (ja) * 2006-01-12 2011-11-02 ジルトロニック アクチエンゲゼルシャフト エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR101032593B1 (ko) * 2006-03-03 2011-05-06 가부시키가이샤 사무코 CZ법에 의한 Si 단결정 잉곳 제조 방법
DE102007049666B4 (de) * 2006-10-18 2013-03-28 Siltronic Ag Verfahren zur Herstellung von p- -dotierten und epitaktisch beschichteten Halbleiterscheiben aus Silicium
SG142208A1 (en) 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
WO2009025341A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5246163B2 (ja) * 2007-08-21 2013-07-24 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP5321460B2 (ja) * 2007-08-21 2013-10-23 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
WO2009025338A1 (ja) * 2007-08-21 2009-02-26 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
KR100912703B1 (ko) 2007-10-11 2009-08-19 세메스 주식회사 기판 처리 장치 및 이 장치를 이용한 기판 처리 방법
JP5560546B2 (ja) 2008-08-28 2014-07-30 株式会社Sumco シリコンウェーハ及びその製造方法
JP2010056316A (ja) * 2008-08-28 2010-03-11 Sumco Corp シリコンウェーハ及びその製造方法
JP2010202414A (ja) * 2009-02-27 2010-09-16 Sumco Corp シリコン単結晶の育成方法及びシリコンウェーハの製造方法
JP5283543B2 (ja) * 2009-03-09 2013-09-04 株式会社Sumco シリコン単結晶の育成方法
JP5201077B2 (ja) * 2009-05-15 2013-06-05 株式会社Sumco シリコンウェーハの製造方法
JP2014094842A (ja) * 2012-11-07 2014-05-22 Shin Etsu Handotai Co Ltd 単結晶製造装置
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
CN110629283A (zh) * 2019-09-23 2019-12-31 上海新昇半导体科技有限公司 一种硅单晶的生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068489A (ja) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi基板およびその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61178495A (ja) 1985-01-31 1986-08-11 Fujitsu Ltd 単結晶の成長方法
JPH05335529A (ja) * 1992-05-28 1993-12-17 Fujitsu Ltd 半導体装置およびその製造方法
KR0162510B1 (ko) * 1993-07-12 1999-02-01 가네꼬 히사시 반도체 장치 및 그 제조방법
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JP3036619B2 (ja) * 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10223551A (ja) * 1997-02-12 1998-08-21 Nec Corp Soi基板の製造方法
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US6514335B1 (en) * 1997-08-26 2003-02-04 Sumitomo Metal Industries, Ltd. High-quality silicon single crystal and method of producing the same
JP2998731B2 (ja) * 1998-01-28 2000-01-11 住友金属工業株式会社 高品質シリコン単結晶ウェーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US5930643A (en) * 1997-12-22 1999-07-27 International Business Machines Corporation Defect induced buried oxide (DIBOX) for throughput SOI
JP4147599B2 (ja) * 1997-12-26 2008-09-10 株式会社Sumco シリコン単結晶及びその製造方法
JPH11204452A (ja) * 1998-01-13 1999-07-30 Mitsubishi Electric Corp 半導体基板の処理方法および半導体基板
WO1999039380A1 (fr) * 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
US6133106A (en) * 1998-02-23 2000-10-17 Sharp Laboratories Of America, Inc. Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement
JP4510948B2 (ja) * 1998-03-25 2010-07-28 シルトロニック・ジャパン株式会社 シリコン単結晶ウェ―ハの製造方法
US6224668B1 (en) * 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP3943717B2 (ja) 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP2001127067A (ja) * 1999-10-28 2001-05-11 Nippon Steel Corp シリコン半導体基板
JP3787472B2 (ja) * 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4765157B2 (ja) * 1999-11-17 2011-09-07 株式会社デンソー 半導体基板の製造方法
JP3565205B2 (ja) * 2000-01-25 2004-09-15 信越半導体株式会社 シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法
JP3573045B2 (ja) 2000-02-08 2004-10-06 三菱住友シリコン株式会社 高品質シリコン単結晶の製造方法
DE10014650A1 (de) * 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
AU6004101A (en) * 2000-04-24 2001-11-07 Beijing Normal University Method for fabricating silicon-on-insulator
WO2002002852A1 (fr) * 2000-06-30 2002-01-10 Shin-Etsu Handotai Co., Ltd. Plaquette en silicium monocristallin et procede de fabrication
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP2002198529A (ja) * 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Sumco Techxiv株式会社 ボロンドープされたシリコンウエハの熱処理方法
JP4150167B2 (ja) * 2001-02-16 2008-09-17 株式会社Sumco シリコン単結晶の製造方法
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Simox基板の製造方法およびsimox基板
US6551898B1 (en) * 2001-11-01 2003-04-22 The United States Of America As Represented By The Secretary Of The Navy Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
US20030194846A1 (en) * 2002-04-11 2003-10-16 International Business Machines Corp. Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process
US6911380B2 (en) * 2002-07-22 2005-06-28 Intel Corporation Method of forming silicon on insulator wafers
JP3978780B2 (ja) * 2002-08-09 2007-09-19 信越半導体株式会社 ウエーハの研磨方法及び装置
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
US7435294B2 (en) * 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068489A (ja) * 1998-08-18 2000-03-03 Nippon Steel Corp Soi基板およびその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2002187794A (ja) * 2000-12-20 2002-07-05 Sumitomo Metal Ind Ltd シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法

Also Published As

Publication number Publication date
EP1598452A4 (en) 2007-02-21
EP1598452A1 (en) 2005-11-23
JP2011088818A (ja) 2011-05-06
US20060156969A1 (en) 2006-07-20
CN1780940A (zh) 2006-05-31
JPWO2004083496A1 (ja) 2006-06-22
JP5691504B2 (ja) 2015-04-01
CN100472001C (zh) 2009-03-25
KR20050121677A (ko) 2005-12-27
KR100782662B1 (ko) 2007-12-07
WO2004083496A1 (ja) 2004-09-30
EP1598452B1 (en) 2015-10-14
KR20070059214A (ko) 2007-06-11
US7704318B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
KR100743821B1 (ko) 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 soi 기판 제조 방법
KR100844260B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 및 실리콘 단결정 육성방법
KR100939299B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR100786881B1 (ko) 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
JP6210125B2 (ja) シリコン単結晶ウェーハ
KR100913635B1 (ko) 실리콘 단결정의 제조 방법 및 실리콘 웨이퍼
KR100822249B1 (ko) 실리콘 웨이퍼 및 그 제조방법, 그리고 실리콘 단결정육성방법
JPWO2009025336A1 (ja) Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
JP4854917B2 (ja) Soiウェーハ及びその製造方法
JP2004153081A (ja) Soiウエーハ及びsoiウエーハの製造方法
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004265903A (ja) Soiウエーハ及びその製造方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150710

Year of fee payment: 9