JP2007067321A - Simox基板およびその製造方法 - Google Patents
Simox基板およびその製造方法 Download PDFInfo
- Publication number
- JP2007067321A JP2007067321A JP2005254591A JP2005254591A JP2007067321A JP 2007067321 A JP2007067321 A JP 2007067321A JP 2005254591 A JP2005254591 A JP 2005254591A JP 2005254591 A JP2005254591 A JP 2005254591A JP 2007067321 A JP2007067321 A JP 2007067321A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- simox
- defect
- wafer
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】シリコン層表面のピット状欠陥発生のきわめて少ないSIMOX基板、およびさらに内部に十分なゲッタリングサイトを有するSIMOX基板の提供。
【解決手段】育成条件により無欠陥領域を拡大させたCZ法によるシリコン単結晶から採取した、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域で、Cuデコレーション法による評価でGrown−in欠陥として検知され、かつ選択エッチングによるフローパターンとしては検出されないウェーハを用いたSIMOX基板であり、最大の欠陥サイズが0.09μm以下にするのが望ましい。さらに初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上で、基板内部にゲッタリングサイトとなる酸素析出物を形成させた上記のSIMOX基板である。
【選択図】図4
【解決手段】育成条件により無欠陥領域を拡大させたCZ法によるシリコン単結晶から採取した、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域で、Cuデコレーション法による評価でGrown−in欠陥として検知され、かつ選択エッチングによるフローパターンとしては検出されないウェーハを用いたSIMOX基板であり、最大の欠陥サイズが0.09μm以下にするのが望ましい。さらに初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上で、基板内部にゲッタリングサイトとなる酸素析出物を形成させた上記のSIMOX基板である。
【選択図】図4
Description
本発明は、チョクラルスキー法(以下、「CZ法」という)により製造されたシリコン単結晶から得られたウェーハを基板に用い、絶縁体上にシリコン層が形成されたSOI(Silicon on Insulator)構造を有する半導体集積回路基板に関し、さらに詳しくは、シリコンウェーハに表面から酸素イオンを注入して、内部に埋め込み酸化物絶縁層を形成させたSIMOX(Separation by Implanted Oxygen)基板およびその製造方法に関するものである。
絶縁体上に単結晶シリコン層を形成させたSOI構造を有する基板は、従来のシリコン単結晶基板に比し、素子間の完全分離が可能でデバイスの微細化、高信頼性化が容易、素子と基板間の寄生容量が低減されるので高速化が可能であり、3次元構造化が簡易で高集積化や多機能化が容易である、といった特徴がある。このため、LSIの高集積化、高速化、高消費電力化に、より一層活用されていくと考えられている。
SOI基板の主要な製造方法としては、貼り合わせ法とSIMOX法とがある。貼り合わせ法は2枚の単結晶ウェーハを用い、表面に形成させた酸化膜を介して接着させ、この酸化膜層を絶縁層とし、片方のウェーハを所望の厚さまで研磨して素子を形成させてシリコン活性層とする。この場合、研磨では均一な厚さの薄いシリコン層を実現することが困難であるため、酸化膜の下に予め水素イオンを注入した層を所定深さに形成させておき、貼り合わせた後、水素ガスを析出させ亀裂を発生させて分割するスマートカット法が開発されている。
貼り合わせ法の場合、素子を形成させるシリコン層は、品質が保証された単結晶ウェーハを用いれば、それをそのまま絶縁膜上に現出させることができるという利点がある。しかし、その製造工程が煩雑であり、2枚のウェーハを要するなど製造コストの増大が避けがたい。
SIMOX法は、単結晶のシリコンウェーハの表面から特定深さに酸素イオンを高濃度に注入し、その後の高温熱処理にてシリコンと結合させて酸化シリコンの絶縁層を形成させる。注入エネルギーの制御により絶縁層の深さは容易に制御でき、貼り合わせ法のように2枚のウェーハは必要がなく、工程も簡単で製造コストを低くすることができる。
しかしながら、酸素イオンの注入によって表面直下に形成される埋め込み酸化物層の量や質は、イオン注入量(ドーズ量)や注入条件に大きく依存する。通常、イオン注入量には最適範囲があり、イオン注入による結晶欠陥の発生量が少なく、かつ高温熱処理後に連続した均一な埋め込み酸化物層が形成される最適ドーズ量は2.5×1017〜5.0×1017/cm2の範囲であることが見出されている。
酸素イオン注入後、一般的には1.0%以下の酸素を含む大気圧のアルゴン中など希ガス雰囲気中で1300℃以上に加熱し、埋め込み酸化物層を形成させる。しかし、上記の低ドーズイオン注入といわれるドーズ量では、絶縁体層の厚さが必ずしも十分でなく、電気絶縁性に劣ることがあるため、酸化物層形成処理に引き続いて、同じ温度にて雰囲気中の酸素濃度を例えば30%以上に上昇させて酸化処理をおこない、埋め込み酸化物層の膜厚を厚くしている。
特許文献1には、高温酸化処理による埋め込み酸化物層の膜厚増加法が、同時に表面の酸化を進行させ、シリコン活性層を薄くしてしまうことに対する対策法の発明が開示されている。これは、高温酸化処理に先立って、シリコン活性層の上にエピタキシャル成長、ポリシリコン成長あるいはアモルファスシリコン成長などにより、処理によって酸化するシリコン分を予め形成させておき、処理後に十分な厚さのシリコン活性層が残存するようにしたものである。
また、SIMOX基板における埋め込み酸化物層の絶縁不良の原因として、用いるシリコンウェーハのGrown−in欠陥があるとして、特許文献2には、表面から埋め込み酸化物層が形成される深さまでの領域に直径換算で0.1μm以上のボイドまたはCOP(Crystal Originated Particle)が存在しないシリコン単結晶ウェーハを用いる方法の発明が提示されている。このボイドまたはCOP欠陥のない領域を有するウェーハは、0.4μm以上のエピタキシャル層の形成、不純物が5ppm以下の希ガス雰囲気中での1000〜1300℃意時間以上の加熱処理、あるいは引き上げ速度が0.8mm/min以下で育成した単結晶からの採取、により得ている。
これは、主として通常用いられるシリコンウェーハを素材とし、十分な埋め込み酸化物層とより健全なシリコン活性層を有するSIMOX基板の製造に関するものであるが、素材となるウェーハを採取する単結晶の育成の段階から、特にSIMOX用として配慮されたものもある。
例えば、特許文献3に開示された発明は、窒素を1×1014〜1×1017atoms/cm3含有させた単結晶を用いる方法である。酸素イオンを注入後、1300℃以上の融点近い温度に加熱して埋め込み酸化物層を形成させ、さらに酸素分圧を上げて酸化物層の厚膜化をおこなうと、基板表面にサーマルピットと呼ばれる大きさ10μm程度の四角錐あるいは円錘状のくぼみが多数発生する。
サーマルピットは埋め込み酸化物層上のシリコン単結晶の厚さを変化させるばかりでなく、しばしば埋め込み酸化物層をも貫通しSOI構造を破壊する。サーマルピットはSIMOX基板の適用拡大に対する一つの大きな問題であるが、窒素を添加すると、このサーマルピットの発生が抑制されるとしている。
近年のデバイスの高集積化、微細化の要求から、CZ法で育成された単結晶から得られるウェ−ハに対する品質向上が重要となり、COPや転位クラスターなどのGrown−in欠陥の存在しない無欠陥ウェーハの製造がおこなわれている。
CZ法により、シリコン単結晶を育成する際、引き上げ速度が速ければCOPのようなシリコン原子が不足する空孔リッチの欠陥が生じやすく、引き上げ速度が遅ければシリコン原子が過剰な転位クラスター形の欠陥が発生しやすい。特許文献4に開示された発明技術の説明によれば、引き上げ速度をVmm/minとし、凝固直後の温度域における引き上げ軸方向の結晶内温度勾配をG℃/mmとすると、V/Gが特定の値の範囲ではCOP欠陥も転位クラスター欠陥も発生しない領域が現れ、その領域の中にいわゆるリング状のOSF(Oxygen Inducede Stacking Fault)が発生する部分が存在するという。
図1は、これらの欠陥の発生状況を模式的に説明する図である。この図は通常のCZ法で、引き上げ速度を連続的に変化させて育成した単結晶を、引き上げ軸に沿って縦断し、その断面においてCuデコレーションによるX線トポグラフ法にて微小欠陥の存在を観察し、その分布を示したものである。
単結晶から採取されるウェーハの面は引き上げ軸に垂直なので、同図から分かるように、引き上げ速度の大きい場合の単結晶では、周辺にOSF発生領域があって中央部はCOP欠陥が主となるウェーハが得られ、引き上げ速度が小さい場合は全面が転位クラスター発生領域であるウェーハが得られる。COP発生領域と転位クラスター発生領域との間には、酸素析出促進領域、リング状OSF発生領域、酸素析出促進領域および酸素析出抑制領域等と示した領域が現れるが、これらはいずれもGrown−in欠陥の存在しない無欠陥領域である。
転位クラスター欠陥は大きさが10μm程度と大きく、この欠陥上に集積回路が形成されると不良品になる。これに対しCOP欠陥は大きさが0.1〜0.2μm程度であり、ウェーハの熱処理によってある程度消滅させることが可能で、単結晶の引き上げ速度は速く生産性を向上させることができ、内部ゲッタリング作用を有する析出物を形成させることができる等の理由から、従来より通常のウェーハでは図1に示したA〜Bの速度範囲、すなわち中央部の大部分はCOPが生じやすく、リング状OSFが周辺あるいはウェーハ面には現れない領域となる引き上げ速度で製造されてきた。
前述の通り、無欠陥領域はV/Gが特定の範囲にあるときに出現する。通常の単結晶育成の場合、融液から引き上げられる単結晶は外周面から冷却されるので、内部よりも外周面近傍の方が垂直方向の温度勾配Gが大きくなる。このため、無欠陥領域は引き上げ速度Vの大きい時には外周面に近いところ、引き上げ速度の小さい時には中央部に現れる。
前記図1に見られるように、通常の単結晶引き上げ条件では、ウェーハの一部に無欠陥領域は出現させることはできるが、ウェーハの全面を無欠陥領域にすることはできない。これに対し、シリコン単結晶の融液からの育成引き上げの際、凝固直後の単結晶内部の引き上げ軸方向の温度勾配を、結晶中心部は大きく外周部は小さくなるように、炉内の結晶冷却部分(ホットゾーン)の構造を種々工夫した育成装置を使用することにより、前記図1に見られる無欠陥領域の、水平方向への拡大が種々検討されてきた。無欠陥領域が引き上げ軸に対し水平方向に拡大できれば、全面無欠陥領域のウェーハが採取できる単結晶が得られる。
例えば、特許文献5に開示された発明の方法をみると、融点から1370℃までの温度域で、単結晶の引き上げ軸方向の温度勾配が、中心部はGc、外周部はGeとするとき、Gcが2.8℃/mm以上で、かつGc/Geを1以上、すなわち1.2〜1.5程度として引き上げ育成をおこなう。このような引き上げ中の結晶内温度分布は、引き上げ直後の単結晶の周辺に配置した熱遮蔽体、冷却体、あるいはるつぼ内壁面または融液表面からの輻射の利用により制御する。
その結果、前記図1と同様な方法にて調査した欠陥分布の引き上げ速度による変化は、一例として図2に示すようになる。このような欠陥分布の得られるホットゾーン構造の育成装置を用いて単結晶内の温度分布を制御し、E〜Fの速度範囲にて育成をおこなうことにより、全長にわたって無欠陥領域の単結晶が得られ、全面が無欠陥のウェーハを得ることができる。
前述の通り、SIMOX基板は、貼り合わせ法によるSOI基板に比較して、工程が簡単でより低コストで製造できる利点がある。しかし、素子を形成させるシリコン活性層の品質に関しては、絶縁酸化膜埋め込みの酸素イオン注入のために損傷を受けやすく、貼り合わせSOI基板より劣る傾向がある。
そこで、シリコン活性層の品質をより向上させるために、イオン注入条件の改良、種々の熱処理の適用あるいは素材単結晶の改良等がおこなわれてきたが、必ずしも十分なものは得られていない。また、エピタキシャル層を形成させることも提案されており、それによって良好な活性層を得ることができるが、SIMOX基板の特徴である工程が簡単で低コストにて製造できる利点が無くなってしまう。
本発明は、上記SIMOX法の利点を生かし、より健全なシリコン活性層の形成された、特にシリコン層表面に発生し大きな問題となるピット状欠陥発生のきわめて少ないSIMOX基板、および内部に十分なゲッタリングサイトとなるBMD(Bulk Micro Defect)を有するSIMOX基板とその製造方法を提供することを目的としている。
本発明の要旨は次のとおりである。
(1)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、前記OSFまたはGrown−in欠陥に起因する表面シリコン活性層に生じる欠陥を低減させたことを特徴とするSIMOX基板である。
(2)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、Cuデコレーション法による評価でGrown−in欠陥として検出され、かつ選択エッチングによるフローパターン評価としては検出されないウェーハを基板として用いることを特徴とするSIMOX基板である。
(1)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、前記OSFまたはGrown−in欠陥に起因する表面シリコン活性層に生じる欠陥を低減させたことを特徴とするSIMOX基板である。
(2)CZ法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、Cuデコレーション法による評価でGrown−in欠陥として検出され、かつ選択エッチングによるフローパターン評価としては検出されないウェーハを基板として用いることを特徴とするSIMOX基板である。
このSIMOX基板において、そのGrown−in欠陥の最大サイズは、例えばOPP装置を用いて0.09μm以下とするのが望ましい。一方、Grown−in欠陥の密度は、SIMOX後の表面欠陥に影響を及ぼすことがないので特に限定する必要がない。
(3)初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上であるウェーハを用いることを特徴とする上記(1)または(2)のSIMOX基板である。
(4)基板内部にゲッタリングサイトとなる酸素析出物を形成させたことを特徴とする上記(1)〜(3)いずれかのSIMOX基板である。
(5)300〜550℃に加熱したウェーハに1回または複数回に分けて酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることにより、SOI層内のOSFやGrown−in欠陥を消滅させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(6)300〜550℃に加熱して酸素イオンを注入したウェーハに、さらに室温から300℃の温度として酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(7)酸素イオンを注入して内部に絶縁酸化膜を形成させる処理をおこなった後、さらに400〜900℃での加熱処理および900〜1250℃での加熱処理を施すことを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(3)初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上であるウェーハを用いることを特徴とする上記(1)または(2)のSIMOX基板である。
(4)基板内部にゲッタリングサイトとなる酸素析出物を形成させたことを特徴とする上記(1)〜(3)いずれかのSIMOX基板である。
(5)300〜550℃に加熱したウェーハに1回または複数回に分けて酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることにより、SOI層内のOSFやGrown−in欠陥を消滅させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(6)300〜550℃に加熱して酸素イオンを注入したウェーハに、さらに室温から300℃の温度として酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
(7)酸素イオンを注入して内部に絶縁酸化膜を形成させる処理をおこなった後、さらに400〜900℃での加熱処理および900〜1250℃での加熱処理を施すことを特徴とする上記(1)〜(4)いずれかのSIMOX基板の製造方法である。
本発明のSIMOX基板は、表面のシリコン活性層に生じるピット等の欠陥が、貼り合わせSOI基板、あるいは表面にエピタキシャル層を形成させたSIMOX基板と同程度に少なく、内部にゲッタリング作用を有する十分なBMDを有している。その上、製造工程または製造コストは通常のSIMOXと大きくは変わらず、今後ますます高性能化を要望される半導体基板として効果的に利用できる。
本発明者はSIMOX法によるSOI基板の製造において、埋め込み酸化物層上部のシリコン活性層の欠陥を少なくしその品質を向上させる方法について種々検討を行った。
SIMOX法による基板のシリコン活性層には、イオン通過のためと考えられる損傷や、埋め込み酸化層の膜厚増加酸化処理の表面酸化膜除去後の表面に、大きいものでは10μmにもなる埋め込み酸化物層にまで達するサーマルピットと呼ばれる角錘または円錐状のくぼみが、数十〜数百個発生する。
サーマルピットについては、前述の特許文献3に記載の窒素を含有させたウェーハを用いても、ピットの大きさを低減する効果はあるが、その数を減少させるには至らないようであった。SOI基板のシリコン活性層の厚さは、回路の微少化によりさらに薄くなる傾向にあり、このような欠陥の大きさばかりでなく、その数を十分低減させる必要がある。
サーマルピットの発生位置を調べていくと、用いた基板に生じていたCOP欠陥の発生位置と多くの場合一致している。しかし、COP欠陥の大きさが小さい場合には、サーマルピットは発生せず欠陥は消滅していた。このことは、埋め込み酸化物層形成の熱処理の際、欠陥が小さければ消滅させることができると推定された。
無欠陥ウェーハ製造のため、ホットゾーンを改良した育成装置を用い、引き上げ速度を連続的に低下させて単結晶を育成した場合の、引き上げ軸に平行な断面で見たGrown−in欠陥の分布は、例えば、前述の図2のようになる。
このような育成装置にて、引き上げ速度を前記図2のE〜Fの間に設定して育成をおこなえば、いわゆる無欠陥ウェーハを採取できる単結晶が得られる。これより引き上げ速度を低下させて転位クラスター発生領域にまで至ると、大きな転位クラスター欠陥が発生し実用に供し得るウェーハは得られない。一方、引き上げ速度をEより速くすると、リング状OSFの発生する領域がウェーハ内に入り込んでくるようになり、さらに速くすると、リング状OSFの発生領域はウェーハの外周部に移行し、中央部はCOP欠陥の発生しやすい領域になる。
このため、無欠陥ウェーハの製造には、通常、単結晶全体が無欠陥となるようにE〜Fの引き上げ速度が選ばれる。しかしながら、この育成装置により育成をおこなうと、リング状OSFが入り込んだ場合やリング状OSFがウェーハ外周に移行した場合でも、全面にわたってCOP欠陥が小さくしかも少ないウェーハの得られる単結晶になる。
そこで、COP欠陥の大きさに着目し、前記図2に示された種々の速度で引き上げた単結晶によるウェーハを用いて、酸素イオンを注入し、酸化物形成処理および酸化物層厚膜化処理をおこなってSIMOX基板を作製し、表面のシリコン活性層の欠陥を調査した。
その結果、OSFリングがウェーハ内部に現れる、前記図2のD〜E領域である場合でも、OSFリングが外周近傍にあり中央部にCOP欠陥が現れるC〜D領域となる場合でも、COP欠陥の大きさが小さければ、欠陥の少ない良好なシリコン活性層を有するSIMIOX基板の得られることを見いだしたのである。
このような知見に基づき、さらに限界条件を明らかにして、本発明を完成させることができた。
すなわち、本発明のSIMOX基板は、育成条件により無欠陥領域を拡大させたCZ法によるシリコン単結晶から採取し、OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域で、かつCOPなどGrown−in欠陥の最大の欠陥サイズが0.09μm以下であるウェーハを基板として用いるものとする。
SIMOX基板としての、イオン注入、酸化物層形成処理および酸化物層厚膜化処理は、通常採用されているものでよい。さらに、この注入後ウェーハ温度を200℃以下の低温とし、ドーズ量を減らしたイオン注入を追加すれば、酸化膜の健全性の増加の効果も得られる。
注入酸素イオンの酸化物形成は、例えば1.0%以下の酸素を含む希ガス雰囲気中で1300℃以上に加熱しておこない、酸化物層の厚膜化処理は10%を超える酸素を含む希ガス雰囲気中加熱にておこなえばよい。
本発明のSIMOX基板では、基板に用いるウェーハはホットゾーンを改良して無欠陥領域を拡大させた育成装置による単結晶から採取する。無欠陥ウェーハ作製用にホットゾーンを改良した育成装置による単結晶は、前記図1と図2との比較から分かるように、それから採取したウェーハの面内欠陥分布の均一性がすぐれている。さらに、リング状OSFに近接した部分では、COPなどのGrown−in欠陥が小さくその数が少ない。
このような単結晶において、基板に用いるウェーハはGrown−in欠陥の大きさが、最大のものでも0.09μm以下である。ここで、Grown−in欠陥とは、Cuデコレーション法により検出されるものであり、選択エッチングによるフローパターン欠陥は含まないものである。
基板のウェーハに存在する最大欠陥の大きさを0.09μm以下とするのは、0.09μmを超える欠陥は、イオン注入後の1300℃を超える加熱処理で消滅せず、サーマルピットの原因になるからである。また、Grown−in欠陥は、酸素イオン注入により損傷を受けると考えられるが、小さくなければ高温加熱処理で消滅するようである。
なお、欠陥は小さいほど消滅しやすく、最大欠陥の大きさも好ましくは0.05μm以下、さらに好ましくは0.03ミクロンである。
最大欠陥の大きさが0.09μm以下である領域は、ホットゾーンが同じであるとすれば、その引き上げ速度範囲は前記図2のCからFまでの間である。その間には、C〜DのOSFリング発生位置が結晶の外周近傍になる領域、D〜EのOSFリング発生位置が中心から外周にわたって存在する領域、またはE〜FのOSFリングが消滅した領域がある。
無欠陥ウェーハの製造では、通常、前記図2の単結晶製造条件において、E〜Fの領域が用いられ、D〜EあるいはC〜Dの領域条件の単結晶は使用されない。これは、COP欠陥やOSFによる悪影響を極力回避するためである。しかしながら、実際の製造作業において、引き上げ中の単結晶を部分的にE〜F領域にすることはできても、全長にわたって実現させる育成条件の制御はきわめて厳しく、単結晶の口径が大きくなるほど十分な制御は困難になってくる。このため、無欠陥ウェーハの良品歩留まりは高くなく、コスト上昇の原因になっている。
ところが、SIMOX基板として、この無欠陥ウェーハ製造の手法による単結晶を用いた場合、無欠陥ウェーハとしては、不良品であるD〜EあるいはC〜Dの領域条件となった単結晶のウェーハも、良好なベース用基板となることがわかった。
すなわち、基板としては、E〜Fの無欠陥領域ばかりでなくC〜Eの領域で作られたウェーハでも、良好なシリコン活性層を有するSIMOX基板が得られるのである。
これは、酸素イオン注入後にはイオン注入された領域で単結晶が崩れているが、シリコン基板表面および極近傍のみが単結晶部が残っており、高温加熱処理で再結晶化することにより、活性層が単結晶に変化するのにともない、イオン注入で損傷を受けたGrown−in欠陥も同時に結晶化したためと思われた。
そこで欠陥検査装置(Magics)を用い、欠陥の大きさと酸素イオン注入の有無について、高温酸化処理前後の欠陥分布を調査した結果、酸素イオン注入のない場合、欠陥の大きさが小さくても高温酸化処理後消失せずに残る場合が多いが、酸素イオンを注入すると、イオンが通過した部分においては、欠陥の大きさが小さければ消滅することがわかった。
これは、低温の酸素イオン注入は、イオンの通過跡に多結晶化やアモルファス化の影響を残し、当然にGrown−in欠陥も損傷を受けるが、融点近くまで加熱されるとこれら多結晶化ややアモルファス化した部分は、再結晶が促進される効果があり、そのために欠陥が消滅したものと思われる。また、OSF発生領域では、このような高温加熱により、OSF核が縮小し消滅する。
このように、従来、無欠陥ウェーハの製造においては使用されない、リング状OSFの発生領域が中央部からウェーハの周辺よりかなり中へ入った位置に現れる前記図2のD〜E領域や、COP発生領域がウェーハ中央部に現れるC〜D領域まで、良好なSIMOX基板になし得ることは、基板のウェーハを採取する単結晶の育成条件が緩和され、歩留まりが大きく向上することによって製造コストが大幅に低下する結果となる。
前記図2に示したC〜Fの速度範囲は、育成する単結晶の口径や用いるホットゾーンの構造により異なるので、単結晶の口径と育成装置により引き上げ速度を変化させた単結晶の育成をおこない、引き上げ速度範囲を確認する必要がある。用いる装置にて確認されたC〜Fの速度範囲は、育成チャンスが異なっても概ね同じである。
また、ホットゾーンを改良した無欠陥単結晶の育成装置にて、COP欠陥の大きさの縮小や、無欠陥領域の拡大等の目的で、水素含有雰囲気下での単結晶育成、融液への窒素ドープ、あるいはホットゾーンに水冷構造を組み込む、等の方法が提案されているが、いずれの方法においても、最大のGrown−in欠陥の大きさが0.09μm以下である、無欠陥領域およびそれに隣接した領域で育成されたウェーハであれば、本発明の効果を発揮させることができる。
次に、シリコン活性層の重金属汚染を排除する目的で、SIMOX基板内部にイントリンシック・ゲッタリング・サイトを確保したい場合には、基板ウェーハの酸素濃度を6.5×1017atoms/cm3(old ASTM)以上とするのがよい。
ウェーハ中の酸素は、BMD(Bulk Micro Defect)として析出させれば、ゲッタリング・サイトになる。その酸素濃度を6.5×1017atoms/cm3(old ASTM)以上とするのは、ウェーハ基板の強度を確保し、かつ十分なBMDを形成させるためである。上限は特には限定しないが、健全なウェーハであるためには自ずから限定される。
ウェーハ基板の酸素濃度が低くてもよいのは、酸素イオンを注入して酸化物層を形成させてから、高酸素雰囲気での高温加熱処理により酸化物層の厚膜化処理をおこなうからである。この高温酸化により、酸素の内方拡散が進行するが、その際に基板内部の酸素濃度が高くなる。
図3は、高酸素雰囲気での高温加熱処理による酸素濃度増加の例を示す図である。これは、熱処理前のウェーハ中の酸素濃度を測定しておき、これを大気圧の酸素40%を含むアルゴン雰囲気中で、1320℃、10時間の加熱をおこなった後、表面の酸化膜を除去してウェーハ表面近くのシリコン中の酸素濃度の増加分を調べた結果である。シリコン中の酸素濃度はFT−IR(赤外線透過法)により求めている。
図3から明らかなように、基板のウェーハ中の酸素濃度は低いほど厚膜化処理における酸素増加量は大きく、基板ウェーハ中の酸素濃度が低くても、酸素析出物形成に十分な酸素濃度に達する。
ゲッタリングサイトになるBMDの析出処理は、酸素イオン注入後、上記の酸化物層形成処理をおこなった基板にておこなえばよい。例えば、400〜900℃にて4〜48時間加熱し、次いで900〜1250℃にて1〜48時間加熱する。雰囲気は、窒素、酸素、希ガス、あるいはこれらの混合ガスを用いればよい。
なお、酸素析出物のサイズは200nm以下、望ましくは150nm以下、さらに望ましくは100nm以下にするのがよい。すなわち、最近のデバイスプロセスでは急速加熱処理(RTP)が主流になり、この熱処理時にSIMOX基板内に極めて大きな熱応力が発生することから、酸素析出物から転位を発生させる恐れがある。このため、酸素析出物のサイズを限定するのが望ましく、発明者らの実験では約5MPa相当の熱応力を基板に付加させると、約200nmの酸素析出物サイズから転位が発生することを確認している。
始めの400〜900℃の加熱は、酸素析出核形成のためのもので、400℃未満の温度では、酸素の拡散が遅く核の形成が不十分、900℃を超える温度では溶解度が増すためいずれも十分な核が形成されないおそれがある。次の900〜1250℃の加熱は、形成された核を成長させ大きくするためのもので、900未満では成長速度が遅く、1250℃を超えると酸素が再固溶し、いずれも十分なBMDが形成できない。
なお、酸素析出物の核を効果的に得る方法として、単結晶の育成時に炭素をドープしてもよい。
〔実施例1〕
比較例として、通常のCZ法で得られた単結晶による口径200mmのウェーハ、そのウェーハ表面上に厚さ5μmのシリコンエピタキシャル膜を成長させたウェーハ、および本発明例として、無欠陥ウェーハが得られるようにホットゾーンを改良した育成装置により得られた単結晶から採取したウェーハを用意し、SIMOX基板を作製した。
比較例として、通常のCZ法で得られた単結晶による口径200mmのウェーハ、そのウェーハ表面上に厚さ5μmのシリコンエピタキシャル膜を成長させたウェーハ、および本発明例として、無欠陥ウェーハが得られるようにホットゾーンを改良した育成装置により得られた単結晶から採取したウェーハを用意し、SIMOX基板を作製した。
SIMOX基板の作製条件は、まず基板ウェーハの加熱温度を400℃とし、加速エネルギー140keV、ドーズ量4.0×1017/cm2の酸素イオンを注入した。次いでウェーハの温度を室温まで下げ、同じ加速エネルギーにて2桁少ないドーズ量の酸素イオン注入をおこなった。
イオン注入後、700℃で炉内に装入し、1320℃まで昇温させた後、1%酸素残部アルゴンの大気圧雰囲気下で5時間保持した。次いで酸素を40%とし10時間保持してから、冷却して炉から取り出した。
表1に用いた基板のウェーハの状況を示す。比較に用いた試番1および2は、通常のCZ法による単結晶から得られたウェーハを用いており、最小のCOP欠陥のサイズは0.12μmで、欠陥密度は1.0×105個/cm2を超えていた。この試番1の場合、表面の酸化膜除去後のSIMOX基板表面のピット欠陥を光学顕微鏡で調べると、1個/cm2を超えていた。また同じウェーハを用い、表面にシリコンエピタキシャル膜を形成させた試番2のSIMOX基板では、ピット欠陥は0.1個/cm2を下回っていた。
試番3〜6は、無欠陥ウェーハを得るための育成装置を用いて製造した単結晶から採取したウェーハによるものであり、試番3は前記図2のCより上部の領域、試番4は同様にC〜Dの領域、試番5はD〜Eの領域、試番6はE〜Fの領域条件にて育成した単結晶によるウェーハである。
試番3のCOP欠陥の最大サイズは0.11μmであり、それ以外の領域では0.09μm以下であった。これらのウェーハより作製したSIMOX基板のピット欠陥は、試番3は1個/cm2以上であったが、試番4〜6はいずれも0.1個/cm2を下回っていた。
試番7〜10は、試番3〜6と同じ育成装置にて、装置内雰囲気に水素を6%添加して引き上げを行ったものである。同じ条件で育成を行った結果、前記図2のCより上部の領域でもCOP欠陥の最大サイズが0.09μm以下になっていた。これらウェーハについて、同じイオン注入を2回行ってSIMOX基板にしたが、ピット欠陥は、いずれも0.1個/cm2を下回っていた。
試番1および試番3のSIMOX基板について、欠陥検査装置(Magics)を用いて欠陥の分布を調査した。結果を図4に示す。試番1では、多数の欠陥が観察され、酸素注入前のウェーハのGrown−in欠陥の発生位置と対比してみると、ほぼ同じ位置に対応する点にこれらの欠陥が発生していることが確認された。試番3では、SIMOX基板の欠陥数は僅かであり、しかも酸素注入前の欠陥位置とは無関係で、別の要因により生じたものと思われた。
以上のように、本発明のSIMOX基板のピット欠陥は、表面にエピタキシャル膜を形成させたウェーハと同程度であるといえる。
〔実施例2〕
実施例1の試番3のSIMOX基板を用い、500℃に加熱した炉に投入後、昇温速度0.3℃/分で700℃に上げ1時間保持した。次いで、昇温速度3℃/分で1000℃とし、8時間保持した。冷却後基板を劈開しライトエッチング液中に2分間浸漬し、酸素析出物密度を光学顕微鏡にて観察した。その結果、酸素析出物密度は1×1010/cm3以上であることが確認できた。
〔実施例3〕
初期酸素濃度6.5×1017/cm3の、E〜F領域条件で育成されたウェーハを用い、実施例1と同じ条件でSIMOX基板を作製した。これを400℃に加熱した炉に投入後、昇温速度0.2℃/分で900℃に上げ1時間保持した。次いで1000℃で16時間保持後冷却し、劈開後ライトエッチ液に浸漬後、劈開面の光学顕微鏡観察にて酸素析出物密度を測定した結果、5.0×109/cm3以上であることが確認された。
〔実施例2〕
実施例1の試番3のSIMOX基板を用い、500℃に加熱した炉に投入後、昇温速度0.3℃/分で700℃に上げ1時間保持した。次いで、昇温速度3℃/分で1000℃とし、8時間保持した。冷却後基板を劈開しライトエッチング液中に2分間浸漬し、酸素析出物密度を光学顕微鏡にて観察した。その結果、酸素析出物密度は1×1010/cm3以上であることが確認できた。
〔実施例3〕
初期酸素濃度6.5×1017/cm3の、E〜F領域条件で育成されたウェーハを用い、実施例1と同じ条件でSIMOX基板を作製した。これを400℃に加熱した炉に投入後、昇温速度0.2℃/分で900℃に上げ1時間保持した。次いで1000℃で16時間保持後冷却し、劈開後ライトエッチ液に浸漬後、劈開面の光学顕微鏡観察にて酸素析出物密度を測定した結果、5.0×109/cm3以上であることが確認された。
本発明のSIMOX基板およびその製造方法によれば、表面のシリコン活性層に生じるピット等の欠陥が、貼り合わせSOI基板、あるいは表面にエピタキシャル層を形成させたSIMOX基板と同程度に少なく、内部にゲッタリング作用を有する十分なBMDを有している。その上、製造工程または製造コストは通常のSIMOXと大きく変わることがない。これにより、今後ますます高性能化を要望される半導体基板として、広く利用することができる。
Claims (8)
- チョクラルスキー法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、
OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、
前記OSFまたはGrown−in欠陥に起因する表面シリコン活性層に生じる欠陥を低減させたことを特徴とするSIMOX基板。 - チョクラルスキー法により製造されたシリコン単結晶から得られたウェーハをSIMOXにより形成したSOI基板であって、
OSFリング発生位置が結晶の外周にある領域、OSFリング発生位置が中心から外周にわたって存在する領域、またはOSFリングが消滅した領域からなり、
Cuデコレーション法による評価でGrown−in欠陥として検知され、かつ選択エッチングによるフローパターンとしては検出されないウェーハを基板に用いることを特徴とするSIMOX基板。 - 上記基板のGrown−in欠陥の最大サイズが0.09μm以下であることを特徴とする請求項1または2に記載のSIMOX基板。
- 初期酸素濃度が6.5×1017atoms/cm3(old ASTM)以上であるウェーハを用いることを特徴とする請求項1〜3のいずれかに記載のSIMOX基板。
- 基板内部にゲッタリングサイトとなる酸素析出物を形成させたことを特徴とする請求項1〜4のいずれかに記載のSIMOX基板。
- 300〜550℃に加熱したウェーハに1回または複数回に分けて酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることにより、SOI層内のOSFやGrown−in欠陥を消滅させることを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。
- 300〜550℃に加熱して酸素イオンを注入したウェーハに、さらに室温から300℃の温度として酸素イオンを注入し、その後1300℃以上の加熱を施して内部に絶縁酸化膜を形成させることを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。
- 酸素イオンを注入して内部に絶縁酸化膜を形成させる処理をおこなった後、さらに400〜900℃での加熱処理および900〜1250℃での加熱処理を施すことを特徴とする請求項1〜5のいずれかに記載のSIMOX基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005254591A JP2007067321A (ja) | 2005-09-02 | 2005-09-02 | Simox基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005254591A JP2007067321A (ja) | 2005-09-02 | 2005-09-02 | Simox基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067321A true JP2007067321A (ja) | 2007-03-15 |
Family
ID=37929133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005254591A Pending JP2007067321A (ja) | 2005-09-02 | 2005-09-02 | Simox基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067321A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294182A (ja) * | 2007-05-24 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193072A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体基板の製造方法 |
JP2000068489A (ja) * | 1998-08-18 | 2000-03-03 | Nippon Steel Corp | Soi基板およびその製造方法 |
JP2001185708A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Materials Silicon Corp | Soi基板の製造方法 |
WO2004083496A1 (ja) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP2004281883A (ja) * | 2003-03-18 | 2004-10-07 | Shin Etsu Handotai Co Ltd | Soiウェーハ及びその製造方法 |
-
2005
- 2005-09-02 JP JP2005254591A patent/JP2007067321A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193072A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体基板の製造方法 |
JP2000068489A (ja) * | 1998-08-18 | 2000-03-03 | Nippon Steel Corp | Soi基板およびその製造方法 |
JP2001185708A (ja) * | 1999-12-27 | 2001-07-06 | Mitsubishi Materials Silicon Corp | Soi基板の製造方法 |
WO2004083496A1 (ja) * | 2003-02-25 | 2004-09-30 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP2004281883A (ja) * | 2003-03-18 | 2004-10-07 | Shin Etsu Handotai Co Ltd | Soiウェーハ及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008294182A (ja) * | 2007-05-24 | 2008-12-04 | Sumco Corp | シリコン単結晶ウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5256195B2 (ja) | シリコンウエハ及びその製造方法 | |
KR101102336B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
KR100788988B1 (ko) | 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법 | |
JP2006261632A (ja) | シリコンウェーハの熱処理方法 | |
JP2010153706A (ja) | シリコンウエハ及びその製造方法 | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP2007045662A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
JP5207706B2 (ja) | シリコンウエハ及びその製造方法 | |
US7129123B2 (en) | SOI wafer and a method for producing an SOI wafer | |
KR20060040733A (ko) | 웨이퍼의 제조방법 | |
JP2011029429A (ja) | シリコンウェーハの熱処理方法 | |
US7071079B2 (en) | Epitaxial wafer and a method for producing it | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP2004153081A (ja) | Soiウエーハ及びsoiウエーハの製造方法 | |
TWI305953B (ja) | ||
TW200423378A (en) | SOI wafer and method for manufacturing same | |
JP2004153083A (ja) | シリコンウエーハの評価方法及びsoiウエーハの製造方法 | |
JP2006040980A (ja) | シリコンウェーハおよびその製造方法 | |
JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
JP2004165489A (ja) | エピタキシャルシリコンウェーハとその製造方法並びに半導体装置 | |
JP5565079B2 (ja) | Soiウェーハの製造方法 | |
JP2007067321A (ja) | Simox基板およびその製造方法 | |
JP3760889B2 (ja) | エピタキシャルウェーハの製造方法 | |
JP2008166721A (ja) | シリコンウエハ及びその製造方法 | |
JP7342789B2 (ja) | シリコンウェーハおよびシリコンウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
A977 | Report on retrieval |
Effective date: 20111121 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |