JP2004265903A - Soiウエーハ及びその製造方法 - Google Patents

Soiウエーハ及びその製造方法 Download PDF

Info

Publication number
JP2004265903A
JP2004265903A JP2003015072A JP2003015072A JP2004265903A JP 2004265903 A JP2004265903 A JP 2004265903A JP 2003015072 A JP2003015072 A JP 2003015072A JP 2003015072 A JP2003015072 A JP 2003015072A JP 2004265903 A JP2004265903 A JP 2004265903A
Authority
JP
Japan
Prior art keywords
wafer
region
silicon
single crystal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003015072A
Other languages
English (en)
Other versions
JP4380162B2 (ja
Inventor
Masahiro Sakurada
昌弘 櫻田
Nobuaki Mitamura
伸晃 三田村
Izumi Fusegawa
泉 布施川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003015072A priority Critical patent/JP4380162B2/ja
Priority to TW093101671A priority patent/TW200428637A/zh
Priority to PCT/JP2004/000547 priority patent/WO2004066390A1/ja
Priority to US10/542,376 priority patent/US7407866B2/en
Priority to KR1020057013008A priority patent/KR20050088493A/ko
Priority to EP04704346A priority patent/EP1589580B1/en
Publication of JP2004265903A publication Critical patent/JP2004265903A/ja
Application granted granted Critical
Publication of JP4380162B2 publication Critical patent/JP4380162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】層間絶縁酸化膜の厚さが例えば100nm以下となるほど極めて薄く形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いSOIウェーハを低コストで提供する。
【解決手段】ベースウエーハ22が、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものからなることを特徴とするSOIウエーハ26。好ましくは、シリコン活性層27は、全面にわたってOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないものからなる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、SOIウェーハ、特に、電気的信頼性が極めて高い高品質のSOIウェーハ及びその製造方法に関する。
【0002】
【従来の技術】
従来、デバイス用基板として、支持基板上にシリコン活性層(SOI層)が形成されたSOIウエーハが広く利用されている。このようなSOIウエーハの製造方法として、例えば、2枚のシリコンウエーハ同士を酸化膜を介して貼り合わせて製造する、いわゆる貼り合わせ法が知られている。
【0003】
貼り合わせ法の一つであるイオン注入剥離法では、シリコン活性層となるシリコンウエーハ(ボンドウエーハ)あるいは支持基板となるシリコンウエーハ(ベースウエーハ)の表面に絶縁層として酸化膜(埋め込み酸化膜、層間絶縁酸化膜などとも呼ばれる)を形成し、ボンドウエーハの片側の表面から水素等のイオンをイオン注入してウエーハ内部にイオン注入層(微小気泡層)を形成する。さらに、ボンドウエーハのイオン注入した側の面を、酸化膜を介してベースウエーハと貼り合わせた後、熱処理によりイオン注入層を境界として剥離する。これによりベースウエーハ上に酸化膜を介して薄いシリコン活性層が形成されたSOIウェーハを得ることができる。なお、剥離後、シリコン活性層とベースウエーハとの結合力を高めるための熱処理(結合熱処理)や、表面の酸化膜を除去するためのフッ酸洗浄などを行う場合もある。
【0004】
このようなSOIウエーハの製造に使用するシリコンウエーハとしては、一般的に、チョクラルスキー法(CZ法)により育成されたシリコン単結晶を用いることができるが、近年、シリコン活性層や埋め込み酸化膜の薄膜化要求が増しており、使用するシリコンウエーハの品質要求が厳しくなっている。
特に、シリコン活性層となるボンドウエーハについては、欠陥の少ないシリコン単結晶を育成し、これから得た高品質のシリコンウエーハを使用することが提案されている。
【0005】
ここで、チョクラルスキー法によりシリコン単結晶を育成する際の引き上げ速度と、育成されるシリコン単結晶の欠陥との関係について説明する。
通常の結晶中固液界面近傍の温度勾配Gが大きい炉内構造(ホットゾーン:HZ)を使用したCZ引上げ機で結晶軸方向に成長速度Vを高速から低速に変化させた場合、図8に示したような欠陥分布図として得られることが知られている。
【0006】
図8においてV領域とは、空孔(Vacancy)、つまりシリコン原子の不足から発生する凹部、穴のようなものが多い領域であり、I領域とは、余分なシリコン原子である格子間シリコンが存在することにより発生する転位や余分なシリコン原子の塊が多い領域のことである。そして、V領域とI領域の間には、原子の不足や余分が無い(少ない)ニュートラル(Neutral、以下Nと略記することがある)領域が存在し、また、V領域の境界近辺にはOSF(酸化誘起積層欠陥、Oxidation Induced Stacking Fault)と呼ばれる欠陥が、結晶成長軸に対する垂直方向の断面で見た時に、リング状に分布(以下、OSFリングということがある)していることも確認されている。
【0007】
そして、成長速度が比較的高速の場合には、空孔型の点欠陥が集合したボイド起因とされているFPD、LSTD、COP等のグローンイン欠陥が結晶径方向全域に高密度に存在し、これらの欠陥が存在する領域はV領域となる。また、成長速度の低下に伴い、OSFリングが結晶の周辺から発生し、このリングの外側(低速側)にN領域が発生し、さらに、成長速度を低速にすると、OSFリングがウエーハの中心に収縮して消滅し、全面がN領域となる。さらに低速にすると、格子間シリコンが集合した転位ループ起因と考えられているL/D(Large Dislocation:格子間転位ループの略号、LSEPD、LFPD等)の欠陥(巨大転位クラスタ)が低密度に存在し、これらの欠陥が存在する領域はI領域(L/D領域ということがある)となる。
【0008】
そして、V領域とI領域の中間でOSFリングの外側のN領域は、空孔起因のFPD、LSTD、COPも、格子間シリコン起因のLSEPD、LFPDも存在しない領域となる。なお、最近では、N領域をさらに分類すると、図8に示されているように、OSFリングの外側に隣接するNv領域(空孔の多い領域)とI領域に隣接するNi領域(格子間シリコンが多い領域)とがあり、Nv領域では、熱酸化処理した際に酸素析出量が多く、Ni領域では酸素析出が殆ど無いことがわかっている。
【0009】
このようなN領域は、従来、ウエーハ面内では一部分にしか存在しなかったが、引上げ速度(V)と結晶固液界面軸方向温度勾配(G)の比であるV/Gを制御することで図8に示されるようにN領域が横全面(ウェーハ全面)に広がった結晶も製造できるようになっている。
そこで、SOIウエーハの製造においても、ボンドウエーハとして全面N領域となるシリコン単結晶ウエーハを用いる方法が提案されている。例えば、チョクラルスキー法によりシリコン単結晶を引上げる際、引き上げ速度Vと引上げ軸方向の結晶固液界面の温度勾配Gとの比(V/G)を所定の範囲内に制御してシリコン単結晶を引上げ、ボンドウエーハとして、N領域のシリコンウエーハを使用したSOIウエーハが提案されている(例えば、特許文献1及び特許文献2参照。)。
【0010】
一方、ベースウエーハについては、本来、絶縁膜を介したSOI層を支持するために必要なものであり、その表面に直接素子形成が行われるわけではない。そのため、抵抗値などが製品規格から外れたダミーグレードのシリコンウエーハをベースウエーハとして使用することも提案されている(特許文献3参照。)。
【0011】
一般的には、ベースウエーハとしては、品質と生産性の向上等を考慮し、図8に示されるように高速の引き上げ速度で成長させたV領域、あるいはOSF領域やNv領域を一部に含む程度のシリコン単結晶を育成し、このように高速成長させたシリコン単結晶から鏡面状に加工したシリコンウエーハが広く使用されている。
【0012】
【特許文献1】
特開2001−146498号公報(第5−8頁)
【特許文献2】
特開2001−44398号公報(第2−4頁、図1)
【特許文献3】
特開平11−40786号公報
【0013】
【発明が解決しようとする課題】
前記のように高速成長させたシリコン単結晶から得たシリコンウエーハの表面およびバルク内は空孔が集合したCOPのような空孔欠陥が高密度に形成されており、表面にサイズが50nm以上の微小ピット欠陥が多数存在している。そして、このような微小ピット欠陥が多数存在するシリコンウエーハをベースウエーハとして使用してSOIウエーハを製造すると、特に、近年要求されている絶縁酸化膜の厚さを薄く形成した場合、高絶縁性が維持されず、電気的信頼性を損なうという問題が生じてきた。
【0014】
そこで、本発明はこのような問題に鑑みてなされたもので、層間絶縁酸化膜の厚さが例えば100nm以下となるほど極めて薄く形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いSOIウェーハを低コストで提供することを目的とする。
【0015】
【課題を解決するための手段】
上記目的を達成するため、本発明によれば、それぞれシリコン単結晶からなるベースウエーハとボンドウエーハとを、酸化膜を介して貼り合わせた後、前記ボンドウエーハを薄膜化することによりシリコン活性層が形成されたSOIウエーハであって、前記ベースウエーハが、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものからなることを特徴とするSOIウエーハ(請求項1)が提供される。
【0016】
このようにベースウエーハの全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むCZシリコン単結晶からなるSOIウエーハであれば、ベースウエーハの表面に微小な空孔欠陥が存在しないため、ベースウエーハ上の絶縁酸化膜の厚さが例えば100nmを下回るような薄い場合でも、ベースウエーハ表面の空孔欠陥の影響を受けて絶縁破壊されることがなく、電気的信頼性が極めて高いSOIウエーハとなる。また、ベースウエーハを構成する、例えばウエーハ全面がI領域となるようなシリコンウエーハは比較的容易に製造することができるので、安価なものとなる。
【0017】
この場合、SOIウエーハは、前記ボンドウエーハにイオン注入を行い、形成されたイオン注入層で剥離することで前記ボンドウエーハの薄膜化を行うイオン注入剥離法により形成されたものであることが好ましい(請求項2)。
貼り合わせ法としては、ボンドウエーハとベースウエーハを貼り合わせた後、ボンドウェーハを研削・研磨により薄膜化してSOIウエーハとすることもできるが、この場合SOI層の厚さは比較的厚いものとなる。一方、イオン注入剥離法によれば、イオン注入層の深さ、すなわちSOI層の厚さを近年要求されている極めて薄いレベルとすることができ、極めて高品質のSOIウエーハとすることができる。
【0018】
前記酸化膜の厚さは、10〜100nmの範囲とすることができる(請求項3)。
近年、層間絶縁酸化膜の厚さを例えば50nm程度とすることが要求されているが、本発明のSOIウエーハは、このように極めて薄い酸化膜を形成したものとしても、絶縁破壊特性が劣化せず、高絶縁性が保たれたものとなる。
【0019】
また、前記シリコン活性層は、チョクラルスキー法により育成されたシリコン単結晶であり、全面にわたってOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないものからなることが好ましい(請求項4)。
このようにシリコン活性層の全面がOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないCZシリコン単結晶からなるものであれば、デバイス形成領域に欠陥がないものとなるし、また、弗酸洗浄を行ってもシリコン活性層の欠陥に起因してシリコン活性層や埋め込み酸化膜が破壊されることもない、極めて高品質のSOIウエーハとなる。
【0020】
さらに本発明によれば、上記のようなSOIウエーハを製造する方法も提供される。すなわち、少なくとも、それぞれシリコン単結晶からなるベースウエーハとボンドウエーハのうち少なくとも一方に酸化膜を形成する工程と、ボンドウエーハにイオン注入することによりイオン注入層を形成する工程と、該ボンドウエーハのイオン注入した側の面を、前記酸化膜を介してベースウエーハと貼り合わせる工程と、前記イオン注入層を境界として剥離を行う工程とを有するSOIウエーハの製造方法において、前記ベースウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものを使用することを特徴とするSOIウエーハの製造方法が提供される(請求項5)。
【0021】
イオン注入剥離法によりSOIウエーハを製造する際、ベースウエーハとして、上記のようにCuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むCZシリコン単結晶ウエーハを使用すれば、たとえ層間絶縁酸化膜が100nmを下回る厚さに形成しても、結合熱処理等の際にベースウエーハに存在する空孔欠陥に起因して酸化膜の絶縁破壊特性が劣化されるようなことはなく、電気的信頼性の高い高品質のSOIウエーハを製造することができる。また、ベースウエーハとして使用する、例えばウエーハ全面がI領域となるシリコンウエーハは制御範囲を広くすることができ比較的容易に製造することができるので、高品質のSOIウエーハを容易に、かつ低コストで製造することができる。
【0022】
この場合、ボンドウエーハについては、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面が、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないものを使用することが好ましい(請求項6)。
このようにボンドウエーハについては無欠陥のものを使用してSOIウエーハを製造すれば、SOI層に形成されるデバイスに悪影響を及ぼすことがないし、層間酸化膜の絶縁破壊特性の劣化も確実に防ぐことができる、極めて高品質のSOIウエーハを製造することができる。
【0023】
また、最近、イオン注入剥離法でSOIウエーハを製造した場合、剥離したボンドウエーハ(剥離ウエーハ)を再生処理してベースウエーハ(あるいはボンドウエーハ)として再利用する方法が提案されている(例えば、特開平11−297583号公報参照。)。従って、上記のような無欠陥のボンドウエーハを使用し、その後剥離ウエーハを再生処理してボンドウエーハとして再利用すれば、高品質のSOIウエーハを低コストで製造することができる。
【0024】
以下、本発明についてさらに詳しく説明する。
本発明者らは、貼り合わせ法によるSOIウエーハのベースウエーハが埋め込み酸化膜に及ぼす影響について詳細な調査を行った。その結果、従来一般的に使用されている高速成長させたシリコン単結晶、すなわち、表面に50nm以上の空孔型の微小欠陥が多数存在するようなシリコンウエーハを使用してSOIウエーハを製造すると、絶縁酸化膜が数百nm以上といった十分な厚さを有している場合にはベースウエーハの影響による絶縁破壊特性の劣化のような問題は生じ難いが、100nmを下回るような薄膜である場合にはベースウエーハの影響による絶縁性の維持に障害が生じるおそれがあることが分かった。特に、近年要求されつつある50nmレベルの埋め込み酸化膜とした場合、従来のVリッチベースウエーハでは、結合熱処理等の際に層間絶縁酸化膜に影響を与え、高絶縁性が維持できず、電気的信頼性を損なう可能性が極めて高いことが分かった。
【0025】
そこで、本発明者らは、ベースウエーハの微小欠陥を低減させることで、絶縁酸化膜を100nm以下に形成した場合でも絶縁破壊特性の劣化が生じない電気的信頼性の高いSOIウエーハとすることができると考え、さらに以下のような調査及び検討を行った。
まず、シリコン単結晶を引き上げる際、結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、前記したように、ある成長速度に達したときにOSFがシュリンクし、その後、さらに低速領域でNv、Ni、I(巨大転位クラスタ発生)領域の順に各相が形成されることが知られている。また、最近では、図2に示されるように、Nv領域にはOSF消滅直後にCuデポジション法により欠陥が検出される領域(以下、Cuデポジション欠陥領域という場合がある。)が一部存在することも分かった(例えば、特開2002−201093号公報参照。)。
【0026】
なお、Cuデポジション法とは、半導体ウエーハの欠陥の位置を正確に測定し、半導体ウエーハの欠陥に対する検出限度を向上させ、より微細な欠陥に対しても正確に測定し、分析できるウエーハの評価法である。
具体的なウエーハの評価方法は、ウエーハ表面上に所定の厚さの絶縁膜を形成させ、前記ウエーハの表面近くに形成された欠陥部位上の絶縁膜を破壊して欠陥部位にCu等の電解物質を析出(デポジション)するものである。つまり、Cuデポジション法は、Cuイオンが溶存する液体の中で、ウエーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化している部位に電流が流れ、CuイオンがCuとなって析出することを利用した評価法である。酸化膜が劣化し易い部分にはCOP等の欠陥が存在していることが知られている。
【0027】
Cuデポジションされたウエーハの欠陥部位は、集光灯下や直接的に肉眼で分析してその分布や密度を評価することができ、さらに顕微鏡観察、透過電子顕微鏡(TEM;Transmission Electron Microscope)または走査電子顕微鏡(SEM;Scanning Electron Microscope)等でも確認することができる。
【0028】
そして本発明者らは、これらの領域における欠陥についてさらなる調査を行った。
具体的には、シリコン単結晶成長の高速から低速へ漸減する際、OSF消滅直前のV領域を表面検査装置(MAGICS;商品名)による座標同定後、集束イオンビーム(FIB;Focused Ion Beam)加工を施し、そのポイントのTEM観察を行ったところ、約20nmの微小ピット欠陥の存在が確認された。また、V領域はOSF消滅直前の領域ほどボイドが微細化するが、V領域の微小ピット欠陥は、相当微細なものであっても初期酸化膜耐圧(TZDB;Time Zero Dielectric Breakdown)特性を著しく劣化させる。
【0029】
一方、シリコン単結晶成長の高速から低速へ漸減の際、OSF消滅直後のCuデポジション欠陥領域については、V領域のように顕著な耐圧レベルの劣化はなく、TZDB特性が面内ほぼ100%の領域でCモードを示すものの、経時絶縁破壊(TDDB;Time Dependent Dielectric Breakdown)特性においてやや劣化が見られた。
【0030】
このような調査、検討の結果、最近、一部のデバイス向けに要求されている層間絶縁酸化膜の薄膜化が進むと、ボンドウエーハ、すなわちシリコン活性層が、従来使用されているV領域やOSF領域、あるいはN領域でもCuデポジション欠陥領域が存在するシリコン単結晶ウエーハからなる場合に限らず、そのようなシリコンウエーハをベースウエーハに用いた場合でも、酸化膜の絶縁性に対する障害となり、電気特性に係る不良が生じ得ることが分かった。
また、これらの領域に存在する空孔型欠陥は、結合熱処理の際に絶縁酸化膜の膜質の劣化を招く危険性があり、特にその膜厚が100nmを下回るような薄膜の場合、優れた絶縁性を維持することができず、電気的障害を引き起こし、著しく信頼性を損なう原因となることが分かった。
【0031】
そのような電気的不良を避けるため、SOIウエーハのベースウエーハとして、Cuデポジション法により検出される欠陥領域も存在しないN領域の鏡面ウエーハを使用することが考えられる。しかし、N領域であって、且つCuデポジション欠陥領域が存在しないシリコン単結晶を育成するには、成長速度が狭い範囲に限られており、また、V/Gを所定の値に保つなどの高度な結晶成長技術が要求されるため、生産性及び製造歩留りが低く、結果的にコストの上昇を招いてしまう。
【0032】
そこで本発明者らは、高度な結晶成長技術を用いなくても低速側で容易に製造することができる、I領域を含むCZシリコンウエーハをベースウエーハとして使用すれば、層間絶縁酸化膜の厚さをたとえ100nm以下としても、電気特性に優れるSOIウェーハを低コストで製造することができることを見出し、本発明の完成に至った。
【0033】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施の形態について具体的に説明するが、本発明はこれに限定されるものではない。
図1は、イオン注入剥離法により本発明に係るSOIウエーハを製造する工程の一例を示すフロー図である。
まず、最初の工程(a)では、2枚のシリコン鏡面ウエーハ、すなわち、SOI層となるボンドウエーハ21と、支持基板となるベースウエーハ22とを準備する。ここで、本発明では、ベースウエーハ22として、チョクラルスキー法により育成されたシリコン単結晶であり、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むウエーハを使用する。
【0034】
一方、ボンドウエーハ21については、シリコン活性層に要求される品質に応じたものを使用すれば良いが、シリコン活性層上にデバイスが形成されるため、シリコン活性層に欠陥が存在すると、デバイスの品質に影響することになる。従って、ボンドウエーハ21としては、微小欠陥が存在しないシリコン単結晶からなるものを使用することが好ましい。そのため、ボンドウエーハ21としては、ウエーハ全面がリング状に発生するOSF領域より低速側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないウエーハを使用するのが望ましい。
【0035】
上記のようなボンドウエーハ21あるいはベースウエーハ22として使用する各シリコン単結晶は、例えば、図3に示されるような単結晶製造装置30を使用して育成することができる。
この単結晶引上げ装置30は、引上げ室31と、引上げ室31中に設けられたルツボ32と、ルツボ32の周囲に配置されたヒータ34と、ルツボ32を回転させるルツボ保持軸33及びその回転機構(図示せず)と、シリコンの種結晶を保持するシードチャック6と、シードチャック6を引上げるワイヤ7と、ワイヤ7を回転又は巻き取る巻取機構(図示せず)を備えている。また、ヒータ34の外側周囲には断熱材35が配置されている。
【0036】
ルツボ32は、その内側のシリコン融液(湯)2を収容する側には石英ルツボが設けられ、その外側には黒鉛ルツボが設けられている。
なお、最近では引上げ室31の水平方向の外側に、図示しない磁石を設置し、シリコン融液2に水平方向あるいは垂直方向等の磁場を印加することによって、融液の対流を抑制し、単結晶の安定成長をはかる、いわゆるMCZ法が用いられることも多い。
【0037】
また、育成したシリコン単結晶1を囲むようにして筒状の黒鉛筒(遮熱板)12が設けられており、さらに結晶の固液界面4近傍の外周に環状の外側断熱材10が設けられている。なお、黒鉛筒12の内側にも内側断熱材を設ける場合もある。このような断熱材10は、その下端とシリコン融液2の湯面3との間に2〜20cmの間隔を設けて設置されている。こうすれば、結晶中心部分の温度勾配Gc[℃/cm]と結晶周辺部分の温度勾配Geとの差が小さくなり、例えば結晶周辺の温度勾配の方が結晶中心より低くなるように炉内温度を制御することもできる。
また、黒鉛筒12の上には冷却筒14があって冷却媒体を流して強制冷却している。さらに、冷却ガスを吹き付けたり、輻射熱を遮って単結晶を冷却する筒状の冷却手段を設けてもよい。
【0038】
このような単結晶引上げ装置30を用いてシリコン単結晶を製造するには、まず、ルツボ32内でシリコンの高純度多結晶原料を融点(約1420℃)以上に加熱して融解する。次に、ワイヤ7を巻き出すことにより融液2の表面略中心部に種結晶の先端を接触又は浸漬させる。その後、ルツボ保持軸33を回転させるとともに、ワイヤ7を回転させながら巻き取る。これにより種結晶も回転しながら引上げられ、単結晶の育成が開始され、以後、引上げ速度と温度を適切に調節することにより略円柱形状の単結晶棒1を得ることができる。
【0039】
そして、ボンドウエーハ21として使用する、N領域であって、Cuデポジッション欠陥領域を含まないシリコン単結晶を育成するには、例えば、引上げ中のシリコン単結晶の成長速度(引き上げ速度)を高速から低速に漸減させた場合に、リング状に発生するOSF領域が消滅した後に残存する、Cuデポジション法により検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に格子間転位ループが発生する境界の成長速度との間の成長速度に制御して結晶を育成する。
【0040】
すなわち、引上げ中のシリコン単結晶の成長速度を結晶肩から直胴尾部にかけて高速から低速へ漸減させた場合、図2に示したように、成長速度Vに応じて、V領域、OSFリング領域、Cuデポジション欠陥領域、Nv領域、Ni領域、I領域(巨大転位クラスタ発生領域)の順に各相が形成されるが、N領域のうち、OSFリング消滅後に残存するCuデポジションにより検出される欠陥領域が消滅する境界の成長速度と、さらに成長速度を漸減した場合に、I領域が発生する成長速度との間の成長速度に制御して単結晶を育成する。このような方法によれば、FPD等のV領域欠陥、巨大転位クラスタ(LSEPD、LFPD)等のI領域欠陥、OSF欠陥を含まず、かつCuデポジション法により検出される欠陥もないN領域のシリコン単結晶を育成することができる。
【0041】
そして、上記のように育成したシリコン単結晶を鏡面研磨したウエーハ(PW)に加工した後、インゴットブロックごとの単位ロットからPWを任意に抜き取ったのちにCuデポジション法による評価を行い、欠陥がフリーであった場合に、ボンドウエーハ21として採用すれば良い。
【0042】
しかし、このようなウエーハ全面が無欠陥のシリコンウエーハを製造するには、シリコン単結晶の育成工程全体にわたって、結晶径方向でN領域となるようにV/Gを均一に制御しなければならず、成長速度の設定範囲が非常に制限される上、非常に高度な結晶成長技術が必要であり、結果的に製造コストが上昇してしまうことになる。
そこで、本発明では、ベースウエーハ22としては、前記したように、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むCZシリコン単結晶からなるシリコンウエーハを使用する。
【0043】
このようなシリコン単結晶であれば、ウエーハ全面が無欠陥となるシリコン単結晶を育成する場合ほどの高度な結晶成長技術を用いずに育成することができる。例えば全面I領域となるようなシリコン単結晶を育成するには、結晶成長の際、結晶径方向のV/Gを均一に制御するような制約を受けず、低速側で比較的容易に育成することができる。仮に結晶径方向のV/Gが不均一であっても、I領域結晶製造の場合、N領域結晶製造の際に使用するホットゾーンより高いG、すなわち結晶中固液界面近傍の温度勾配が大きいホットゾーンの使用が可能である。従って、ホットゾーンの設計次第で、全面I領域となる単結晶を、全面N領域となる単結晶を育成する場合よりも高速で引き上げることも可能である。結晶面内のV/G値を均一にする必要がないからである。
【0044】
なお、本発明で使用するベースウエーハ22としては、全面がI領域となるウエーハに限られず、図2に示されるように、I領域のほかに格子間シリコンが優勢となるNi領域も含み、かつCuデポジション欠陥領域を含まないシリコン単結晶からなるウエーハを使用しても良い。このようなウエーハも面内に空孔起因の欠陥を有していないため、絶縁膜が薄くとも、その絶縁破壊特性を劣化することがない。
【0045】
次に図1の工程(b)では、上記のようなボンドウエーハ21とベースウエーハ22のうちの少なくとも一方のウエーハの表面を酸化する。ここではボンドウエーハ21を熱酸化し、その表面に酸化膜23を形成している。このとき、酸化膜23は、要求される絶縁性が保たれる厚さとするが、本発明では、厚さが10〜100nmの範囲となる極めて薄い酸化膜を形成させることもできる。
【0046】
ベースウエーハとして、従来使用されている例えば表面に50nm以上の空孔型微小欠陥が多数存在するシリコンウエーハを使用し、埋め込み酸化膜の厚さを100nm以下にしてSOIウエーハを製造すると、酸化膜はベースウエーハの表面に存在する空孔欠陥の影響を受け、後の結合熱処理やデバイス工程における熱処理によって破壊されるおそれがある。しかし、本発明では、ベースウエーハ22として、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むCZシリコン単結晶からなるシリコンウエーハを使用しているため、Cuデポジション法による評価を行っても酸化膜破壊が発生せず、例えば酸化膜23の厚さを100nm以下としても絶縁破壊特性の劣化のような問題が生じることがない。
なお、酸化膜23の厚さを10nm未満とすると、酸化膜の形成に時間がかからなくなるものの絶縁性が保てなくなるおそれがあるので10nm以上とするのが好ましい。
【0047】
工程(c)では、表面に酸化膜23を形成したボンドウエーハ21の片側の表面から水素イオンをイオン注入する。なお、希ガスイオンあるいは水素イオンと希ガスイオンの混合ガスイオンをイオン注入してもよい。これにより、ウエーハ内部にイオンの平均進入深さにおいて表面に平行なイオン注入層24を形成することができる。なお、この時のイオン注入層の深さは、最終的に形成されるSOI層の厚さに反映される。従って、注入エネルギー等を制御してイオン注入することにより、SOI層の厚さを制御でき、例えば200nm以下の厚さのSOI層とすることも可能である。
【0048】
工程(d)は、ボンドウエーハ21のイオン注入された側の表面とベースウエーハ22の表面とを酸化膜23を介して貼り合わせる。例えば、常温の清浄な雰囲気下で2枚のウエーハ21,22の表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士が接着する。
【0049】
次に、工程(e)では、熱処理によりボンドウエーハ21の一部をイオン注入層24で剥離する。例えば、ボンドウエーハ21とベースウエーハ22とを貼り合わせて接着したものに対し、不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、結晶の再配列と気泡の凝集とによって剥離ウエーハ25とSOIウエーハ26(SOI層27+埋込み酸化膜23+ベースウエーハ22)に分離される。
【0050】
ここで、副生された剥離ウエーハ25については、最近、剥離面に研磨等の再生処理を施し、ベースウエーハ、あるいはボンドウエーハとして再利用する方法が提案されている。前記したように、ボンドウエーハ21は、N領域であって、Cuデポジション欠陥領域を含まないシリコンウエーハを使用しているので、剥離ウエーハ25を再生処理して得たシリコンウエーハは、例えばボンドウエーハ21として再利用することで、同様の高品質のSOIウエーハを製造することができることになる。すなわち、本発明に係るSOIウエーハが、実質的に1枚のシリコンウエーハから製造されることになり、製造コストを一層低く抑えることができる。
【0051】
工程(f)では、SOIウエーハ26に対して結合熱処理を加える。この工程(f)は、前記工程(d)、(e)の貼り合わせ工程および剥離熱処理工程で密着させたウエーハ同士の結合力では、そのままデバイス作製工程で使用するには弱いので、結合熱処理としてSOIウエーハ26に高温の熱処理を施して結合強度を十分なものとする。例えば、この熱処理は不活性ガス雰囲気下、1050℃〜1200℃で30分から2時間の範囲で行うことができる。
このような高温での熱処理を施しても、ベースウエーハ22のウエーハ全面には空孔型の微小欠陥が存在しないので、埋め込み酸化膜23の絶縁破壊特性の劣化は生じず、高絶縁性を維持することができる。
【0052】
工程(g)では、SOIウエーハ26表面に形成された酸化膜を弗酸洗浄により除去するものである。このとき、シリコン活性層27に空孔型欠陥が存在すると欠陥を通してHFが埋め込み酸化膜に達することにより微小ピットが発生してしまうおそれがあるが、シリコン活性層27は、全面にわたってN領域であり、且つCuデポジション法により検出される欠陥領域を含まないシリコン単結晶から構成されているので、弗酸洗浄を行ってもピットが拡大してSOI層27及び埋め込み酸化膜23が破壊されることもない。
【0053】
さらに工程(h)では、必要に応じ、SOI層27の厚さを調整するための酸化を行い、次いで(I)工程では、弗酸洗浄により酸化膜28を除去するいわゆる犠牲酸化を行う。
【0054】
以上のような工程(a)〜(I)を経て製造されたSOIウエーハ26は、ベースウエーハ22は、ウエーハ全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むCZシリコン単結晶から構成されている。一方、シリコン活性層27は、全面にわたってOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないCZシリコン単結晶から構成されている。すなわち、ベースウエーハ22の表面上に空孔型の微小欠陥が存在しないため、埋め込み酸化膜23が極めて薄いにもかかわらず、高絶縁性が維持され、電気的信頼性が極めて高いものとなる。その上、SOI層27は無欠陥であるため、デバイス形成を行った場合、極めて高い歩留りを達成することができる。
【0055】
【実施例】
以下、実施例及び比較例を挙げて本発明を説明するが、本発明はこれに限定されるものではない。
(実験1):引上げ条件の確認
図3の単結晶製造装置30を用いて、以下のように結晶成長速度の漸減実験を行い、各領域の境界における成長速度を調べた。
まず、24インチ(600mm)径の石英ルツボに原料となる多結晶シリコンを150kgチャージし、直径210mmのシリコン単結晶を育成した。酸素濃度は23〜26ppma(ASTM’79値)となるようにした。単結晶を育成する際、図4(A)に示されるように、成長速度を結晶頭部から尾部にかけて0.80mm/minから0.40mm/minの範囲で直線的に漸減させるように制御した。
【0056】
そして、図4(A)(B)に示すとおり、引上げた単結晶の頭部から尾部にかけて結晶軸方向に縦割り切断し、その後、直径200mmのウェーハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルのうち1枚は、酸素析出熱処理後のウエーハライフタイム(WLT)測定(測定器:SEMILAB WT−85)によりV領域、OSF領域、I領域の各領域の分布状況および各領域境界の成長速度を確認した。なお、本実験における詳細な評価方法は、以下のとおりである。
【0057】
(a)直径210mmのインゴットを結晶軸方向10cm毎の長さでブロックに切断後、結晶軸方向に縦割り切断加工し、その後図5に示されるように結晶軸に対し垂直方向に直径200mm(8インチ)のウェーハ形状の鏡面加工サンプルに仕上げた。
(b)上記サンプルのうち1枚目は、ウェーハ熱処理炉内620℃・2時間(窒素雰囲気)熱処理後、800℃・4時間(窒素雰囲気)と1000℃・16時間(ドライ酸素雰囲気)の2段熱処理を施したあとに冷却し、SEMILAB WT−85によるWLTマップを作成した。
【0058】
実験結果
上記実験から、V領域、OSF領域、N領域、I領域の各領域境界の成長速度を確認した。
V領域/OSF領域境界 : 0.595mm/min
OSF領域/N領域境界 : 0.587mm/min
N領域/I領域境界 : 0.579mm/min
【0059】
(実験2):SOIウエーハの製造
図3に示したような実験1と同じ引き上げ装置により、24インチ石英ルツボに原料多結晶シリコンを150kgチャージし、実験1の結果をもとに2本の直径210mmのインゴットを引き上げた。
その際、図6に示したように、1本目は成長速度を結晶頭部から尾部にかけて0.65mm/minで一定となるように設定し、面内全域にV領域が形成されるように引き上げた。また、2本目は成長速度を結晶頭部から尾部にかけて0.55mm/minで一定となるように設定し、今度は面内全域にI領域が形成されるように引き上げた。酸素濃度は24〜26ppma(ASTM‘79)を狙うように作製した。そして各インゴットから加工した鏡面ウエーハをベースウエーハとして使用した。
【0060】
一方、ボンドウエーハとしては、異なるホットゾーンで、N領域であり、且つCuデポジション法により検出される欠陥領域を含まないシリコン単結晶を育成し、この単結晶から得た鏡面ウエーハを用いた。
上記のようなウエーハ全面がV領域またはI領域のベースウエーハと、無欠陥のボンドウエーハを用いて、絶縁酸化膜の厚さが70nm、シリコン活性層の厚さが200nmとなるSOIウエーハをそれぞれ製造した。
【0061】
このように製造されたSOIウエーハに対し、シリコン活性層を水酸化カリウム溶液で選択エッチングして除去した。次いで、残った絶縁酸化膜層を有するベースウエーハに対し、6MV/cmの電解強度でCuデポジション法による評価を行った。
その結果、貼り合わせ酸化を行った後の絶縁酸化膜の場合、図7(A)に見られるように面内全域がV領域のベースウエーハの方では酸化膜の破壊が確認された。一方、面内全域がI領域のベースウエーハの方では、図7(B)に見られるように酸化膜破壊は発生していなかった。
【0062】
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【0063】
例えば、上記実施形態では、2枚のシリコンウエーハを用いてイオン注入剥離法によりSOIウエーハを製造する場合について説明したが、本発明は、貼り合わせ後、ボンドウエーハの裏面側を研削・研磨等により薄膜化して製造されるSOIウエーハにも適用することができる。
【0064】
【発明の効果】
以上説明したように、本発明によれば、ベースウエーハの全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むSOIウエーハが提供される。このようなSOIウエーハであれば、たとえ埋め込み酸化膜の厚さが100nm以下であっても優れた絶縁特性を保つため、これを使用してデバイスを作製すれば、電気特性に優れたデバイスを高歩留りで作製することができる。また、ベースウエーハは比較的容易に製造することができるため、製造コストを低く抑えることができる。
【図面の簡単な説明】
【図1】本発明に係るSOIウエーハの製造工程の一例を示すフロー図である。
【図2】本発明に係るSOIウエーハを製造する際に使用する結晶の領域を表す説明図である。
【図3】本発明で使用することができるCZシリコン単結晶製造装置の一例である。
【図4】(A)単結晶成長速度と結晶切断位置の関係を示す関係図である。
(B)成長速度と各領域を示す説明図である。
【図5】評価試料の作製方法を示す説明図である。
【図6】育成した各シリコン単結晶の成長速度を示す説明図である。
【図7】Cuデポジッション法による欠陥分布を示す図である。
(A)V領域のベースウエーハ
(B)I領域のベースウエーハ(Cuデポジッション欠陥なし)
【図8】結晶欠陥領域を説明する説明図である。
【符号の説明】
1…成長単結晶棒、 2…シリコン融液、 3…湯面、 4…固液界面、
6…シードチャック、 7…ワイヤ、 10…外側断熱材、 12…黒鉛筒、
21…ボンドウエーハ、 22…ベースウエーハ、
23…酸化膜(絶縁層)、 24…イオン注入層、 25…剥離ウエーハ、
26…SOIウエーハ、 27…シリコン活性層(SOI層)、
28…酸化膜、 30…単結晶引上げ装置、 31…引上げ室、
32…ルツボ、 33…ルツボ保持軸、 34…ヒータ、 35…断熱材。

Claims (6)

  1. それぞれシリコン単結晶からなるベースウエーハとボンドウエーハとを、酸化膜を介して貼り合わせた後、前記ボンドウエーハを薄膜化することによりシリコン活性層が形成されたSOIウエーハであって、前記ベースウエーハが、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものからなることを特徴とするSOIウエーハ。
  2. 前記SOIウエーハが、前記ボンドウエーハにイオン注入を行い、形成されたイオン注入層で剥離することで前記ボンドウエーハの薄膜化を行うイオン注入剥離法により形成されたものであることを特徴とする請求項1に記載のSOIウエーハ。
  3. 前記酸化膜の厚さが、10〜100nmの範囲にあることを特徴とする請求項1又は請求項2に記載のSOIウエーハ。
  4. 前記シリコン活性層が、チョクラルスキー法により育成されたシリコン単結晶であり、全面にわたってOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないものからなることを特徴とする請求項1ないし請求項3のいずれか1項に記載のSOIウエーハ。
  5. 少なくとも、それぞれシリコン単結晶からなるベースウエーハとボンドウエーハのうち少なくとも一方に酸化膜を形成する工程と、ボンドウエーハにイオン注入することによりイオン注入層を形成する工程と、該ボンドウエーハのイオン注入した側の面を、前記酸化膜を介してベースウエーハと貼り合わせる工程と、前記イオン注入層を境界として剥離を行う工程とを有するSOIウエーハの製造方法において、前記ベースウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものを使用することを特徴とするSOIウエーハの製造方法。
  6. 前記ボンドウエーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面が、育成の際に引き上げ速度を高速から低速に漸減させた場合に、リング状に発生するOSF領域より低速側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないものを使用することを特徴とする請求項5に記載のSOIウエーハの製造方法。
JP2003015072A 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法 Expired - Fee Related JP4380162B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003015072A JP4380162B2 (ja) 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法
TW093101671A TW200428637A (en) 2003-01-23 2004-01-20 SOI wafer and production method thereof
PCT/JP2004/000547 WO2004066390A1 (ja) 2003-01-23 2004-01-22 Soiウエーハ及びその製造方法
US10/542,376 US7407866B2 (en) 2003-01-23 2004-01-22 Soi wafer and a method for producing the same
KR1020057013008A KR20050088493A (ko) 2003-01-23 2004-01-22 Soi웨이퍼 및 그 제조 방법
EP04704346A EP1589580B1 (en) 2003-01-23 2004-01-22 An soi wafer and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003015072A JP4380162B2 (ja) 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2004265903A true JP2004265903A (ja) 2004-09-24
JP4380162B2 JP4380162B2 (ja) 2009-12-09

Family

ID=33111949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003015072A Expired - Fee Related JP4380162B2 (ja) 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4380162B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。

Also Published As

Publication number Publication date
JP4380162B2 (ja) 2009-12-09

Similar Documents

Publication Publication Date Title
JP5691504B2 (ja) シリコン単結晶育成方法
JP3624827B2 (ja) シリコン単結晶の製造方法
EP0964082A1 (en) Silicon single crystal wafer and a method for producing it
JP2002201093A (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
EP1502972B1 (en) A silicon single crystal wafer, an epitaxial wafer and method for producing silicon single crystal
JP4380141B2 (ja) シリコンウェーハの評価方法
US7518187B2 (en) Soi wafer and a method for producing the same
JP2004153081A (ja) Soiウエーハ及びsoiウエーハの製造方法
US7407866B2 (en) Soi wafer and a method for producing the same
JP5565079B2 (ja) Soiウェーハの製造方法
JP4380162B2 (ja) Soiウエーハ及びその製造方法
JP2004265904A (ja) Soiウエーハ及びその製造方法
JP2003321297A (ja) シリコン単結晶の製造方法及びシリコン単結晶ウェーハ
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090914

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4380162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees