JP4765157B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP4765157B2
JP4765157B2 JP2000333286A JP2000333286A JP4765157B2 JP 4765157 B2 JP4765157 B2 JP 4765157B2 JP 2000333286 A JP2000333286 A JP 2000333286A JP 2000333286 A JP2000333286 A JP 2000333286A JP 4765157 B2 JP4765157 B2 JP 4765157B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
substrate
soi
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000333286A
Other languages
English (en)
Other versions
JP2001210811A (ja
Inventor
啓明 氷見
則行 岩森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000333286A priority Critical patent/JP4765157B2/ja
Priority to US09/713,018 priority patent/US6676748B1/en
Priority to EP00125154A priority patent/EP1102314A3/en
Publication of JP2001210811A publication Critical patent/JP2001210811A/ja
Priority to US10/716,606 priority patent/US7220654B2/en
Priority to US11/783,765 priority patent/US7754580B2/en
Application granted granted Critical
Publication of JP4765157B2 publication Critical patent/JP4765157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、複合ＩＣ、ＬＳＩを含む半導体装置一般に用いられる半導体基板の製造方法に関する。
【０００２】
【従来の技術】
半導体基板上に中間絶縁膜を介して半導体層が配設されるＳＯＩ（シリコンオンインシュレータ）半導体装置はバイポーラ、ＭＯＳ、パワー素子等の複数の種類の素子を１チップに搭載したもの、例えば、複合ＩＣや高耐圧ＩＣおよび高速低消費電力が要求される携帯機器用ＬＳＩに用いて好適である。ＳＯＩ半導体装置を製造するには、基板としてＳｉＯ2のような絶縁物からなる非常に抵抗の高い層の上に高品質の結晶性半導体層が形成されたいわゆるＳＯＩ基板が必要である。このようなＳＯＩ基板の製造法としては、従来、貼り合わせ法、ＳＩＭＯＸ法、水素脆性を利用し貼り合わせとイオン注入を組み合わせた方法等が知られていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来技術で製造したＳＯＩ基板は、いずれの方法も通常のバルク基板と比べると数〜数十倍高価である。このことが、原理的に高性能高機能であるにも関わらず、ＳＯＩ半導体装置の実用化を阻む最大の要因となっていた。
【０００４】
本発明は上記問題点に鑑みなされたもので、従来のＳＯＩ基板にかわり、高品質で安価なＳＯＩ半導体装置に用いて好適な半導体基板の製造方法を提供することを目的とするものである。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、２×１０18個／ｃｍ3を超える高濃度の酸素を含んだ半導体基板（１）に半導体層（２）をエピタキシャル成長させる工程と、エピタキシャル層を形成した半導体基板を酸化性雰囲気中において１１５０℃以上の高温で熱処理することで半導体基板とエピタキシャル層との界面に酸素を析出させることにより酸化物層（３）を形成する工程と、を含んでいることを特徴としている。
【０００６】
このようにＳＯＩ半導体装置の半導体基板を製造することにより、半導体デバイスに必要な厚さのＳＯＩ層をエピタキシャル層の厚さの制御でほぼ決めることができ、従来のような貼り合わせ法による場合に比べ、接合用の２枚の鏡面ウェハの準備、２枚のウェハの接着、結合熱処理、必要なＳＯＩ層厚さを得るためのエッジ処理、平面研削、再度の鏡面研磨工程、さらにはボイド、ＳＯＩ厚等多くの検査工程を不要とすることができ、大幅なコスト低減を達成することができる。また、半導体基板に酸素を高エネルギーでイオン注入してＳＯＩ基板を作成するＳＩＭＯＸ法と比較しても、高価なイオン注入装置が不要となること、スループットが向上する等、大幅なコスト低減を達成することができる。
【００１１】
また、請求項２の発明においては、半導体基板に半導体層をエピタキシャル成長させる工程の前に、高濃度の酸素を含んだ半導体からなる半導体基板（３１）を水素雰囲気中にて１０００℃以上の高温で熱処理することにより、半導体基板表面の結晶品位を向上させる工程を行うことを特徴としている。このような方法によっても請求項１と同様の効果が得られる。
【００１８】
なお、請求項３は、請求項１または２に記載の発明によって形成される半導体基板に関する。
【００１９】
また、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２０】
【発明の実施の形態】
（第１実施形態）
本発明の第１実施形態を適用したＳＯＩ半導体装置用の半導体基板の製造方法を説明する。図１に、本実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示し、以下、図１に基づいて説明する。
【００２１】
本実施形態においては、表面が鏡面研磨された高濃度の格子間酸素を含んだ高抵抗の半導体基板１をエピタキシャル成長用基板として用いる。ＣＺ法で成長したシリコン単結晶中には、１０18個／ｃｍ3程度の酸素が格子間に存在するが、本実施形態では、これより高い例えば２×１０18個／ｃｍ3を超える濃度の格子間酸素を含むミラーウェハを出発材料としている。当該ミラーウェハは、通常のミラーウェハ同様、ＣＺ法により製造できる。この半導体基板１に、例えば、ＳＣ−１液（ＮＨ4ＯＨ、Ｈ2Ｏ2、Ｈ2Ｏからなる混合液，ＡＰＭ液）への浸漬処理、ＳＣ−２液（ＨＣｌ、Ｈ2Ｏ2、Ｈ2Ｏからなる混合液，ＨＰＭ液）への浸漬処理、希ＨＦ溶液への浸漬処理、超純水置換、乾燥からなる一連の前洗浄処理を行った後、エピタキシャル装置中でＨＣｌエッチ、Ｈ2ガス置換等からなる通常のエピタキシャル成長でエピタキシャル層（半導体活性層）２を活性層として必要な厚さに応じて成長させる。
【００２２】
しかる後、エピタキシャル層２を形成したこの半導体基板１を酸化性雰囲気中で、例えば１１５０℃以上の高温で熱処理することにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板１の中の酸素をエピタキシャル層２／半導体基板１界面の歪み層を核として析出させる。この結果、エピタキシャル層２と半導体基板１との界面にＳｉＯ2の層状領域（酸化膜）３が形成されＳＯＩ構造が形成される。界面に形成されるＳｉＯ2の層状領域３は数１００ｎｍ程度であるが、用いた半導体基板１が高抵抗であるところから、トレンチ分離等と併用することにより素子間を電気的に絶縁分離することができ、通常のＳＯＩ基板と同等の性能を実現できる。
【００２３】
本実施形態に示すＳＯＩ半導体用の半導体基板の製造方法によれば、従来のような貼り合わせ法による場合に比べ、２枚の接合用ミラーウェハの準備、２枚のミラーウェハの接着、結合熱処理、必要なＳＯＩ厚を得るためのエッジ処理，平面研削，再度の鏡面研磨工程、さらにはボイド，ＳＯＩ厚等多くの検査工程を不要とすることができ、大幅なコスト低減を達成することができる。また、ＳＩＭＯＸ法と比較すると、ＳＩＭＯＸ法では半導体基板に酸素を高いエネルギーで高濃度（１×１０18ｃｍ-3）にてイオン注入しなければならないために高価な装置が必要な上にスループットが悪くなるが、これに対し、本実施形態では高濃度の格子間酸素を含む半導体基板を用い、活性層形成用に通常のエピタキシャル成長を行い、酸化性雰囲気中で熱処理することのみでＳｉＯ2の層状領域３を形成することができるため、大幅なコスト低減を達成することができる。
【００２４】
（第２実施形態）
図２に、本発明の第２実施形態を示す。本実施形態では、第１実施形態で用いた半導体基板１に代えて半絶縁性の半導体基板１１を用いている。このように半絶縁性の半導体基板１１を用い、第１実施形態と同様に半導体基板１１の上にエピタキシャル層１２を形成してもよい。このようにすることで、エピタキシャル層１２の形成後に酸化性雰囲気中での高温の酸素析出熱処理を行うことなく、疑似ＳＯＩ構造を構成することができる。
【００２５】
ここで示す半絶縁性の半導体基板１１としては、例えば、少数キャリアのライフタイムが１×１０-8ｓｅｃ以下である基板を用いることができる。これは、本実施形態に示す構造の半導体基板１１及びエピタキシャル層１２に対して素子を形成した場合に隣接するセル同士に備えられた不純物層と半導体基板１１とによって形成される寄生トランジスタのｈＦＥと少数キャリアのライフタイムとの関係が図３のように示されるからである。すなわち、図３に示すように、寄生トランジスタによる影響を十分少ないものとするには、寄生トランジスタのｈＦＥが１０-1以下であることが好ましいといえるが、少数キャリアのライフタイムであるτｇが１０-8以下となるとき寄生トランジスタのｈＦＥが１０-1以下になるのである。このため、少数キャリアのライフタイムが上記値となるように設定している。
【００２６】
なお、半導体基板１１のキャリア濃度としては特に制限がなく、例えば１×１０14ｃｍ-3以下のものであってもよい。
【００２７】
また、上記半絶縁性の半導体基板１１としては、例えば、高濃度の格子間酸素や炭素等のバンドギャップ中に深いトラップレベルを形成する不純物を含む基板を用いることができる。
【００２８】
（第３実施形態）
図４に、本発明の第３実施形態を示す。本実施形態では、第２実施形態で用いた半導体基板１１に代えて、導電型がエピタキシャル層２２と反対の導電型であるドーパントを添加した半絶縁性基板２１を用いている。つまり、図中に示されるように、エピタキシャル層２２をｎ型にする場合には、半導体基板２１にｐ型基板を用い、エピタキシャル層２２をｐ型にする場合には、半導体基板２１にｎ型基板を用いる。こうすることで、形成したエピタキシャル層２２と半導体基板２１との間でＰＮ接合が形成されるため、第２実施形態よりもさらに確実な電気的分離が達成できる。
【００２９】
なお、本実施形態のようにＰＮ接合を形成する場合においては、上記したようにキャリア濃度を低く設定することで、高耐圧とすることもできる。
【００３０】
（第４実施形態）
図５に、本発明の第４実施形態を示す。本実施形態では、第１〜第３実施形態と同様に半導体基板３１として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い（図５（ａ））、この半導体基板３１にエピタキシャル成長前に水素中で例えば１０００℃以上の高温熱処理を行う。このようにすることで、基板中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層３２が形成され（図５（ｂ））、基板表面の結晶品位が向上する。このため、この後、形成するエピタキシャル層３３（図５（ｃ））の結晶性をより一層向上させることができる。
【００３１】
（第５実施形態）
図６に、本発明の第５実施形態を示す。なお、図６に示す工程のうち、図６（ａ）〜（ｃ）に示す工程は、それぞれ、図５（ａ）〜（ｃ）に示す工程と同一である。本実施形態は、第４実施形態に示した方法で作成したエピタキシャル成長基板を酸化性雰囲気中で例えば１１５０℃以上の高温で熱処理する（図６（ｄ））ことにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板３１の中の酸素をエピタキシャル成長層／基板界面の歪み層を核としてＳｉＯ2の層状領域３４を析出させ、ＳＯＩ構造を形成するものである。
【００３２】
このように、第４実施形態に対して、さらに酸化性雰囲気中での熱処理を行うことで、第１実施形態のように、ＳｉＯ2の層状領域３を形成することも可能である。
【００３３】
（第６実施形態）
図７に、本発明の第６実施形態を示す。本実施形態では、第１〜第３実施形態と同様に、半導体基板４１として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い（図７（ａ））、後工程で形成する活性層としてのエピタキシャル層４３とは逆の導電型の薄い半導体層４２をエピタキシャル成長させ（図７（ｂ））、引き続きエピタキシャル層４３をエピタキシャル成長させる（図７（ｃ））。例えば、活性層（エピタキシャル層４３）をｎ-型層とするのであれば、半導体層４２をｐ-型層とする。
【００３４】
このような製造方法によれば、半導体基板４１とエピタキシャル層４３の界面に形成された活性層とは逆の導電型を持つ半導体層４２が、完全空乏化して下地の高抵抗な半導体基板４１とともに電圧の支持と絶縁分離の役割を果たす結果、疑似的ＳＯＩ構造として作用する。もちろん、第１実施形態と同様に、高温酸化性雰囲気中での熱処理を行い、酸化物層の析出を行うようにしてもよい。
【００３５】
（第７実施形態）
図８に、本発明の第７実施形態を示す。本実施形態では、第６実施形態の途中のエピタキシャル成長の前に、第４、５実施形態と同様に、用いる半導体基板４１に対して図５（ｂ）に示す工程を施す。すなわち、水素中で例えば１０００℃以上の高温熱処理を行う。このようにすることにより、半導体基板４１の中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層４４が形成され（図８（ｂ））、基板表面の結晶品位が向上する。
【００３６】
なお、この後、図８（ｃ）、（ｄ）に示すように、図７（ｂ）、（ｃ）に示す工程と同様の工程を行うことで疑似ＳＯＩ構造が構成される。なお、本実施形態においても、高温酸化性雰囲気中での熱処理を行い、第５実施形態のように酸化物層の析出を行うようにしてもよい。
【００３７】
（第８実施形態）
図９に、本発明の第８実施形態を示す。本実施形態においては、第１〜第３実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をベースウェハ５１とし、通常のミラーウェハをボンドウェハ５２として用意する（図９（ａ））。そして、ベースウェハ５１とボンドウェハ５２のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜５３を形成し（図９（ｂ））、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の結合熱処理を行い結合ウェハ５４を作成する（図９（ｃ））。
【００３８】
その後、その結合ウェハ５４のうちボンドウェハ５２側の裏面を表面研削および鏡面研磨により所定のＳＯＩ層厚さにしてＳＯＩ基板を製造する（図９（ｄ））。
【００３９】
本実施形態では、従来の貼り合わせウェハの製造方法と異なり、ベースウェハに高濃度の格子間酸素を含んだ高抵抗の基板もしくは半絶縁性基板を用いているので、例えば数１００ｎｍ程度と従来の１／１０程度の薄い埋め込み酸化膜厚で例えば２００Ｖ以上の高耐圧用ＳＯＩ基板が実現することができる。
【００４０】
（第９実施形態）
図１０に、本発明の第９実施形態を示す。本実施形態においては、第１〜第３実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をボンドウェハ６１とし、通常のミラーウェハをベースウェハ６２として用意する（図１０（ａ））。そして、ボンドウェハ６１とベースウェハ６２のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜６３を形成し（図１０（ｂ））、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の接合熱処理を行い結合ウェハ６４を作成する（図１０（ｃ））。
【００４１】
その後、その結合ウェハ６４のうちボンドウェハ６１側の裏面を表面研削および鏡面研磨により所定のＳＯＩ層厚さにしてＳＯＩ基板を製造する（図１０（ｄ））。
【００４２】
さらに、水素雰囲気中にて高温で熱処理することにより、ＳＯＩ層表面の酸素を外方拡散させる。これにより、結合界面に酸素が残り、この部分にゲッタリングサイトが形成される（図１０（ｅ））。
【００４３】
このようにして、ＳＯＩ層にゲッタリングサイトが形成されると、ＳＯＩ層上に酸化膜を形成した際には、重金属汚染物質がゲッタリングサイトに取り込まれるため、酸化膜の寿命を向上させることができる。
【００４４】
なお、本実施形態によって形成されるＳＯＩ基板は、例えば、図１１に示すデバイスの形成に用いられる。このデバイスには、ＬＤＭＯＳ７０、バイポーラトランジスタ８０、ＣＭＯＳ９０、ダイオード１００が形成されている。
【００４５】
ＬＤＭＯＳ７０は、ｎ-型のＳＯＩ層（ボンドウェハ６１）の表層部に形成されたｐ型ベース領域７１と、ｐ型ベース領域７１の表層部に形成されたｎ+型ソース領域７２と、ｐ型ベース領域７１から離間するようにＳＯＩ層の表層部に形成されたｎ+型ドレイン領域７３と、少なくともｐ型ベース領域７１上に形成されたゲート絶縁膜７４と、このゲート絶縁膜７４上に形成されたゲート電極７５と、ｎ+型ソース領域７２に電気的に接続されるソース電極７６、ｎ+型ドレイン領域７３に接続されるドレイン電極７７を備えて構成されている。
【００４６】
バイポーラトランジスタ８０は、ＳＯＩ層の表層部に形成されたｐ型ベース領域８１と、ｐ型ベース領域８１の表層部に形成されたｎ+型エミッタ領域８２と、ｐ型ベース領域８１から離間するようにＳＯＩ層の表層部に形成されたｎ+型コレクタ領域８３と、これら各領域に接続されるベース電極８４、エミッタ電極８５、コレクタ電極８６とを備えて構成されている。
【００４７】
ＣＭＯＳ９０は、ＳＯＩ層の表層部に形成されたｎ型ウェル層９１及びｐ型ウェル層９２と、ｎ型ウェル層９１において互いに離間するように配置されたｐ+型のソース９３ａ・ドレイン９４ａと、ｐ型ウェル層９２において互いに離間するように配置されたｎ+型のソース９３ｂ・ドレイン９４ｂと、各ソース９３ａ、９３ｂ・ドレイン９４ａ、９４ｂの間に形成されるチャネル領域の上に形成されたゲート絶縁膜９５ａ、９５ｂ及びゲート電極９６ａ、９６ｂと、各ソース９３ａ、９３ｂ・ドレイン９４ａ、９４ｂに接続されるソース電極９７ａ、９７ｂ及びドレイン電極９８ａ、９８ｂとを備えて構成されている。
【００４８】
ダイオード１００は、ＳＯＩ層の表層部に形成されたｐ型領域１０１及びｐ+型コンタクト領域１０２と、ｐ型領域１０１から離間するように形成されたｎ+型領域１０３と、各領域に接続されるアノード電極１０４及びカソード電極１０５によって構成されている。
【００４９】
そして、本実施形態におけるＳＯＩ基板のＳＯＩ層にはゲッタリングサイトが形成されることから、上記各素子のうちのＬＤＭＯＳ７０、ＣＭＯＳ９０もしくはダイオード１００の形成に本実施形態のＳＯＩ基板を使用すると以下の効果が得られる。
【００５０】
すなわち、ＬＤＭＯＳ７０やＣＭＯＳ９０のようにゲート絶縁膜７４、９５ａ、９５ｂを備えた素子のような場合には、重金属汚染物質がゲッタリングサイトに取り込まれることから、ゲート絶縁膜７４、９５ａ、９５ｂの寿命向上が図れ、素子の信頼性を向上させることができる。
【００５１】
また、ＣＭＯＳ９０のようにｎ型ウェル層９１とｐ型ウェル層９２とが共に形成されるような場合には、ラッチアップ防止の観点から各層をトレンチ分離した方が好ましいが、デバイスサイズ縮小のためにレンチ分離を行わない場合がある。このような場合においてもゲッタリングサイトが形成されていることから、ラッチアップ防止機能を果たすことができる。
【００５２】
また、ダイオード１００のように、オンからオフに切り替わった時に、アノードからｎ-型のＳＯＩ層中に注入されていたホールが再びアノードに戻り、逆方向電流を発生させてしまうが、ゲッタリングサイトがトラップサイトとなってホールを捕獲し、捕獲したホールを電子と再結合させて消滅させてしまうため、逆方向電流が発生しない様にできる。これにより、ダイオード１００のリカバリー特性を改善することができる。なお、図１１では図示していないが、ＩＧＢＴにおいてもダイオードと同様の要因によって逆方向電流が発生することから、本実施形態で示したＳＯＩ基板をＩＧＢＴの形成に用いれば、ＩＧＢＴのリカバリー特性の改善も行える。
【００５３】
（他の実施形態）
上記各実施形態では、格子間に配置された酸素について例示しているが、それ以外の部位に配置された酸素によっても上記と同様の作用を発生させることができるため、特に半導体基板１、２１、３１、４１、５１に含まれている酸素は格子間酸素である必要はない。
【００５４】
また、上記各実施形態では、半導体基板１、２１、３１、４１、５１として高抵抗のものを用いているが、高抵抗に限らずとも上記各実施形態における効果を得ることができる。
【００５５】
また、第１、第５実施形態では、酸化性雰囲気中での熱処理により酸化物層を析出させる場合について説明したが、その他の絶縁物層を析出させることも可能である。例えば、部分的に内在する窒素等を核として窒化物層等を増殖させることも可能であり、このような絶縁物層によってもＳＯＩ基板の代りとすることができる。従って、このような場合には半導体基板に酸素が含まれていることは必須ではない。
【００５６】
なお、上記各実施形態によって形成される基板を用いて各種絶縁分離構造を形成することができる。この一例を図１２（ａ）〜（ｅ）に示す。なお、この図では、第３実施形態におけるＰＮ接合を構成する基板を用いた場合を例に挙げて説明してあるが、その他の実施形態で形成される基板であっても同様である。
【００５７】
例えば、図１２（ａ）に示すようにエピタキシャル層２２と反対の導電型のウェル層１１０を半絶縁性基板２１に接するように形成するウェル分離構造を形成することができる。また、図１２（ｂ）に示すようにエピタキシャル層２２に対して半絶縁性基板２１まで達するトレンチ１１１を形成すると共に、トレンチ１１１内を絶縁膜１１２で埋め込むことでトレンチ分離構造を形成することができる。また、図１２（ｃ）に示すように、図１２（ａ）、（ｂ）とを組み合わせたウェルトレンチ分離構造を形成することも可能である。また、図１２（ｄ）に示すように、図１２（ｂ）に示したトレンチを２本隣接させた構成としたダブルトレンチ分離構造を形成することも可能である。さらに、図１２（ｅ）に示すように、ダブルトレンチ分離構造の各トレンチに挟まれた領域を半絶縁性基板２１と同じ導電型のウェル層１１３にすると共に、このウェル層１１３を接地することで、寄生抜き取りが可能なダブルトレンチ分離構造を形成することも可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図２】本発明の第２実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図３】寄生トランジスタのｈＦＥと少数キャリアのライフタイムとの関係を示す図である。
【図４】本発明の第３実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図５】本発明の第４実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図６】本発明の第５実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図７】本発明の第６実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図８】本発明の第７実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図９】本発明の第８実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図１０】本発明の第９実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図１１】図１０に示す工程により製造したＳＯＩ基板を用いたデバイスの作成例を示す断面図である。
【図１２】本発明の各実施形態によって製造される基板を用いて各種絶縁分離構造を形成した場合を示す断面図である。
【符号の説明】
１…高抵抗な半導体基板、２…エピタキシャル層、３…ＳｉＯ2の層状領域、
１１…半絶縁性の半導体基板、１２…エピタキシャル層、
２１…導電型が逆の半導体基板、２２…エピタキシャル層。

Claims (3)

  1. ２×１０18個／ｃｍ3を超える高濃度の酸素を含んだ半導体基板（１）に半導体層（２）をエピタキシャル成長させる工程と、
    前記エピタキシャル層を形成した前記半導体基板を酸化性雰囲気中において１１５０℃以上の高温で熱処理することで前記半導体基板と前記エピタキシャル層との界面に前記酸素を析出させることにより酸化物層（３）を形成する工程と、を含んでいることを特徴とする半導体基板の製造方法。
  2. 前記半導体層をエピタキシャル成長させる工程の前に、前記半導体基板（３１）を水素雰囲気中にて１０００℃以上の高温で熱処理することにより、前記半導体基板表面の結晶品位を向上させる工程を行うことを特徴とする請求項１に記載の半導体基板の製造方法。
  3. ２×１０18個／ｃｍ3を超える高濃度の酸素を含んだ半導体基板（１）と、
    前記半導体基板の上にエピタキシャル成長された半導体層（２）とを有し、
    前記半導体基板と前記半導体層との界面に前記酸素が析出した酸化物層（３）が含まれている半導体基板。
JP2000333286A 1999-11-17 2000-10-31 半導体基板の製造方法 Expired - Fee Related JP4765157B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000333286A JP4765157B2 (ja) 1999-11-17 2000-10-31 半導体基板の製造方法
US09/713,018 US6676748B1 (en) 1999-11-17 2000-11-16 Method for manufacturing semiconductor substrate
EP00125154A EP1102314A3 (en) 1999-11-17 2000-11-17 Method for manufacturing a SOI substrate
US10/716,606 US7220654B2 (en) 1999-11-17 2003-11-20 Method for manufacturing semiconductor substrate
US11/783,765 US7754580B2 (en) 1999-11-17 2007-04-12 Method for manufacturing semiconductor substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11-326934 1999-11-17
JP1999326934 1999-11-17
JP32693499 1999-11-17
JP2000333286A JP4765157B2 (ja) 1999-11-17 2000-10-31 半導体基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010279103A Division JP5051293B2 (ja) 1999-11-17 2010-12-15 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001210811A JP2001210811A (ja) 2001-08-03
JP4765157B2 true JP4765157B2 (ja) 2011-09-07

Family

ID=26572340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000333286A Expired - Fee Related JP4765157B2 (ja) 1999-11-17 2000-10-31 半導体基板の製造方法

Country Status (3)

Country Link
US (3) US6676748B1 (ja)
EP (1) EP1102314A3 (ja)
JP (1) JP4765157B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6794227B2 (en) * 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US7670936B1 (en) * 2002-10-18 2010-03-02 Advanced Micro Devices, Inc. Nitridation of gate oxide by laser processing
KR100743821B1 (ko) * 2003-02-25 2007-07-30 가부시키가이샤 섬코 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 ｓｏｉ 기판 제조 방법
CN100342492C (zh) * 2003-03-14 2007-10-10 中国科学院上海微***与信息技术研究所 一种厚膜绝缘层上硅材料的制备方法
JP2004311891A (ja) * 2003-04-10 2004-11-04 Seiko Instruments Inc 半導体装置
US7045432B2 (en) * 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
JP4974474B2 (ja) 2004-06-22 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100640628B1 (ko) * 2005-01-10 2006-10-31 삼성전자주식회사 반도체 소자의 자기정렬 콘택 플러그 형성 방법
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US7071010B1 (en) * 2005-05-10 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Methods of making a three terminal magnetic sensor having a collector region electrically isolated from a carrier substrate body
JP2007067012A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
US7268028B1 (en) 2006-04-17 2007-09-11 International Business Machines Corporation Well isolation trenches (WIT) for CMOS devices
US20080238417A1 (en) * 2007-03-29 2008-10-02 Canon Denshi Kabushiki Kaisha Magnetic substance detection sensor and magnetic substance detecting apparatus
ITMI20080562A1 (it) * 2008-04-01 2009-10-02 St Microelectronics Srl Stampo con caratteristiche nanometriche, metodo di realizzazione di detto stampo e relativo utilizzo in un metodo di realizzazione di un array di nanotubi di carbonio
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
FI128442B (en) * 2017-06-21 2020-05-15 Turun Yliopisto Silicon structure with crystalline silica
CN115513172B (zh) * 2022-11-22 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56164547A (en) * 1980-05-21 1981-12-17 Fujitsu Ltd Semiconductor measurement
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
JPS57210635A (en) * 1981-06-19 1982-12-24 Tokyo Daigaku Manufacture of semiconductor device
US4376138A (en) * 1982-01-04 1983-03-08 Bell Telephone Laboratories, Incorporated Optical waveguides in InGaAsP and InP
US4459159A (en) * 1982-09-29 1984-07-10 Mara William C O Method for making semi-insulating substrate by post-process heating of oxygenated and doped silicon
JPS59188925A (ja) * 1983-04-12 1984-10-26 Toshiba Corp 半導体装置の製造方法
JPS61121433A (ja) * 1984-11-19 1986-06-09 Sharp Corp 半導体基板
DE3751243T2 (de) * 1986-02-18 1995-08-31 Toshiba Kawasaki Kk Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
JPS62190756A (ja) * 1986-02-18 1987-08-20 Toshiba Corp 光電子集積化素子とその製造方法
JPS6329937A (ja) 1986-07-23 1988-02-08 Sony Corp 半導体基板
JPS6411316A (en) 1987-07-03 1989-01-13 Sanyo Electric Co Formation of soi structure
JPH0721855Y2 (ja) 1987-07-10 1995-05-17 日産自動車株式会社 触媒コンバータ装置
JPH01290229A (ja) 1988-05-18 1989-11-22 Meidensha Corp 半導体ウエハ
JPH0237771A (ja) * 1988-07-28 1990-02-07 Fujitsu Ltd Ｓｏｉ基板
JPH0246770A (ja) * 1988-08-08 1990-02-16 Seiko Epson Corp 半導体装置
JPH02189930A (ja) * 1989-01-18 1990-07-25 Nec Corp バイポーラトランジスタの製造方法
JPH02237033A (ja) * 1989-03-09 1990-09-19 Nissan Motor Co Ltd 半導体基板の製造方法
FR2647967B1 (fr) * 1989-06-06 1991-08-16 Thomson Csf Dispositif optoelectronique sur substrat semi-isolant et procede de realisation d'un tel dispositif
US5141879A (en) * 1989-08-28 1992-08-25 Herbert Goronkin Method of fabricating a FET having a high trap concentration interface layer
JPH0384931A (ja) * 1989-08-29 1991-04-10 Sony Corp 半導体基板のゲッタリング方法
JP2801704B2 (ja) 1989-12-11 1998-09-21 株式会社東芝 半導体基板の製造方法
JPH0479372A (ja) * 1990-07-23 1992-03-12 Nissan Motor Co Ltd 半導体基板の製造方法
JPH0493031A (ja) * 1990-08-09 1992-03-25 Nec Corp シリコン半導体基板
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JP3618105B2 (ja) * 1991-03-07 2005-02-09 株式会社日本自動車部品総合研究所 半導体基板の製造方法
US5144377A (en) * 1991-04-04 1992-09-01 University Of Delaware High-speed heterojunction light-emitting diode
JP3217089B2 (ja) * 1991-08-23 2001-10-09 富士通株式会社 Ｓｏｉウェハおよびその製造方法
JP3218374B2 (ja) * 1992-04-13 2001-10-15 株式会社ジャパンエナジー ＩｎＰ半導体表面および界面の評価方法
JP2807614B2 (ja) 1993-03-26 1998-10-08 三菱マテリアル株式会社 Ｓｏｉウェーハの作製方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JPH0837286A (ja) * 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
JP2822943B2 (ja) * 1995-06-30 1998-11-11 日本電気株式会社 周波数補正回路
JPH1041241A (ja) * 1996-07-26 1998-02-13 Sharp Corp 半導体装置の製造方法
US5930642A (en) * 1997-06-09 1999-07-27 Advanced Micro Devices, Inc. Transistor with buried insulative layer beneath the channel region
JPH114028A (ja) * 1997-06-11 1999-01-06 Hitachi Cable Ltd 化合物半導体素子の製造方法及び化合物半導体素子
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
US20040108566A1 (en) 2004-06-10
EP1102314A3 (en) 2005-08-03
JP2001210811A (ja) 2001-08-03
US7754580B2 (en) 2010-07-13
US6676748B1 (en) 2004-01-13
EP1102314A2 (en) 2001-05-23
US20070194413A1 (en) 2007-08-23
US7220654B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
JP4765157B2 (ja) 半導体基板の製造方法
KR100292818B1 (ko) 모오스트랜지스터제조방법
JP3512701B2 (ja) 半導体装置及びその製造方法
JP2002237590A (ja) Ｍｏｓ型電界効果トランジスタ
JP2001217433A (ja) 埋め込みシリコンゲルマニウム層をもつｃｍｏｓ集積回路素子及び基板とその製造方法
JPS62286283A (ja) 半導体装置
JP2000353797A (ja) 半導体ウエハおよびその製造方法
US5907168A (en) Low noise Ge-JFETs
JP4088011B2 (ja) 半導体装置及びその製造方法
JP4065580B2 (ja) トランジスタ製造用の絶縁体上シリコン型の基体および該基体の製造方法
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US6407014B1 (en) Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
JP3645390B2 (ja) 半導体装置およびその製造方法
JP3901957B2 (ja) 半導体基板の製造方法及びその方法により製造された半導体装置
JP5051293B2 (ja) 半導体基板の製造方法
JP2000340578A (ja) 半導体装置の製造方法
JP4892825B2 (ja) 半導体装置の製造方法
JP4951872B2 (ja) 半導体装置の製造方法
JP2000332021A (ja) Ｓｏｉ基板およびその製造方法ならびに半導体装置およびその製造方法
JP4667865B2 (ja) 異なる再結合中心密度を有する結晶性半導体層を備えた電界効果トランジスタ及びその形成方法
JP2002299590A (ja) 半導体基板の製造方法及び半導体装置の製造方法
Verma et al. Review of SOI MOSFET design and fabrication parameters and its electrical characteristics
JP2001093985A (ja) 炭化珪素半導体装置及びその製造方法
JP3145694B2 (ja) 半導体装置
JPH0575041A (ja) Ｃｍｏｓ半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees