JPH05335529A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH05335529A
JPH05335529A JP13709992A JP13709992A JPH05335529A JP H05335529 A JPH05335529 A JP H05335529A JP 13709992 A JP13709992 A JP 13709992A JP 13709992 A JP13709992 A JP 13709992A JP H05335529 A JPH05335529 A JP H05335529A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
insulating
semiconductor device
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13709992A
Other languages
English (en)
Inventor
Takao Miura
▲隆▼雄 三浦
Tsunenori Yamauchi
経則 山内
Yoshinobu Monma
義信 門馬
Hiroshi Goto
広志 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13709992A priority Critical patent/JPH05335529A/ja
Priority to DE19934317570 priority patent/DE4317570C2/de
Priority to FR9306458A priority patent/FR2691837B1/fr
Publication of JPH05335529A publication Critical patent/JPH05335529A/ja
Priority to US08/638,200 priority patent/US5705425A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ＳＯＩ基板を用いた半導体装置およびその製
造方法に関し、結晶欠陥がなく、かつ平坦性を要求する
ことなく配線のステップカバレッジ不良のないようにし
ている半導体装置およびその製造方法を提供することで
ある。 【構成】 下側半導体層２１、絶縁層２２および上側半
導体層からなるＳＯＩ基板を用いて、該上側半導体層に
その表面から該絶縁層２２にまで達する溝２４によって
分離された少なくとも２つの孤立した半導体島２３が形
成され、それぞれの半導体島２３に集積回路が形成され
ている半導体装置において、孤立した半導体島の集積回
路が前記溝２４の空間を越えて延びている導体２８によ
って接続されているように構成する。導体がワイヤ・ボ
ンディングの金属線２８であり、あるいは、別の基板の
上に形成されている金属配線層および該金属配線層と半
導体島での金属パッドとの間のバンプである。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、より詳し
くは、ＳＯＩ（silicon-on-insulator) 基板を用いた半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＳＯＩ基板は、酸化（SiO2）膜を挟んで
Ｓｉウエーハを張り合わせることによって、あるいは、
酸素イオンのイオン打ち込みと酸化によるＳＩＭＯＸ法
によって製作される。このＳＯＩ基板を用いて、その上
側半導体（Ｓｉ）層に複数の集積回路（単体の半導体素
子（トランジスタ）である場合も含む）を形成する場合
にも、それぞれの集積回路を絶縁分離しかつ集積回路間
の干渉やノイズ等を完全に遮断するための素子分離（ア
イソレーション）が必要である。従来、採用されていた
素子分離法は、表面平坦化を考慮して、基板の上側半導
体層表面から酸化膜に達するＶまたはＵ字型の溝を掘っ
て、その溝を絶縁物で埋める（充填する）方法である。
例えば、図１７に示すように、下側半導体層１と、SiO2
絶縁層２と、上側半導体層３とからなるＳＯＩ基板４に
おいて、選択エッチングよって絶縁層２に達するＵ溝を
掘り、複数の半導体島５Ａ、５Ｂを形成する。そして、
溝内に埋め込み酸化膜（例えば、SiO2膜）６を形成し、
この酸化膜６および半導体島５Ａ、５Ｂの全体を覆う絶
縁保護膜７を形成する。また、半導体島５Ａ、５Ｂのそ
れぞれには、所定の集積回路を作り、これらの集積回路
を接続する配線層（例えば、アルミニウム膜のパター
ン）８を絶縁保護膜７の上に形成している。
【０００３】
【発明が解決しようとする課題】このようなＳＯＩ基板
使用の半導体装置においては、次の２つの大きな問題が
あった。その一つは、半導体島の結晶に欠陥９が発生す
ることである。この結晶欠陥は、埋め込んだ絶縁物（Si
O2膜）の内部応力（１０、図１７）が溝に直接作用して
できる場合と、溝と絶縁物（SiO2）との熱膨張係数の差
に起因して生じるバイメタル的な応力によってできる場
合の２通りがあり、多くの場合にはこれら両方が作用し
ている。結晶欠陥は半導体素子の電流リークの発生原因
となり、半導体素子の誤動作、消費電力の増大、信頼性
の低下などの重大な不良に結びついている。そして、も
う一方の問題は、溝に埋め込んだ絶縁膜（SiO2膜）の平
坦性にあり、多大の工程とコストとをかけてでも、溝充
填物の上面と半導体島での上面とが平坦になるようにす
る必要がある。なお、平坦性が求められる理由は、、溝
の上を通る配線（アルミニウム膜）が断線する（あるい
は、薄くなる）のを防止することである。アルミニウム
膜は、通常、真空チャンバー内での蒸着あるいはスパッ
タリングによって絶縁保護膜上に被膜され、その際に、
被膜性があまり良くないので、急峻な段差があるとアル
ミニウム膜が被膜できなかったり、薄くなったりする。
いわゆる、ステップカバレッジ不良の発生である。そこ
で、アルミニウム膜を被膜する前に、急峻な段差が表面
にできないように平坦にしておく必要があった。
【０００４】したがって、ＳＯＩ基板使用の半導体装置
での素子分離（アイソレーション）において、結晶欠陥
がなく、かつ平坦性を要求することなく配線のステップ
カバレッジ不良のないようにしている半導体装置および
その製造方法を提供することが、本発明の目的である。
【０００５】
【課題を解決するための手段】上述の目的が、下側半導
体層、絶縁層および上側半導体層からなるＳＯＩ基板を
用いて、該上側半導体層にその表面から該絶縁層にまで
達する溝によって分離された少なくとも２つの孤立した
半導体島が形成され、それぞれの半導体島に集積回路が
形成されている半導体装置において、孤立した半導体島
の集積回路が溝の空間を越えて延びている導体によって
接続されていることを特徴とする半導体装置によって達
成される。
【０００６】導体はワイヤ・ボンディングの金属線であ
り、あるいは、別の基板の上に形成されている金属配線
層および該金属配線層と半導体島での金属パッドとの間
のバンプである。さらに、下側半導体層、絶縁層および
上側半導体層からなるＳＯＩ基板を用意し、該上側半導
体層に複数の集積回路を形成し、上側半導体層をその表
面から絶縁層に達する分離溝を形成して集積回路を有す
る孤立した半導体島を複数形成し、次に、該半導体島の
集積回路を分離溝の空間を越えて延びている導体によっ
て接続することを特徴とする半導体装置の製造方法によ
っても本願発明の別の目的が達成できる。
【０００７】本願発明に係る製造方法において、集積回
路での最上金属配線層の下の層間絶縁膜を形成し、次に
分離溝を形成し、該層間絶縁膜にコンタクトホールを形
成し、最上金属配線層を形成し、該最上金属配線層およ
び半導体島全体を覆う絶縁保護膜を形成し、該絶縁保護
膜にコンタクトホールを形成し、そして、該コンタクト
ホールを介して半導体島の集積回路を前記導体によって
接続することができる。
【０００８】本願発明に係る製造方法の別の態様におい
て、集積回路での最上金属配線層を形成し、該最上金属
配線層の上に絶縁保護膜を形成し、次に分離溝を形成
し、絶縁保護膜および該分離溝を覆う絶縁膜を形成し、
該絶縁膜および絶縁保護膜にコンタクトホールを形成
し、そして、該コンタクトホールを介して前記半導体島
の集積回路を導体によって接続するようにしてもよい。
【０００９】さらに、本願発明に係る製造方法の他の態
様において、集積回路での最上金属配線層を形成し、該
最上金属配線層の上に絶縁保護膜を形成し、該絶縁保護
膜にコンタクトホールを形成し、次に分離溝を形成し、
そして、該コンタクトホールを介して半導体島の集積回
路を導体によって接続するようにしてもよい。導体によ
る接続が、金属線をワイヤ・ボンディングすることによ
って行われる場合と、あるいは、金属配線層を表面に備
えた別の基板とバンプとを用意し、該金属配線層と半導
体島での金属パッドとの間に該バンプ材を配置し、加熱
して溶着することによって行われる場合とがある。
【００１０】
【作用】従来と同様に、ＳＯＩ基板での基板絶縁層に達
する溝を上側半導体層に形成して、複数の半導体島を画
定しかつ素子分離するが、溝の埋め込みは行わずに、溝
を空間絶縁層として、半導体島の集積回路を接続する導
体をこの溝を越えて延びている。したがって、従来のよ
うな、平坦化の埋め込み絶縁層（酸化膜）は必要としな
いし、埋め込み絶縁層に起因する結晶欠陥は生じない。
【００１１】接続導体の形態としては、（１）ワイヤー
ボンディングによる金属線、および（２）別の基板に上
に形成されている金属配線層および所定のバンプがあ
る。これらの導体（配線）は、溝があって凹凸になって
いるＳＯＩ基板の表面に金属層を被膜形成するわけでな
いので、ステップカバーレッジ不良の問題はない。
【００１２】
【実施例】以下、添付図面を参照して、本発明の実施態
様例によって本発明を詳細に説明する。 実施例１ ワイヤーボンディングによる金属線の場合 図１および図２に示すように、ＳＯＩ基板使用の半導体
装置は、下側半導体層２１上の絶縁層（SiO2層）２２の
上に複数の孤立した半導体島（シリコン島）２３を備え
ており、これら半導体島２３は上側半導体層をその表面
から絶縁層２２まで選択エッチングしてＵ（またはＶ）
溝２４形成と同時に形成したものである。これらの半導
体島２３のそれぞれには集積回路が形成されており、表
面保護のために表出表面（半導体島２３の表面および絶
縁層２２の表面）の全面に絶縁保護膜（SiO2、ＰＳＧの
膜）２５（図１）が、厚さ１μｍ程度で被膜されてい
る。各半導体島２３の上面には接続端子の金属パッド２
６が設けられており、絶縁保護膜２５には金属パッド２
６へのコンタクトホール２７（図１）が開けられてい
る。そして、集積回路を接続するために、金属パッド２
６をワイヤーボンディングによる金属（アルミニウム、
金など）線２８で結んでいる。
【００１３】実施例２ 配線層を備えた別の基板を用いる場合 図３および図４に示すように、ＳＯＩ基板使用の半導体
装置は、実施例１でのワイヤーボンディング金属線を設
ける前迄の構造を有しており、集積回路が作られた半導
体島２３の金属パッド２６が絶縁保護膜２５のコンタク
トホール２７内に表出している（図３）。
【００１４】所定の配線層（パターン）３１をその表面
に備えた基板３２の配線基板３３を別途用意する。この
配線基板３３は、いわゆるプリント基板に相当するもの
であり、絶縁物で作られた基板３２の上に導体（銅、金
など）の配線３１が形成されている。この配線基板３３
を所定位置に配置するために（位置合わせのために）、
基板３２が透明なガラスないし樹脂で作られた基板でな
ることは好ましい。透明でないセラミックないし樹脂で
作られた基板であれば、カメラ利用の位置合わせ方式に
よってか、適切な位置合わせ治具によって所定位置に配
置することができる。あるいは、シリコン基板とその表
面上に形成した絶縁膜（SiO2、ＰＳＧなどの膜）とから
なる基板３２であっても良く、該基板上に同様な金属配
線３１が設けられている。金属パッド２６と配線層３１
との間に金、ハンダなどの導体バンプ３４（図３）を設
けて、用意した配線基板３３を半導体装置の上に載せ、
バンプの加熱溶融工程を経て、半導体島２３の集積回路
を接続することになる。
【００１５】さらに、ＳＯＩ基板使用の半導体装置を製
造する場合には、製造工程にいくつかのやり方があり、
それらについて下記に説明する。 実施例３ 金属配線の下の層間絶縁膜を形成してから分離用溝を形
成する場合：図５〜図８に示す製造工程および図９〜図
１０に示す配線完了での半導体装置を参照し、本発明に
係るＳＯＩ基板使用の半導体装置を次のようにして製造
する。
【００１６】先ず、シリコン単結晶基板（ウエハー）に
酸素をイオン注入するＳＩＭＯＸ法によって、ＳＯＩ基
板を用意し、この基板は下側半導体層４１、絶縁層（Si
O2層、0.５〜２μｍ厚さ）４２および上側半導体層（Ｓ
ｉ層、２〜５μｍ厚さ）４４からなる（図５）。図５で
は上側半導体層４３をｐ型にしており、公知方法にした
がって、集積回路を構成する素子（例えば、ＭＯＳトラ
ンジスタおよびバイポーラトランジスタ）をこの半導体
層４３に形成する。ＭＯＳトランジスタの（ｎ型）ソー
ス・ドレイン領域４４、４５およびバイポーラトランジ
スタの（ｎ型）エミッタ領域４６、（ｐ型）ベース領域
４７および（ｎ型）コレクタ領域４８が形成されてい
る。さらに、（ｐ型）素子分離領域４９を半導体層４３
の上から下まで（絶縁層４２に達するまで）、溝形成箇
所に形成する。なお、該素子分離領域４９は無くても良
いが、半導体島での表面リーク防止に役立つので、不純
物濃度１０17cm-3以下のドープ量が好ましい。ゲート酸
化膜の上にゲート電極５１を形成し、全面を層間絶縁膜
（例えば、ＰＳＧ膜、約１μｍ厚さ）５２で覆う。そし
て、層間絶縁膜５２の上に、分離溝パターンの開口５３
を有するレジスト層５４を形成する。
【００１７】次に、レジスト層５４をマスクとして、層
間絶縁膜５２を選択的にエッチングして開口を開ける。
この層間絶縁膜５２をマスクにして、エッチング液（例
えば、ＫＯＨ水溶液）で上側半導体（Ｓｉ）層４３を選
択的にエッチングして、図６に示すような、溝５５を形
成する。この溝５５は絶縁層４２に達しており、半導体
層４３から複数の半導体島４３Ａ、４３Ｂを形成するこ
とになる。このようなウェットエッチングの代わりに、
エッチングガス（例えば、Ｃｌ2 ガス）を用いたドライ
エッチングにても溝５５を掘ることができる。溝５５は
Ｖ字状あるいはＵ字状の断面形状である。溝５５に表出
している半導体島４３Ａ、４３Ｂの側面は、ｐ型領域４
９となっている。
【００１８】図７に示すように、層間絶縁膜５２にコン
タクトホール５６を通常のホトリソグラフィおよび選択
エッチングによって開ける。そして、図８に示すよう
に、コンタクトホール５６を埋めかつ層間絶縁膜５２上
を延在するように所定パターンの配線（電極）５７を形
成する。この配線５７は、公知プロセスにしたがって、
例えば、アルミニウムをスパッタリング法で全面に被膜
し、このアルミニウム膜（約１μｍ厚さ）をホトリソグ
ラフィおよび選択エッチングによってパターンニングし
て得られる。
【００１９】次に、図９および図１０に示すように、全
面に絶縁保護膜（例えば、ＰＳＧ膜、約１μｍ厚さ）５
８をＣＶＤ法によって成膜する。配線５７において集積
回路の接続端子となる金属パッド５７Ａ、５７Ｂの上の
絶縁保護膜５４選択的に除去してコンタクトホール５９
Ａ、５９Ｂを開ける。なお、図１０ではこれらコンタク
トホールに導体金属のバンプ６５Ａ、６５Ｂが充填され
ている。
【００２０】図９に示すように、金属パッド５７Ａと５
７Ｂとをワイヤーボンディング法による金属線（アルミ
ニウム線、金線など）６０によって接続して、分離され
た半導体島４３Ａ、４３Ｂの集積回路を接続配線する。
このようにして、ＳＯＩ基板使用の半導体装置が得られ
る。また、図１０に示すように、金属配線層６１、絶縁
膜６２およびシリコン基板６３からなる配線基板６４を
別途用意しておく。この配線基板６４では、シリコン基
板６２に半導体装置（集積回路）を形成してあってもよ
く、その場合には、３次元的な半導体装置が得られるこ
とになる。シリコン基板６３の表面上に絶縁膜（SiO2、
ＰＳＧなどの膜）６２を成膜し、その上に金属配線層
（例えば、ＺｎコーティングのＣｕパターン）６１を成
膜する。ガラス基板を用いれば、直接に金属配線層６１
を成膜することになる。一方、コンタクトホール５９
Ａ、５９Ｂ４６に導体金属（金、ハンダ）のバンプ５７
Ａ、５７Ｂをそれぞれ配置する。そして、配線基板６４
を位置合わせしながら、金属配線層６１とバンプ６５
Ａ、６５Ｂとが接触するように半導体装置の上に載せ、
例えば、２００〜４００℃に加熱しながら５０〜１００
ｇ／mm2 ｋ 圧力を加えて、バンプを溶融して金属配線
層６１とバンプ６５Ａ、６５Ｂとを接続する。従って、
図９と同様に分離された半導体島４３Ａ、４３Ｂの集積
回路が接続配線され、ＳＯＩ基板使用の半導体装置が得
られる。
【００２１】実施例４ 金属配線を形成してから分離用溝を形成する場合：図１
１〜図１３に示す製造工程を参照し、本発明に係るＳＯ
Ｉ基板使用の半導体装置を次のようにして異なる工程に
よって製造する。実施例３での図５に示した層間絶縁膜
５２を成膜する工程までは同じに行う。この絶縁膜５２
にコンタクトホールを通常のホトリソグラフィおよび選
択エッチングによって開け、次に、コンタクトホールを
埋めかつ層間絶縁膜５２上を延在するように所定パター
ンの配線（電極）５７を形成する。そして、全面に絶縁
保護膜５８を成膜する。そして、絶縁保護膜５８の上
に、分離溝パターンの開口５３を有するレジスト層５４
を形成する。
【００２２】次に、レジスト層５４をマスクとして、絶
縁保護膜５８および層間絶縁膜５２を選択的にエッチン
グして開口を開ける。これらの絶縁膜５８、５２をマス
クして、エッチング液（例えば、ＫＯＨ水溶液）で上側
半導体（Ｓｉ）層４３を選択的にエッチングして、図１
２に示すような、溝７１を形成する。この溝７１は絶縁
層４２に達しており、半導体層４３から複数の半導体島
４３Ａ、４３Ｂを形成することになる。このウェットエ
ッチングの代わりに、ドライエッチングにても溝７１を
掘ることができる。溝７１はＶ字状あるいはＵ字状の断
面形状であり、半導体島４３Ａ、４３Ｂの側面のｐ型領
域４９が溝７１に表出している。そして、この表出側面
を覆う様に、付加絶縁保護膜（例えば、ＰＳＧ膜、約１
μｍ厚さ）７２をＣＶＤ法で全面に形成する。
【００２３】それから、図１３に示すように、付加絶縁
保護膜７２の上に、コンタクトホールのパターンの開口
を有するレジスト層７４を形成する。このレジスト層７
４をマスクとして、配線４７において集積回路の接続端
子となる金属パッド５７Ａ、５７Ｂの上の絶縁保護膜７
２、５８を選択的にエッチング除去してコンタクトホー
ル７５Ａ、７５Ｂを開ける。そして、レジスト層７４を
除去する。
【００２４】次に、コンタクトホール７５Ａ、７５Ｂを
通して金属パッド５７Ａと５７Ｂとを、図９に示したよ
うにワイヤーボンディングによる金属線６０で接続する
か、あるいは、図１０に示したように、配線基板６４と
パッド６５Ａ、６５Ｂとによって接続する。 実施例５ 金属配線の上に絶縁保護膜を形成してから分離用溝を形
成する場合：図１４〜図１５に示す製造工程を参照し、
本発明に係るＳＯＩ基板使用の半導体装置を次のように
して更に異なる工程によって製造する。
【００２５】実施例３での図５に示した層間絶縁膜５２
を成膜する工程までは同じに行う。この絶縁膜５２にコ
ンタクトホールを通常のホトリソグラフィおよび選択エ
ッチングによって開け、次に、コンタクトホールを埋め
かつ層間絶縁膜５２上を延在するように所定パターンの
配線（電極）５７を形成する。そして、全面に絶縁保護
膜５８を成膜し、ホトリソグラフィおよび選択エッチン
グによって該膜５８にコンタクトホール５９Ａ、５９Ｂ
を開ける。これらコンタクトホール５９Ａ、５９Ｂにお
いて、配線５７において集積回路の接続端子となる金属
パッド５７Ａ、５７Ｂが表出することになる。
【００２６】次に、図１５に示すように、プラズマＣＶ
Ｄ法によって全面に窒化珪素（Si3N 4 ）膜８０を成膜す
る。この膜８０の上に分離溝パターンの開口５３を有す
るレジスト層５４を形成する。次に、レジスト層４４を
マスクとして、窒化珪素膜８０を選択的にエッチングし
て開口を開ける。その窒化珪素膜８０をマスクして、絶
縁保護膜４８、層間絶縁膜５２および上側半導体（Ｓ
ｉ）層４３を選択的に順次エッチングして、図１６に示
すような、溝８２を形成する。この溝８２は絶縁層４２
に達しており、半導体層４３から複数の半導体島４３
Ａ、４３Ｂを形成することになる。そして、窒化珪素膜
８０をプラズマエッチング法で除去する。
【００２７】それから、実施例３および４と同様にし
て、コンタクトホール５９Ａ、５９Ｂを通して金属パッ
ド５７Ａと５７Ｂとを、図９に示したようにワイヤーボ
ンディングによる金属線６０で接続するか、あるいは、
図１０に示したように、配線基板６４とパッド６５Ａ、
６５Ｂとによって接続する。このようにして、分離（ア
イソレーション）された半導体島４３Ａ、４３Ｂの集積
回路が接続配線され、ＳＯＩ基板使用の半導体装置が得
られる。
【００２８】
【発明の効果】以上説明したように、本発明に係るＳＯ
Ｉ基板使用の半導体装置およびその製造方法では、分離
溝を平坦化のために埋めることが無く、埋め込み工程の
削減だけでなく埋め込み酸化物に起因する結晶欠陥の発
生を招くことがない。さらに、平坦化工程がないにもか
かわらず、半導体島の集積回路を接続する配線を問題な
く行うことができる。したがって、ＳＯＩ基板の利点を
そのままにして、半導体装置の信頼性を高めることがで
きる。
【図面の簡単な説明】
【図１】本発明に係るＳＯＩ基板使用の半導体装置の部
分断面図である。
【図２】図１に示した半導体装置の部分斜視図である。
【図３】本発明に係る別の半導体装置の部分断面図であ
る。
【図４】図４に示した半導体装置の部分斜視図である。
【図５】本発明に係る半導体装置の製造過程での部分断
面図である。
【図６】図５の工程に続く製造過程での半導体装置の部
分断面図である。
【図７】図６の工程に続く製造過程での半導体装置の部
分断面図である。
【図８】図７の工程に続く製造過程での半導体装置の部
分断面図である。
【図９】ワイヤーボンディングの金属線を有する本発明
に係るＳＯＩ基板使用の半導体装置の部分断面図であ
る。
【図１０】別の配線基板を有する本発明に係るＳＯＩ基
板使用の半導体装置の部分断面図である。
【図１１】本発明に係る半導体装置の別の製造過程での
部分断面図である。
【図１２】図１１の工程に続く製造過程での半導体装置
の部分断面図である。
【図１３】図１２の工程に続く製造過程での半導体装置
の部分断面図である。
【図１４】本発明に係る半導体装置のその他の製造過程
での部分断面図である。
【図１５】図１４の工程に続く製造過程での半導体装置
の部分断面図である。
【図１６】図１５の工程に続く製造過程での半導体装置
の部分断面図である。
【図１７】ＳＯＩ基板使用の従来の半導体装置の部分断
面図である。
【符号の説明】
２１…下側半導体層 ２２…絶縁層 ２３…半導体島 ２４…溝 ２５…絶縁保護膜 ２６…金属パッド ２８…金属線 ３１…金属配線層 ３２…基板 ３３…配線基板 ３４…バンプ ４１…下側半導体層 ４２…絶縁層 ４３…上側半導体層 ５４…レジスト層 ５５…溝 ５７…配線 ５７Ａ、５７Ｂ…金属パッド ５８…絶縁保護膜 ６０…金属線 ６１…配線層 ６２…絶縁膜 ６３…シリコン基板 ６４…配線基板 ７１…溝 ７２…付加絶縁保護膜 ７４…レジスト層 ８０…窒化珪素膜 ８２…溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 広志 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 下側半導体層、絶縁層および上側半導体
    層からなるＳＯＩ基板を用いて、該上側半導体層にその
    表面から該絶縁層にまで達する溝によって分離された少
    なくとも２つの孤立した半導体島が形成され、それぞれ
    の半導体島に集積回路が形成されている半導体装置にお
    いて、前記孤立した半導体島の集積回路が前記溝の空間
    を越えて延びている導体によって接続されていることを
    特徴とする半導体装置。
  2. 【請求項２】 前記導体がワイヤ・ボンディングの金属
    線（２８、６０）であることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 導体が、別の基板の上に形成されている
    金属配線層（３１、６１）および該金属配線層と前記半
    導体島での金属パッドとの間のバンプ（３４、６５Ａ、
    ６５Ｂ）であることを特徴とする請求項１記載の半導体
    装置。
  4. 【請求項４】 下側半導体層、絶縁層および上側半導体
    層からなるＳＯＩ基板を用意し、該上側半導体層に複数
    の集積回路を形成し、前記上側半導体層をその表面から
    前記絶縁層に達する分離溝を形成して前記集積回路を有
    する孤立した半導体島を複数形成し、次に、該半導体島
    の集積回路を前記分離溝の空間を越えて延びている導体
    によって接続することを特徴とする半導体装置の製造方
    法。
  5. 【請求項５】 前記集積回路での最上金属配線層（５
    ７）の下の層間絶縁膜（５２）を形成し、次に前記分離
    溝（５５）を形成し、該層間絶縁膜にコンタクトホール
    （５６）を形成し、前記最上金属配線層（５７）を形成
    し、該最上金属配線層および前記半導体島全体を覆う絶
    縁保護膜（５８）を形成し、該絶縁保護膜にコンタクト
    ホール（５９Ａ、５９Ｂ）を形成し、そして、該コンタ
    クト窓を介して前記半導体島（４３Ａ、４３Ｂ）の集積
    回路を前記導体によって接続することを特徴とする請求
    項４記載の製造方法。
  6. 【請求項６】 前記集積回路での最上金属配線層（５
    ７）を形成し、該最上金属配線層の上に絶縁保護膜（５
    ８）を形成し、次に前記分離溝（７１）を形成し、前記
    絶縁保護膜および該分離溝を覆う付加絶縁保護膜（７
    ２）を形成し、該絶縁膜および前記絶縁保護膜にコンタ
    クトホール（７５Ａ、７５Ｂ）窓を形成し、そして、該
    コンタクトホールを介して前記半導体島（４３Ａ、４３
    Ｂ）の集積回路を前記導体によって接続することを特徴
    とする請求項４記載の製造方法。
  7. 【請求項７】 前記集積回路での最上金属配線層（５
    ７）を形成し、該最上金属配線層の上に絶縁保護膜（５
    ８）を形成し、該絶縁保護膜にコンタクトホール（５９
    Ａ、５９Ｂ）を形成し、次に前記分離溝（８２）を形成
    し、そして、該コンタクト窓を介して前記半導体島（４
    ３Ａ、４３Ｂ）の集積回路を前記導体によって接続する
    ことを特徴とする請求項４記載の製造方法。
  8. 【請求項８】 前記導体による接続が、金属線（２８、
    ６０）をワイヤ・ボンディングすることによって行われ
    ることを特徴とする請求項４〜請求項７のいずれかに記
    載の製造方法。
  9. 【請求項９】 前記導体による接続が、金属配線層を表
    面に備えた別の基板とバンプ（３４、６５Ａ、６５Ｂ）
    とを用意し、該金属配線層と前記半導体島での金属パッ
    ドとの間に該バンプを配置し、加熱して溶着することに
    よって行われることを特徴とする請求項４〜請求項７の
    いずれかに記載の製造方法。
JP13709992A 1992-05-28 1992-05-28 半導体装置およびその製造方法 Withdrawn JPH05335529A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13709992A JPH05335529A (ja) 1992-05-28 1992-05-28 半導体装置およびその製造方法
DE19934317570 DE4317570C2 (de) 1992-05-28 1993-05-26 Halbleiteranordnung und Verfahren zur Herstellung derselben
FR9306458A FR2691837B1 (fr) 1992-05-28 1993-05-28 Dispositif semiconducteur sur substrat du type soi et son procédé de fabrication.
US08/638,200 US5705425A (en) 1992-05-28 1996-04-26 Process for manufacturing semiconductor devices separated by an air-bridge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13709992A JPH05335529A (ja) 1992-05-28 1992-05-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH05335529A true JPH05335529A (ja) 1993-12-17

Family

ID=15190840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13709992A Withdrawn JPH05335529A (ja) 1992-05-28 1992-05-28 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US5705425A (ja)
JP (1) JPH05335529A (ja)
DE (1) DE4317570C2 (ja)
FR (1) FR2691837B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712184A (en) * 1994-11-11 1998-01-27 Temic Telefunken Microelectronic Gmbh Method for manufacturing integrated circuits complete with high Q passive devices
WO2007119278A1 (ja) * 2006-03-17 2007-10-25 Nec Corporation 半導体装置
US11584694B2 (en) * 2021-01-19 2023-02-21 Ii-Vi Delaware, Inc. Silicon carbide body with localized diamond reinforcement

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19500392A1 (de) * 1995-01-09 1996-07-18 Siemens Ag Integrierte Schaltungsstruktur und Verfahren zu deren Herstellung
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
KR100218538B1 (ko) * 1996-10-17 1999-09-01 김덕중 반도체 기판 및 그 제조 방법
US5864168A (en) * 1997-02-18 1999-01-26 Texas Instruments Incorporated Apparatus and method for reduced substrate noise coupling
US6001723A (en) * 1997-12-24 1999-12-14 National Semiconductor Corporation Application of wire bond loop as integrated circuit package component interconnect
US5920121A (en) * 1998-02-25 1999-07-06 Micron Technology, Inc. Methods and structures for gold interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) * 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6025261A (en) 1998-04-29 2000-02-15 Micron Technology, Inc. Method for making high-Q inductive elements
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6420262B1 (en) * 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7893435B2 (en) * 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6624515B1 (en) 2002-03-11 2003-09-23 Micron Technology, Inc. Microelectronic die including low RC under-layer interconnects
KR100743821B1 (ko) * 2003-02-25 2007-07-30 가부시키가이샤 섬코 실리콘 단결정 육성 방법, 실리콘 웨이퍼 제조 방법 및 ｓｏｉ 기판 제조 방법
TWI251455B (en) * 2004-07-06 2006-03-11 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
US20110215465A1 (en) * 2010-03-03 2011-09-08 Xilinx, Inc. Multi-chip integrated circuit
TW201203574A (en) * 2010-07-14 2012-01-16 Solapoint Corp Solar cell device having an air-bridge type contact
CN102339884A (zh) * 2010-07-14 2012-02-01 太聚能源股份有限公司 具有空桥式接触结构的太阳能装置
US20140131854A1 (en) * 2012-11-13 2014-05-15 Lsi Corporation Multi-chip module connection by way of bridging blocks
US9601456B2 (en) * 2014-01-20 2017-03-21 Etron Technology, Inc. System-in-package module and manufacture method for a system-in-package module
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US3787710A (en) * 1972-01-25 1974-01-22 J Cunningham Integrated circuit structure having electrically isolated circuit components
JPS4974486A (ja) * 1972-11-17 1974-07-18
US3890632A (en) * 1973-12-03 1975-06-17 Rca Corp Stabilized semiconductor devices and method of making same
JPS52101967A (en) * 1976-02-23 1977-08-26 Agency Of Ind Science & Technol Semiconductor device
JPS5314560A (en) * 1976-07-26 1978-02-09 Mitsubishi Electric Corp Production of semiconductor device
JPS577924A (en) * 1980-06-18 1982-01-16 Hitachi Ltd Semiconductor device and manufacture thereof
JPS5730336A (en) * 1980-07-31 1982-02-18 Hitachi Ltd Semiconductor device
JPS57133647A (en) * 1981-02-12 1982-08-18 Toshiba Corp Method for separating chip from semiconductor wafer
JPS58100441A (ja) * 1981-12-10 1983-06-15 Toshiba Corp 半導体装置の製造方法
GB8506714D0 (en) * 1985-03-15 1985-04-17 Smiths Industries Plc Electronic circuit assemblies
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
JPS62194652A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd 半導体装置
US4966865A (en) * 1987-02-05 1990-10-30 Texas Instruments Incorporated Method for planarization of a semiconductor device prior to metallization
JP2896141B2 (ja) * 1987-02-26 1999-05-31 株式会社東芝 高耐圧半導体素子
JPH01106466A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd 半導体装置の製造方法
JPH01246875A (ja) * 1988-03-29 1989-10-02 Toshiba Corp 半導体装置の製造方法
JPH0271546A (ja) * 1988-09-06 1990-03-12 Sharp Corp 半導体装置
JPH02102568A (ja) * 1988-10-11 1990-04-16 Nec Corp 半導体集積回路装置
JPH02219252A (ja) * 1989-02-20 1990-08-31 Fujitsu Ltd 半導体装置の製造方法
EP0398628A3 (en) * 1989-05-15 1991-09-25 Kabushiki Kaisha Toshiba Semiconductor memory device
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
JP2737318B2 (ja) * 1989-11-09 1998-04-08 日本電気株式会社 混成集積回路装置
US5146308A (en) * 1990-10-05 1992-09-08 Micron Technology, Inc. Semiconductor package utilizing edge connected semiconductor dice
JP2956455B2 (ja) * 1993-11-17 1999-10-04 日本電気株式会社 半導体記憶装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712184A (en) * 1994-11-11 1998-01-27 Temic Telefunken Microelectronic Gmbh Method for manufacturing integrated circuits complete with high Q passive devices
WO2007119278A1 (ja) * 2006-03-17 2007-10-25 Nec Corporation 半導体装置
JP4973654B2 (ja) * 2006-03-17 2012-07-11 日本電気株式会社 半導体装置
US11584694B2 (en) * 2021-01-19 2023-02-21 Ii-Vi Delaware, Inc. Silicon carbide body with localized diamond reinforcement

Also Published As

Publication number Publication date
FR2691837B1 (fr) 1995-01-13
DE4317570A1 (de) 1993-12-16
FR2691837A1 (fr) 1993-12-03
DE4317570C2 (de) 1996-12-12
US5705425A (en) 1998-01-06

Similar Documents

Publication Publication Date Title
JPH05335529A (ja) 半導体装置およびその製造方法
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
US4628590A (en) Method of manufacture of a semiconductor device
JPH0612799B2 (ja) 積層型半導体装置およびその製造方法
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH0391930A (ja) 半導体装置の製造方法
JPS63308386A (ja) 半導体装置とその製造方法
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR100368115B1 (ko) 반도체 소자의 본딩 패드 구조 및 그 제조방법
JPH118295A (ja) 半導体装置及びその製造方法
KR900002084B1 (ko) 반도체장치
JPH0685080A (ja) 半導体装置及びその製造方法
JPH1154704A (ja) 半導体構造体の製造方法およびその構造体
JP2000003961A (ja) 集積回路およびその製造方法
JPH04355951A (ja) 半導体装置及びその製造方法
JP3123948B2 (ja) 半導体装置
KR100524918B1 (ko) 반도체 장치의 배선 구조체 제조 방법
JPS62105461A (ja) 半導体装置
JPH03116852A (ja) 半導体装置
JPH0430471A (ja) 半導体装置及びその製造方法
JPH0577185B2 (ja)
JPH0750739B2 (ja) 半導体集積回路の多層配線構造
KR20000045907A (ko) 반도체 장치의 플러그 형성방법
JPS5951130B2 (ja) 漏洩電流の少ない半導体装置の製造方法
JPH0595048A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803