JPWO2004083496A1 - シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 - Google Patents
シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 Download PDFInfo
- Publication number
- JPWO2004083496A1 JPWO2004083496A1 JP2005503641A JP2005503641A JPWO2004083496A1 JP WO2004083496 A1 JPWO2004083496 A1 JP WO2004083496A1 JP 2005503641 A JP2005503641 A JP 2005503641A JP 2005503641 A JP2005503641 A JP 2005503641A JP WO2004083496 A1 JPWO2004083496 A1 JP WO2004083496A1
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- wafer
- grown
- defect
- cop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 221
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 92
- 239000010703 silicon Substances 0.000 title claims abstract description 92
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000001257 hydrogen Substances 0.000 claims abstract description 89
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 89
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 79
- 239000011261 inert gas Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012298 atmosphere Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 13
- 239000011800 void material Substances 0.000 claims description 5
- 238000002109 crystal growth method Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 84
- 230000007547 defect Effects 0.000 description 66
- 239000010410 layer Substances 0.000 description 31
- 238000009826 distribution Methods 0.000 description 20
- 239000001301 oxygen Substances 0.000 description 18
- 229910052760 oxygen Inorganic materials 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 15
- 230000007423 decrease Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 10
- 238000001556 precipitation Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 238000007711 solidification Methods 0.000 description 8
- 230000008023 solidification Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000155 melt Substances 0.000 description 6
- 238000005755 formation reaction Methods 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 101100274572 Arabidopsis thaliana CLH2 gene Proteins 0.000 description 1
- 102100038530 Chorionic somatomammotropin hormone 2 Human genes 0.000 description 1
- 101000956228 Homo sapiens Chorionic somatomammotropin hormone 2 Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005474 detonation Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
- C30B15/20—Controlling or regulating
- C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
こうして製造されるシリコン単結晶には、デバイス形成工程で問題となる様々の種類のGrown−in欠陥が生じることが知られている。代表的なGrown−in欠陥は、格子間シリコン優勢領域に発生する転位クラスタ、及び空孔優勢領域に発生するCOPまたはボイドの二つであり、両領域の間はリングOSF発生領域となる。さらに空孔型及び格子間シリコン型のGrown−in欠陥フリー領域がある。結晶径方向における典型的な欠陥分布を図1により説明すると、以下の如くである。
結晶径方向の中間位置にリングOSF発生領域がリング状に存在している。リングOSF発生領域の内側は無欠陥領域を介してCOPまたはボイド発生領域になっている。一方、リングOSF発生領域の外側は酸素析出促進領域、および酸素析出抑制領域を介して転位クラスタ発生領域になっている。酸素析出促進領域は、空孔型のGrown−in欠陥フリー領域であり、酸素析出抑制領域は格子間シリコン型のGrown−in欠陥フリー領域である。
このような欠陥分布は、次の二つの因子によって制御されることが知られている。一つは結晶引上げ速度であり、今一つは凝固直後の結晶内温度分布である。結晶引上げ速度の影響を図2により説明すると、以下の如くである。
図2は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布を示している。引上げ速度が速い段階では、リングOSF発生領域は結晶外周部に位置する。したがって、高速引上げ条件で育成した単結晶から採取されたウェーハは、結晶径方向のぼぼ全域にCOPを発生する。引上げ速度の低下に伴ってリングOSF発生領域は結晶中心部へ徐々に移動し、最終的には結晶中心部で消滅する。したがって、低速引上げ条件で育成した単結晶から採取されたウェーハは、結晶径方向のぼぼ全域に転位クラスタを発生する。ちなみに、図1の結晶横断面は、図2中のA位置での断面図に相当している。
転位クラスタもCOPも共にデバイス特性を悪化させる有害なGrown−in欠陥であるが、有害度はCOPの方が小さく、生産性に対する要求もあって、従来はもっぱら図2中にD位置以上で示されるようなOSF発生領域を結晶外周部に位置させるか結晶外へ排除する高速引上げ条件での育成が行われていた。
しかしながら、近年における集積回路の著しい微細化に伴い、COPの有害性さえもが指摘され始め、転位クラスタと共にCOPの発生を防止する必要性が生じてきた。この要求に応える技術の一つが、特開2001−220289号公報及び特開2002−187794号公報に記載されているような、点欠陥分布制御による欠陥フリー結晶の育成である。
特開2001−220289号公報及び特開2002−187794号公報に記載されている育成結晶におけるGrown−in欠陥フリー化は、前述した凝固直後の結晶内温度分布によって欠陥分布が制御される現象を利用したものである。
即ち、通常のCZ引上げでは、凝固直後の結晶は外周面から放熱される。このため、凝固直後の結晶内の軸方向温度勾配は、中心部での温度勾配Gcより外周部での温度勾配Geが大となる傾向を示す。その結果、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布、特にリングOSF発生領域は、下方に凸で且つ先が尖ったV字形状になる。その結果、リングOSF発生領域が結晶中心部に消滅する臨界速度近傍の引上げ条件を採用しても、Grown−in欠陥フリーの領域は結晶中心部に限定的に生じるだけであり、結晶径方向の全域を欠陥フリー化することはできない
ちなみに、転位クラスタ及びCOPは、リングOSF発生領域内側の無欠陥領域に発生しなのは勿論のこと、リングOSF発生領域自体、更にはその外側の酸素析出促進領域及び酸素析出抑制領域にも生じない。即ち、これら4つの領域がGrown−in欠陥フリー領域である。
これに対し、結晶引上げ炉におけるホットゾーン構造の工夫により、凝固直後の結晶を外面側から積極的に保温するようにすると、中心部での温度勾配Gcを外周部での温度勾配Geと同一かこれより大きくすることが可能となる。そうすると、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状は、図3に示すように、下方に凸の傾向のままで先がフラット化してU字形状になる。そしてこの状態で、OSF発生領域が結晶中心部に消滅する臨界速度近傍の引上げ条件を採用することにより、結晶径方向の全域を欠陥フリー化することが可能になる。ちなみに図3では、この引上げ速度条件はB−Cの範囲内となる。
なお、育成結晶における欠陥フリー化の他の技術としては、例えば特開2000−281491号公報及び特開2001−335396号公報に示されるような結晶引き上げ時の水素ドープがある。これは引上げ炉内に導入する不活性ガス中に微量の水素ガスを混入するものであり、シリコン融液への窒素ドープと同様に空孔欠陥の形成を抑制できる。
特開2001−220289号公報及び特開2002−187794号公報に記載されているような欠陥分布制御によるGrown−in欠陥フリー結晶の育成技術では、引上げ条件としてOSF発生領域が結晶中心部に消滅する臨界速度近傍の低速引上げ条件を選択する必要がある。このため、生産性の低下が避けられない。
加えて、Grown−in欠陥フリー化のための引上げ速度範囲(マージン:図3中のB−Cの範囲)が狭く、Grown−in欠陥フリー結晶の安定な育成が難しい。その結果、Grown−in欠陥フリー結晶を結晶全長に渡って得ることが困難であり、Grown−in欠陥フリー結晶の製造歩留まりが低くなる。このために、Grown−in欠陥フリー結晶の製造コストの削減が困難となる問題があった。特に、結晶直径が200mm、300mmと大きくなるに従って、Ge≦Gcの関係を満足することが困難となり、欠陥フリー化のための引き上げ速度範囲B−Cはさらに狭くなる傾向があり、これをブレークスルーする技術が望まれていた。
一方、SOI(Silicon on Insulator)基板は、半導体デバイスの高速化および低消費電力化が可能であり、今後、需要の増大が期待されている。
SOI基板の製造法としては、酸化膜付ウェーハと通常ウェーハを貼り合わせる貼り合わせ法と、酸素イオンを注入したのち1300℃以上の高温で酸化することにことにより埋め込み酸化膜層(BOX:Barried Oxide Layer)を形成するSIMOX(Separation by Implanted Oxygen)法とが主な方法である。
これらのSOI基板のSOI層に形成されたMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は、高い放射線耐性とラッチアップ耐性を持ち、高信頼性を示すことに加えて、デバイスの微細化にともなうショートチャネル効果を抑制し、かつ低消費電力動作が可能となる。このため、SOI基板は次世代MOS−LSI用の高機能半導体基板として期待されている。しかしながら、通常のウェーハに比較して製造工程が複雑であり、コストが嵩むことから、低コスト化が強く求められている。
SIMOX基板は本質的にCOPフリーである必要がある。すなわち、COPを含む基板に酸素をイオン注入した場合、COPの部分が空洞であるために、酸素イオンが散乱されたり、正常部分と比較して深く注入されるために、SIMOXアニールした場合に埋め込み酸化膜層(BOX)に異常が生じる。このため、SIMOX用の基板には、エピ成長、または水素またはアルゴン雰囲気中での高温処理により、表層近傍がCOPフリー化されたウェーハが用いられており、エピ成長や高温アニール処理などの付加工程が必要なために、コストが高くなる問題があった。
また、貼り合わせSOI基板では、活性層側に位置する基板にCOPが存在すると、0.1μm以下の活性層を有する薄膜貼り合わせSOIウェーハを製造する場合に、COPを含む部分で活性層が薄くなり、部分的に、または完全にBOX層まで貫通したピンホールになるため、いわゆるHF欠陥等の不良となる。このため、COPを含まないウェーハを活性層側の基板として使用することが必要である。もちろん0.1μm以上の活性層を有する厚膜貼り合わせSOIの場合も、活性層にCOPを含むと酸化膜耐圧特性や素子絶縁分離の不良となるため、COPのないウェーハを活性層側の基板として用いることが望ましい。
以上のことから、Grown−in欠陥フリー結晶は、もともとCOPがフリーであることから、SOI基板に採用した場合、エピ成長や高温アニール処理のような付加的な工程が不要となり、低コストが要求されるSOI基板として有望である。しかしながら、Grown−in欠陥フリー結晶は、前述したとおり、通常のCZ結晶に比較して引き上げ速度が遅く、また、Grown−in欠陥をフリー化するための引き上げ速度範囲(マージン)が極めて狭いために、製造歩留まりが低く、このために結晶製造のコストを下げることが困難であった。
この問題を克服するためには、引き上げ速度を大きくして生産性を向上させ、さらにGrown−in欠陥フリー化ができる引き上げ速度範囲(マージン)を拡大することで、結晶成長を安定化させ製造歩留まりを向上させる必要があった。
本発明の目的は、鏡面研磨ウェーハまたはSOIウェーハとして用いるために、Grown−in欠陥フリー結晶を生産性よく安定に育成できるシリコン単結晶の育成方法を提供することにある。本発明の別の目的は、そのようなシリコン単結晶育成方法により製造された高品質で低コストな鏡面研磨シリコンウェーハまたはSOIウェーハ及びその製造方法を提供することにある。
第1に、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくするように工夫されたホットゾーン構造を用いて、引上げ速度を徐々に低下させながら単結晶を成長させたときの結晶縦断面におけるOSF発生領域をU字形化する場合に、引上げ炉内に導入する不活性ガス中に微量の水素ガスを混入すると、その結晶縦断面における欠陥分布は、図4に示すように、欠陥フリー化のための引上げ速度範囲B′−C′が、水素ノンドープのときの図3中のB−Cに比べて結晶軸方向に拡大する。
第2に、この引上げ速度範囲の拡大は、リングOSF発生領域が結晶中心部に消滅する臨界速度Voが上がることと、転位クラスタが発生する臨界速度Vdが低下することにより実現される。つまり、欠陥フリー化のための引上げ速度範囲B′−C′は、水素ノンドープのときの図3中のB−Cに比べて高速側、即ち図3中の上方、および低速側、即ち図3中の下方へ拡大する。この現象を図5により説明すると、以下の如くである。
図5は引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示している。図中、破線は結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小さい場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状が下に凸のV字形の場合である。この場合は、引上げ速度が低下するにつれてOSFリング径が徐々に縮小し、臨界速度Voで0に収束する。
実線(細線)は、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状をU字形状化した場合で、且つ水素ノンドープの場合である。この場合は、OSFリング径が縮小を開始する引上げ速度が低下し、その開始速度より急激に縮小が起こり、破線の場合とほぼ同じ臨界速度Voで0に収束する。即ち、臨界速度Voが一定のままでリング径の減少勾配が急になる。これにより、臨界速度Voの近傍で、結晶径方向全域で転位クラスタ及びCOPが存在しない欠陥フリーの単結晶が育成されるが、臨界速度Voが上がるわけではないので、低速引上げを強いられる。
これに対し、実線(太線)は、結晶中心部での温度勾配Gcを結晶外周部での温度勾配Geと同一かこれより大きくした場合、即ち、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域の形状をU字形状にした場合で、且つ水素ドープの場合である。この場合は、実線(細線)と比べて、リング径の減少勾配が急勾配のままで臨界速度がVoからVo′へ上がる。実線(細線)が高速側へ平行移動したのが実線(太線)である。
このように、Grown−inフリー欠陥結晶の育成に水素ドープを組み合わせることにより、リングOSF領域が結晶中心部で消滅する臨界速度が上がり、これにより、as grownで結晶径方向全域に転位クラスタ及びCOPが存在しないGrown−in欠陥フリーの単結晶が、従来より高速の引上げにより育成可能となる。さらに、水素ドープにより、転位ククラスタの発生する下限の引き上げ速度VdがVd′に低下することにより、欠陥フリー化のための引上げ速度範囲がB−CからB′−C′に広がる結果、無欠陥結晶が安定して育成可能となり、Grown−in欠陥フリー結晶の製造歩留まりが著しく向上する。
水素ドープを組み合わせることにより欠陥フリー化のための引上げ速度範囲が拡大する理由、すなわちリングOSFの臨界速度Voが増大し、転位クラスタが発生する臨界速度Vdが低下する理由は以下のように考えられる。
1300〜1390℃の高温水素中でシリコンウェーハを熱処理し急冷した場合、空孔または格子間シリコンと水素が反応し空孔−水素または格子間シリコン−水素複合体が形成される(文献1:末澤正志 1999年6月3日 応用物理学会結晶工学分科会第1100回研究会テキスト P11)。従って、水素を含む不活性雰囲気中でCZ結晶を育成した場合、結晶冷却過程のCOP(約1100℃)または転位クラスタ(約1000℃)等のGrown−in欠陥が形成される温度よりも高温部において、シリコン結晶中で過剰に存在する空孔または格子間シリコンと水素が反応し、空孔−水素または格子間シリコン−水素などの複合体が形成されるために、空孔および格子間シリコンの濃度が低下することになる。このために、空孔や格子間シリコンの凝集は抑制され、COPおよび転位クラスタのない、またはサイズが小さいCZ結晶が育成できることになる。
しかし、水素を含む不活性雰囲気中でV/Gが充分大きい空孔優勢条件下でCZ結晶を育成するとき、水素濃度が高くなると水素欠陥と呼ばれる大きさ数μm〜数10μmの巨大空洞(空孔の凝集体と考えられる)ができ(文献2:E.Iino、K.Takano、M.Kimura、H.Yamagishi:Material Science and Engineering B36(1996)146−149及び文献3:T.H.Wang、T.F.Ciszk、and T.Schuyler:J.Cryst.Growth 109(1991)155−161)、またV/Gが充分小さい格子間シリコン優勢条件下では、格子間シリコン型の水素欠陥(格子間シリコンの凝集体と考えられる転位対)ができることが知られている(文献4:Y.Sugit:Jpn.J.Appl.Phys 4(1965)p962)。
このため、引き上げ速度をリングOSF領域の発生する臨界速度以下に低下させなくても、水素を十分含む雰囲気中でCZ法で引き上げた場合、COPの生成を抑制できるが、巨大空洞が発生するために半導体用のウェーハとして使えないことになる。また、低速引き上げの場合にも、転位クラスタの生成は抑制されるが、転位対の発生によって半導体用のウェーハとして使えないことになる。
図6は、CZ結晶育成時の結晶中心部における1100℃以上の温度での、空孔および格子間シリコンの濃度CvおよびCiと引き上げ速度Vと固液界面近傍での結晶側の温度勾配Gとの比V/Gとの関係であり、水素が結晶中に存在する場合のCOPおよび転位クラスタの生成抑制効果を示している。この図を用いて、COPおよび転位クラスタの生成が抑制される理由を説明する。ここで、Vo、Vc及びVdはそれぞれリングOSF領域、COP及び転位クラスタが結晶中心部または径方向の一部に生成し始める臨界速度であり、Cv−OSF、Cv−COP及びCi−Dislは、それぞれOSFリング領域、COP及び転位クラスタが生成する臨界点欠陥濃度を示す。
Grown−in欠陥フリー結晶が育成できるように結晶径方向にV/Gが、Gc≧Geの関係を満たすように設計されたホットゾーンからなるCZ炉を用いて、結晶を育成する場合、引き上げ速度をVoより大きくした場合(図6の〔H2〕=0の場合)、空孔が優勢な点欠陥種であるCOPが通常発生する。しかしながら、水素を含む雰囲気中でCZ結晶を育成する場合(図6のH1、H2の場合)には、空孔と水素が複合体を形成するため、自由な空孔の濃度は低下する。この自由空孔の濃度の低下は結晶中の水素濃度に依存し、水素濃度が増大するほど空孔濃度の低下は大きくなる。このため、水素が存在する場合、OSFリングが生成するための引き上げ速度VoはVo′、Vo″のように高速側にシフトし、COPが生成するための引き上げ速度VcもVc′のように高速側にシフトすることになる。
一方、引き上げ速度をVdよりも小さくした場合(図6の〔H2〕=0の場合)には、格子間シリコンが優勢な点欠陥種となり、格子間シリコンの濃度はCi>Ci−dislとなり、格子間シリコンの2次欠陥として転位クラスタが通常発生する。しかし、水素を含む雰囲気中で育成する場合(図6の〔H2〕=H1またはH2場合)には、格子間シリコンと水素が複合体を形成するために、自由な格子間シリコンの濃度が低下する。従って、転位クラスタを生成するための引き上げ速度Vdは、臨界濃度Ci−dislと一致するように、より低速側のVd′又はVd″にシフトすることになる。
図6の〔H2〕=H1のように水素濃度が相対的に低い場合、V/Gが充分大きくなると、空孔濃度がCOPを生成するための臨界濃度Cv−COPよりも高くなるために、COPの生成は完全には抑制されないが、水素が存在しない場合よりも空孔濃度が低下するために、COPのサイズは小さくなる。
さらに、図6の〔H2〕=H2のように水素濃度が相対的に高くなると、空孔濃度がCv−COPよりも低くなり、引上げ速度を可能な範囲で増大させても、COPは形成されなくなる。
OSFリング発生の臨界速度Vo′またはVo″以下、および転位クラスタ発生の臨界速度Vd′またはVd″以上の引き上げ速度の範囲では、空孔および格子間シリコンの濃度は十分低いので、COPおよび転位クラスタは発生せず、さらに巨大空洞である空孔型の水素欠陥、または転位対である格子間シリコン型の水素欠陥も発生することはない。また、水素をドープしない場合よりも、Grown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が顕著に拡大するので、無欠陥結晶をより安定に高歩留まりで育成することができる。
またOSFリングが閉じる臨界V/G条件よりもV/Gが大きいが比較的近い場合には、リングOSFは結晶中心部で閉じずCOPがその内側領域に発生するが、そのサイズは水素ドープによって空孔濃度が低下するために小さくなる。また、この場合にも、空孔濃度が充分に低いために巨大空洞を発生することはない。
本発明はかかる知見を基礎にして完成されたものであり、そのシリコンウェーハは、水素を含む不活性雰囲気中でCZ法により育成されたシリコン単結晶のウェーハであり、as grown状態、即ち引き上げたままの熱処理を受けない状態で、ウェーハ厚さ方向全域で結晶径方向の全域にCOPを含まない完全Grown−in欠陥フリーウェーハか、若しくはサイズが0.1μm以下のCOPが結晶径方向の少なくとも一部に存在する準Grown−in欠陥フリーウェーハである。
いずれのGrown−in欠陥フリーウェーハも、as grown状態で、ウェーハ厚さ方向全域で結晶径方向の全域に転位クラスタを含まないことは言うまでもない。
水素を含む不活性雰囲気中で育成時のシリコン単結晶中の水素濃度は、雰囲気中の水素分圧によって制御できる。水素の結晶への導入は、雰囲気中の水素がシリコン融液に溶解して定常(平衡)状態となり、さらに、結晶へは凝固時に濃度偏析によって液相と固相中の濃度が分配される。
融液中の水素濃度は、ヘンリーの法則から気相中の水素分圧に依存して決まり、
PH2=kCLH2
と、表される。ここで、PH2は雰囲気中の水素分圧、CLH2はシリコン融液中の水素濃度、kは両者の間の係数である。
一方、結晶中の濃度は融液中濃度と偏析の関係で決まり、
CSH2=k′CLH2=(k′/k)PH2
と、表される。ここで、CSH2は結晶中の水素濃度、k′は水素のシリコン融液−結晶間の偏析係数である。
以上から、凝固直後の結晶中水素濃度は雰囲気中の水素分圧を制御することで結晶の軸方向に一定に所望する濃度で制御できる。
リングOSF発生領域については、結晶径方向の一部にこれが存在していてもよいし、結晶中心部で消滅していてもよい。
本発明のシリコンウェーハは、PW(Polished Wafer、鏡面ウェーハ)に使用できる他、SIMOX型SOIウェーハ、又は貼り合わせ型SOIの活性層側ウェーハとしても使用できる。
as grownで結晶径方向の全域にCOPが含まれない完全Grown−in欠陥フリーのウェーハの場合は必要ないが、サイズが0.1μm以下に制限されたCOPが含まれる準Grown−in欠陥フリーウェーハの場合は、1100〜1200℃×1hr以上の水素アニール、又はアルゴンアニールといったCOPフリー化アニールにより、表面から1μm以上の深さの部分でCOPを除去するのが好ましい。
また、本発明のシリコン単結晶製造方法は、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きくなるホットゾーン構造を用いて、CZ法によりシリコン単結晶を育成する際に、水素を含む不活性ガスを引上げ炉内に供給し、且つ、リングOSF発生領域が結晶中心部で消滅する臨界速度の近傍で結晶引上げを行うものである。
水素でトラップされた空孔(水素−空孔複合体)は、その後、酸素析出物の形成反応の自由エネルギーを低下させるために、酸素析出を促進させ、また、さらに巨大空洞を形成する可能性がある。リングOSFが発生する臨界速度よりも充分速い育成条件では、V/Gが充分大きくなるために、凝固時に導入される空孔濃度が高い。このために、水素でトラップされた水素−空孔複合体によって高温で安定な析出核が生成し、デバイスの熱処理により成長して表層近傍に強固な析出物として残留したり、酸化熱処理でOSFを発生させるために、デバイス特性の劣化を招く恐れがある。また、V/Gが十分大きく、かつ、水素濃度が高い場合には、さらに巨大空洞が発生するが、もちろんこのようなウェーハは、半導体用のウェーハとして適切でないことは言うまでもない。このような、安定酸素析出核や巨大空洞の生成を防止するためには、導入される空孔濃度を低くする必要があり、このためにV/Gが相対的に小さくなるリングOSF領域発生の臨界引き上げ速度近傍に制御する必要がある。
この方法により、結晶径方向全域で転位クラスタ及びCOPが存在しない完全Grown−in欠陥フリーの単結晶、若しくはCOPが存在してもそのサイズが0.1μm以下に制限された準Grown−in欠陥フリーの単結晶が、従来より高速で、かつ極めて広い速度範囲(マージン)の引上げにより能率的にかつ安定的に育成される。
臨界速度の近傍とは、定性的には、結晶径方向の全域に転位クラスタ及びCOPを含まない完全Grown−in欠陥フリー結晶が得られる引上げ速度であって、図4中のB′−C′であるが、COPサイズが0.1μm以下に制限される範囲内であれば、これより若干高い引上げ速度でもよい。
定量的には、臨界速度をVoとして約1.7倍程度(1.7Vo)の引き上げ速度であるが、COPの密度とサイズはV/Gと1100℃近傍の冷却速度に依存し、CZ炉の熱的環境に依存するため一義的に決めることはできない。この範囲より低速であると転位クラスタが発生し、高速である場合はサイズが0.1μmを超える過大なCOPと高温安定な酸素析出核が発生する。さらに、水素濃度が相対的に高くなると巨大空洞も発生する。
水素ガス添加量については、不足すると臨界速度を上げる効果が不十分となり、多くすると炉内に空気がリークしたときに、燃焼、更には爆ごうを生じる危険性が生じる。このため下限については0.1体積%以上が好ましく、3体積%以上が特に好ましい。0.1%以下では水素の効果がほとんどなく、また3%未満で0.1%以上では水素の効果はある程度あるが、十分ではない。上限については、使用する不活性ガスによる希釈限界できまる水素濃度(約10体積%)以下が好ましく、特に8体積%以下が特に好ましい。この場合、仮に空気が炉内にリークして流入したとしても、燃焼することはなく、安全な操業が可能である。
また、本発明のシリコンウェーハ製造方法は、本発明のシリコン単結晶製造方法により製造された高品質で経済的な単結晶からシリコンウェーハを採取するものであり、シリコンウェーハの品質及び経済性を高い次元で両立させることができる。
採取されたシリコンウェーハがサイズ0.1μm以下のCOPを含む準Grown−in欠陥フリーウェーハの場合は、1100〜1200℃×1hr以上の水素アニール、又はアルゴンアニールといったCOPフリー化アニールにより、表面から1μm以上の深さの部分でCOPを除去するのが好ましいのは、前述したとおりである。
また、完全Grown−in欠陥フリー又は準Grown−in欠陥フリーの単結晶から採取されたウェーハはPW(Polished Wafer、鏡面ウェーハ)に使用できる他、SIMOX型SOI基板のベースウェーハに、又は貼り合わせ型SOI基板の活性層側のウェーハに使用できることも前述のとおりである。
なお、結晶中心部での温度勾配Gcが外周部での温度勾配Geより小であり、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面におけるOSF発生領域が、下方に尖ったV字形状になる通常のホットゾーン構造を用いて、臨界速度近傍で引上げを行う場合に水素ドープを組み合わせると、以下のようになり、本発明が狙う効果は得られない。
Ge>Gcの場合にも、水素の効果によって、リングOSF発生領域およびCOPが結晶中心部で発生し始める臨界速度Vo、Vcは増大し、転位クラスタが結晶の一部に発生しはじめる臨界速度Vdは低下する。従って、Ge>Gcであっても両者が比較的近い場合には、COPや転位クラスタの無い完全Grown−in欠陥フリー結晶が得られる場合もあるが、引き上げ速度のマージンは、Ge≦Gcを満たす場合に比較すると極めて狭く、安定して欠陥フリーの結晶を製造できない。また、Ge>GcでGeとGcの差が大きい場合には、たとえ水素を添加しても欠陥フリーとなる速度マージンは得られない。
図2は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geより小の場合を示している。
図3は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合を示している。
図4は、引上げ速度を徐々に低下させながら成長させた単結晶の縦断面における欠陥分布図であり、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きい場合で、且つ水素ドープの場合を示している。
図5は、引上げ速度とOSFリング径の関係に及ぼす欠陥分布の影響度を示す図表である。
図6は、点欠陥濃度および各種欠陥領域の発生条件に及ぼすV/Gの影響を示す図表であって、水素ドープによる欠陥発生のための臨界V/Gのシフトを示す。
図7は、本発明のシリコン単結晶製造方法を実施するのに適したCZ引上げ炉の縦断面図である。
図8は、各種欠陥の発生領域をV/Gと水素濃度の関係により示す図表であって、水素ドープによる欠陥発生のためのV/G領域の拡大を示す。
図9は、結晶位置とGrown−in欠陥フリー領域の得られる引き上げ速度範囲(マージン)との関係を示す図表である。
まず、CZ炉の構造について説明する。
CZ炉は、チャンバー内の中心部に配置された坩堝1と、坩堝1の外側に配置されたヒータ2とを備えている。坩堝1は、内側に原料融液3を収容する石英坩堝1aを外側の黒鉛坩堝1bで保持する二重構造であり、ペディスタルと呼ばれる支持軸により回転および昇降駆動される。坩堝1の上方には、円筒形状の熱遮蔽体7が設けられている。熱遮蔽体7は、黒鉛で外殻を作り、内部に黒鉛フェルトを充填した構造である。熱遮蔽体7の内面は、上端部から下端部にかけて内径が漸減するテーパー面になっている。熱遮蔽体7の上部外面は内面に対応するテーパー面であり、下部外面は、熱遮蔽体7の厚みを下方に向かって漸増させるようにほぼストレート面に形成されている。
このCZ炉は200mmの単結晶育成装置である。この装置を用いて目標直径が例えば210mm、ボディ長が例えば1200mmの単結晶育成が可能である。そして、熱遮蔽体7により、結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きくなるホットゾーン構造が構成される。熱遮蔽体7の仕様例を挙げると次のとおりである。るつぼに入る部分の外径は例えば470mm、最下端における最小内径Sは例えば270mm、半径方向の幅Wは例えば100mm、逆円錐台面である内面の垂直方向に対する傾きは例えば21°とする。また、るつぼ1の内径は例えば550mmであり、熱遮蔽体7の下端の融液面からの高さHは例えば60mmである。
上記断面構造の単結晶育成装置を用いて引き上げを行う場合、融点から1370℃までの軸方向温度勾配は、単結晶中心部(Gc)で3.0〜3.2℃/mmであり、周辺部(Ge)では2.3〜2.5℃/mmで、Gc/Geは約1.3となる。この状態は、引き上げ速度を変えてもほとんど変わらない。
次に、Grown−in欠陥フリー結晶を育成するための操業条件の設定方法について説明する。
まず水素濃度と無欠陥結晶が得られる引き上げ速度の許容範囲を把握するために、水素濃度をたとえば0、0.1、3、5、8、10体積%の混合比率とし、それぞれの条件で目標直径、例えば210mmの単結晶を育成する。
即ち、るつぼ内に高純度シリコンの多結晶を例えば130kg装入し、単結晶の電気抵抗率を所望の値、例えば10Ωcmになるようにp型(B,Al,Ga等)またはn型(P,As,Sb等)のドーパントを添加する。装置内をアルゴン雰囲気で、減圧の10〜200torrとし、水素をアルゴンに対して10体積%以下の上記の所定混合比率となるように設定して炉内に流入させる。
次いでヒータ2により加熱してシリコンを溶融させ、融液3とする。次に、シードチャック5に取り付けた種結晶を融液3に浸漬し、るつぼ1および引き上げ軸4を回転させつつ結晶引き上げをおこなう。結晶方位は{100}、{111}または{110}のいずれかとし、結晶無転位化のためのシード絞りをおこなった後、ショルダー部を形成させ、肩変えして目標ボディ径とする。
ボディ長さが例えば300mmに達した時点で、引き上げ速度を臨界速度よりも充分大きな、例えば1.0mm/minに調整し、その後引き上げ長さに応じてほぼ直線的に引き上げ速度を低下させ、ボディ長さが例えば600mmに達したときに臨界速度よりも小さい例えば0.3mm/minとなるようにし、その後はこの引き上げ速度で例えば1200mmまでボディー部を育成し、通常条件でテイル絞りを行った後、結晶成長を終了する。
このようにして、異なる水素濃度で育成された単結晶を引き上げ軸に沿って縦割りし、引き上げ軸近傍を含む板状試片を作製し、Grown−in欠陥の分布を観察するために、Cuデコレーションを行う。まず、それぞれの試片を硫酸銅水溶液に浸漬した後自然乾燥し、窒素雰囲気中で900℃で、20分程度の熱処理を施す。その後、試片表層のCuシリサイド層を除去するために、HF/HNO3混合溶液中に浸漬し、表層数十ミクロンをエッチング除去した後、X線トポグラフ法によりOSFリングの位置や各欠陥領域の分布を調査する。また、このスライス片のCOPの密度を、例えばOPP法、転位クラスタの密度を例えばSeccoエッチング法にてそれぞれ調査する。
このようGe/Gc≧1を満たす単結晶引き上げ装置を用いて育成された結晶の欠陥分布は、図3に示すようにリング状OSFがU字の状態に発生し、水素濃度が大きくなると無欠陥となる部位が図4のB′−C′のように拡大し、無欠陥結晶となる引き上げ速度の範囲(マージン)の拡大が起こる。
上記のような引き上げ実験によって、COP領域、OSFリング領域、V型およびI型Grown−in欠陥フリー領域、転位クラスタ領域等の各欠陥領域のV/Gと水素濃度との関係(図8)が得られる。
また、引き上げ速度を変化させる位置を、300mmから600mm、500mmから800mmおよび700mmから1000mmのように異なる部位で数箇所実施することで、Grown−in欠陥フリー化のための引き上げ速度範囲(マージン)と結晶軸方向位置との関係(図9)が求められる。この図から、Grown−in欠陥フリー結晶を得るための操業条件の設定が可能となる。
次に、各種ウェーハの製造方法について説明する。
図9中の実線で示す速度範囲内で引き上げ速度を対応する結晶位置で設定することによって、トップからボトムまで一本まるまるGrown−in欠陥フリーの結晶の育成が可能となる。
そして、水素をドープすることによってGrown−in欠陥フリーとなる引き上げ速度の範囲(マージン)が図9に示すように、従来の水素ドープなしの点線の範囲から実線に示すように顕著に拡大することによって、Grown−in欠陥フリー結晶の製造歩留まりは飛躍的に増大する。
また、図9の実線で示された上限値以上で上限値の1.7倍程度以内の速度に引き上げ速度を設定した場合、Grown−in欠陥は完全にはフリーにならないが、サイズが0.1μm以下のCOPが含まれる結晶の育成が可能となる。このような結晶を用いると、水素またはアルゴン等の雰囲気中でのアニールによって、すくなくとも1μm以上の深さの表層近傍領域をGrown−in欠陥フリーとすることが可能となる。しかも、欠陥のサイズが0.1μm以下であるために、1110℃/2hr程度のアニールで表層から1μm程度の深さの領域で完全にCOPを消滅させることが可能となる。このようなウェーハはこのまま通常のPW(ポリッシュウェーハ、鏡面ウェーハ)としてデバイス製造に用いることができるし、SOI用の基板としても有用である。
本発明においてチョクラルスキー法によって水素をドープしたシリコン単結晶を育成するに場合、融液に磁場が印加されているか否かは問われないものであり、いわゆる磁場を印加するMCZ法も含まれる。
本発明では、CZ法によってシリコン単結晶育成中に水素をドープしてCOPや転位クラスタ等のGrown−in欠陥を完全に消滅させるか、またはCOPサイズを0.1μm以下に小さくする技術により作製されたシリコン単結晶ウェーハ、またはさらに水素またはアルゴン雰囲気中でアニールされたウェーハを、SIMOX法、または貼り合わせ法によるSOI基板に用いることができる。このため、活性層中に結晶欠陥がないか、COPサイズが0.1μm以下と小さいため、熱処理により消滅しやすく、また貫通するピンホールとなりにくくなる。さらに、スマートカット法やSIMOX法でのイオン注入時に注入イオンが散乱したり埋め込み酸化膜の欠陥となりにくいSOI基板を提供できる。
また、水素ドープによってGrown−in欠陥フリーの引上げ速度マージンが広がるため、Grown−in欠陥フリー結晶の製造歩留まりが大幅に増大することから、SOI基板のコストを大幅に下げることが出来る。
本発明のSOI基板製造方法においては、まず、CZ法によって水素をドープしたシリコン単結晶棒を、図9に示した製造条件で育成し、この単結晶棒をスライスして加工することによって、水素がドープされたシリコン単結晶ウェーハを作製する。
即ち、CZ法により所望濃度の水素と酸素を含有する、シリコン単結晶棒が得られると、これを通常の加工方法にしたがい、IDソーまたはワイヤソー等の切断装置でスライスした後、面取り、ラッピング、エッチング、研磨等の工程を経てシリコン単結晶ウェーハに加工する。尚、これらの工程の他にも洗浄等種々の工程があり、工程順の変更、省略等目的に応じ適宜工程は変更使用される。
次に、得られたシリコン単結晶ウェーハを少なくとも活性層側(デバイス作製側)ウェーハとして用い、SIMOX法または貼り合わせ法よるSOI基板を作製する。
SIMOX法によるSOI基板の製造条件については、上記の水素ドープされたシリコン単結晶ウェハ又はそれを水素またはアルゴン雰囲気中でアニールされたウェーハを用いる以外には特に限定する必要はない。SIMOX基板の製造においては、酸素注入条件として加速電圧180keV〜200keVが通常用いられるが、この範囲よりも高電圧でも低電圧でも良い。酸素イオンのドーズ量としては4×1017cm−2前後、もしくは1.0×1018cm−2以上のドーズ量を用いるのが望ましいが、この範囲以外のドーズ量でもよい。アニール条件としても、良質な埋め込み酸化膜を得るためには1300℃以上の温度を用いるのが望ましいが、これよりも低い温度でも良い。またアニールにおける雰囲気は酸化性でも非酸化性でも良い。
このようにして作製されたSIMOX法によるSOI埋め込み酸化層のピンホール密度は、ボイド欠陥のない水素ドープウェーハを用いているために、水素をドープしていない通常のシリコンウェーハを用いた場合に比較して明らかに少なくなる。
貼り合わせによりSOI基板を作製する場合は、原料ウェーハである活性層側ウェーハ及びベースウェーハを用意する。ここで、少なくとも活性層側ウェーハは、上記CZ法により育成された水素をドープしたシリコン単結晶ウェーハとする。もちろん二枚のウェーハの両方とも水素をドープしたものとしても良い。
そして、用意されたシリコン単結晶基板のうち、活性層側ウェーハに熱処理を施し、表面に酸化膜を形成する。この熱処理は、例えば1000℃以上の高温で行なわれる。この場合、酸化膜の形成は、ベースウェーハに行なっても良く、また両方のウェーハに酸化膜を形成させてもよい。
次に、この酸化膜を形成した活性層側ウェーハとベースウェーハを密着させる。これに酸化性雰囲気下で熱処理を加えて、活性層側ウェーハとベースウェーハを強固に結合させ、貼り合わせ基板とする。この時、貼り合わせSOI基板の外表面にも酸化膜が形成される。
この二枚のウェーハを結合させるための熱処理条件としては、例えば、酸素または水蒸気を含む雰囲気下、400℃〜1200℃の温度で行えば良いが、より好ましくは900℃以上の温度で行なうようにする。このような高い温度範囲で熱処理をすることによって、二枚のウェーハを強固に結合することができる。
このようにして、Grown−in欠陥がない或いはCOPサイズが小さい水素ドープ基板をSOI基板の少なくとも活性層側に用いることにより、Grown−in欠陥のデバイス電気特性劣化への影響がなくなる。
最後に、活性層側ウェーハの表面を研削・研磨等の手段によって、所望する厚さまで薄膜化することで、高品質の活性層を有する貼り合わせSOI基板を作製することができる。特に、活性層を1μm以下まで薄膜化する場合に、Grown−in欠陥が貫通しピンホールを形成し易いので、本発明の方法は有効である。
活性層側ウェーハの薄膜化にあたっては、研削、研磨、あるいはエッチングなどの手法が挙げられるが、何らこれら手法に限定されるものではない。特に、近年SOI層を薄膜化する技術として注目されている気相エッチングあるいはウェーハにイオン注入して結合し、その後に分離するスマートカット法による場合にも本発明は有効である。
上記実施形態では二枚のシリコンウェーハを貼り合わせて、SOI基板を作製する場合を説明したが、本発明の水素ドープされたCZシリコンウェーハと石英、炭化珪素、窒化珪素、アルミナ、サファイヤ、その他のセラミックス材のような絶縁基板と貼り合わせて、貼り合わせSOI基板を作製する場合にも有効である。
また、本発明のシリコンウェーハ製造方法は、高い引上げ速度で育成された完全欠陥フリー結晶、若しくは準欠陥フリー結晶を素材とし、しかも、その結晶育成段階で水素ドープを行うことにより高い引上げ速度を確保しているので、高品質なシリコンウェーハを低コストで製造できる。
また、本発明のシリコン単結晶育成方法は、完全欠陥フリー結晶若しくは準欠陥フリー結晶を育成する際に、水素ドープにより臨界速度の引上げを図るので、高品質なシリコン単結晶を生産性よく低コストで製造できる。
特に、本発明はSOI層中の結晶欠陥、ピンホールが特に問題となる、SOI層の厚さが1ミクロン以下の薄膜SOI基板の製造に有効である。
Claims (12)
- 水素を含む不活性雰囲気中でCZ法により育成されたシリコン単結晶のウェーハであり、且つ、ウェーハ厚さ方向全域で結晶径方向の全域にCOPを含まない完全Grown−in欠陥フリーウェーハ、若しくはサイズが0.1μm以下のCOPまたはボイドが結晶径方向の少なくとも一部に存在する準Grown−in欠陥フリーウェーハであるシリコンウェーハ。
- 結晶径方向全域に転位クラスタを含まない請求の範囲第1項に記載のシリコンウェーハ。
- 前記Grown−in欠陥フリーウェーハは、表面から1μm以上の深さの部分に前記COPまたはボイドを含まない請求の範囲第1項に記載のシリコンウェーハ。
- リングOSF発生領域が結晶径方向の一部に存在するか又は結晶中心部で消滅した請求の範囲第1項に記載のシリコンウェーハ。
- 請求の範囲第1項に記載のシリコンウェーハをベースウェーハとしたSIMOX型、又は活性層側ウェーハとした貼り合わせ型のSOI基板。
- 結晶中心部での温度勾配Gcが結晶外周部での温度勾配Geと同一かこれより大きくなるホットゾーン構造を用いて、CZ法によりシリコン単結晶を育成する際に、水素を含む不活性ガスを引上げ炉内に供給し、且つ、リングOSF発生領域が結晶中心部で消滅する臨界速度の近傍で結晶引上げを行うシリコン単結晶育成方法。
- 結晶径方向の全域にCOP及び転位クラスターを含まない完全Grown−in欠陥フリー結晶の場合、COPが発生する空孔優勢領域が結晶径方向全域において消滅する引き上げ速度を上限とし、転位クラスターが発生する格子間シリコン優勢領域が結晶径方向の一部に発生する引き上げ速度を下限とする請求の範囲第6項に記載のシリコン単結晶育成方法。
- サイズが0.1μm以下のCOPまたはボイドが結晶径方向の少なくとも一部に存在する準Grown−in欠陥フリー結晶の場合、0.1μm以上のCOPが消滅する引き上げ速度を上限とする請求の範囲第6項に記載のシリコン単結晶育成方法。
- 請求の範囲第6項に記載のシリコン単結晶育成方法により育成されたシリコン単結晶よりウェーハを採取するシリコンウェーハ製造方法。
- 採取されたウェーハがウェーハ厚さ方向全域で結晶径方向の少なくとも一部にサイズが0.1μm以下のCOPを含む準Grown−in欠陥フリーウェーハの場合に、表面から1μm以上の深さの部分でCOPを除去するCOPフリー化アニールを実施する請求の範囲第9項に記載のシリコンウェーハ製造方法。
- 請求の範囲第9項に記載のシリコンウェーハ製造方法により製造されたシリコンウェーハをベースウェーハに使用したSIMOX型のSOI基板、又は前記シリコンウェーハを活性層側のウェーハとした貼り合わせ型のSOI基板を製造するSOI基板製造方法。
- 請求の範囲第10項に記載のシリコンウェーハ製造方法により製造されたシリコンウェーハをベースウェーハに使用したSIMOX型のSOI基板、又は前記シリコンウェーハを活性層側のウェーハとした貼り合わせ型のSOI基板を製造するSOI基板製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003047565 | 2003-02-25 | ||
JP2003047565 | 2003-02-25 | ||
PCT/JP2004/002239 WO2004083496A1 (ja) | 2003-02-25 | 2004-02-25 | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289763A Division JP5691504B2 (ja) | 2003-02-25 | 2010-12-27 | シリコン単結晶育成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2004083496A1 true JPWO2004083496A1 (ja) | 2006-06-22 |
Family
ID=33027657
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005503641A Pending JPWO2004083496A1 (ja) | 2003-02-25 | 2004-02-25 | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
JP2010289763A Expired - Lifetime JP5691504B2 (ja) | 2003-02-25 | 2010-12-27 | シリコン単結晶育成方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289763A Expired - Lifetime JP5691504B2 (ja) | 2003-02-25 | 2010-12-27 | シリコン単結晶育成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7704318B2 (ja) |
EP (1) | EP1598452B1 (ja) |
JP (2) | JPWO2004083496A1 (ja) |
KR (2) | KR100743821B1 (ja) |
CN (1) | CN100472001C (ja) |
WO (1) | WO2004083496A1 (ja) |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4432458B2 (ja) * | 2003-10-30 | 2010-03-17 | 信越半導体株式会社 | 単結晶の製造方法 |
JP5023451B2 (ja) | 2004-08-25 | 2012-09-12 | 株式会社Sumco | シリコンウェーハの製造方法、シリコン単結晶育成方法 |
JP5183874B2 (ja) * | 2004-12-28 | 2013-04-17 | 信越化学工業株式会社 | Soiウエーハの製造方法 |
JP2006294737A (ja) * | 2005-04-07 | 2006-10-26 | Sumco Corp | Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。 |
US20060225639A1 (en) * | 2005-04-08 | 2006-10-12 | Toshiaki Ono | Method for growing silicon single crystal, and silicon wafer |
US7435294B2 (en) | 2005-04-08 | 2008-10-14 | Sumco Corporation | Method for manufacturing silicon single crystal, and silicon wafer |
JP4742711B2 (ja) * | 2005-04-08 | 2011-08-10 | 株式会社Sumco | シリコン単結晶育成方法 |
JP4797477B2 (ja) * | 2005-04-08 | 2011-10-19 | 株式会社Sumco | シリコン単結晶の製造方法 |
US20060249074A1 (en) * | 2005-05-05 | 2006-11-09 | Sumco Corporation | Method for supplying hydrogen gas in silicon single-crystal growth, and method for manufacturing silicon single-crystal |
JP4604889B2 (ja) * | 2005-05-25 | 2011-01-05 | 株式会社Sumco | シリコンウェーハの製造方法、並びにシリコン単結晶育成方法 |
JP5188673B2 (ja) * | 2005-06-09 | 2013-04-24 | 株式会社Sumco | Igbt用のシリコンウェーハ及びその製造方法 |
JP4862290B2 (ja) * | 2005-06-20 | 2012-01-25 | 株式会社Sumco | シリコン単結晶製造方法 |
US7384480B2 (en) * | 2005-06-20 | 2008-06-10 | Sumco Corporation | Apparatus for manufacturing semiconductor single crystal |
JP4806975B2 (ja) * | 2005-06-20 | 2011-11-02 | 株式会社Sumco | シリコン単結晶の育成方法 |
US7819972B2 (en) | 2005-06-20 | 2010-10-26 | Sumco Corporation | Method for growing silicon single crystal and method for manufacturing silicon wafer |
US7473314B2 (en) | 2005-06-20 | 2009-01-06 | Sumco Corporation | Method for growing silicon single crystal |
JP4821179B2 (ja) * | 2005-06-20 | 2011-11-24 | 株式会社Sumco | シリコン単結晶の育成方法 |
JP4806974B2 (ja) | 2005-06-20 | 2011-11-02 | 株式会社Sumco | シリコン単結晶育成方法 |
US7442251B2 (en) * | 2005-06-20 | 2008-10-28 | Sumco Corporation | Method for producing silicon single crystals and silicon single crystal produced thereby |
JP4710429B2 (ja) * | 2005-06-20 | 2011-06-29 | 株式会社Sumco | 半導体単結晶製造装置 |
JP2007022863A (ja) * | 2005-07-19 | 2007-02-01 | Sumco Corp | シリコン単結晶の育成方法およびシリコンウェーハの製造方法 |
JP2007045682A (ja) * | 2005-08-12 | 2007-02-22 | Sumco Corp | シリコン単結晶の育成方法およびシリコンウェーハ |
JP2007067321A (ja) * | 2005-09-02 | 2007-03-15 | Sumco Corp | Simox基板およびその製造方法 |
KR20080086893A (ko) * | 2005-12-27 | 2008-09-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 |
JP4805681B2 (ja) * | 2006-01-12 | 2011-11-02 | ジルトロニック アクチエンゲゼルシャフト | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
US20110042791A1 (en) * | 2006-01-20 | 2011-02-24 | Infineon Technologies Austria Ag | Method for treating an oxygen-containing semiconductor wafer, and semiconductor component |
JP4760729B2 (ja) * | 2006-02-21 | 2011-08-31 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
KR101032593B1 (ko) * | 2006-03-03 | 2011-05-06 | 가부시키가이샤 사무코 | CZ법에 의한 Si 단결정 잉곳 제조 방법 |
DE102007049666B4 (de) * | 2006-10-18 | 2013-03-28 | Siltronic Ag | Verfahren zur Herstellung von p- -dotierten und epitaktisch beschichteten Halbleiterscheiben aus Silicium |
SG142208A1 (en) | 2006-10-18 | 2008-05-28 | Siltronic Ag | Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon |
WO2009025341A1 (ja) * | 2007-08-21 | 2009-02-26 | Sumco Corporation | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
JP5246163B2 (ja) * | 2007-08-21 | 2013-07-24 | 株式会社Sumco | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
JP5321460B2 (ja) * | 2007-08-21 | 2013-10-23 | 株式会社Sumco | Igbt用シリコン単結晶ウェーハの製造方法 |
WO2009025338A1 (ja) * | 2007-08-21 | 2009-02-26 | Sumco Corporation | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 |
KR100912703B1 (ko) | 2007-10-11 | 2009-08-19 | 세메스 주식회사 | 기판 처리 장치 및 이 장치를 이용한 기판 처리 방법 |
JP5560546B2 (ja) | 2008-08-28 | 2014-07-30 | 株式会社Sumco | シリコンウェーハ及びその製造方法 |
JP2010056316A (ja) * | 2008-08-28 | 2010-03-11 | Sumco Corp | シリコンウェーハ及びその製造方法 |
JP2010202414A (ja) * | 2009-02-27 | 2010-09-16 | Sumco Corp | シリコン単結晶の育成方法及びシリコンウェーハの製造方法 |
JP5283543B2 (ja) * | 2009-03-09 | 2013-09-04 | 株式会社Sumco | シリコン単結晶の育成方法 |
JP5201077B2 (ja) * | 2009-05-15 | 2013-06-05 | 株式会社Sumco | シリコンウェーハの製造方法 |
JP2014094842A (ja) * | 2012-11-07 | 2014-05-22 | Shin Etsu Handotai Co Ltd | 単結晶製造装置 |
JP2018030765A (ja) * | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ |
CN110629283A (zh) * | 2019-09-23 | 2019-12-31 | 上海新昇半导体科技有限公司 | 一种硅单晶的生长方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11189495A (ja) * | 1997-12-26 | 1999-07-13 | Sumitomo Metal Ind Ltd | シリコン単結晶及びその製造方法 |
JP2002187794A (ja) * | 2000-12-20 | 2002-07-05 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61178495A (ja) | 1985-01-31 | 1986-08-11 | Fujitsu Ltd | 単結晶の成長方法 |
JPH05335529A (ja) * | 1992-05-28 | 1993-12-17 | Fujitsu Ltd | 半導体装置およびその製造方法 |
KR0162510B1 (ko) * | 1993-07-12 | 1999-02-01 | 가네꼬 히사시 | 반도체 장치 및 그 제조방법 |
JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
US20030087503A1 (en) * | 1994-03-10 | 2003-05-08 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Soi基板の製造方法およびsoi基板 |
JP3085146B2 (ja) * | 1995-05-31 | 2000-09-04 | 住友金属工業株式会社 | シリコン単結晶ウェーハおよびその製造方法 |
JP4103968B2 (ja) * | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JPH10223551A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | Soi基板の製造方法 |
CN100595351C (zh) * | 1997-04-09 | 2010-03-24 | Memc电子材料有限公司 | 低缺陷密度、自间隙原子为主的硅 |
JPH1179889A (ja) | 1997-07-09 | 1999-03-23 | Shin Etsu Handotai Co Ltd | 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ |
US6514335B1 (en) * | 1997-08-26 | 2003-02-04 | Sumitomo Metal Industries, Ltd. | High-quality silicon single crystal and method of producing the same |
JP2998731B2 (ja) * | 1998-01-28 | 2000-01-11 | 住友金属工業株式会社 | 高品質シリコン単結晶ウェーハ |
JP3596257B2 (ja) | 1997-11-19 | 2004-12-02 | 三菱住友シリコン株式会社 | シリコン単結晶ウェーハの製造方法 |
US5930643A (en) * | 1997-12-22 | 1999-07-27 | International Business Machines Corporation | Defect induced buried oxide (DIBOX) for throughput SOI |
JPH11204452A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
WO1999039380A1 (fr) * | 1998-02-02 | 1999-08-05 | Nippon Steel Corporation | Substrat soi et procede de fabrication dudit substrat |
JP2000068489A (ja) | 1998-08-18 | 2000-03-03 | Nippon Steel Corp | Soi基板およびその製造方法 |
US6133106A (en) * | 1998-02-23 | 2000-10-17 | Sharp Laboratories Of America, Inc. | Fabrication of a planar MOSFET with raised source/drain by chemical mechanical polishing and nitride replacement |
JP4510948B2 (ja) * | 1998-03-25 | 2010-07-28 | シルトロニック・ジャパン株式会社 | シリコン単結晶ウェ―ハの製造方法 |
US6224668B1 (en) * | 1998-06-02 | 2001-05-01 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
JP3943717B2 (ja) | 1998-06-11 | 2007-07-11 | 信越半導体株式会社 | シリコン単結晶ウエーハ及びその製造方法 |
JP3601324B2 (ja) * | 1998-11-19 | 2004-12-15 | 信越半導体株式会社 | 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法 |
TW505710B (en) * | 1998-11-20 | 2002-10-11 | Komatsu Denshi Kinzoku Kk | Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer |
JP4460671B2 (ja) | 1999-03-26 | 2010-05-12 | シルトロニック・ジャパン株式会社 | シリコン半導体基板及びその製造方法 |
JP2001127067A (ja) * | 1999-10-28 | 2001-05-11 | Nippon Steel Corp | シリコン半導体基板 |
JP3787472B2 (ja) * | 1999-11-12 | 2006-06-21 | 信越半導体株式会社 | シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法 |
JP4765157B2 (ja) * | 1999-11-17 | 2011-09-07 | 株式会社デンソー | 半導体基板の製造方法 |
JP3565205B2 (ja) * | 2000-01-25 | 2004-09-15 | 信越半導体株式会社 | シリコンウエーハおよびシリコン単結晶の製造条件を決定する方法ならびにシリコンウエーハの製造方法 |
JP3573045B2 (ja) | 2000-02-08 | 2004-10-06 | 三菱住友シリコン株式会社 | 高品質シリコン単結晶の製造方法 |
DE10014650A1 (de) * | 2000-03-24 | 2001-10-04 | Wacker Siltronic Halbleitermat | Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe |
JP4276764B2 (ja) * | 2000-03-27 | 2009-06-10 | シルトロニック・ジャパン株式会社 | シリコン単結晶基板及びその製造方法 |
AU6004101A (en) * | 2000-04-24 | 2001-11-07 | Beijing Normal University | Method for fabricating silicon-on-insulator |
WO2002002852A1 (fr) * | 2000-06-30 | 2002-01-10 | Shin-Etsu Handotai Co., Ltd. | Plaquette en silicium monocristallin et procede de fabrication |
JP2002110685A (ja) * | 2000-09-27 | 2002-04-12 | Shin Etsu Handotai Co Ltd | シリコンウェーハの熱処理方法 |
JP2002198529A (ja) * | 2000-10-18 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
TWI313059B (ja) * | 2000-12-08 | 2009-08-01 | Sony Corporatio | |
JP4822582B2 (ja) * | 2000-12-22 | 2011-11-24 | Sumco Techxiv株式会社 | ボロンドープされたシリコンウエハの熱処理方法 |
JP4150167B2 (ja) * | 2001-02-16 | 2008-09-17 | 株式会社Sumco | シリコン単結晶の製造方法 |
JP2002289552A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Simox基板の製造方法およびsimox基板 |
US6551898B1 (en) * | 2001-11-01 | 2003-04-22 | The United States Of America As Represented By The Secretary Of The Navy | Creation of a polarizable layer in the buried oxide of silicon-on-insulator substrates for the fabrication of non-volatile memory |
US6998353B2 (en) * | 2001-11-05 | 2006-02-14 | Ibis Technology Corporation | Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers |
US20030194846A1 (en) * | 2002-04-11 | 2003-10-16 | International Business Machines Corp. | Medium dose simox over a wide BOX thickness range by a multiple implant, multiple anneal process |
US6911380B2 (en) * | 2002-07-22 | 2005-06-28 | Intel Corporation | Method of forming silicon on insulator wafers |
JP3978780B2 (ja) * | 2002-08-09 | 2007-09-19 | 信越半導体株式会社 | ウエーハの研磨方法及び装置 |
KR100481476B1 (ko) * | 2002-11-19 | 2005-04-07 | 주식회사 실트론 | 어닐 웨이퍼 및 그 제조 방법 |
US7435294B2 (en) * | 2005-04-08 | 2008-10-14 | Sumco Corporation | Method for manufacturing silicon single crystal, and silicon wafer |
-
2004
- 2004-02-25 KR KR1020057015590A patent/KR100743821B1/ko active IP Right Grant
- 2004-02-25 WO PCT/JP2004/002239 patent/WO2004083496A1/ja active Application Filing
- 2004-02-25 EP EP04714469.6A patent/EP1598452B1/en not_active Expired - Lifetime
- 2004-02-25 CN CNB2004800111738A patent/CN100472001C/zh not_active Expired - Lifetime
- 2004-02-25 JP JP2005503641A patent/JPWO2004083496A1/ja active Pending
- 2004-02-25 KR KR1020077011237A patent/KR100782662B1/ko active IP Right Grant
- 2004-02-25 US US10/546,600 patent/US7704318B2/en not_active Expired - Lifetime
-
2010
- 2010-12-27 JP JP2010289763A patent/JP5691504B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11189495A (ja) * | 1997-12-26 | 1999-07-13 | Sumitomo Metal Ind Ltd | シリコン単結晶及びその製造方法 |
JP2002187794A (ja) * | 2000-12-20 | 2002-07-05 | Sumitomo Metal Ind Ltd | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1598452A4 (en) | 2007-02-21 |
EP1598452A1 (en) | 2005-11-23 |
JP2011088818A (ja) | 2011-05-06 |
US20060156969A1 (en) | 2006-07-20 |
CN1780940A (zh) | 2006-05-31 |
JP5691504B2 (ja) | 2015-04-01 |
CN100472001C (zh) | 2009-03-25 |
KR20050121677A (ko) | 2005-12-27 |
KR100782662B1 (ko) | 2007-12-07 |
WO2004083496A1 (ja) | 2004-09-30 |
EP1598452B1 (en) | 2015-10-14 |
KR100743821B1 (ko) | 2007-07-30 |
KR20070059214A (ko) | 2007-06-11 |
US7704318B2 (en) | 2010-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5691504B2 (ja) | シリコン単結晶育成方法 | |
KR100844260B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법, 및 실리콘 단결정 육성방법 | |
KR100939299B1 (ko) | 실리콘 웨이퍼 및 그 제조 방법 | |
JP6210125B2 (ja) | シリコン単結晶ウェーハ | |
JP2007254274A (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
JP2002187794A (ja) | シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法 | |
JP2007045662A (ja) | 半導体シリコンウェーハおよびその製造方法 | |
JPWO2009025336A1 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
JP2010222241A (ja) | Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法 | |
US7518187B2 (en) | Soi wafer and a method for producing the same | |
JPWO2009028658A1 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法 | |
JP4380141B2 (ja) | シリコンウェーハの評価方法 | |
JP5262021B2 (ja) | シリコンウェーハ及びその製造方法 | |
JP2004153081A (ja) | Soiウエーハ及びsoiウエーハの製造方法 | |
JPWO2009025339A1 (ja) | Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法 | |
JP2005072108A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2004265903A (ja) | Soiウエーハ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |