KR100328824B1 - 커패시터 제조방법 - Google Patents

Abstract

본 발명은 커패시터 제조방법에 관한 것으로, 종래 커패시터 제조방법은 왕관형 커패시터의 하부전극의 중앙부에 돌출부를 형성하여 커패시터의 정전용량을 증가시킬 수 있으나, 제조공정의 수가 많아 제조비용이 증가하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 다결정실리콘을 두껍게 증착하고, 식각영역 및 식각깊이를 조절하여 선택적으로 식각하여 왕관형 커패시터 하부전극의 중앙부에 돌출부를 갖는 형태의 커패시터 하부전극을 상대적으로 적은 공정단계를 사용하여 제조하여 제조비용을 절감하는 효과가 있다.

Description

커패시터 제조방법{MANUFACTURING METHOD FOR CAPACITOR}

본 발명은 커패시터 제조방법에 관한 것으로, 특히 커패시터 하부전극의 절곡부인 상감(Damascene) 형성시 네가티브 포토레지스트의 특성을 이용함으로써 공정단계를 감소시키는데 적당하도록 한 커패시터 제조방법에 관한 것이다.

도1a 내지 도1g는 종래 커패시터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착한 후, 그 절연막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키고, 그 콘택홀에 플러그(3)를 형성한 후, 상기 구조의 상부전면에 산화막(4)을 증착한 다음, 상기 산화막(4)의 상부영역중 상기 플러그(3)의 상부측과 그 주변부에 해당하는 영역을 노출시키는 포토레지스트(PR) 패턴을 형성하는 단계(도1a)와; 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로, 상기 노출된 산화막(4)을 식각하여 그 하부의 플러그(3) 상부와 그 주변 일부의 절연막(2)을 노출시키는 단계(도1b)와; 상기 구조의 상부에 다결정실리콘(5)과 절연막(6)을 순차적으로 증착하는 단계(도1c)와; 상기 절연막(6)을 평탄화하여 상기 잔존하는 산화막(4)의 상부측에 증착된 다결정실리콘(5)을 노출시킴과 아울러 상기 플러그(3)의 상부측에 증착된 다결정실리콘(5)을 노출시키는 단계(도1d)와; 상기 구조의 상부에 다결정실리콘(7)을 증착하여 상기 잔존하는 절연막(6)의 사이에 위치하며 상기 플러그(3)의 상부측에서 노출된 다결정실리콘(5)에 접하는 패턴을 형성하는 단계(도1e)와; 상기 다결정실리콘(7),(5)을 평탄화하여 상기 잔존하는 산화막(4)과 절연막(6)의 상부전면을 노출시키는 단계(도1f)와; 상기 노출된 산화막(4)과 절연막(6)을 선택적으로 식각하여 상기 다결정실리콘(7),(5)으로 구성되는 커패시터의 하부전극을 형성하는 단계(도1g)를 포함하여 구성된다.

이하, 상기와 같은 종래 커패시터 제조방법을 좀 더 상세히 설명한다.

먼저, 도1a에 도시한 바와 같이 기판(1)에 모스 트랜지스터 등의 반도체 소자를 제조하고, 그 반도체 소자가 제조된 기판(1)의 상부에 절연막(2)을 증착한다.

그 다음, 사진식각공정을 통해 상기 절연막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시킨다.

그 다음, 상기 구조의 상부전면에 다결정실리콘을 증착하고, 이를 평탄화하여 상기 콘택홀 내에서 상기 노출된 반도체 소자의 특정영역에 접속되는 플러그(3)를 형성한다.

그 다음, 상기 구조의 상부전면에 산화막(4)을 두껍게 증착한다. 이때 증착되는 산화막(4)의 두께는 커패시터의 정전용량과 밀접한 관계가 있는 것으로, 그 두께가 두꺼울수록 커패시터의 정전용량이 증가하나 공정의 신뢰성을 고려하여 적당한 두께로 증착한다.

그 다음, 상기 산화막(4)의 상부에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 플러그(3)의 상부측 및 그 주변부에 해당하는 산화막(4)의 상부영역을 노출시키는 포토레지스트(PR) 패턴을 형성한다.

그 다음, 도1b에 도시한 바와 같이 상기 포토레지스트(PR) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(4)을 식각하여 그 하부의 플러그(3)와 그 플러그(3)의 주변부에서 소정면적을 갖는 절연막(2)의 일부를 노출시킨다.

그 다음, 도1c에 도시한 바와 같이 상기 구조의 상부에 다결정실리콘(5)과 절연막(6)을 순차적으로 증착한다.

그 다음, 도1d에 도시한 바와 같이 상기 증착된 절연막(6)을 평탄화 또는 건식식각하여 상기 산화막(4)이 식각된 영역의 측면부에만 절연막(6)이 잔존하도록 함으로써, 상기 산화막(4)의 상부에 증착된 다결정실리콘(5)을 노출시킴과 아울러 상기 플러그(3)의 상부측에 위치하는 다결정실리콘(5)을 노출시킨다.

그 다음, 도1e에 도시한 바와 같이 상기 구조의 상부전면에 다결정실리콘(7)을 증착한다.

그 다음, 도1f에 도시한 바와 같이 상기 다결정실리콘(7)을 절연막(6)의 상부가 노출될 때까지 평탄화하여 상기 절연막(6)의 사이에서 상기 다결정실리콘(5)과 접속되는 다결정실리콘(7)을 잔존시키고, 상기 절연막(6)과 산화막(4)의 상부전면을 노출시킨다.

그 다음, 도1g에 도시한 바와 같이 상기 노출된 절연막(6)과 산화막(4)을 식각하여 상기 절연막(2)의 상부전면을 노출시킴과 아울러 다결정실리콘(5,7)으로 이루어지는 커패시터 하부전극을 형성한다.

이후의 공정에서는 상기 커패시터 하부전극의 상부전면에 유전막을 증착하고, 그 유전막의 상부전면에 다결정실리콘을 증착함으로써 커패시터를 제조하게 된다.

이와 같은 종래 커패시터 제조방법은 왕관형 커패시터의 하부전극의 중앙부에 돌출부를 형성하여 커패시터의 정전용량을 향상시킬 수 있다.

상기한 바와 같이 종래 커패시터 제조방법은 왕관형 커패시터의 하부전극의 중앙부에 돌출부를 형성하여 커패시터의 정전용량을 증가시킬 수 있으나, 제조공정의 수가 많아 제조비용이 증가하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 상기 종래 커패시터 제조방법과 동일한 형태의 커패시터 하부전극을 보다 적은 수의 공정단계로 제조할 수 있는 커패시터 제조방법을 제공함에 그 목적이 있다.

도1a 내지 도1g는 종래 커패시터 제조공정 수순단면도.

도2a 내지 도2f는 본 발명 커패시터의 제조공정 일실시예를 보인 수순단면도.

도3a 내지 도3f는 본 발명 커패시터의 제조공정의 다른 실시예를 보인 수순단면도.

***도면의 주요 부분에 대한 부호의 설명***

1:기판 2:절연막

3:플러그 4:산화막

5:다결정실리콘

상기와 같은 목적은 두꺼운 다결정시리콘을 플러그가 삽입된 절연막의 상부에 증착하고, 그 다결정실리콘의 식각영역과 식각깊이를 조절하여 커패시터 하부전극을 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2a 내지 도2f는 본 발명 커패시터 제조방법의 일실시 공정 수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀을 형성한 후, 그 콘택홀에 위치하여 상기 반도체 소자의 특정영역에 접속되는 플러그(3)를 형성하고, 그 구조의 상부전면에 두꺼운 다결정실리콘(5)을 증착한 후, 상기 플러그(3)의 상부측에 해당하는 다결정실리콘(5)의 상부를 노출시키는 포토레지스트(PR1) 패턴을 형성하는 단계(도2a)와; 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 다결정실리콘(5)의 상부일부를 식각하고, 그 포토레지스트(PR1) 패턴을 제거하는 단계(도2b)와; 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 다결정실리콘(5)의 상부일부가 식각되어 단차가 형성된 영역의 중앙부와 상기 다결정실리콘(5)이 식각된 영역으로 부터 소정거리 이격된 위치의 식각되지 않은 다결정실리콘(5)의 상부에 위치하는 포토레지스트(PR2) 패턴을 형성하는 단계(도2c)와; 상기 포토레지스트(PR2) 패턴을 식각마스크로 하는 식각공정으로 상기 다결정실리콘(5)의 상부일부를 식각하고, 상기 포토레지스트(PR2) 패턴을 제거하는 단계(도2d)와; 상기 다결정실리콘(5)이 식각된 영역의 내에 절연물질(6)을 도포하는 단계(도2e)와; 상기 절연물질(6)을 식각마스크로 하는 식각공정으로 노출된 다결정실리콘(5)을 제거하여 그 하부측의 절연막(2)을 노출시킴으로써 커패시터의 하부전극(5)을 형성하고 상기 절연물질(6)을 제거하는 단계(도2f)로 구성된다.

이하, 상기와 같은 본 발명 커패시터 제조방법을 좀 더 상세히 설명한다.

먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 반도체 소자를 형성하고, 그 반도체 소자가 형성된 기판(1)의 상부전면에 절연막(2)을 증착하고, 사진식각공정을 통해 상기 절연막(2)에 콘택홀을 형성하여 상기 반도체 소자의 특정영역을 노출시키고, 다결정실리콘의 증착 및 평탄화를 통해 상기 콘택홀 내에서 상기 반도체 소자의 특정영역에 접속되는 플러그(3)를 형성한다.

그 다음, 상기 구조의 상부전면에 다결정실리콘(5)을 두껍게 증착한다.

이때, 다결정실리콘(5)은 자체가 커패시터의 하부전극이 되는 것으로, 그 두께는 종래 동일위치에 증착하는 산화막보다 두껍게 증착한다.

그 다음, 상기 다결정실리콘(5)의 상부전면에 포토레지스트(PR1)를 증착하고, 노광 및 현상하여 상기 플러그(3)의 상부에 대응하는 다결정실리콘(5)의 상부를 노출시킨다. 이는 상기 절연막(2)에 콘택홀을 형성하기 위해 사용하는 사진식각공정의 마스크를 상기 포토레지스트(PR1)의 노광에 사용함으로써, 다른 마스크의 사용에 의한 비용의 증가를 방지할 수 있게 된다.

그 다음, 도2b에 도시한 바와 같이 상기 패턴이 형성된 포토레지스트(PR1)를 식각마스크로 사용하는 식각공정으로 상기 노출된 다결정실리콘(5)을 식각한다. 이때 식각공정은 상기 다결정실리콘(5)의 전체를 식각하는 것이 아니라 상기 다결정실리콘(5) 두께의 반정도를 식각한 후 식각을 종료하고, 상기 포토레지스트(PR1)를 제거한다.

그 다음, 도2c에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고 노광한다. 상기 다결정실리콘(5)에는 홈이 형성되어 있는 형태로 마스크를 통해 인가된 광은 상기 다결정실리콘(5)에서 간섭을 일으키며, 이를 현상하여 형성한 포토레지스트(PR2) 패턴은 상기 다결정실리콘(5)이 식각된 영역의 중앙(플러그의 상부중앙에 해당하는 다결정실리콘의 상부영역)과 상기 다결정실리콘(5)이 식각된 영역으로 부터 소정거리 이격된 다결정실리콘(5)이 식각되지 않은 영역의 상부측에 형성된다.

그 다음, 도2d에 도시한 바와 같이 상기 포토레지스트(PR2) 패턴을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘(5)의 노출영역 상부일부를 식각하고, 상기 포토레지스트(PR2) 패턴을 제거한다.

그 다음, 도2e에 도시한 바와 같이 상기 도2d에서 다결정실리콘(5)이 식각된영역내에 절연물질(6)을 도포한다. 이때의 절연물질(6)은 포토레지스트, 스핀온 글라스 등을 사용할 수 있다.

그 다음, 도2f에 도시한 바와 같이 절연물질(6)을 식각마스크로 사용하는 식각공정으로 상기 노출된 다결정실리콘(5)을 식각한다. 이때의 식각공정은 노출된 다결정실리콘(5) 영역의 전체를 식각하는 것으로, 그 다결정실리콘(5) 하부의 절연막(2) 상부를 노출시킨다.

이와 같은 과정을 통해 왕관형 커패시터의 하부전극 중앙부에 돌출영역을 형성할 수 있으며, 이후의 공정에서 상기 절연물질(6)을 제거하고, 유전막과 커패시터 상부전극을 순차적으로 형성한다.

또한, 도3a 내지 도3f는 본 발명 커패시터 제조방법의 다른 실시예의 공정수순단면도로서, 이에 도시한 바와 같이 반도체 소자가 형성된 기판(1)의 상부에 절연막(2)을 증착하고, 그 절연막(2)에 콘택홀을 형성한 후, 그 콘택홀에 위치하여 상기 반도체 소자의 특정영역에 접속되는 플러그(3)를 형성하고, 그 구조의 상부전면에 두꺼운 다결정실리콘(5)을 증착한 후, 그 다결정실리콘(5)의 상부에 산화막(4)을 증착하고, 상기 플러그(3)의 상부측에 해당하는 산화막(4)의 상부를 노출시키는 포토레지스트(PR1) 패턴을 형성하는 단계(도3a)와; 상기 포토레지스트(PR1) 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 산화막(4)을 식각하여 다결정실리콘(5)의 상부일부를 노출시키고, 그 포토레지스트(PR1) 패턴을 제거하는단계(도3b)와; 상기 구조의 상부전면에 포토레지스트(PR2)를 도포하고, 노광 및 현상하여 상기 노출된 다결정실리콘(5)의 상부중앙과 상기 다결정실리콘(5)이 노출된 영역으로 부터 소정거리 이격된 위치의 산화막(4)의 상부에 위치하는 포토레지스트(PR2) 패턴을 형성하는 단계(도3c)와; 상기 포토레지스트(PR2) 패턴을 식각마스크로 하는 식각공정으로 상기 다결정실리콘(5)을 그 저면부에 소정의 두께의 다결정실리콘(5)이 잔존하도록 식각하고, 상기 포토레지스트(PR2) 패턴을 제거하는 단계(도3d)와; 상기 노출된 다결정실리콘(5)의 상부와 그 주변부의 산화막(4)의 소정면적위에 위치하는 포토레지스트(PR3) 패턴을 형성하는 단계(도3e)와; 상기 포토레지스트(PR3) 패턴을 식각마스크로 하는 식각공정으로 왕관형의 커패시터 하부전극의 중앙부에 돌출영역을 갖는 커패시터 하부전극을 형성하는 단계(도3f)로 구성된다.

상기 도3a 내지 도3f에서 설명한 방법은 상기 도2a 내지 도2f의 제조기술과 기본적인 개념은 동일하고, 단지 커패시터 하부전극으로 되는 다결정실리콘(5)의 상부에 산화막(4)을 형성하여 도2b에서와 같이 다결정실리콘(5)의 상부일부를 선택적으로 제거하는 공정을 생략할 수 있어, 식각공정의 식각종료점을 찾는 어려운 공정을 수행하지 않을 수 있다.

상기 도3c에서 사용하는 포토레지스트(PR) 패턴 또한 네가티브 포토레지스트를 사용하여 광의 간섭에 의해 패턴을 형성한다.

상기한 바와 같이 본 발명 커패시터 제조방법은 커패시터의 하부전극물질을증착하고, 이를 선택적인 위치를 소정의 깊이로 식각하여 왕관형 커패시터 하부전극의 중앙부에 돌출부를 갖는 커패시터 하부전극을 상대적으로 적은 제조공정을 이용하여 제조함으로써, 제조비용을 절감하는 효과가 있다.

Claims (5)

1. 반도체 소자가 형성된 기판의 상부에 절연막을 증착하고, 그 절연막에 콘택홀을 형성하여 반도체 소자의 특정영역을 노출시킨 후, 그 콘택홀에 위치하는 플러그를 형성하고, 그 구조의 상부전면에 다결정실리콘을 증착한 후, 상기 플러그의 상부측에 해당하는 다결정실리콘의 상부를 노출시키는 제 1포토레지스트 패턴을 형성하는 단계와; 상기 제1포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 다결정실리콘의 상부일부를 식각하고, 그 제1포토레지스트 패턴을 제거하는 단계와; 상기 구조의 상부전면에 제 2포토레지스트를 도포하고, 노광 및 현상하여 상기 다결정실리콘의 상부일부가 식각된 영역의 중앙부와 상기 다결정실리콘이 식각된 영역으로 부터 소정거리 이격된 위치의 식각되지 않은 다결정실리콘의 상부에 위치하는 제2포토레지스트 패턴을 형성하는 단계와; 상기 제2포토레지스트 패턴을 식각마스크로 하는 식각공정으로 상기 노출된 다결정실리콘의 상부일부를 식각하고, 상기 제2포토레지스트 패턴을 제거하는 단계와; 상기 다결정실리콘이 식각된 영역의 내에 절연물질을 도포하는 단계와; 상기 절연물질을 식각마스크로 하는 식각공정으로 노출된 다결정실리콘을 제거하여 커패시터의 하부전극을 형성하는 단계를 포함하여 된 것을 특징으로 하는 커패시터 제조방법.
2. 제 1항에 있어서, 상기 제2포토레지스트 패턴은 네가티브(negative)형의 포토레지스트를 도포하고, 광의 간섭을 이용하여 패턴을 형성하는 것을 특징으로 하는커패시터 제조방법.
3. 제 1항에 있어서, 상기 절연물질은 포토레지스트 또는 스핀 온 글라스인 것을 특징으로 하는 커패시터 제조방법.
4. 청구항4는 삭제 되었습니다.
5. 청구항5는 삭제 되었습니다.