JPH1050955A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1050955A JPH1050955A JP8201706A JP20170696A JPH1050955A JP H1050955 A JPH1050955 A JP H1050955A JP 8201706 A JP8201706 A JP 8201706A JP 20170696 A JP20170696 A JP 20170696A JP H1050955 A JPH1050955 A JP H1050955A
- Authority
- JP
- Japan
- Prior art keywords
- film
- manufacturing
- silicon oxide
- spacer
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 燐を含むシリコン酸化膜をエッチングする際
に、エッチング防止膜としてシリコン酸化膜を用いるこ
とが望ましいが、従来は気相ＨＦ処理によりエッチング
しているので、プロセス安定性上の問題点がある。 【解決手段】 Ｐ型シリコン基板１０１上にフィールド
酸化膜１０２、ゲート酸化膜１０３、ゲート電極１０
４、Ｎ型拡散層１０５、１０６、層間絶縁膜１０７、ビ
ット線１０８を形成し、更にシリコン酸化膜（ＮＳＧ
膜）をエッチング防止膜１０９として形成した後、コン
タクトホールを開口する。ポリシリコン膜１１０、スペ
ーサ膜として用いるＰＳＧ膜１１１を堆積後、パターニ
ングを行い、更にポリシリコンサイドウォール１１２を
形成する。そして、フッ化水素、過酸化水素及び水から
なる水溶液を用いてスペーサ膜（ＰＳＧ膜）１１１のみ
を選択的に除去し、ストレージノード電極を生成する。
に、エッチング防止膜としてシリコン酸化膜を用いるこ
とが望ましいが、従来は気相ＨＦ処理によりエッチング
しているので、プロセス安定性上の問題点がある。 【解決手段】 Ｐ型シリコン基板１０１上にフィールド
酸化膜１０２、ゲート酸化膜１０３、ゲート電極１０
４、Ｎ型拡散層１０５、１０６、層間絶縁膜１０７、ビ
ット線１０８を形成し、更にシリコン酸化膜（ＮＳＧ
膜）をエッチング防止膜１０９として形成した後、コン
タクトホールを開口する。ポリシリコン膜１１０、スペ
ーサ膜として用いるＰＳＧ膜１１１を堆積後、パターニ
ングを行い、更にポリシリコンサイドウォール１１２を
形成する。そして、フッ化水素、過酸化水素及び水から
なる水溶液を用いてスペーサ膜（ＰＳＧ膜）１１１のみ
を選択的に除去し、ストレージノード電極を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に燐を含むシリコン酸化膜を選択的に除去
する工程を含む半導体装置の製造方法に関する。
法に係り、特に燐を含むシリコン酸化膜を選択的に除去
する工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来より、シリンダ型又はフィン型構造
を有するストレージ・ノード電極を形成する場合、スペ
ーサ膜としてシリコン酸化膜、エッチング防止膜として
シリコン窒化膜を用い、フッ化水素ＨＦを含む水溶液を
用いてシリコン酸化膜のみを選択的に除去する方法が提
案されている（特開平１−１４８５７号、特開平５−２
１８３３３号各公報）。
を有するストレージ・ノード電極を形成する場合、スペ
ーサ膜としてシリコン酸化膜、エッチング防止膜として
シリコン窒化膜を用い、フッ化水素ＨＦを含む水溶液を
用いてシリコン酸化膜のみを選択的に除去する方法が提
案されている（特開平１−１４８５７号、特開平５−２
１８３３３号各公報）。
【０００３】図５及び図６は上記の従来の半導体装置の
製造方法の一例の工程説明用装置断面図を示す。ここで
は、シリンダ型構造を有するストレージ・ノード電極の
製造工程について説明する。まず、図５（ａ）に示すよ
うに、Ｐ型シリコン基板４０１上の表面の素子分離領域
にフィールド酸化膜４０２を形成し、ゲート酸化膜４０
３を形成した後、ワード線を兼ねるゲート電極４０４を
形成し、更にイオン注入等によりソース・ドレイン領域
となるＮ型拡散層４０５、４０６を形成する。
製造方法の一例の工程説明用装置断面図を示す。ここで
は、シリンダ型構造を有するストレージ・ノード電極の
製造工程について説明する。まず、図５（ａ）に示すよ
うに、Ｐ型シリコン基板４０１上の表面の素子分離領域
にフィールド酸化膜４０２を形成し、ゲート酸化膜４０
３を形成した後、ワード線を兼ねるゲート電極４０４を
形成し、更にイオン注入等によりソース・ドレイン領域
となるＮ型拡散層４０５、４０６を形成する。
【０００４】次に、化学気相成長（ＣＶＤ）法により酸
化シリコン系の絶縁膜からなる層間絶縁膜４０７を堆積
した後、ビット線４０８を形成する。更に、層間絶縁膜
４０７を堆積した後、シリコン窒化膜をエッチング防止
膜４０９として減圧化学気相成長（ＬＰＣＶＤ）法によ
り１０００Å程度堆積する。その後、図５（ａ）に示す
ように、フォトレジスト膜（図示せず）をマスクとし
て、ドライエッチングによりコンタクトホールを開口す
る。
化シリコン系の絶縁膜からなる層間絶縁膜４０７を堆積
した後、ビット線４０８を形成する。更に、層間絶縁膜
４０７を堆積した後、シリコン窒化膜をエッチング防止
膜４０９として減圧化学気相成長（ＬＰＣＶＤ）法によ
り１０００Å程度堆積する。その後、図５（ａ）に示す
ように、フォトレジスト膜（図示せず）をマスクとし
て、ドライエッチングによりコンタクトホールを開口す
る。
【０００５】次に、図５（ｂ）に示すように、ＬＰＣＶ
Ｄ法によりポリシリコン膜４１０をコンタクトホール内
及びエッチング防止膜４０９上に２０００〜２５００Å
程度堆積し、更にＣＶＤ法により用いるシリコン酸化膜
をスペーサ膜４１１として３０００〜４０００Å堆積す
る。その上に、レジスト（図示せず）を塗布して、パタ
ーニングを行い、これをマスクとして図５（ｃ）に示す
ようにスペーサ膜４１１及びポリシリコン膜４１０のド
ライエッチングを行う。
Ｄ法によりポリシリコン膜４１０をコンタクトホール内
及びエッチング防止膜４０９上に２０００〜２５００Å
程度堆積し、更にＣＶＤ法により用いるシリコン酸化膜
をスペーサ膜４１１として３０００〜４０００Å堆積す
る。その上に、レジスト（図示せず）を塗布して、パタ
ーニングを行い、これをマスクとして図５（ｃ）に示す
ようにスペーサ膜４１１及びポリシリコン膜４１０のド
ライエッチングを行う。
【０００６】更に、ポリシリコン膜を１０００〜１５０
０Å程度堆積した後、全面的に異方性エッチングを行
い、図６（ｄ）に示すようにポリシリコンサイドウォー
ル４１２を形成する。最後に、図６（ｅ）に示すよう
に、緩衝酸化膜エッチング液を用いて、シリコン酸化膜
であるスペーサ膜４１１のみを選択的にエッチングし、
ストレージ・ノード電極４１３の形成が終了する。
０Å程度堆積した後、全面的に異方性エッチングを行
い、図６（ｄ）に示すようにポリシリコンサイドウォー
ル４１２を形成する。最後に、図６（ｅ）に示すよう
に、緩衝酸化膜エッチング液を用いて、シリコン酸化膜
であるスペーサ膜４１１のみを選択的にエッチングし、
ストレージ・ノード電極４１３の形成が終了する。
【０００７】
【発明が解決しようとする課題】しかるに、上記の従来
の製造方法では、エッチング防止膜４０９としてシリコ
ン窒化膜を用いているが、シリコン窒化膜は応力が大き
いために層間絶縁膜４０７に割れ（クラック）や隙間
（ボイド）が発生し、半導体装置の製造工程において支
障をきたす。さらに、シリコン窒化膜は、電気的なトラ
ップ密度の高い絶縁膜であるため、チャージアップを起
こし、半導体装置の動作にも悪影響を及ぼす。
の製造方法では、エッチング防止膜４０９としてシリコ
ン窒化膜を用いているが、シリコン窒化膜は応力が大き
いために層間絶縁膜４０７に割れ（クラック）や隙間
（ボイド）が発生し、半導体装置の製造工程において支
障をきたす。さらに、シリコン窒化膜は、電気的なトラ
ップ密度の高い絶縁膜であるため、チャージアップを起
こし、半導体装置の動作にも悪影響を及ぼす。
【０００８】この悪影響を防止するため、シリコン窒化
膜を薄くする方法が考えられるが、シリコン酸化膜と比
べてシリコン窒化膜では、ポリシリコン膜４１０との選
択比が大きくとれないため、ドライエッチング後にシリ
コン窒化膜を残すのは困難であり、どうしても１０００
Å程度の膜厚が必要となってしまう。しかし、それでは
上記のような問題が生じてしまう。
膜を薄くする方法が考えられるが、シリコン酸化膜と比
べてシリコン窒化膜では、ポリシリコン膜４１０との選
択比が大きくとれないため、ドライエッチング後にシリ
コン窒化膜を残すのは困難であり、どうしても１０００
Å程度の膜厚が必要となってしまう。しかし、それでは
上記のような問題が生じてしまう。
【０００９】従って、エッチング防止膜４０９として
は、ドライエッチングでの選択比が大きくとれ、なおか
つ、上記のような問題を引き起こさないシリコン酸化膜
を用いることが望まれる。その場合、スペーサを除去す
る際の選択比を大きくとる方法として、従来は気相ＨＦ
処理が知られているが、プロセス中に発生する水が再吸
着して選択性が悪化する等、プロセス安定性上の問題点
がある。
は、ドライエッチングでの選択比が大きくとれ、なおか
つ、上記のような問題を引き起こさないシリコン酸化膜
を用いることが望まれる。その場合、スペーサを除去す
る際の選択比を大きくとる方法として、従来は気相ＨＦ
処理が知られているが、プロセス中に発生する水が再吸
着して選択性が悪化する等、プロセス安定性上の問題点
がある。
【００１０】本発明は以上の点に鑑みなされたもので、
エッチング防止膜としてシリコン酸化膜を用いて、なお
かつ、選択性良く燐を含むシリコン酸化膜を除去する半
導体装置の製造方法を提供することを目的とする。
エッチング防止膜としてシリコン酸化膜を用いて、なお
かつ、選択性良く燐を含むシリコン酸化膜を除去する半
導体装置の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記の目的を達
成するため、燐を含むシリコン酸化膜を除去する工程を
含む半導体装置の製造方法において、フッ化水素及び過
酸化水素及び水を混合した水溶液を用いて、燐を含むシ
リコン酸化膜を除去することを特徴とする。
成するため、燐を含むシリコン酸化膜を除去する工程を
含む半導体装置の製造方法において、フッ化水素及び過
酸化水素及び水を混合した水溶液を用いて、燐を含むシ
リコン酸化膜を除去することを特徴とする。
【００１２】例えば、フッ化水素（ＨＦ）とＮＨ4Ｆを
１：３０で混合した薬液と、ＨＦと水（Ｈ2Ｏ）とを
１：１００で混合した水溶液と、ＨＦび過酸化水素（Ｈ
2Ｏ2）及び水（Ｈ2Ｏ）を１：２０：８０の比率で混合
した水溶液をそれぞれ用いて、上記の燐を含むシリコン
酸化膜である、燐濃度１０ｍｏｌ％程度のＰＳＧ（リン
珪酸ガラス）膜の毎分当りのエッチングレートと、上記
３種類の溶液を用いて不純物をドープしていないシリコ
ン酸化膜であるＮＳＧ（ノンドープト・シリケートガラ
ス）膜、ＢＰＳＧ（ホウ素−燐珪酸ガラス）膜及びＢＳ
Ｇ（ホウ素−珪酸ガラス）膜の毎分当りのエッチングレ
ートをそれぞれまとめると、次表に示すようになる。
１：３０で混合した薬液と、ＨＦと水（Ｈ2Ｏ）とを
１：１００で混合した水溶液と、ＨＦび過酸化水素（Ｈ
2Ｏ2）及び水（Ｈ2Ｏ）を１：２０：８０の比率で混合
した水溶液をそれぞれ用いて、上記の燐を含むシリコン
酸化膜である、燐濃度１０ｍｏｌ％程度のＰＳＧ（リン
珪酸ガラス）膜の毎分当りのエッチングレートと、上記
３種類の溶液を用いて不純物をドープしていないシリコ
ン酸化膜であるＮＳＧ（ノンドープト・シリケートガラ
ス）膜、ＢＰＳＧ（ホウ素−燐珪酸ガラス）膜及びＢＳ
Ｇ（ホウ素−珪酸ガラス）膜の毎分当りのエッチングレ
ートをそれぞれまとめると、次表に示すようになる。
【００１３】
【表１】 なお、上記の表１中、ＢＰＳＧ膜はホウ素が１０．５ｍ
ｏｌ％、燐が４．５ｍｏｌ％程度の濃度のものであり、
またＢＳＧ膜はホウ素濃度が５．５ｍｏｌ％程度のもの
である。また、ＮＳＧ膜、ＢＰＳＧ膜及びＢＳＧ膜のエ
ッチングレートの下側の括弧内の値はＰＳＧ膜に対する
選択比を示す。
ｏｌ％、燐が４．５ｍｏｌ％程度の濃度のものであり、
またＢＳＧ膜はホウ素濃度が５．５ｍｏｌ％程度のもの
である。また、ＮＳＧ膜、ＢＰＳＧ膜及びＢＳＧ膜のエ
ッチングレートの下側の括弧内の値はＰＳＧ膜に対する
選択比を示す。
【００１４】表１から分かるように、ＰＳＧ膜の除去工
程においては、本発明のフッ化水素及び過酸化水素及び
水を混合した水溶液を用いると、他の２種類の溶液を用
いた場合に比し、ＮＳＧ膜との間で選択比を１４以上と
大きくとることができるため、ＰＳＧ膜の除去工程での
エッチング防止膜としてＮＳＧ膜を用いることができ
る。同様に、ＢＰＳＧ膜やＢＳＧ膜も同様にＰＳＧ膜の
除去工程でのエッチング防止膜に用いることができる。
程においては、本発明のフッ化水素及び過酸化水素及び
水を混合した水溶液を用いると、他の２種類の溶液を用
いた場合に比し、ＮＳＧ膜との間で選択比を１４以上と
大きくとることができるため、ＰＳＧ膜の除去工程での
エッチング防止膜としてＮＳＧ膜を用いることができ
る。同様に、ＢＰＳＧ膜やＢＳＧ膜も同様にＰＳＧ膜の
除去工程でのエッチング防止膜に用いることができる。
【００１５】
【発明の実施の形態】次に、本発明の各実施の形態につ
いて図面と共に説明する。図１及び図２は本発明になる
半導体装置の製造方法の第１の実施の形態の工程説明用
装置断面図を示す。ここでは、シリンダ型構造を有する
ストレージ・ノード電極の製造工程について説明する。
まず、図１（ａ）に示すように、Ｐ型シリコン基板１０
１上の表面の素子分離領域にフィールド酸化膜１０２を
形成し、ゲート酸化膜１０３を形成した後、ワード線を
兼ねるゲート電極１０４を形成し、更にイオン注入等に
よりソース・ドレイン領域となるＮ型拡散層１０５、１
０６を形成する。
いて図面と共に説明する。図１及び図２は本発明になる
半導体装置の製造方法の第１の実施の形態の工程説明用
装置断面図を示す。ここでは、シリンダ型構造を有する
ストレージ・ノード電極の製造工程について説明する。
まず、図１（ａ）に示すように、Ｐ型シリコン基板１０
１上の表面の素子分離領域にフィールド酸化膜１０２を
形成し、ゲート酸化膜１０３を形成した後、ワード線を
兼ねるゲート電極１０４を形成し、更にイオン注入等に
よりソース・ドレイン領域となるＮ型拡散層１０５、１
０６を形成する。
【００１６】次に、化学気相成長（ＣＶＤ）法により酸
化シリコン系の絶縁膜からなる層間絶縁膜１０７を堆積
した後、ビット線１０８を形成する。更に、層間絶縁膜
１０７を堆積した後、不純物をドープしていないシリコ
ン酸化膜（ＮＳＧ膜）をエッチング防止膜１０９として
ＣＶＤ法により１０００Å程度堆積する。その後、図１
（ａ）に示すように、フォトレジスト膜（図示せず）を
マスクとして、ドライエッチングによりコンタクトホー
ルを開口する。
化シリコン系の絶縁膜からなる層間絶縁膜１０７を堆積
した後、ビット線１０８を形成する。更に、層間絶縁膜
１０７を堆積した後、不純物をドープしていないシリコ
ン酸化膜（ＮＳＧ膜）をエッチング防止膜１０９として
ＣＶＤ法により１０００Å程度堆積する。その後、図１
（ａ）に示すように、フォトレジスト膜（図示せず）を
マスクとして、ドライエッチングによりコンタクトホー
ルを開口する。
【００１７】次に、図１（ｂ）に示すように、ＬＰＣＶ
Ｄ法によりポリシリコン膜１１０をコンタクトホール内
及びエッチング防止膜１０９上に２０００〜２５００Å
程度堆積し、更にＣＶＤ法により燐を含むシリコン酸化
膜であるリン珪酸ガラス（ＰＳＧ）膜をスペーサ膜１１
１として３０００〜４０００Å堆積する。その上に、レ
ジスト（図示せず）を塗布して、パターニングを行い、
これをマスクとして図１（ｃ）に示すようにスペーサ膜
１１１及びポリシリコン膜１１０のドライエッチングを
行う。
Ｄ法によりポリシリコン膜１１０をコンタクトホール内
及びエッチング防止膜１０９上に２０００〜２５００Å
程度堆積し、更にＣＶＤ法により燐を含むシリコン酸化
膜であるリン珪酸ガラス（ＰＳＧ）膜をスペーサ膜１１
１として３０００〜４０００Å堆積する。その上に、レ
ジスト（図示せず）を塗布して、パターニングを行い、
これをマスクとして図１（ｃ）に示すようにスペーサ膜
１１１及びポリシリコン膜１１０のドライエッチングを
行う。
【００１８】更に、ポリシリコン膜を１０００〜１５０
０Å程度堆積した後、全面的に異方性エッチングを行
い、図２（ｄ）に示すようにポリシリコンサイドウォー
ル１１２を形成する。最後に、フッ化水素（ＨＦ）及び
過酸化水素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を例えば、１：
２０：８０の比率で混合した水溶液を用いて、ＰＳＧ膜
であるスペーサ膜１１１のみを選択的に除去し、図２
（ｅ）に示すように、ストレージ・ノード電極１１３の
形成が終了する。
０Å程度堆積した後、全面的に異方性エッチングを行
い、図２（ｄ）に示すようにポリシリコンサイドウォー
ル１１２を形成する。最後に、フッ化水素（ＨＦ）及び
過酸化水素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を例えば、１：
２０：８０の比率で混合した水溶液を用いて、ＰＳＧ膜
であるスペーサ膜１１１のみを選択的に除去し、図２
（ｅ）に示すように、ストレージ・ノード電極１１３の
形成が終了する。
【００１９】この実施の形態では、フッ化水素及び過酸
化水素及び水を混合した水溶液を用いた場合に、ＰＳＧ
膜に対する選択比が１４以上であるＮＳＧ膜をエッチン
グ防止膜１０９としているため、この水溶液によりＰＳ
Ｇ膜であるスペーサ膜１１１のみを選択的に除去するこ
とができる。なお、エッチング防止膜１０９としては、
ＢＳＧ膜を用いることができることは表１に示した通り
である。
化水素及び水を混合した水溶液を用いた場合に、ＰＳＧ
膜に対する選択比が１４以上であるＮＳＧ膜をエッチン
グ防止膜１０９としているため、この水溶液によりＰＳ
Ｇ膜であるスペーサ膜１１１のみを選択的に除去するこ
とができる。なお、エッチング防止膜１０９としては、
ＢＳＧ膜を用いることができることは表１に示した通り
である。
【００２０】次に、本発明の第２の実施の形態について
説明する。図３は本発明になる半導体装置の製造方法の
第２の実施の形態の工程説明用装置断面図を示す。ここ
では、フィン型構造を有するストレージ・ノード電極の
製造工程について説明する。まず、図３（ａ）に示すよ
うに、Ｐ型シリコン基板２０１上の表面の素子分離領域
にフィールド酸化膜２０２を形成し、ゲート酸化膜２０
３を形成した後、ワード線を兼ねるゲート電極２０４を
形成し、更にイオン注入等によりソース・ドレイン領域
となるＮ型拡散層２０５、２０６を形成する。
説明する。図３は本発明になる半導体装置の製造方法の
第２の実施の形態の工程説明用装置断面図を示す。ここ
では、フィン型構造を有するストレージ・ノード電極の
製造工程について説明する。まず、図３（ａ）に示すよ
うに、Ｐ型シリコン基板２０１上の表面の素子分離領域
にフィールド酸化膜２０２を形成し、ゲート酸化膜２０
３を形成した後、ワード線を兼ねるゲート電極２０４を
形成し、更にイオン注入等によりソース・ドレイン領域
となるＮ型拡散層２０５、２０６を形成する。
【００２１】次に、ＣＶＤ法により酸化シリコン系の絶
縁膜からなる層間絶縁膜２０７を堆積した後、ビット線
２０８を形成する。更に、層間絶縁膜２０７を堆積した
後、シリコン酸化膜（ＮＳＧ膜）をエッチング防止膜２
０９としてＣＶＤ法により１０００Å程度堆積する。そ
の上にＣＶＤ法によりＰＳＧ膜をスペーサ膜２１０とし
て堆積する。その後、図３（ａ）に示すように、フォト
レジスト膜（図示せず）をマスクとして、ドライエッチ
ングによりコンタクトホールを開口する。
縁膜からなる層間絶縁膜２０７を堆積した後、ビット線
２０８を形成する。更に、層間絶縁膜２０７を堆積した
後、シリコン酸化膜（ＮＳＧ膜）をエッチング防止膜２
０９としてＣＶＤ法により１０００Å程度堆積する。そ
の上にＣＶＤ法によりＰＳＧ膜をスペーサ膜２１０とし
て堆積する。その後、図３（ａ）に示すように、フォト
レジスト膜（図示せず）をマスクとして、ドライエッチ
ングによりコンタクトホールを開口する。
【００２２】次に、ＬＰＣＶＤ法によりポリシリコン膜
２１１をコンタクトホール内及びスペーサ膜２１０上に
２０００〜２５００Å程度堆積した後、その上に、レジ
スト（図示せず）を塗布して、パターニングを行い、こ
れをマスクとして図３（ｂ）に示すように、ポリシリコ
ン膜２１１のドライエッチングを行う。
２１１をコンタクトホール内及びスペーサ膜２１０上に
２０００〜２５００Å程度堆積した後、その上に、レジ
スト（図示せず）を塗布して、パターニングを行い、こ
れをマスクとして図３（ｂ）に示すように、ポリシリコ
ン膜２１１のドライエッチングを行う。
【００２３】最後に、フッ化水素（ＨＦ）及び過酸化水
素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を混合した水溶液を用い
て、ＰＳＧ膜であるスペーサ膜２１１のみを選択的に除
去し、図３（ｃ）に示すように、フィン型ストレージ・
ノード電極２１３の形成が終了する。なお、エッチング
防止膜２０９としては、ＢＳＧ膜を用いることができる
ことは表１に示した通りである。
素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を混合した水溶液を用い
て、ＰＳＧ膜であるスペーサ膜２１１のみを選択的に除
去し、図３（ｃ）に示すように、フィン型ストレージ・
ノード電極２１３の形成が終了する。なお、エッチング
防止膜２０９としては、ＢＳＧ膜を用いることができる
ことは表１に示した通りである。
【００２４】次に、本発明の第３の実施の形態について
説明する。図４は本発明になる半導体装置の製造方法の
第３の実施の形態の工程説明用装置断面図を示す。ここ
では、燐拡散後に形成される燐ガラス層（ＰＳＧ膜）の
除去の工程を含むストレージ・ノード電極の製造工程に
ついて説明する。まず、図４（ａ）に示すように、Ｐ型
シリコン基板３０１上の表面の素子分離領域にフィール
ド酸化膜３０２を形成し、ゲート酸化膜３０３を形成し
た後、ワード線を兼ねるゲート電極３０４を形成し、更
にイオン注入等によりソース・ドレイン領域となるＮ型
拡散層３０５、３０６を形成する。
説明する。図４は本発明になる半導体装置の製造方法の
第３の実施の形態の工程説明用装置断面図を示す。ここ
では、燐拡散後に形成される燐ガラス層（ＰＳＧ膜）の
除去の工程を含むストレージ・ノード電極の製造工程に
ついて説明する。まず、図４（ａ）に示すように、Ｐ型
シリコン基板３０１上の表面の素子分離領域にフィール
ド酸化膜３０２を形成し、ゲート酸化膜３０３を形成し
た後、ワード線を兼ねるゲート電極３０４を形成し、更
にイオン注入等によりソース・ドレイン領域となるＮ型
拡散層３０５、３０６を形成する。
【００２５】次に、ＣＶＤ法により酸化シリコン系の絶
縁膜（例えばＢＰＳＧ膜）からなる層間絶縁膜３０７を
堆積した後、ビット線３０８を形成する。更に、層間絶
縁膜３０７を堆積した後、図４（ａ）に示すように、フ
ォトレジスト膜（図示せず）をマスクとして、ドライエ
ッチングによりコンタクトホールを開口する。ここで、
層間絶縁膜３０７は後述の燐ガラス層３１０除去の工程
でエッチングから保護されるべき膜であるが、これはこ
の実施の形態ではエッチング防止膜と同一の材料である
ＢＰＳＧから構成されているため、層間絶縁膜３０７自
体がエッチング防止膜を兼ねている。
縁膜（例えばＢＰＳＧ膜）からなる層間絶縁膜３０７を
堆積した後、ビット線３０８を形成する。更に、層間絶
縁膜３０７を堆積した後、図４（ａ）に示すように、フ
ォトレジスト膜（図示せず）をマスクとして、ドライエ
ッチングによりコンタクトホールを開口する。ここで、
層間絶縁膜３０７は後述の燐ガラス層３１０除去の工程
でエッチングから保護されるべき膜であるが、これはこ
の実施の形態ではエッチング防止膜と同一の材料である
ＢＰＳＧから構成されているため、層間絶縁膜３０７自
体がエッチング防止膜を兼ねている。
【００２６】次に、ＬＰＣＶＤ法によりポリシリコン膜
３０９を堆積した後、その上にレジスト（図示せず）を
塗布して、パターニングを行い、これをマスクとして図
４（ｂ）に示すように、ポリシリコン膜３０９のドライ
エッチングを行う。続いて、ポリシリコン膜３０９に燐
をドープするため、燐拡散を８５０℃で１０分行うと、
ポリシリコン膜３０９の表面に図４（ｂ）に示すよう
に、燐ガラス層３１０が形成される。なお、燐ガラス層
３１０は燐を不純物とするシリコン酸化膜（ＰＳＧ膜）
である。
３０９を堆積した後、その上にレジスト（図示せず）を
塗布して、パターニングを行い、これをマスクとして図
４（ｂ）に示すように、ポリシリコン膜３０９のドライ
エッチングを行う。続いて、ポリシリコン膜３０９に燐
をドープするため、燐拡散を８５０℃で１０分行うと、
ポリシリコン膜３０９の表面に図４（ｂ）に示すよう
に、燐ガラス層３１０が形成される。なお、燐ガラス層
３１０は燐を不純物とするシリコン酸化膜（ＰＳＧ膜）
である。
【００２７】最後に、フッ化水素（ＨＦ）及び過酸化水
素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を、例えば１：２０：８
０の比率で混合した水溶液を用いて、燐ガラス層３１０
を選択的に除去し、図３（ｃ）に示すように、ストレー
ジ・ノード電極３１１の形成が終了する。このとき、前
述したように、ＢＰＳＧ膜である層間絶縁膜３０７はエ
ッチングが防止される。なお、この実施の形態では、エ
ッチング防止膜を層間絶縁膜３０７と兼用したが、エッ
チング防止膜としてＮＳＧ膜やＢＳＧ膜を用いることも
できる。
素（Ｈ2Ｏ2）及び水（Ｈ2Ｏ）を、例えば１：２０：８
０の比率で混合した水溶液を用いて、燐ガラス層３１０
を選択的に除去し、図３（ｃ）に示すように、ストレー
ジ・ノード電極３１１の形成が終了する。このとき、前
述したように、ＢＰＳＧ膜である層間絶縁膜３０７はエ
ッチングが防止される。なお、この実施の形態では、エ
ッチング防止膜を層間絶縁膜３０７と兼用したが、エッ
チング防止膜としてＮＳＧ膜やＢＳＧ膜を用いることも
できる。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
フッ化水素（ＨＦ）及び過酸化水素（Ｈ2Ｏ2）及び水
（Ｈ2Ｏ）を混合した水溶液を用いることにより、ＰＳ
Ｇ膜（燐濃度１０ｍｏｌ％程度）とＮＳＧ膜との間で選
択比を１４以上とることができるため、シリンダ型ある
いはフィン型構造を有するストレージ・ノード電極を有
する半導体装置の製造工程中のＰＳＧ膜の除去工程にお
いてエッチング防止膜としてＮＳＧ膜等のシリコン酸化
膜を用いることができる。また、本発明によれば、燐拡
散後に形成される燐ガラス層（ＰＳＧ膜）を選択的に除
去できる。以上より、本発明によれば、気相ＨＦ処理に
比べてストレージ・ノード電極の製造プロセスの安定性
及び半導体装置の歩留りの向上を実現でき、信頼性を向
上することができる。
フッ化水素（ＨＦ）及び過酸化水素（Ｈ2Ｏ2）及び水
（Ｈ2Ｏ）を混合した水溶液を用いることにより、ＰＳ
Ｇ膜（燐濃度１０ｍｏｌ％程度）とＮＳＧ膜との間で選
択比を１４以上とることができるため、シリンダ型ある
いはフィン型構造を有するストレージ・ノード電極を有
する半導体装置の製造工程中のＰＳＧ膜の除去工程にお
いてエッチング防止膜としてＮＳＧ膜等のシリコン酸化
膜を用いることができる。また、本発明によれば、燐拡
散後に形成される燐ガラス層（ＰＳＧ膜）を選択的に除
去できる。以上より、本発明によれば、気相ＨＦ処理に
比べてストレージ・ノード電極の製造プロセスの安定性
及び半導体装置の歩留りの向上を実現でき、信頼性を向
上することができる。
【図１】本発明方法の第１の実施の形態の工程説明用装
置断面図（その１）である。
置断面図（その１）である。
【図２】本発明方法の第１の実施の形態の工程説明用装
置断面図（その２）である。
置断面図（その２）である。
【図３】本発明方法の第２の実施の形態の工程説明用装
置断面図である。
置断面図である。
【図４】本発明方法の第３の実施の形態の工程説明用装
置断面図である。
置断面図である。
【図５】従来方法の一例の工程説明用装置断面図（その
１）である。
１）である。
【図６】従来方法の一例の工程説明用装置断面図（その
２）である。
２）である。
【符号の説明】 １０１、２０１、３０１、４０１ Ｐ型シリコン基板 １０２、２０２、３０２、４０２ フィールド酸化膜 １０３、３０２、３０３、４０３ ゲート酸化膜 １０４、２０４、３０４、４０４ ゲート電極 １０５、１０６、２０５、２０６、３０５、３０６、４
０５、４０６ Ｎ型拡散層 １０７、２０７、３０７、４０７ 層間絶縁膜 １０８、２０８、３０８、４０８ ビット線 １０９、２０９、４０９ エッチング防止膜 １１０、２１１、３０９、４１０ ポリシリコン膜 １１１、２１０、４１１ スペーサ膜 １１２、４１２ ポリシリコンサイドウォール １１３、２１２、３１１、４１３ ストレージ・ノード
電極 ３１０ 燐ガラス層
０５、４０６ Ｎ型拡散層 １０７、２０７、３０７、４０７ 層間絶縁膜 １０８、２０８、３０８、４０８ ビット線 １０９、２０９、４０９ エッチング防止膜 １１０、２１１、３０９、４１０ ポリシリコン膜 １１１、２１０、４１１ スペーサ膜 １１２、４１２ ポリシリコンサイドウォール １１３、２１２、３１１、４１３ ストレージ・ノード
電極 ３１０ 燐ガラス層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822
Claims (6)
- 【請求項１】 燐を含むシリコン酸化膜を除去する工程
を含む半導体装置の製造方法において、 フッ化水素、過酸化水素及び水を混合した水溶液を用い
て前記燐を含むシリコン酸化膜を除去することを特徴と
する半導体装置の製造方法。 - 【請求項２】 前記燐を含むシリコン酸化膜は、シリン
ダ型又はフィン型構造を有するストレージ・ノード電極
の製造工程において、層間絶縁膜上に形成されたエッチ
ング防止膜の上部に電極材料の薄膜を形成した後スペー
サ膜を堆積し、更に前記薄膜及びスペーサ膜を加工後サ
イドウォールを形成した後除去される前記スペーサ膜で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】 前記燐を含むシリコン酸化膜は、シリン
ダ型又はフィン型構造を有するストレージ・ノード電極
の製造工程において、層間絶縁膜上に形成されたエッチ
ング防止膜の上部にスペーサ膜を堆積した後電極材料の
薄膜を形成し、更に前記スペーサ膜及び薄膜を加工後除
去される前記スペーサ膜であることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項４】 前記エッチング防止膜として、ＮＳＧ膜
又はＢＳＧ膜を用いることを特徴とする請求項２又は３
記載の半導体装置の製造方法。 - 【請求項５】 前記燐を含むシリコン酸化膜は、シリン
ダ型又はフィン型構造を有するストレージ・ノード電極
の製造工程において、層間絶縁膜上に形成された電極材
料を加工した後その電極材料表面に燐ガラス層を形成し
た後除去される前記燐ガラス層であることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項６】 前記層間絶縁膜自体がＮＳＧ膜又はＢＳ
Ｇ膜又はＢＰＳＧ膜であり、前記エッチング防止膜を兼
ねることを特徴とする請求項５記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201706A JP2882375B2 (ja) | 1996-07-31 | 1996-07-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201706A JP2882375B2 (ja) | 1996-07-31 | 1996-07-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050955A true JPH1050955A (ja) | 1998-02-20 |
| JP2882375B2 JP2882375B2 (ja) | 1999-04-12 |
Family
ID=16445582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8201706A Expired - Lifetime JP2882375B2 (ja) | 1996-07-31 | 1996-07-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882375B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100328824B1 (ko) * | 1999-07-09 | 2002-03-14 | 박종섭 | 커패시터 제조방법 |
| US6387752B1 (en) | 1998-06-12 | 2002-05-14 | Nec Corporation | Semiconductor memory device and method of fabricating the same |
| CN1293614C (zh) * | 2003-06-30 | 2007-01-03 | 旺宏电子股份有限公司 | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 |
-
1996
- 1996-07-31 JP JP8201706A patent/JP2882375B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387752B1 (en) | 1998-06-12 | 2002-05-14 | Nec Corporation | Semiconductor memory device and method of fabricating the same |
| KR100328824B1 (ko) * | 1999-07-09 | 2002-03-14 | 박종섭 | 커패시터 제조방법 |
| CN1293614C (zh) * | 2003-06-30 | 2007-01-03 | 旺宏电子股份有限公司 | 改善纯硅玻璃与磷硅玻璃界面缺陷的方法及其含磷结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2882375B2 (ja) | 1999-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388615B2 (ja) | 半導体装置の製造方法 | |
| US6251802B1 (en) | Methods of forming carbon-containing layers | |
| TWI261864B (en) | Recess gate and method for fabricating semiconductor device with the same | |
| JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
| JPS61501808A (ja) | 半導体デバイスにおいて不純物を領域から領域へ転送する方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| JP2003142687A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JP2882375B2 (ja) | 半導体装置の製造方法 | |
| JP3355504B2 (ja) | 半導体装置の製造方法及びエッチング液 | |
| US6184117B1 (en) | Method for reducing lateral silicide formation for salicide process by additional capping layer above gate | |
| JP2820065B2 (ja) | 半導体装置の製造方法 | |
| US6225232B1 (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
| JP2003031659A (ja) | ボーダレスコンタクト構造を有する半導体装置およびその製造方法 | |
| JPH10303141A (ja) | 半導体装置及びその製造方法 | |
| JPH05326499A (ja) | 半導体装置の製造方法 | |
| KR100442854B1 (ko) | 반도체장치의 제조방법 | |
| KR100529873B1 (ko) | 반도체소자의 제조방법 | |
| KR100899567B1 (ko) | 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JP3778065B2 (ja) | 半導体装置の製造方法 | |
| JPH11220123A (ja) | 半導体装置の製造方法 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| KR100276123B1 (ko) | 반도체소자및그것의실리사이드형성방법 | |
| CN115602542A (zh) | 一种防止漏电的半导体sab制作方法及半导体器件 |