KR0165354B1 - 반도체 장치의 접촉장 형성 방법 - Google Patents

반도체 장치의 접촉장 형성 방법 Download PDF

Info

Publication number
KR0165354B1
KR0165354B1 KR1019950049699A KR19950049699A KR0165354B1 KR 0165354 B1 KR0165354 B1 KR 0165354B1 KR 1019950049699 A KR1019950049699 A KR 1019950049699A KR 19950049699 A KR19950049699 A KR 19950049699A KR 0165354 B1 KR0165354 B1 KR 0165354B1
Authority
KR
South Korea
Prior art keywords
material layer
forming
contact window
spacer
insulating layer
Prior art date
Application number
KR1019950049699A
Other languages
English (en)
Other versions
KR970052224A (ko
Inventor
서영우
신윤승
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950049699A priority Critical patent/KR0165354B1/ko
Publication of KR970052224A publication Critical patent/KR970052224A/ko
Application granted granted Critical
Publication of KR0165354B1 publication Critical patent/KR0165354B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치의 접촉창 형성방법에 대해 기재되어 있다. 반도체 기판상에 형성된 절연층 상에 상기 절연층의 소정영역 노출시키는 개구부를 갖는 제1물질층 패턴을 형성하는 단계, 상기 개구부의 측벽에 제2물질층으로 이루어진 스페이서를 형성하는 단계, 상기 제1물질층 패턴 및 상기 스페이서를 마스크로 하여 상기 절연층을 일정깊이만큼 식각하는 단계, 상기 제1물질층 패턴 및 상기 스페이서를 제거하는 단계, 상기 일정깊이만큼 식각된 부분 아래의 반도체 기판이 노출될때까지 상기 절연층을 전면 식각하여 접촉창을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법에 의하면, 접촉창에 언더컷이 형성되지 않으므로 플러그 또는 도전층 형성시 보이드가 발생하는 현상을 제거할 수 있다.

Description

반도체 장치의 접촉창 형성방법
제1a도 내지 1d도는 종래 기술에 의한 반도체 장치의 접촉창 형성방법을 설명하기 위한 단면도들이다.
제2a도 내지 2e도는 본 발명의 제1실시예에 의한 반도체 장치의 접촉창 형성방법을 설명하기 위한 단면도들이다.
제3a도 내지 3c도는 본 발명의 제2실시예에 의한 반도체 장치의 접촉창 형성방법을 설명하기 위한 단면도들이다.
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 보다 상세하기로는 언더컷을 갖지 않는 접촉창 형성방법에 관한 것이다.
최근, 반도체 기억장치의 집적도가 증가함에 따라, 셀면적이 급속도로 감소하게 되었다. 이러한 고집적화에 있어 미세 접촉창을 형성하는 공정은 많은 관심을 받아 왔다.
미세 접촉창은 후속 공정을 진행함에 있어서 많은 공정의 여유도를 제공하게 되며 하부 도전층의 패터닝시 공정 여우도 역시 증가하게 된다.
따라서 접촉창 형성을 위한 많은 연구가 행해져 왔다.
제1a도 내지 1d도는 종래의 접촉창 형성방법을 도시한 단면도들이다.
제1a도는 제1물질층 패턴(12)을 형성하는 단계를 나타낸 것이다.
구체적으로, 반도체 기판(도시되지 않음)상에 절연막(10)을 형성한다. 상기 절연막(10)상에 폴리실리콘으로 이루어진 제1물질층을 형성한 후 이를 패터닝하여 절연막(10)의 소정영역을 노출시키는 개구부를 갖는 제1물질층 패턴(12)을 형성한다.
제1B도는 절연막(10)을 식각하여 접촉창을 형성하는 단계를 나타낸 것이다. 구체적으로, 상기 결과물상에 폴리실리콘으로 이루어진 제2물질층을 형성한 후 이를 이방성식각하여 상기 개구부의 측벽에 스페이서(14)를 형성한다. 이러 상기 제1물질층 패턴(12)과 스페이서(14)를 식각 마스크로 하여 절연막(10)을 식각함으로써 반도체 기판을 노출시키는 접촉창을 형성한다.
이후, 제1c도는 상기 결과물을 세정하는 단계를 나타낸것이고, 제1d도는 상기 결과물상에 제3물질층(16), 도전층(18) 및 층간절연막(19)을 형성하는 단계를 나타낸 것이다. 이때, 제3물질층(16)은 폴리실리콘으로 이루어지고, 도전층(18)은 텅스텐 실리사이드로 이루어져 있다.
상술한 종래기술에 따른 접촉창 형성방법은 다음과 같은 문제점을 가지고 있다.
우선, 제1c도에 나타난 바와 같이, 절연막 식각후에 접촉창 바닥에 형성되는 자연 산화막을 제거하기 위하여 접촉창이 형성된 결과물을 산화막 제거용액에 담글 경우 절연막(10)의 측벽이 식각되어 스페이서(12) 아래에 언더컷(U)이 발생한다.
이로 인하여, 이후 제3물질층(16) 및 도전층(18)을 차례로 형성하는 경우 제1d도에 나타난 바와 같이 오버행(Overhang;0)이 발생하게 되어 텅스텐 실리사이드의 접촉창내의 두께 균일도(step coverage)가 좋지 않게 된다. 따라서, 도전층의 콘택저항이 증가하고, 층간절연층(19)을 형성하는 경우 도시된 바와 같이 층간절연층내에 보이드(V)가 생기는 문제점이 발생한다.
또한, 텅스텐 실리사이드의 두께 균일도를 개선하기 위하여 접촉창을 형성한 후 제1물질층 패턴(12)과 스페이서(14)를 제거하게 되면, 노출된 실리콘 기판이 함께 식각되어 접촉창 부분에서 누설전류가 발생하는 문제점이 있다.
따라서, 본 발명의 목적은 상기 문제점을 해결하는 반도체 장치의 접촉창 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의하면 본 발명은, 반도체 기판상에 형성된 절연층 상기 절연층의 소정영역을 노출시키는 개구부를 갖는 제1물질층 패턴을 형성하는 단계; 상기 개구부의 측벽에 제2물질층으로 이루어진 스페이서를 형성하는 단계; 상기 제1물질층 패턴 및 상기 스페이서를 마스크로 하여 상기 절연층을 일정깊이만큼 식각하는 단계; 상기 제1물질층 패턴 및 상기 스페이서를 제거하는 단계; 상기 일정깊이만큼 식각된 부분 아래의 반도체 기판이 노출될때까지 상기 절연층을 전면 식각하여 접촉창을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1물질층 패턴 및 상기 스페이서 폴리실리콘으로 형성하는 것이 바람직하다.
본 발명에 있어서, 상기 접촉창을 형성하는 단계 이후에 상기 접촉창 내에 제3물질층 또는 플러그를 형성하고 상기 제3물질층 또는 플러그가 형성된 기판 전면에 저저항 도전층을 증착하는 단계를 더 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 제3물질층은 폴리실리콘이 바람직하고, 상기 플러그를 구성하는 물질은 폴리실리콘 및 텅스텐으로 이루어진 군에서 선택되는 하나의 것이 바람직하다.
본 발명에 있어서, 상기 저저항 도전층을 구성하는 물질은 폴리실리콘 및 텅스텐 실리사이드로 이루어진 군에서 선택되는 하나인 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 의하면 본 발명은, 반도체 기판상에 차례로 적층된 절연층 및 제1물질층 상에 상기 제1물질층의 소정영역을 노출시키는 개구부를 갖는 감광막 패턴을 형성하는 단계; 상기 개구부의 측벽에 제2물질층으로 이루어진 스페이서를 형성하는 단계; 상기 감광막 패턴 및 상기 스페이서를 마스크로 하여 상기 노출된 제1물질층을 식각하여 그 아래의 절연층을 노출시키는 단계 및 그 아래의 절연층을 일정 깊이만큼 식각하는 단계; 상기 감광막 패턴, 상기 스페이서 및 상기 제1물질층을 제거하는 단계; 상기 일정깊이만큼 식각된 부분 아래의 반도체 기판이 노출될때까지 상기 절연층을 전면 식각하여 접촉창을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 제1물질층은 폴리실리콘으로 이루어진 것이 바람직하다.
본 발명에 있어서, 상기 스페이서는 폴리머로 이루어진 것이 바람직하다.
본 발명에 있어서, 상기 접촉창을 형성하는 단계 이후에 상기 접촉창 내에 제3물질층 또는 플러그를 형성하고 상기 제3물질층 또는 플러그가 형성된 기판 전면에 저저항 도전층을 증착하는 단계를 더 포함하는 것이 바람직함.
본 발명에 있어서, 상기 저저항 도전층을 구성하는 물질은 폴리실리콘 및 텅스텐 실리사이드로 이루어진 군에서 선택되는 하나인 것이 바람직하다.
본 발명에 있어서, 상기 제3물질층은 폴리실리콘이 바람직하고, 상기 플러그를 구성하는 물질은 폴리실리콘 및 텅스텐으로 이루어진 군에서 선택되는 하나인 것이 바람직하다.
본 발명에 따르면, 접촉창 형성후 세정공정시 접촉창 내에 언더컷이 발생하는 형상을 방지할 수 있다. 결과적으로 접촉창을 채우는 플러그나 도전층 형성시 접촉창내에 보이드가 발생하는 현상을 제거할 수 있다.
따라서, 신뢰성이 높은 접촉창을 구비하는 반도체장치를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명하고자 한다.
[실시예 1]
제2a도 내지 제2f도는 본 발명의 제1실시예에 의한 반도체 장치의 접촉창 형성방법을 공정 순서대로 설명하기 위해 도시한 단면도들이다.
먼저, 제2a도는 제1물질층 패턴(22)을 형성하는 단게를 나타낸 것이다. 구체적으로, 반도체 기판(도시되지 않음)상에 절연막(20)을 형성한다. 이후, 제1물질층을 형성하고 이를 패터닝하여 절연층의 소정영역을 노출시키는 개구부를 갖는 제1물질 패턴(22)을 형성한다.
이때, 제1물질층은 폴리실리콘으로 형성하는 것이 바람직하다.
제2b도는 절연막 패턴(20a)을 형성하는 단계를 나타낸 것이다. 구체적으로, 상기 결과물상에 제2물질층을 형성한 후 이를 이방성식각하여 상기 제1물질층 패턴(22)의 개구부의 측면에 스페이서(24)를 형성한다. 이때, 제2물질층은 폴리실리콘으로 형성하는 것이 바람직하다.
이어 상기 제1물질층(22) 및 스페이서(24)를 식각마스크로 하여 절연막을 일정깊이 이방성 식각함으로써, 일정깊이의 홀을 구비하는 절연막 패턴(20a)을 형성한다.
제2c는 접촉창을 구비하는 절연막 패턴(20b)을 형성하는 단계를 나타낸 것이다. 구체적으로, 상기 제1물질층(22) 및 스페이서(24)를 완전히 제거한 후, 상기 일정깊이 식각된 절연막 영역 아래의 반도체 기판이 노출될 때까지 식각하여 접촉창을 형성하고, 이와 동시에 절연막 패턴(20b)을 형성한다.
제2d도 및 제2f도는 접촉창 내에 도전체를 형성하는 단계를 나타낸 것이다. 구체적으로, 제2d도의 경우에는 상기 결과물상에 폴리실리콘으로 이루어진 제3물질층(26)을 형성한후, 폴리실리콘 또는 텅스텐 실리사이드로 이루어진 저저항 도전층(28)을 형성하는 단계를 나타낸 것이다. 제2e도의 경우에는 상기 제2c도에 도시된 접촉창내에 폴리실리콘으로 이루어진 프러그(29)를 형성한후, 텅스텐 실리사이드로 이루어진 저저항 도전층(28)을 형성하는 단계를 나타낸 것이다.
상기 실시예에 의하면, 접촉창을 형성한 후 접촉창 바닥에 형성되는 자연 산화막을 제거하기 위하여 접촉창이 형성된 결과물을 산화막 제거용액에 담글 경우 이미 식각마스크인 제1물질층패턴(22) 및 스페이서(24)가 제거된 상태이므로 절연막의 측벽이 식각되어 스페이서 아래로 언더컷이 발생한 염려는 없다.
[실시예 2]
제3a 내지 3e도는 본 발명의 제2실시예에 의한 반도체 장치의 접촉창 형성방법을 공정 순서대로 설명하기 위해 도시한 단면도들이다.
먼저, 제3a도는 감광막패턴(34)을 형성하는 단계를 나타낸 것이다.
구체적으로, 반도체 기판(도시되지 않음)상에 절연막(30)과 제1물질층(32)을 형성한다. 그위에 감광막층을 형성한 다음 이를 패터닝하여 제1물질층의 소정영역을 노출시키는 개구부를 갖는 감광막패턴(34)을 형성한다. 이때, 제1물질층은 폴리실리콘으로 형성되는 것이 바람직하다.
제3b도는 절연막 패턴(30a)을 식각하는 단계를 나타낸 것이다.
구체적으로, 상기 결과물상에 제2물질층을 형성한 후 이를 이방성 식각하여 제1물질층의 개구부의 측벽에 스페이서(36)을 형성한다. 이때, 제2물질층은 폴리머로 이루어지는 것이 바람직하다. 이후 감광막패턴(34)과 스페이서(36)을 식각마스크로 하여 상기 노출된 제1물질층을 식각하여 아래의 절연층을 일부 노출시킨다. 이어서, 상기 노출된 절연막(30)을 일정깊이 이방성 식각함으로써, 일정깊이의 홀을 구비하는 절연막패턴(30a)을 형성한다.
제3c도는 접촉창을 형성하는 단계를 나타낸 것이다. 구체적으로, 상기 감광막패턴(34), 상기 스페이서(36) 및 상기 제1물질층 패턴(32)을 제거한다. 이후는 제1실시예와 동일하게 하여 접촉창을 완성한다.
본 발명에 의한 반도체 장치의 접촉창 형성방법에 의하면, 접촉창에 언더컷이 형성되지 않으므로 플러그 또는 도전층 형성시 보이드가 발생하는 현상을 제거할 수 있다. 따라서, 신뢰성이 높은 접촉창을 구비하는 반도체 장치를 구현할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 실시 가능함은 명백하다.

Claims (6)

  1. 반도체 기판상에 형성된 절연층 상에 상기 절연층의 소정영역을 노출시키는 개구부를 잦는 제1물질층 패턴을 형성하는 단계; 상기 개구부의 측벽에 제2물질층으로 이루어진 스페이서를 형성하는 단계; 상기 제1물질층 패턴 및 상기 스페이서를 마스크로 하여 상기 절연층을 일정깊이만큼 식각하는 단계; 상기 제1물질층 패턴 및 상기 스페이서를 제거하는 단계; 상기 일정깊이만큼 식각된 부분 아래의 반도체 기판이 노출될때까지 상기 절연층을 전면 식각하여 접촉창을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  2. 제1항에 있어서, 상기 제1물질층 패턴은 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  3. 제1항에 있어서, 상기 스페이서는 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  4. 반도체 기판상에 차례로 적층된 절연층 및 제1물질층 상에 상기 제1물질층의 소정영역을 노출시키는 개구부를 갖는 감광막 패턴을 형성하는 단계; 상기 개구부의 측벽에 제2물질층으로 이루어진 스페이서를 형성하는 단계; 상기 감광막 패턴 및 상기 스페이서를 마스크로 하여 상기 노출된 제1물질층을 식각하여 그 아래의 절연층을 노출시키는 단계 및 상기 노출된 절연층을 일정깊이만큼 식각하는 단계; 상기 감광막 패턴, 상기 스페이서 및 상기 제1물질층을 제거하는 단계; 상기 일정깊이 만큼 식각된 부분 아래의 반도체 기판이 노출될때까지 상기 절연층을 전면 식각하여 접촉창을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  5. 제4항에 있어서, 상기 제1물질층은 폴리실리콘으로 이루어진 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
  6. 제4항에 있어서, 상기 스페이서는 폴리머로 이루어진 것을 특징으로 하는 반도체 장치의 접촉창 형성방법.
KR1019950049699A 1995-12-14 1995-12-14 반도체 장치의 접촉장 형성 방법 KR0165354B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049699A KR0165354B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 접촉장 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049699A KR0165354B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 접촉장 형성 방법

Publications (2)

Publication Number Publication Date
KR970052224A KR970052224A (ko) 1997-07-29
KR0165354B1 true KR0165354B1 (ko) 1999-02-01

Family

ID=19439954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049699A KR0165354B1 (ko) 1995-12-14 1995-12-14 반도체 장치의 접촉장 형성 방법

Country Status (1)

Country Link
KR (1) KR0165354B1 (ko)

Also Published As

Publication number Publication date
KR970052224A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100359780B1 (ko) 반도체 소자의 제조방법
US4933297A (en) Method for etching windows having different depths
US6770555B2 (en) Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth
US6287957B1 (en) Self-aligned contact process
KR0165354B1 (ko) 반도체 장치의 접촉장 형성 방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR0168358B1 (ko) 반도체 장치의 미세 접촉창 형성 방법
KR100333539B1 (ko) 반도체소자의미세콘택홀형성방법
KR0137850B1 (ko) 반도체장치의 금속배선시 콘택부 형성방법 및 구조
KR100347543B1 (ko) 반도체 소자의 캐패시터 제조방법
KR0176198B1 (ko) 반도체 장치의 소자분리막 형성방법
KR100328824B1 (ko) 커패시터 제조방법
KR100419748B1 (ko) 반도체소자의제조방법
KR0131731B1 (ko) 반도체소자 제조방법
KR100390458B1 (ko) 반도체소자의 커패시터 제조방법
KR100316527B1 (ko) 플래시 메모리 제조방법
KR100280549B1 (ko) 커패시터 제조방법
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0165501B1 (ko) 반도체소자의 접촉창 형성방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR0147770B1 (ko) 반도체 장치 제조방법
KR100190304B1 (ko) 반도체 메모리소자 제조방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100388213B1 (ko) 반도체 소자의 저장전극 형성방법
KR100196525B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee