KR970054076A - 반도체장치의 커패시터 및 그의 제조방법 - Google Patents

Abstract

본 발명은 커패시터 하부전극을 고온산화막 및 포토레지스트 마스크를 이용하여 세 개의 원통형을 갖도록 형성하여 커패시터의 커패시턴스를 증대할 수 있는 반도체 장치으 커패시터 제조 방법에 관한 것으로, 커패시터의 구조에 있어서는, 반도체 기판상에 순차적으로 형성된 층간절연막, 질화막, 그리고 제1고온산화막에 콘택홀을 형성하고 상기 콘택홀을 충저하면서 상기 제1고온산화막상에 형성된 층간절연막, 질화막, 그리고 제1고온 산화막에 콘택홀을 형성하고 상기 콘택홀을 충전하면서 상기 제1고온산화막상에 폴리실리콘막을 형성 하는 공정과; 상기 폴리실리콘막사아에 제2고온산화막으 사이에 두고 제1포토레지스트 패턴을 형성하는 공정과; 상기 제1포토레지스트 패턴을 마스크로 사용하여 상기 제2고온산화막의 에지부분이 스페이서 형태가 되도록 식가하여 고온산화막 패턴을 형성하는 공정과; 상기 제1포토레지스트 패턴을 제거하는 공정과; 상기 제2고온산화막 패턴을 마스크로 사용하여 상기 폴리실리콘막을 식각하는 공정과; 상기 제2고온산화막 패턴을 제거하는 공정과; 상기 폴리실리콘막의 식각된 부위를 포함하여 상기 폴리실리콘막의 표면을 노출시키는 공정과; 상기 제2포토레지스트 패턴을 마스크로 사용하여 상기 폴리실리콘막의 노출된 양측 표면을 식각하는 공정과; 상기 포토레지스트 패턴을 제거하는 공정과; 상기 폴리실리콘막의 하부에 형성된 상기 제1고온산화막을 언더컷하는 공정을 포함하고 있다. 이와 같이 방법에 의해서, 종래 하나으 원통형으로 이루어진 커패시터의 하부전극에 비해 상대적으로 넓은 표면적을 갖는 세 개의 원통형으로 이루어진 커패시터의 하부전극을 형성할 수 있고, 이에 따라, 커패시터의 고유한 동작 특성인 커패시턴스를 증대하는 것이 가능하다.

Description

반도체장치의 커패시터 및 그의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 실시예에 따른 반도체 장치의 커패시터 구조를 보여주고 있는 단면도.

Claims (2)

1. 반도체 장치의 커패시터에 있어서, 반도체 기판(10)상에 순차적으로 형성된 층간절연막(12), 질화막(14), 그리고 제1고온산화막(16)에 콘택홀을 형성하고, 상기 콘택홀을 충전하면서 상기 제1고온산화막(16)상에 형성된 세 개의 원통형으로 이루어진 하부전극(18a)을 포함하는 구조를 갖는 것을 특징으로 하는 반도체장치의 커패시터.
2. 반도체 장치의 커패시터의 제조방법에 있어서, 반도체 기판(10)상에 순차적으로 형성된 층간절연막(12), 질화막(14), 그리고 제1고온산화막(16)에 콘택홀을 형성하고, 상기 콘택홀을 충전하면서 상기 제1고온산화막(16)상에 폴리실리콘막(18)을 형성하는 공정과; 상기 폴리실리콘막(18)상에 제2고온산화막(19)을 사이에 두고 제1포토레지스트 패턴(20)을 형성하는 공정과; 상기 제1포토레지스트 패턴(20)을 마스크로 사용하여 상기 제2고온산화막(19)의 예지부분이 스페이서 형태가 되도록 식각하여 제2고온산화막 패턴(19a)을 형성하는 공정과; 상기 제1포토레지스트 패턴(20)을 제거하는 공정과; 상기 제2고온산화막 패턴(19a)을 마스크로 사용하여 상기 폴리실리콘막(18)을 식각하는 공정과; 상기 제2고온산화막 패턴(19a)을 제거하는공정과; 상기 폴리실리콘막(18)의 식각된 부위를 포함하여 상기 폴리실리콘막(18)상에 소정의 넓이로 제2포토레지스트 패턴(20a)을 형성하여 상기 제2포토레지스트 패턴(20a) 양측으로 상기 폴리실리콘막(18)의 표면을 노출시키는 공정과; 상기제2포토레지스트 패턴(20a)을 마스크로 사용하여 상기 폴리실리콘막(18)의 노출된 양측 표면을 식각하는 공정과; 상기 제2포토레지스트 패턴(20a)을 제거하는 공정과; 상기 폴리실리콘막(18)의 하부에 형성된 상기 제1고온산화막(16)을 언더컷하는 공정을 포함하는 것을 특지으로 하는 반도체 장치의 커패시터 제조 방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.