KR970063729A

KR970063729A - 반도체 장치의 커패시터 제조 방법

Info

Publication number: KR970063729A
Application number: KR1019960003805A
Authority: KR
Inventors: 김봉현; 황두현; 한재종; 오영선
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1996-02-16
Filing date: 1996-02-16
Publication date: 1997-09-12

Abstract

본 발명은 반도체 장치의 커패시터의 커패시턴스를 증대하고 그 제조 공정을 단순화할 수 있는 반도체 장치의 커패시터 제조 방법에 관한 것으로, 반도체기판상에 필드산화막과 게이트전극이 형성되고, 상기 게이트전극을 포함하여 상기 반도체기판상에 순차적으로 형성된 하부층간절연막과 상부층간절연막을 사이에 두고 형성된 제1포토레지스트 패턴을 마스크로 사용하여 상기 상부층간절연막과 하부층간절연막을 순차적으로 식각하여 콘택홀이 형성되고, 상기 상부층간절연막의 상기 콘택홀에 인접한 에지부위의 표면이 노출되도록 상기 제1포토레지스트 패턴을 식각하여 형성된 제2포토레지스트 패턴 마스크로 사용하여 상기 상부층간절연막을 식각하고, 상기 상부층간절연막의 상기 콘택홀에 인접한 에지부위의 표면이 노출되도록 상기 제2포토레지스트 패턴을 식각하여 형성된 제3포토레지스트 패턴을 마스크로 사용하여 상기 상부층간절연막의 에지부위가 계단구조를 갖도록 소정의 두께로 식각하고, 상기 콘택홀을 포함하여 상기 하부층간절연막 및 상기 상부층간절연막상에 하부전극용 폴리실리콘막을 형성하고, 그리고 그 위에 절연막 패턴을 형성한 후, 상기 절연막 패턴을 마스크로 사용하여 상기 하부전극용 폴리실리콘막 및 상기 상부층간절연막을 순차적으로 식각하는 공정을 포함하고 있다. 이와같은 방법에 의해서, 커패시터의 하부전극의 표면적을 넓혀 커패시턴스를 증대할 수 있고, 한편으로는 포토레지스트를 이용한 마스크 패턴을 한번만 형성하기 때문에 커패시터를 제조하기 위한 공정을 단순화할 수 있다.

Description

반도체 장치의 커패시터 제조 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2a도 내지 제2f도는 본 발명의 실시예에 따른 반도체 장이의 커패시터 제조 방법을 보여주고 있는 순차 공정도.

Claims

반도체기판상(10)에 형성된 필드산화막(12)에 의해 정의된 활성영역상에 게이트전극(14)을 형성하는 공정과; 상기 게이트전극(14)을 포함하여 상기 반도체기판(10)상에 순차적으로 형성된 하부층간절연막(16)과 상부층간절연막(18)을 사이에 두고 제1포토레지스트 패턴(20)을 형성하는 공정과; 상기 제1포토레지스트 패턴(20)을 마스크로 사용하여 상기 상부층간절연막(18)과 하부층간절연막(16)을 순차적으로 식각하여 콘택홀(19)을 형성하는 공정과; 상기 제1포토레지스트 패턴(20)의 일부를 식각하여 상기 상부층간절연막(18)의 상기 콘택홀(19)에 인접한 에지부위의 표면이 노출되도록 제2포토레지스트 패턴(20a)을 형성하는 공정과; 상기 제2포토레지스트 패턴(20a)을 마스크로 사용하여 상기 상부층간절연막(18)을 식각하는 공정과; 상기 제2포토레지스트패턴(20a)의 일부를 식각하여 상기 상부층간절연막(18)의 상기 콘택홀(19)에 인접한 에지부위의 표면이 노출되도록 제3포토레지스트 패턴을 형성하는 공정과; 상기 제3포토레지스트 패턴을 마스크로 사용하여 상기 상부층간절연막(18)의 에지부위가 계단구조를 갖도록 소정의 두께로 식각하는 공정과; 상기 제3포토레지스트 패턴의 제거 후, 상기 콘택홀(19)을 포함하여 상기 하부층간절연막(16) 및 상기 상부층간절연막(18)상에 하부전극용 폴리실리콘막(22)을 형성하고, 그리고 그 위에 절연막 패턴(24a)을 형성하는 공정과; 상기 절연막 패턴(24a)을 마스크로 사용하여 상기 하부전극용 폴리실리콘막(22) 및 상기 상부층간절연막(18)을 순차적으로 식각하는 공정을 포함하는 반도체 장치의 커패시터 제조 방법.
제1항에 있어서, 상기 상부층간절연막(18)은 BPSG, HTO, LTO, 그리고 USG 중 어느 하나로 형성되는 반도체 장치의 커패시터 제조 방법.
제1항에 있어서, 상기 하부층간절연막(16)은 제1층간절연막(16a)과 제2층간절연막(16b)으로 형성되는 반도체 장치의 커패시터 제조 방법.
제3항에 있어서, 상기 하부층간절연막(16a)은 BPSG, HTO, LTO, 그리고 USG 중 어느 하나로 형성되는 반도체 장치의 커패시터 제조 방법.
제3항에 있어서, 상기 제2층간절연막(16b)은 SiN과SiON 중 어느 하나로 형성되는 반도체 장치의 커패시터 제조 방법.
제1항에 있어서, 상기 절연막 패턴(24a)은 SOG로 형성되는 반도체 장치의 커패시터 제조 방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.