JPH10124167A - システムクロック切り換え装置 - Google Patents

システムクロック切り換え装置

Info

Publication number
JPH10124167A
JPH10124167A JP8274841A JP27484196A JPH10124167A JP H10124167 A JPH10124167 A JP H10124167A JP 8274841 A JP8274841 A JP 8274841A JP 27484196 A JP27484196 A JP 27484196A JP H10124167 A JPH10124167 A JP H10124167A
Authority
JP
Japan
Prior art keywords
clock
circuit
line
switching device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8274841A
Other languages
English (en)
Inventor
Shinichi Abe
新一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Original Assignee
MIYAGI OKI DENKI KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MIYAGI OKI DENKI KK, Oki Electric Industry Co Ltd filed Critical MIYAGI OKI DENKI KK
Priority to JP8274841A priority Critical patent/JPH10124167A/ja
Priority to US08/891,639 priority patent/US5969558A/en
Publication of JPH10124167A publication Critical patent/JPH10124167A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 システムクロックの発振が不意に停止してし
まうと２つの発振回路Ａ、Ｂを持ちながら、もう一方の
発振回路Ｂのクロック系が活用できないという問題があ
った。 【解決手段】 発振回路ＡはクロックＣＫ1 を通常のシ
ステムクロックとして発生し、発振回路Ｂは時計用クロ
ック等の別系統のクロックＣＫ2 を発生する。これらの
出力ライン１、３はマルチプレクサ２のそれぞれの入力
端子に接続されている。４は発振回路ＡのクロックＣＫ
1 を監視するクロック出力監視回路であって、出力ライ
ン３がクロック入力端子と接続され、出力ライン１のク
ロックＣＫ1 の監視動作をさせている。クロック出力監
視回路４から出力される監視フラグは、ライン５を経由
してマルチプレクサ２の切り替え信号入力端子に供給さ
れている。なお、マルチプレクサ２の出力信号ライン６
は、後段のシステムクロックを使用する回路に接続さ
れ、発振回路Ｂの出力ライン３は後段の時計回路等に接
続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数のクロック
系統を制御してクロックを切り換えるシステムクロック
切り換え装置に係り、特にマイクロコントローラなどで
複数のクロック系統が存在する場合に、それらが互いに
監視し合い、且つ故障時には互いに代替することでフェ
イルセーフが実現できるシステムクロック切り換え装置
に関する。
【０００２】
【従来の技術】図４には、従来のマイクロコントローラ
における発振回路の一例を示す。
【０００３】図において、一つのマイクロコントローラ
には、通常のシステムクロックＣＫ1 を生成する発振回
路Ａと、それより低周波数の時計用クロックＣＫ2 を発
振する発振回路Ｂが、それぞれ独立したクロック系とし
て存在している。
【０００４】このようなマイクロコントローラでは、パ
ワーダウンを指令するパワーダウン信号ＰＤを供給する
ことによって、システムのパワーダウンモードの設定が
可能である。すなわち、パワーダウン信号ＰＤによって
発振回路Ａの発振を停止させ、同時にマルチプレクサＣ
において、マイクロコントローラへ出力するシステムク
ロックを発振回路ＡのクロックＣＫ1 から低周波数の発
振回路Ｂの時計用クロックＣＫ2 に切換える。このパワ
ーダウンモードを設定することで、システム全体が待機
状態にある場合等に、その電力消費を低減することがで
きる。
【０００５】
【発明が解決しようとする課題】しかしながら、外部ノ
イズが印加されるなど、何らかの外部からの影響によっ
て、発振回路Ａを構成する発振子の故障や、接点不良な
どが生じた場合には、本来のシステムクロックとなるク
ロックＣＫ1 の発振が不意に停止してしまう。このよう
なオペレータの意図しない事故が発生した場合には、マ
イクロコントローラがせっかく２つの発振回路Ａ、Ｂを
持ちながら、パワーダウン信号ＰＤをマルチプレクサＣ
に供給しないかぎり、もう一方の発振回路Ｂのクロック
ＣＫ2 を活用でず、システム全体が停止してしまうとい
う問題があった。
【０００６】この発明は、上述のような課題を解決する
ためになされたもので、別系統のクロックを使ってシス
テムクロックのフェイルセーフが実現できるシステムク
ロック切り換え装置を提供することを目的とするもので
ある。
【０００７】
【課題を解決するための手段】請求項１に係るシステム
クロック切り換え装置は、システムクロックを含む複数
のクロック系統を制御してクロックを切り換えるシステ
ムクロック切り換え装置において、一のクロック系統の
クロックを動作クロックとして、他のクロック系統のク
ロックを監視する監視手段と、前記監視手段の被監視ク
ロックに異常があった場合に代替として別のクロックに
切り換えるクロック切り換え手段とを備えたものであ
る。
【０００８】請求項２に係るシステムクロック切り換え
装置は、別のクロックに前記監視手段における動作クロ
ックが使用されるものである。
【０００９】請求項３に係るシステムクロック切り換え
装置は、監視手段が、各クロック系統にそれぞれ設けら
れているものである。
【００１０】請求項４に係るシステムクロック切り換え
装置は、前記被監視クロックの代替としてのクロックを
逓倍又は分周する手段を設け、前記被監視クロックの周
波数に近いクロックを前記クロック切り換え手段から出
力するようにしたものである。
【００１１】請求項５に係るシステムクロック切り換え
装置は、前記クロック切り換え手段をクロック系統の数
に応じた切り換えを可能とするマルチプレクサ回路によ
って構成したものである。
【００１２】
【発明の実施の形態】以下、添付した図面を参照して、
この発明の実施の形態を説明する。
【００１３】実施の形態１ 図１は、第１の実施の形態のシステムクロック切り換え
装置を示すブロック図である。
【００１４】図において、発振回路Ａは例えば１０［Ｍ
Ｈz ］程度のクロックＣＫ1 をシステムクロックとして
発生するもので、発振回路Ａの出力ライン１はマルチプ
レクサ２の一方の入力端子と接続されている。
【００１５】また、発振回路Ｂは例えば３２［ＫＨz ］
程度の時計用クロックＣＫ2 を発生するもので、発振回
路Ｂの出力ライン３はマルチプレクサ２の他方の入力端
子に接続されている。
【００１６】４は発振回路ＡのクロックＣＫ1 を監視す
るクロック出力監視回路である。このクロック出力監視
回路４では、そのクロック入力端子が上記出力ライン３
と接続され、時計用クロックＣＫ2 が動作クロックとな
って出力ライン１のクロックＣＫ1 を監視している。す
なわち、時計用クロックＣＫ2 を基準にして、システム
クロックとして正常な周波数でクロックＣＫ1 が出力さ
れているか否かを判断している。
【００１７】上記クロック出力監視回路４から出力され
る監視フラグは、ライン５を経由してマルチプレクサ２
の切り替え信号入力端子に供給されている。なお、マル
チプレクサ２の出力信号ライン６は、マイクロコントロ
ーラのシステムクロックを使用する回路に接続され、発
振回路Ｂの出力ライン３は時計回路等に接続される。
【００１８】次に、上記構成のシステムクロック切り換
え装置の動作を説明する。
【００１９】発振回路Ａで発生したクロックＣＫ1 はラ
イン１を経由してマルチプレクサ２に入力されている
が、このマルチプレクサ２では、通常、ライン１のクロ
ックＣＫ1 が選択されて出力信号ライン６に出力され
る。発振回路Ａに何らかの異常が生じ、ライン１に正常
なクロックが現れなくなった時、監視回路４ではそれを
検知してライン５の監視フラグを反転させる。ここで検
知される発振回路の異常には、クロックの停止状態だけ
でなく、クロックの不安定な発振状態をも含む。
【００２０】この反転した監視フラグを受け取ったマル
チプレクサ２では、その出力信号ライン６をライン１か
ら出力ライン３に切り換えて接続し、発振回路Ｂのクロ
ックＣＫ2 をシステムクロックとして出力信号ライン６
から出力する。
【００２１】上述のように構成され、動作するシステム
クロック切り換え装置では、本来システムクロックを発
生するための発振回路Ａが何らかの異常によって発振を
停止しても、既存の時計用クロック等の別系統のクロッ
クを代替として使用することが可能であるから、システ
ムクロックの供給が断たれることがない。また、別系統
のクロックには、監視手段の動作クロックである時計用
クロックを利用することが可能である。しかも、監視回
路４の監視フラグを反転するだけで別系統のクロックへ
の切り換えができるから、従来のパワーダウンモードの
場合と同様に、システムクロックを継続してマイクロコ
ントローラに供給して、システム全体を停止させること
がないから、その信頼性を高めることができる。
【００２２】実施の形態２ 図２は、第２の実施の形態のシステムクロック切り換え
装置を示すブロック図である。
【００２３】図において、発振回路Ａは例えば１０［Ｍ
Ｈz ］程度のクロックＣＫ1 をシステムクロックとして
発生するもので、発振回路Ａの出力ライン１はマルチプ
レクサ２の一方の入力端子と接続されている。
【００２４】また、発振回路Ｃは例えば１［ＭＨz ］程
度の別系統のクロックＣＫ3 を発生するもので、発振回
路Ｃの出力ライン３はマルチプレクサ２の他方の入力端
子に接続されている。
【００２５】４は発振回路ＡのクロックＣＫ1 を監視す
るクロック出力監視回路である。このクロック出力監視
回路４では、そのクロック入力端子が上記出力ライン３
と接続され、出力ライン１のクロックＣＫ1 を監視して
いる。また、発振回路ＣのクロックＣＫ3 を監視するク
ロック出力監視回路７が設けられており、このクロック
出力監視回路７を動作させるために、出力ライン１がク
ロック入力端子と接続され、クロックＣＫ1 が供給され
ている。
【００２６】上記クロック出力監視回路４から出力され
る監視フラグは、ライン５を経由してマルチプレクサ２
の切り替え信号入力端子に供給されている。また、クロ
ック出力監視回路７の監視フラグは、ライン９によって
マルチプレクサ１０の切り替え信号入力端子に供給され
ている。なお、これらのマルチプレクサ２、１０の各出
力信号ライン６、８は、マイクロコントローラのシステ
ムクロックを使用する回路、及び時計回路等にそれぞれ
接続される。
【００２７】次に、上記構成のシステムクロック切り換
え装置の動作を説明する。
【００２８】第１の実施の形態の装置に加えて、さらに
発振回路ＣのクロックＣＫ3 を監視するクロック出力監
視回路７と、マルチプレクサ１０とが設置されている。
すなわち、クロック出力監視回路７では監視回路４とは
逆に、発振回路Ａのライン５のクロックＣＫ1 を基準に
して、発振回路Ｃで発生したクロックＣＫ3 が正常に出
力されているか否かを監視している。また、マルチプレ
クサ１０では、通常、ライン３のクロックＣＫ3 が選択
されて、出力信号ライン８に出力される。発振回路Ｃに
何らかの異常が生じ、ライン６に正常なクロックが現れ
なくなった時、クロック出力監視回路７ではそれを検知
して、ライン９の監視フラグを反転させる。
【００２９】この反転した監視フラグを受け取ったマル
チプレクサ１０では、その出力信号ライン８をライン３
からライン１に切り換えて接続し、クロックＣＫ3 に代
えて発振回路ＡのクロックＣＫ1 を出力信号ライン８か
ら出力する。
【００３０】上述のように構成され、動作するシステム
クロック切り換え装置では、２つの異なる系統のクロッ
クＣＫ1 、ＣＫ3 を生成する発振回路Ａ、Ｃを備えたマ
イクロコントローラにおいて、各クロック系統にそれぞ
れ一のクロック系統のクロックを動作クロックとして、
他のクロック系統のクロックを監視する監視回路４、７
を設けることによって、いずれか一方のクロック系統に
異常があった時には他方のクロック系統からクロックを
供給することを可能にしている。特に、２つのクロック
の周波数が相互に接近していて、例えばシステムクロッ
クと計時用クロックとが代替可能であるような場合に
は、それらのクロックを互いに切り換えることによっ
て、システムクロックも時計クロックも、ともに継続し
てマイクロコントローラに供給できる。したがって、実
施の形態１のもの以上に、システムクロック切り換え装
置の信頼性を高めることができる。
【００３１】実施の形態３ 図３は、第３の実施の形態のシステムクロック切り換え
装置を示すブロック図である。
【００３２】図において、発振回路Ａは例えば１０［Ｍ
Ｈz ］程度のクロックＣＫ1 をシステムクロックとして
発生するもので、発振回路Ａの出力ライン１はマルチプ
レクサ２の一方の入力端子と接続されている。
【００３３】また、発振回路Ｄは例えば５［ＭＨz ］程
度の時計用クロックＣＫ4 を発生するもので、この発振
回路Ｄの出力ライン３は逓倍回路１１を介してマルチプ
レクサ２の他方の入力端子に接続されている。
【００３４】第１の実施の形態の装置（図１）と異なる
のは、出力ライン３とマルチプレクサ２の入力との間
に、クロックＣＫ4 を２倍の周波数に変換する逓倍回路
１１が挿入され、ライン１２に出力ライン１のクロック
ＣＫ1 とほぼ等しい周波数のクロックが出力されるよう
に構成している点である。その他の構成は、図１のもの
と同様である。
【００３５】次に、上記構成のシステムクロック切り換
え装置の動作を説明する。
【００３６】このシステムクロック切り換え装置は、第
１の実施の形態のものと基本的に同様の動作をするが、
ライン１２からマルチプレクサ２に供給されるクロック
の周波数を、逓倍回路１１によって発振回路Ａのクロッ
クＣＫ1 の周波数に近づけるようにしている点で異な
る。これにより、システムクロックを発振回路Ａのクロ
ックＣＫ1 から発振回路ＤのクロックＣＫ4 に切り換え
て出力する際に、発振回路ＤのクロックＣＫ4 が逓倍さ
れ、出力信号ライン６からマイクロコントローラに供給
されるシステムクロックが、切り換え前後で同一の機能
を果すことが出来る。
【００３７】上述のように構成され、動作するシステム
クロック切り換え装置では、発振回路ＡのクロックＣＫ
1 の周波数と、発振回路ＤのクロックＣＫ4 の周波数と
の間にある程度の隔たりがある場合でも、発振回路Ｄの
クロックＣＫ4 を逓倍して、常に近似した周波数のシス
テムクロックを出力できるから、発振回路Ａに異常が合
った場合でもマイクロコントローラに継続して安定した
周波数のシステムクロックを供給できる。
【００３８】なお、この実施の形態３のシステムクロッ
ク切り換え装置では、逓倍回路１１によってクロック周
波数を逓倍したが、反対に発振回路ＡのクロックＣＫ1
を時計用クロックとして使用する等の場合には、分周回
路によってクロックＣＫ1 の周波数を低減すれば、時計
用クロックについても上述と同様の効果を得ることがで
きる。
【００３９】また、第２の実施の形態のシステムクロッ
ク切り換え装置にこの第３の実施の形態を適用して、２
つのクロック系統を相互に監視するものにおいて、自ら
のクロックの周波数を逓倍又は分周して、互いに相手の
クロック系統のクロック周波数に近づけて供給するよう
に構成することが可能である。
【００４０】さらに、上記各実施の形態ではマルチプレ
クサに二種類のクロックが入力されているものを示した
が、マルチプレクサへのクロック入力数は、クロックの
系統数が２以上の場合には、その数に応じて増加させる
ことが可能である。
【００４１】
【発明の効果】この発明のシステムクロック切り換え装
置は、以上に説明したように構成されているので、別系
統のクロックを使用してシステムクロックのフェイルセ
ーフを確実に実現できる。特に、複数のクロック系統が
存在する場合に、それらが互いに監視し合い、且つ故障
時には互いに代替することが可能である。
【図面の簡単な説明】
【図１】 第１の実施の形態のシステムクロック切り換
え装置を示すブロック図である。
【図２】 第２の実施の形態のシステムクロック切り換
え装置を示すブロック図である。
【図３】 第３の実施の形態のシステムクロック切り換
え装置を示すブロック図である。
【図４】 従来の発振回路におけるシステムクロック切
り換え装置の一例を示す図である。
【符号の説明】
Ａ，Ｂ，Ｃ，Ｄ 発振回路、 ２，１０ マルチプレク
サ、 ４，７ クロック出力監視回路、 １１ 逓倍回
路。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 システムクロックを含む複数のクロック
    系統を制御してクロックを切り換えるシステムクロック
    切り換え装置において、 一のクロック系統のクロックを動作クロックとして、他
    のクロック系統のクロックを監視する監視手段と、 前記監視手段の被監視クロックに異常があった場合に代
    替として別のクロックに切り換えるクロック切り換え手
    段とを備えたことを特徴とするシステムクロック切り換
    え装置。
  2. 【請求項２】 前記別のクロックには、前記監視手段に
    おける動作クロックが使用されることを特徴とする請求
    項１に記載のシステムクロック切り換え装置。
  3. 【請求項３】 前記監視手段は、各クロック系統にそれ
    ぞれ設けられていることを特徴とする請求項１に記載の
    システムクロック切り換え装置。
  4. 【請求項４】 前記被監視クロックの代替としてのクロ
    ックを逓倍又は分周する手段を設け、前記被監視クロッ
    クの周波数に近いクロックを前記クロック切り換え手段
    から出力するようにしたことを特徴とする請求項１乃至
    ３のいずれかに記載のシステムクロック切り換え装置。
  5. 【請求項５】 前記クロック切り換え手段は、クロック
    系統の数に応じた切り換えを可能とするマルチプレクサ
    回路によって構成したこと特徴とする請求項１乃至４の
    いずれかに記載のシステムクロック切り換え装置。
JP8274841A 1996-10-17 1996-10-17 システムクロック切り換え装置 Withdrawn JPH10124167A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8274841A JPH10124167A (ja) 1996-10-17 1996-10-17 システムクロック切り換え装置
US08/891,639 US5969558A (en) 1996-10-17 1997-07-11 Abnormal clock signal detector and switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8274841A JPH10124167A (ja) 1996-10-17 1996-10-17 システムクロック切り換え装置

Publications (1)

Publication Number Publication Date
JPH10124167A true JPH10124167A (ja) 1998-05-15

Family

ID=17547338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8274841A Withdrawn JPH10124167A (ja) 1996-10-17 1996-10-17 システムクロック切り換え装置

Country Status (2)

Country Link
US (1) US5969558A (ja)
JP (1) JPH10124167A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019302A1 (de) * 1998-09-29 2000-04-06 Siemens Aktiengesellschaft Spikefreie taktumschaltung
JP2006277693A (ja) * 2005-03-30 2006-10-12 Nec Corp クロック切り替え装置及びクロック切り替え方法
JP2009164730A (ja) * 2007-12-28 2009-07-23 Nec Corp クロック伝搬回路
US7656215B2 (en) 2007-03-13 2010-02-02 Nec Electronics Corporation Clock generator circuit, clock selector circuit, and semiconductor integrated circuit
JP5199392B2 (ja) * 2008-12-08 2013-05-15 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
WO2018159072A1 (ja) * 2017-02-28 2018-09-07 株式会社デンソー 半導体集積回路装置
JP2021135667A (ja) * 2020-02-26 2021-09-13 Ｎｅｃプラットフォームズ株式会社 情報処理システム、情報処理方法及びプログラム

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359945B1 (en) 1999-01-25 2002-03-19 Sun Microsystems, Inc. Phase locked loop and method that provide fail-over redundant clocking
US6194969B1 (en) 1999-05-19 2001-02-27 Sun Microsystems, Inc. System and method for providing master and slave phase-aligned clocks
US6765954B1 (en) * 1999-08-16 2004-07-20 Globespanvirata, Inc. System and method for implementing a delta-sigma modulator integrity supervisor
US6794919B1 (en) * 2000-09-29 2004-09-21 Intel Corporation Devices and methods for automatically producing a clock signal that follows the master clock signal
JP3489560B2 (ja) * 2000-11-10 2004-01-19 日本電気株式会社 クロック断検出回路
JP4663896B2 (ja) * 2001-03-30 2011-04-06 株式会社日立製作所 液晶表示装置
WO2003013000A2 (en) * 2001-08-03 2003-02-13 Altera Corporation Clock loss detection and switchover circuit
JP3523225B2 (ja) * 2001-09-18 2004-04-26 Ｎｅｃマイクロシステム株式会社 クロック監視装置及び監視方法
US20030115503A1 (en) * 2001-12-14 2003-06-19 Koninklijke Philips Electronics N.V. System for enhancing fault tolerance and security of a computing system
CN1172450C (zh) * 2002-05-22 2004-10-20 华为技术有限公司 网络设备中提供时钟的方法及其装置
US7051235B2 (en) * 2002-08-27 2006-05-23 Sun Microsystems, Inc. Clock distribution architecture having clock and power failure protection
US7397314B2 (en) * 2002-09-11 2008-07-08 Hewlett-Packard Development Company, L.P. Redundant clock source
JP4082211B2 (ja) * 2002-12-27 2008-04-30 株式会社デンソー マイクロコンピュータ
US7298178B1 (en) * 2003-07-31 2007-11-20 Actel Corporation Clock-generator architecture for a programmable-logic-based system on a chip
US7098707B2 (en) * 2004-03-09 2006-08-29 Altera Corporation Highly configurable PLL architecture for programmable logic
US7319354B2 (en) * 2004-12-31 2008-01-15 Texas Instruments Incorporated Signal processing apparatus having internal clock signal source
US20080106344A1 (en) * 2006-09-05 2008-05-08 Tobias Frankenhauser Circuit arrangement for a gps system
US8533517B2 (en) * 2008-02-28 2013-09-10 Synopsys, Inc. Clock switching circuits and methods to select from multiple clock sources
JP2009248502A (ja) * 2008-04-09 2009-10-29 Seiko Epson Corp パルス信号生成装置、搬送装置、画像形成装置及びパルス生成方法
US8212601B2 (en) * 2010-10-29 2012-07-03 Netgear, Inc. Method and apparatus for providing system clock failover
DE102011076838A1 (de) * 2011-05-31 2012-12-06 Endress + Hauser Flowtec Ag Meßgerät-Elektronik für ein Meßgerät-Gerät sowie damit gebildetes Meßgerät-Gerät
US10396922B2 (en) * 2017-02-07 2019-08-27 Texas Instruments Incorporated Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
US4254492A (en) * 1979-04-02 1981-03-03 Rockwell International Corporation Redundant clock system utilizing nonsynchronous oscillators
JPS58170113A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd クロツク選択回路
JPH01233916A (ja) * 1988-03-15 1989-09-19 Mitsuba Electric Mfg Co Ltd クロック信号出力装置
JP2735246B2 (ja) * 1988-09-30 1998-04-02 株式会社東芝 テストアンドセット方式
US5063357A (en) * 1990-08-03 1991-11-05 Motorola, Inc. Stable, reliable oscillator system using automatic oscillator substitution
US5371764A (en) * 1992-06-26 1994-12-06 International Business Machines Corporation Method and apparatus for providing an uninterrupted clock signal in a data processing system
US5416443A (en) * 1993-12-22 1995-05-16 International Business Machines Corporation Reliable clock source having a plurality of redundant oscillators
JPH07248843A (ja) * 1994-03-14 1995-09-26 Fuji Facom Corp クロック切り替え回路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019302A1 (de) * 1998-09-29 2000-04-06 Siemens Aktiengesellschaft Spikefreie taktumschaltung
US6411134B1 (en) 1998-09-29 2002-06-25 Siemens Aktiengesellschaft Spike-free clock switching
JP2006277693A (ja) * 2005-03-30 2006-10-12 Nec Corp クロック切り替え装置及びクロック切り替え方法
US7656215B2 (en) 2007-03-13 2010-02-02 Nec Electronics Corporation Clock generator circuit, clock selector circuit, and semiconductor integrated circuit
JP2009164730A (ja) * 2007-12-28 2009-07-23 Nec Corp クロック伝搬回路
JP5199392B2 (ja) * 2008-12-08 2013-05-15 パナソニック株式会社 システムクロック監視装置およびモータ制御システム
US8638154B2 (en) 2008-12-08 2014-01-28 Panasonic Corporation System clock monitoring apparatus and motor control system
WO2018159072A1 (ja) * 2017-02-28 2018-09-07 株式会社デンソー 半導体集積回路装置
JP2018142212A (ja) * 2017-02-28 2018-09-13 株式会社デンソー 半導体集積回路装置
JP2021135667A (ja) * 2020-02-26 2021-09-13 Ｎｅｃプラットフォームズ株式会社 情報処理システム、情報処理方法及びプログラム

Also Published As

Publication number Publication date
US5969558A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
JPH10124167A (ja) システムクロック切り換え装置
JP2978884B1 (ja) クロック交絡分配装置
KR100468577B1 (ko) 이중화시스템의 클럭 및 프레임동기신호 안정장치
KR0141292B1 (ko) 전전자 교환기에 있어서 이중화 제어회로
JPH05297976A (ja) クロック切替回路
JP2000194437A (ja) クロック二重化方法
JPH1174466A (ja) 半導体集積回路のためのクロック回路
KR100241775B1 (ko) 이중화회로의 절체 안정화장치
JPH09116425A (ja) クロック供給回路
JPH06232739A (ja) クロック冗長化方式
KR20030003944A (ko) 이중화된 클럭 공급원의 클럭 안정화 장치
JPS62169560A (ja) 二重化クロツク信号発生装置
JPH04137834A (ja) 予備回路自己監視装置
JPH05153096A (ja) 監視制御装置における同期回路
JPH1168529A (ja) クロック切替装置およびクロック切替方法
JPH10312300A (ja) 二重化装置
KR100233903B1 (ko) 이중화 액티브/스탠바이 결정 방법 및 회로
KR20000042702A (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
JPS63109518A (ja) 二重化クロツク供給回路
JPH06224646A (ja) 同期信号発生装置
JPS6188318A (ja) マイクロコンピユ−タの時計機能
JPS6373411A (ja) クロツク供給装置
JPS6251013B2 (ja)
JPH0483426A (ja) 二重化マスタクロックのｐｌｌ回路
JPH04302016A (ja) 基準信号発生回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106