JP2009164730A

JP2009164730A - クロック伝搬回路

Info

Publication number: JP2009164730A
Application number: JP2007339720A
Authority: JP
Inventors: Hisashi Yamanobuta; 恒山信田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2007-12-28
Filing date: 2007-12-28
Publication date: 2009-07-23
Anticipated expiration: 2027-12-28
Also published as: JP5141246B2

Abstract

【課題】クロックスキューをより確実に抑制することが可能なクロック伝搬回路を提供する。
【解決手段】クロック伝搬回路10内のクロック伝搬ドライバ11及び12は、クロック停止制御信号SCSに応じてクロック信号CLKの伝搬を停止する。経時劣化検出回路20は、クロック伝搬ドライバ11及び12の内で動作状態にある一方のクロック伝搬ドライバ11から伝搬されたクロック信号CLKにより動作して自分自身の遅延劣化を検出する。動作状態切替部30は、経時劣化検出回路20による遅延劣化の検出に応じて、クロック伝搬ドライバ11に代えてクロック伝搬ドライバ12を動作状態とし、クロック信号CLKの論理回路ユニット2内の各回路への伝搬を継続する。
【選択図】図１

Description

本発明は、クロック伝搬回路に関し、特にクロック供給が局所的に停止される回路ユニット等に用いるのに好適なクロック伝搬回路に関する。

近年、半導体集積回路の高速化や高密度実装化に伴う消費電力の増大が問題となっている。この問題に対処する技術としては、半導体集積回路に搭載される複数の回路ユニットの内で動作する必要の無い回路ユニットへのクロック供給を一時的に停止し、以て消費電力を削減する制御(以下、ゲーテッドクロック制御と呼称する。)が知られている。

一方、ホットキャリアやNBTI(Negative Bias Temperature Instability)等によりトランジスタに経時劣化(動作遅延)が発生する。このため、ゲーテッドクロック制御によるクロック供給の局所的な停止が回路ユニット内のクロック伝搬ドライバの経時劣化に偏りを生じさせてしまい、この偏りが回路ユニット同士間で生じるクロックスキューの要因となる。

このようなクロックスキューを抑制可能なクロック伝搬技術の従来例が、既に提案されている。

従来例
ゲーテッドクロック制御によるクロック供給の停止が行われる度毎に、論理レベルがローレベル固定状態とハイレベル固定状態とに交互に切り替わる信号をクロック伝搬ドライバに与え、以てゲーテッドクロック制御の対象となるクロック伝搬ドライバへの経時劣化の影響と、ゲーテッドクロック制御の対象とならずクロックが常時供給されるクロック伝搬ドライバへの経時劣化の影響とを等しくするクロック供給回路(例えば、特許文献1参照。)。

なお、クロック伝搬技術としては、下記(1)及び(2)に示す参考例がある。

参考例(1)
現用クロックが周期的に供給されているか否かを判定し、周期的でない場合は前記現用クロックに代えて予備クロックを出力するクロック冗長回路(例えば、特許文献2及び3参照。)。

参考例(2)
現用クロックのパルス幅が所定幅より狭くなったことを検出した時、予備クロックを出力するクロックパルス検出回路(例えば、特許文献4参照。)。

また、上記のホットキャリアによる経時劣化の検出技術としては、下記(3)に示す参考例がある。

参考例(3)
リングオシレータの発振周波数の低下を本体回路の経時劣化として検出するホットキャリア劣化検出回路(例えば、特許文献5参照。)。
特開２００６−２１１４９４号公報実開昭５７−１２２９３９号公報特開平１０−１２４１６７号公報特開昭５９−５５６２０号公報特許第３０７５２３３号公報

上記の従来例では、ゲーテッドクロック制御の対象となるクロック伝搬ドライバに対する入力の論理レベル固定状態を切り替えることにより、クロック伝搬ドライバ同士間での経時劣化の偏り(すなわち、回路ユニット同士間で生じるクロックスキュー)を抑制しているが、この抑制効果がゲーテッドクロック制御の間隔やクロック供給の停止時間等に依存してしまうという課題があった。

すなわち、論理レベルのローレベル固定時間とハイレベル固定時間とに時間差があればクロック伝搬ドライバ同士間での経時劣化の影響は等しくならず、経時劣化の偏りは解消されない。

また、上記の参考例(1)及び(2)は単にクロック発生源を冗長化したものであり、供給するクロック自体の信頼性を向上させても、ゲーテッドクロック制御によって生じるクロック伝搬ドライバ同士間での経時劣化の偏りは何ら抑制できない。

また、上記の参考例(3)では、リングオシレータを用いてホットキャリアによる経時劣化を検出しているが、リングオシレータのような常時動作する発振回路の経時劣化は、ゲーテッドクロック制御により動作時間が変化するクロック伝搬ドライバの経時劣化として擬制できない。

従って、本発明は、クロックスキューをより確実に抑制することが可能なクロック伝搬回路を提供することを目的とする。

本発明の一態様に係るクロック伝搬回路は、外部からの制御信号に応じてクロック信号の伝搬を停止する第１及び第２のドライバと、前記制御信号に応じた前記第１のドライバによる前記クロック信号の伝搬停止に同期して動作が停止されるトランジスタ回路を含み、前記トランジスタ回路の遅延劣化を検出する検出部と、前記第１及び第２のドライバを選択的に動作させることにより、前記クロック信号の伝搬元を前記第１及び第２のドライバの間で切り替える切替部とを備え、前記切替部が、前記検出部による前記トランジスタ回路の遅延劣化の検出に応じて、前記第１のドライバに代えて前記第２のドライバを動作状態とする。

本発明によれば、ゲーテッドクロック制御の対象となる現用のクロック伝搬ドライバと同一のクロック供給条件下で動作するトランジスタ回路の遅延劣化を、前記現用のクロック伝搬ドライバの経時劣化(クロックの伝搬遅延)と見做して予備のクロック伝搬ドライバに切り替えるため、入力されたクロックを遅延無く伝搬することができる。このため、回路ユニット同士間で生じるクロックスキューを上記の従来例と比較して確実に抑制することが可能である。

また、クロック伝搬ドライバを切り替えて継続動作できるため、回路ユニットや半導体集積回路の製品寿命を延ばすことができる。

さらに、クロック伝搬ドライバの経時劣化を設計に見込む必要が無いため、クロック伝搬ドライバの性能向上や製造コストの低減を図ることができる。

本発明に係るクロック伝搬回路の実施例を、図1〜図6を参照して以下に説明する。

構成例：図1及び図2
図1に示す半導体集積回路1には、一例として２つの論理回路ユニット2_1及び2_2が搭載され、これらの論理回路ユニット2_1及び2_2のクロック入力端子IT1_1及びIT1_2にはクロック発生回路(図示せず)により発生されたクロックCLKがクロック伝搬ドライバ3を介してそれぞれ供給される。

論理回路ユニット2_1及び2_2には、制御信号入力端子IT2_1及びIT2_1がそれぞれ設けられており、上述したゲーテッドクロック制御を行うためのクロック停止制御信号SCS1及びSCS2が入力される。クロック入力端子IT1_1及びIT1_2から入力されたクロックCLKは、本実施例に係るクロック伝搬回路10_1及び10_2によりそれぞれ伝搬されて論理回路ユニット2_1及び2_2内の各回路に供給される。

また、クロック伝搬回路10_1は、図示の如くクロック入力端子IT1_1と論理回路ユニット2_1内の各回路との間に並列に接続され、いずれか一方が動作状態となってクロックCLKを伝搬するクロック伝搬ドライバ11_1及び12_1と、これらのクロック伝搬ドライバ11_1及び12_1の内で動作状態にある一方のクロック伝搬ドライバから伝搬されたクロックCLKにより動作して経時劣化を検出する経時劣化検出回路20_1と、この経時劣化検出回路20_1からの検出結果信号RS1に基づきクロック伝搬ドライバ11_1及び12_1の動作状態を切り替えるための信号(以下、動作状態切替信号)SS1を生成する動作状態切替部30_1とから成る。

ここで、クロック伝搬ドライバ11_1は、動作状態切替信号SS1がハイレベルを呈する時に動作状態となり、ローレベルを呈する時に非動作状態となるよう設計されているものとする。これに対して、クロック伝搬ドライバ12_1は、動作状態切替信号SS1がハイレベルを呈する時に非動作状態となり、ローレベルを呈する時に動作状態となるよう設計されているものとする。

また、クロック伝搬ドライバ11_1及び12_1はそれぞれ制御信号入力端子IT2_1に接続され、動作状態にあっても、クロック停止制御信号SCS1によりクロックCLKの伝搬を停止するようにしている。従って、クロックCLKの伝搬停止に同期して、経時劣化検出回路20_1が動作を停止することとなる。

また、クロック伝搬回路10_2内のクロック伝搬ドライバ11_2及び12_2、経時劣化検出回路20_2、並びに動作状態切替部30_2は、それぞれ、上記のクロック伝搬回路10_1内のクロック伝搬ドライバ11_1及び12_1、経時劣化検出回路20_1、並びに動作状態切替部30_1と同様の機能及び接続関係を有している。

なお、以下の説明においては、クロック伝搬回路10_1及び10_2、クロック伝搬ドライバ11_1及び11_2、クロック伝搬ドライバ12_1及び12_2、経時劣化検出回路20_1及び20_2、動作状態切替部30_1及び30_2、検出結果信号RS1及びRS2、並びに動作状態切替信号SS1及びSS2を、それぞれ、符号10、11、12、20、30、RS、SSで総称することがある。

また、経時劣化検出回路20は、図2にその一例を示すように、Dフリップフロップ21と、遅延可変インバータ22と、Dフリップフロップ23とから成るトランジスタ回路である。Dフリップフロップ21は、図示の入力端子IT3から入力されたクロックCLK(クロック伝搬ドライバ11又は12により伝搬されたクロックCLK)とDフリップフロップ23の出力とを入力する。遅延可変インバータ22は、Dフリップフロップ21の出力を反転する。Dフリップフロップ23は、クロックCLKと遅延可変インバータ22の出力とを入力し、その出力(検出結果信号RS)を出力端子OTを介して動作状態切替部30に与える。

ここで、経時劣化検出回路20は、動作状態にあるクロック伝搬ドライバと同一のクロック供給条件下で動作するため、Dフリップフロップ21及び23、並びに遅延可変インバータ22にもクロック伝搬ドライバと同様に経時劣化が生じて動作が遅延する(遅延劣化が生じる)。

すなわち、上記のクロック伝搬回路10は、経時劣化検出回路20で検出した経時劣化をクロック伝搬ドライバ11又は12の経時劣化として見做すものである。

以下、本実施例の動作を図3〜図6を参照して説明する。

動作例：図3〜図6
今、図3に示す時刻t0において、クロック伝搬回路10_1及び10_2が、それぞれ、クロック伝搬ドライバ11_1及び11_2を動作状態にする一方、クロック伝搬ドライバ12_1及び12_2をHi-Z状態(非動作状態)にしているとする。

この後、時刻t1からt2に亘ってクロック停止信号SCS1がクロック伝搬回路10_1に入力されると、クロック伝搬ドライバ11_1はクロック出力を停止し、以てクロック伝搬回路10_1によるクロックCLKの伝搬が停止される。

一方、クロック伝搬回路10_2にはクロック停止信号SCS2が入力されていないため、クロック伝搬ドライバ11_2はクロックCLKの伝搬を継続する。

上記のようにクロック伝搬ドライバ同士間の動作時間に差がある場合、クロック伝搬ドライバ11_2がクロック伝搬ドライバ11_1より大きく経時劣化して伝搬遅延が生じる。この経時劣化を後述するようにして経時劣化検出回路20_2で検出した時、動作状態切替部30_2は、クロック伝搬ドライバ11_2の出力クロック立下りタイミング(同図に示す時刻t3)に同期して動作状態切替信号SS2をハイレベルからローレベルに切り替え、クロック伝搬ドライバ11_2及び12_2にそれぞれ与える。

これにより、図示の如くクロック伝搬ドライバ11_2がHi-Z状態に遷移してクロック出力を停止する一方、伝搬遅延が生じていないクロック伝搬ドライバ12_2が動作状態に遷移してクロックCLKの伝搬を開始するため、クロック伝搬回路10_2はクロックCLKを遅延無く伝搬することができ、以てクロック伝搬回路10_1とクロック伝搬回路10_2との間でクロックスキューは生じない。

以下、経時劣化の検出動作例を図4〜図6を参照して説明する。

経時劣化検出動作例：図4〜図6
経時劣化検出動作は、大略、図4に示す経時劣化が生じていない場合の動作(1)と、図5又は図6に示す経時劣化が生じている場合の動作(2)又は(3)とから成る。

以下、これらの動作例(1)〜(3)を順に説明する。

動作例(1)(経時劣化が生じていない場合)：図4
図4に示すように、図2に示した経時劣化検出回路20を構成するDフリップフロップ21の入力D1が、入力されたクロックCLKの立上りタイミングT1においてハイレベルであるとすると、ローレベルの出力Q1を遅延可変インバータ22に与える。図示の如く、出力Q1は、タイミングT1からDフリップフロップ21の動作遅延時間だけ遅延している。

そして、遅延可変インバータ22は、出力Q1を反転してDフリップフロップ23の入力D2とする。図示の如く、入力D2は、出力Q1から遅延可変インバータ22の動作遅延時間と予め設定した遅延時間の合計時間だけ遅延している。すなわち、入力D2は、タイミングT1から図示の動作遅延時間DLYだけ遅延している。

ここで、上記の動作遅延時間DLYがクロックCLKのクロック周期を越えていないとすると、Dフリップフロップ23は、クロックCLKの次の立上りタイミングT2において、ローレベルの出力Q2を検出結果信号RSとして図1に示した動作状態切替部30に与えると共にDフリップフロップ21の入力D1とする。

そして、Dフリップフロップ21は、クロックCLKの立上りタイミングT3においてローレベルの出力Q1を遅延可変インバータ22に与える。遅延可変インバータ22は、Dフリップフロップ23の入力D2をハイレベルとする。

Dフリップフロップ21及び23、並びに遅延可変インバータ22に経時劣化が生じていなければ動作遅延時間DLYは変化せず、Dフリップフロップ23は、クロックCLKの次の立上りタイミングT4において、ハイレベルの出力Q2を検出結果信号RSとして動作状態切替部30に与える。

この一連の動作がクロックCLKの立上りタイミングT5、T6、T7、T8、...において繰り返し行われると、経時劣化検出回路20は、図示の如くクロック周波数の４倍の周波数を有する検出結果信号RSを発生して動作状態切替部30に与えることとなる。

動作状態切替部30は、検出結果信号RSの周波数を計数すると共にこの計数値と予め記憶している基準値(この例では、クロックCLKの周波数の４倍の値)とを比較し、両者が一致するため動作状態切替信号SSの論理レベルを変更しない。

従って、この動作例(1)では、クロック伝搬ドライバの動作状態が維持される。なお、動作状態切替部30は、検出結果信号RSの周波数を計数するものに限らず、例えば検出結果信号RSと基準周波数を有するリファレンス信号とを比較するものであっても良い。

動作例(2)(経時劣化が生じている場合)：図5
上記の動作例(1)の後にDフリップフロップ21及び23、並びに遅延可変インバータ22に経時劣化が生じて動作遅延時間DLYが増大し、図5に示す如くクロックCLKの立上りタイミングTj1においてクロックCLKのクロック周期に等しくなると、Dフリップフロップ23の入力D2(遅延可変インバータ22の出力)の変化タイミングとクロックCLKの次の立上りタイミングTj2とが競合し、フリップフロップ23の出力(すなわち、検出結果信号RSの周波数)が確定せず不定となる。

この場合、検出結果信号RSの周波数計数値と上記の基準値とが一致しなくなるため、動作状態切替部30は、動作状態切替信号SSの論理レベルを反転してクロック伝搬ドライバの動作状態を切り替える。

動作例(3)(経時劣化が生じている場合)：図6
また、図6に示す如くクロックCLKの立上りタイミングTk1において動作遅延時間DLYがクロックCLKのクロック周期を超えると、次の立上りタイミングTk2においてはDフリップフロップ23の入力D2がハイレベルであるため、Dフリップフロップ23の出力Q2がハイレベルを保持する。この後、立上りタイミングTk3においてDフリップフロップ23の入力D2がローレベルに変化する迄、出力Q2がハイレベルを保持する。

この一連の動作がクロックCLKの立上りタイミングTk4、Tk5、Tk6、Tk7、Tk8、...において繰り返し行われると、経時劣化検出回路20は、図示の如くクロック周波数の６倍の周波数を有する検出結果信号RSを発生して動作状態切替部30に与えることとなる。

この場合も、動作状態切替部30は、上記の動作例(2)と同様に動作状態切替信号SSの論理レベルを反転してクロック伝搬ドライバの動作状態を切り替える。

このように、経時劣化検出回路20の遅延劣化(動作遅延時間DLYの増大)に伴う検出結果信号RSの周波数変動から、クロック伝搬ドライバに生じる伝搬遅延を簡易に検出することができる。また、このような経時劣化検出回路を用いた伝搬遅延の検出には、論理回路ユニット内の各回路の動作に何ら影響を与えないというメリットもある。

なお、上記実施例によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。

例えば、経時劣化検出回路は、図2に示した構成に限らず、クロック伝搬ドライバから伝搬されたクロックにより動作して少なくとも遅延劣化が生じるトランジスタ回路、好ましくはクロック伝搬ドライバを構成するトランジスタ回路と同様の経時劣化特性を呈するトランジスタ回路を含んでいれば良い。また、経時劣化検出回路には、必ずしも図1に示したようにクロック伝搬ドライバから直接クロックを入力する必要は無く、クロック伝搬回路への入力クロックとクロック停止制御信号とをそのまま入力するようにしても良い。この場合、経時劣化検出回路は、クロック停止制御信号に同期して自律的に内部のトランジスタ回路へのクロック供給を停止する構成とすれば良い。

本発明に係るクロック伝搬回路の実施例の構成例を示したブロック図である。本発明に係るクロック伝搬回路の実施例に用いる経時劣化検出回路の構成例を示したブロック図である。本発明に係るクロック伝搬回路の実施例の動作例を示したタイムチャート図である。本発明に係るクロック伝搬回路の実施例における経時劣化検出動作例(1)を示したタイムチャート図である。本発明に係るクロック伝搬回路の実施例における経時劣化検出動作例(2)を示したタイムチャート図である。本発明に係るクロック伝搬回路の実施例における経時劣化検出動作例(3)を示したタイムチャート図である。

符号の説明

1 半導体集積回路
2_1, 2_2 論理回路ユニット
3, 11, 11_1, 11_2, 12, 12_1, 12_2 クロック伝搬ドライバ
10, 10_1, 10_2 クロック伝搬回路
20, 20_1, 20_2 経時劣化検出回路
21, 23 Dフリップフロップ
22 遅延可変インバータ
30, 30_1, 30_2 動作状態切替部
CLK クロック
SCS1, SCS2 クロック停止制御信号
RS, RS1, RS2 検出結果信号
SS, SS1, SS2 動作状態切替信号
DLY 動作遅延時間
図中、同一符号は同一又は相当部分を示す。

Claims

外部からの制御信号に応じてクロック信号の伝搬を停止する第１及び第２のドライバと、
前記制御信号に応じた前記第１のドライバによる前記クロック信号の伝搬停止に同期して動作が停止されるトランジスタ回路を含み、前記トランジスタ回路の遅延劣化を検出する検出部と、
前記第１及び第２のドライバを選択的に動作させることにより、前記クロック信号の伝搬元を前記第１及び第２のドライバの間で切り替える切替部と、
を備え、前記切替部が、前記検出部による前記トランジスタ回路の遅延劣化の検出に応じて、前記第１のドライバに代えて前記第２のドライバを動作状態とすることを特徴とするクロック伝搬回路。
請求項１において、
前記検出部は、前記トランジスタ回路の動作遅延時間が前記クロック信号のクロック周期以上となったことを、前記遅延劣化として検出することを特徴としたクロック伝搬回路。