JPH05153096A - 監視制御装置における同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はパネル監視盤が二重化構成である監
視制御装置においてパネル監視盤の同期をとる同期回路
に関し、クロックパルスを生成するカウンタの同期をと
ることにより、パネル選択信号のずれを小さくすること
を目的とする。 【構成】 現用系と待機系のパネル監視盤を備える監視
制御装置において、上記クロック発生器として従来より
も高周波数のクロックパルスを発生するクロック発生器
１４ａ，１４ｂと、分周回路１５ａ，１５ｂと制御手段
１６ａ，１６ｂとを設ける。分周回路１５ａ，１５ｂは
クロック発生器１４ａ，１４ｂの出力クロックパルスを
分周する。制御手段１６ａ，１６ｂは、他系の分周回路
１５ｂ，１５ａの出力パルスを自系のクロック発生器１
４ａ，１４ｂの出力クロックパルスでサンプリングし、
そのサンプリング出力に基づいて分周回路１５ａ，１５
ｂに所定値を設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は監視制御装置における同
期回路に係り、特にパネル監視盤が二重化構成である監
視制御装置においてパネル監視盤の同期をとる同期回路
に関する。

【０００２】パネル監視盤が現用系と待機系の二重化構
成である監視制御装置において、現用系のパネル監視盤
に障害が発生したときには、遅滞なく待機系のパネル監
視盤に切替えて監視を続行するが、その切替えの際にパ
ネル選択信号のずれが生じないように現用系と待機系の
パネル監視盤の同期をとることが必要とされる。

【０００３】

【従来の技術】図４は従来の監視制御装置における同期
回路の一例の回路図を示す。同図中、クロック発生器３
１ａ，セレクタ３２ａ，カウンタ３３ａ及びＮＡＮＤ回
路３４ａは現用系の回路を構成している。また、クロッ
ク発生器３１ｂ，セレクタ３２ｂ，カウンタ３３ｂ及び
ＮＡＮＤ回路３４ｂは待機系の回路を構成しており、現
用系の回路と同一回路構成である。

【０００４】ＮＡＮＤ回路３４ａ及び３４ｂの一方の出
力端子は他方の入力端子に接続され、またＮＡＮＤ回路
３４ｂの一方の出力端子はセレクタ３２ａ及び３２ｂの
夫々のセレクト端子に接続されている。クロック発生器
３１ａ及び３１ｂは夫々同一繰り返し周波数（例えば１
ＭＨｚ）を発生出力する発振器である。カウンタ３３
ａ，３３ｂは夫々計数値をパネル選択信号として出力す
る。

【０００５】かかる構成の従来の同期回路において、端
子３５ａを介してＮＡＮＤ回路３４ａの一方の入力端子
に現用系パネル監視盤の障害の有無を示す信号が入力さ
れ、同様に端子３５ｂを介してＮＡＮＤ回路３４ｂの一
方の入力端子に待機系パネル監視盤の障害の有無を示す
信号が入力される。上記の障害の有無を示す信号は例え
ば正常時はハイレベル、障害発生時にはローレベルであ
る。

【０００６】従って、現用系及び待機系の各パネル監視
盤が夫々正常のときには、ＮＡＮＤ回路３４ａの出力が
ローレベル、ＮＡＮＤ回路３４ｂの出力がハイレベルと
なるようにされ、セレクタ３２ａ及び３２ｂは夫々端子
“０”の入力信号を選択出力する。これにより、クロッ
ク発生器３１ａの出力クロックパルスがセレクタ３２ａ
を通してカウンタ３３ａのクロック端子に印加されると
共に、セレクタ３２ｂを通してカウンタ３３ｂのクロッ
ク端子に印加され、またカウンタ３３ａのキャリイ信号
がセレクタ３２ａを通してカウンタ３３ａのロード端子
に印加されると共に、セレクタ３２ｂを通してカウンタ
３３ｂのロード端子に印加される。

【０００７】従って、正常時には、同一のクロック発生
器３１ａからのクロックパルスを計数して得たパネル選
択信号がカウンタ３３ａ及び３３ｂの両方から同時に同
期出力されている。

【０００８】この状態において、現用系のパネル監視盤
に障害が発生し、端子３５ａにローレベルの障害発生信
号（アラーム信号）が入力されると、ＮＡＮＤ回路３４
ａの出力はハイレベルに変化し、これに伴ってＮＡＮＤ
回路３４ｂの出力がローレベルに変化する。これによ
り、セレクタ３２ａ及び３２ｂは夫々端子“１”の入力
信号を選択出力する。

【０００９】従って、障害発生時にはクロック発生器３
１ｂからのクロックパルスがセレクタ３２ｂを通してカ
ウンタ３３ｂのクロック端子に印加され、カウンタ３３
ｂのキャリイ信号がセレクタ３２ｂを通してカウンタ３
３ｂのロード端子に供給されるように切替わる。すなわ
ち、現用系から待機系のパネル監視盤に切替えられる。
従って、使用されるパネル選択信号はカウンタ３３ａの
出力パネル選択信号からカウンタ３３ｂの出力パネル選
択信号に切替えられる。

【００１０】

【発明が解決しようとする課題】しかるに、従来の同期
回路ではカウンタ３３ａ，３３ｂが夫々計数するクロッ
クパルスの発生源であるクロック発生器３１ａ，３１ｂ
を切替えるようにしているが、これらのクロック発生器
３１ａと３１ｂ自体は互いに同期して動作していないた
め、現用系から待機系への切替え時には、切替え直前の
パネル選択信号の値と切替え直後のパネル選択信号の値
とが所定の周期で継続して送出されない可能性がある
（最悪の場合、１クロック分ずれる可能性がある）。従
って、上記の従来の同期回路ではパネル監視盤が現用系
から待機系へ切替わった際に、上記のパネル選択信号の
ずれにより誤動作することがある。

【００１１】本発明は上記の点に鑑みなされたもので、
クロックパルスを生成するカウンタの同期をとることに
より、上記の課題を解決した監視制御装置における同期
回路を提供することを目的とする。

【００１２】

【課題を解決するための手段】図１は本発明の原理構成
図を示す。同図に示すように、本発明はクロックパルス
を計数してパネル選択信号を出力するカウンタ１１ａ，
１１ｂと、上記クロックパルスを発生する第１のクロッ
ク発生器と、クロックパルスをカウンタ１１ａ，１１ｂ
に供給すると共にカウンタの所定端子から出力をカウン
タ１１ａ，１１ｂのロード端子に選択入力するセレクタ
１２ａ，１２ｂとを夫々有する現用系及び待機系のパネ
ル監視盤が、切換手段１３により通常は現用系のパネル
監視盤の第１のクロック発生器の出力クロックパルスを
共通使用し、現用系のパネル監視盤の障害発生時に、前
記待機系のパネル監視盤のクロック発生器の出力クロッ
クパルスを使用するようセレクタ１２ａ，１２ｂを切替
えるようにされた監視制御装置において、前記現用系及
び待機系のパネル監視盤の各々は、前記クロックパルス
より高周波数のクロックパルスを発生出力する第２のク
ロック発生器１４ａ，１４ｂを前記第１のクロック発生
器に代えて設け、更に、分周回路１５ａ，１５ｂと制御
手段１６ａ，１６ｂとを有する構成としたものである。

【００１３】分周回路１５ａ，１５ｂは第２のクロック
発生器１４ａ，１４ｂの出力クロックパルスを分周して
前記第１のクロック発生器の出力クロックパルスと同一
周波数のパルスを発生して自系のセレクタ１２ａ，１２
ｂにクロックパルスとして供給する。

【００１４】また、制御手段１６ａ，１６ｂは第２のク
ロック発生器１４ａ，１４ｂの出力クロックパルスで他
系の前記分周回路１５ａ，１５ｂの出力パルスをサンプ
リングし、そのサンプリング出力に基づいて自系の前記
分周回路１５ａ，１５ｂに所定値を設定する。

【００１５】

【作用】本発明では、パネル選択信号を出力するカウン
タ１１ａ，１１ｂが計数するクロックパルスは、分周回
路１５ａ又は１５ｂの出力パルスである。この分周回路
１５ａ，１５ｂは、自系の第２のクロック発生器１４
ａ，１４ｂからのクロックパルスで制御手段１６ａ，１
６ｂにより他系の分周回路１５ａ，１５ｂの出力パルス
をサンプリングして得た信号に基づいて所定値がロード
される。

【００１６】従って、本発明では分周回路１５ａの出力
パルスは他系の分周回路１５ｂの出力パルスと同期する
こととなるため、やりとりしているクロックの遅延を最
小限にできる。

【００１７】

【実施例】図２は本発明の一実施例の回路図を示す。同
図中、図１と同一構成部分には同一符号を付してある。
図２において、切換手段１３は２入力ＮＡＮＤ回路２１
ａ及び２１ｂからなり、ＮＡＮＤ回路２１ａ及び２１ｂ
の一方の出力端子が他方の入力端子に接続され、また、
ＮＡＮＤ回路２１ａ，２１ｂの他方の入力端子には端子
２２ａ，２２ｂを介して障害検出信号（アラーム信号）
が入力される。

【００１８】カウンタ２３ａ，２３ｂは夫々前記分周回
路１５ａ，１５ｂを構成している。また、Ｄ型フリップ
フロップ２４ａ，２５ａ及びＮＡＮＤ回路２６ａは前記
制御手段１６ａを構成しており、同様にＤ型フリップフ
ロップ２４ｂ，２５ｂ及びＮＡＮＤ回路２６ｂは前記制
御手段１６ｂを構成している。

【００１９】フリップフロップ２４ａ，２４ｂのＱ出力
端子はフリップフロップ２５ａ，２５ｂのデータ入力端
子に接続され、またフリップフロップ２４ａ，２４ｂの
データ入力端子は他系のカウンタ２３ｂ，２３ａの出力
端子Ｑ_B に接続されている。フリップフロップ２４ａ，
２５ａは自系のクロック発生器１４ａからのクロックパ
ルスがクロック端子に入力され、フリップフロップ２４
ｂ，２５ｂは自系のクロック発生器１４ｂからのクロッ
クパルスがクロック端子に入力される構成とされてい
る。

【００２０】更に、ＮＡＮＤ回路２６ａは入力端子がフ
リップフロップ２４ａのＸＱ出力端子とフリップフロッ
プ２５ａのＱ出力端子に接続され、出力端子がカウンタ
２３ａのロード端子に接続されている。同様に、ＮＡＮ
Ｄ回路２６ｂは入力端子がフリップフロップ２４ｂのＸ
Ｑ出力端子とフリップフロップ２５ｂのＱ出力端子とに
接続され、出力端子がカウンタ２３ｂのロード端子に接
続されている。

【００２１】次に本実施例の動作について図３のタイム
チャートを併せ参照して説明する。まず、現用系及び待
機系の各パネル監視盤が夫々正常のときには、ＮＡＮＤ
回路２１ａの出力がローレベル、ＮＡＮＤ回路２１ｂの
出力がハイレベルとなるようにされ、セレクタ１２ａ及
び１２ｂはＮＡＮＤ回路２１ｂの出力信号により、端子
“０”の入力信号を選択出力するように制御される。従
って、カウンタ１１ａ及び１１ｂの各クロック端子には
セレクタ１２ａ，１２ｂを通してカウンタ２３ａの出力
パルスが夫々印加され、またカウンタ１１ａ，１１ｂの
ロード端子にはセレクタ１２ａ，１２ｂを通してカウン
タ２３ａのキャリイ信号が夫々印加される。

【００２２】一方、クロック発生器１４ａは従来のクロ
ックパルスよりも高周波数である、例えば１０ＭＨｚの
図３（Ａ）に示す如きクロックパルスを発振出力する。
またクロック発生器１４ｂは上記クロック発生器１４ａ
の出力クロックパルスと同一周波数（従って、ここでは
１０ＭＨｚ）の図３（Ｄ）に示す如きクロックパルスを
発振出力する。従来と同様に、クロック発生器１４ａと
１４ｂは互いに関係なく、クロックパルスを発振出力し
ている。

【００２３】カウンタ２３ａ，２３ｂは夫々上記の入力
クロックパルスを分周し、従来のクロックパルスと同一
周波数（例えば１ＭＨｚ）の、図３（Ｂ），（Ｉ）に示
すパルスを出力端子Ｑ_B より出力する。カウンタ１１
ａ，１１ｂはこの図３（Ｂ）に示すクロックを計数し、
夫々図３（Ｃ）に示す如く値が変化するパネル選択信号
を夫々同期出力する。

【００２４】この状態において、現用系のパネル監視盤
に障害が発生し、端子２２ａにローレベルのアラーム信
号が入力されると、ＮＡＮＤ回路２１ｂの出力がローレ
ベルに変化し、セレクタ１２ａ及び１２ｂは夫々端子
“１”の入力信号を選択出力する。

【００２５】従って、障害発生時にはクロック発生器１
４ｂの出力クロックパルスをカウンタ２３ｂで分周して
得た図３（Ｉ）に示す如きパルスがセレクタ１２ａ，１
２ｂを通してカウンタ１１ａ，１１ｂに印加され、ここ
で計数される。一方、Ｄ型フリップフロップ２４ｂはデ
ータ端子に印加される図３（Ｂ）に示したカウンタ２３
ａの出力パルスを、上記クロック発生器１４ｂからのク
ロックパルス（図３（Ｄ））でサンプリングして得た信
号を、そのＱ出力端子により出力する。

【００２６】従って、Ｄ型フリップフロップ２４ｂのＱ
出力信号は図３（Ｅ）に示す如くクロック発生器１４ｂ
の出力クロックパルスに位相同期した周波数１ＭＨｚの
パルスとされ、またＤ型フリップフロップ２４ｂのＸＱ
出力端子からは図３（Ｆ）に示す如く同図（Ｅ）のパル
スと逆相の１ＭＨｚのパルスが取り出される。

【００２７】Ｄ型フリップフロップ２５ｂは上記の図３
（Ｅ）に示すパルスを、クロック発生器１４ｂからの図
３（Ｄ）に示すクロックパルスでサンプリングし、その
Ｑ出力端子より同図（Ｇ）に示す如き周波数１ＭＨｚ
で、かつ、フリップフロップ２４ｂのＱ出力信号（図３
（Ｅ））よりもクロックパルス１周期分遅延したパルス
を生成出力する。

【００２８】ＮＡＮＤ回路２６ｂは上記の２つのフリッ
プフロップ２４ｂ及び２５ｂの両Ｑ出力信号（図３
（Ｅ），（Ｇ））の否定論理積をとり、図３（Ｈ）に示
す信号を出力し、カウンタ２３ｂのロード端子に印加す
る。このＮＡＮＤ回路２６ｂの出力信号は図３（Ｈ）に
示す如く、フリップフロップ２４ｂの出力パルスの立下
りエッジに同期して立下り、かつ、クロック発生器１４
ｂの出力クロックパルスの１周期分の幅をもつエッジ検
出信号であり、例えばその立ち下がりエッジでカウンタ
２３ｂに所定値をロードさせる。

【００２９】これにより、カウンタ２３ｂはロードされ
た所定値からクロック発生器１４ｂの出力クロックを一
定数計数するとハイレベルとなる図３（Ｉ）に示す如き
信号を所定の出力端子より出力する。このカウンタ２３
ｂの出力パルスはセレクタ１２ｂを通してカウンタ１１
ｂのクロック端子に供給され、ここで計数される。これ
により、カウンタ１１ｂは図３（Ｊ）に示す如く値が変
化するパネル選択信号を生成出力する。

【００３０】従って、本実施例によれば、カウンタ２３
ａ，２３ｂのロードタイミングを他系から受信したカウ
ンタ２３ｂ，２３ａの出力パルス（クロック）を使って
生成しているため、図３（Ｃ），（Ｊ）に示す如く、現
用系から待機系への切替時には最大、パルス選択信号は
クロック発生器１４ｂの出力クロックパルスの１周期分
（１／１０⁷ 秒）の誤差で済み、従来の最大誤差（１／
１０⁶ 秒）に比し大幅に誤差を少なくすることができ
る。これにより、切替後もパネル選択信号による正常な
ポーリング動作が可能となる。

【００３１】

【発明の効果】上述の如く、本発明によれば、クロック
パルスの遅延を最小限にできるため、現用系から待機系
へパネル監視盤を切替えた場合のパネル選択信号のずれ
を従来に比し大幅に小とすることができ、これにより上
記切替後もパネル選択信号による正常なポーリング動作
ができる等の特長を有するものである。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の一実施例の回路図である。

【図３】図２の動作説明用タイムチャートである。

【図４】従来の一例の回路図である。

【符号の説明】

１１ａ，１１ｂ，２３ａ，２３ｂ カウンタ １２ａ，１２ｂ セレクタ １３ 切換手段 １４ａ，１４ｂ 第２のクロック発生器 １５ａ，１５ｂ 分周回路 １６ａ，１６ｂ 制御手段 ２４ａ，２４ｂ，２５ａ，２５ｂ Ｄ型フリップフロッ
プ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 クロックパルスを計数してパネル選択信
   号を出力するカウンタ（１１ａ，１１ｂ）と、上記クロ
   ックパルスを発生する第１のクロック発生器（３１ａ，
   ３１ｂ）と、該クロックパルスを該カウンタ（１１ａ，
   １１ｂ）に供給すると共に該カウンタの所定端子からの
   出力を該カウンタ（１１ａ，１１ｂ）のロード端子に選
   択入力するセレクタ（１２ａ，１２ｂ）とを夫々有する
   現用系及び待機系のパネル監視盤が、切換手段（１３）
   により通常は現用系のパネル監視盤の第１のクロック発
   生器（３１ａ）の出力クロックパルスを共通使用し、該
   現用系のパネル監視盤の障害発生時に、前記待機系のパ
   ネル監視盤の第１のクロック発生器（３１ｂ）の出力ク
   ロックパルスを使用するよう前記セレクタ（１２ａ，１
   ２ｂ）を切替えるようにされた監視制御装置において、 前記現用系及び待機系のパネル監視盤の各々は、 前記クロックパルスより高周波数のクロックパルスを発
   生出力する第２のクロック発生器（１４ａ，１４ｂ）を
   前記第１のクロック発生器（３１ａ，３１ｂ）に代えて
   設け、 該第２のクロック発生器（１４ａ，１４ｂ）の出力クロ
   ックパルスを分周して前記第１のクロック発生器（３１
   ａ，３１ｂ）の出力クロックパルスと同一周波数のパル
   スを発生して自系の前記セレクタ（１２ａ，１２ｂ）に
   クロックパルスとして供給する分周回路（１５ａ，１５
   ｂ）と、 該第２のクロック発生器（１４ａ，１４ｂ）の出力クロ
   ックパルスで他系の前記分周回路（１５ａ，１５ｂ）の
   出力パルスをサンプリングし、そのサンプリング出力に
   基づいて自系の前記分周回路（１５ａ，１５ｂ）に所定
   値を設定する制御手段（１６ａ，１６ｂ）とを有するこ
   とを特徴とする監視制御装置における同期回路。