JPS62169560A - 二重化クロツク信号発生装置 - Google Patents
二重化クロツク信号発生装置Info
- Publication number
- JPS62169560A JPS62169560A JP61010032A JP1003286A JPS62169560A JP S62169560 A JPS62169560 A JP S62169560A JP 61010032 A JP61010032 A JP 61010032A JP 1003286 A JP1003286 A JP 1003286A JP S62169560 A JPS62169560 A JP S62169560A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuits
- clock signal
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 17
- 230000005856 abnormality Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 abstract description 15
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は分散制御形電子交換機等の周辺プロセッサに二
重化クロック信号を供給する二重化クロック信号発生装
置に関する。
重化クロック信号を供給する二重化クロック信号発生装
置に関する。
従来の二重化クロック供給方式は、例えば特開昭５９−
２３１６６Ｂ号公報に記載されているように、第１クロ
ツク信号源を有する第１クロック発生回路と、第２クロ
ツク信号源を有する第２クロック発生回路とを、クロッ
ク源選択リードで出力クロック切替制御装置を介して接
続し、クロック信号の切替を行なうものである。
２３１６６Ｂ号公報に記載されているように、第１クロ
ツク信号源を有する第１クロック発生回路と、第２クロ
ツク信号源を有する第２クロック発生回路とを、クロッ
ク源選択リードで出力クロック切替制御装置を介して接
続し、クロック信号の切替を行なうものである。
この従来方式は、クロック信号源切替時に、プロセッサ
への供給クロック信号（パルス欠けが生じてしまい、プ
ロセッサを精度良く経済的に制御できないという問題の
他、パルス欠けに対する対策を分散されたプロセッサ各
々でとらなければならないという問題、プロセッサ側で
二重化クロックの一方を選択することができないという
問題がある。
への供給クロック信号（パルス欠けが生じてしまい、プ
ロセッサを精度良く経済的に制御できないという問題の
他、パルス欠けに対する対策を分散されたプロセッサ各
々でとらなければならないという問題、プロセッサ側で
二重化クロックの一方を選択することができないという
問題がある。
本発明の目的は、プロセッサ側でクロック信号を選択で
き、系切替時にクロックパルスにパルス欠けが生じない
二重化クロック信号発生装置を提供することにある。
き、系切替時にクロックパルスにパルス欠けが生じない
二重化クロック信号発生装置を提供することにある。
上記目的を達成するため、本発明の二重化クロック信号
発生装置では、２つの信号源のうちいずれか一方を選択
し、該選択した信号源出力クロックで２つの位相同期発
振回路を動作させ、各位相同期発振回路の夫々の出力信
号を外部装置に二重化クロック信号として供給するよう
にする。
発生装置では、２つの信号源のうちいずれか一方を選択
し、該選択した信号源出力クロックで２つの位相同期発
振回路を動作させ、各位相同期発振回路の夫々の出力信
号を外部装置に二重化クロック信号として供給するよう
にする。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係る完全二重化クロック信
号発生装置のブロック構成図である。完全二重化クロッ
ク信号発生装置は、内部構成が同じ第１クロツク信号発
生回路１０９と第２クロツク信号発生回路１１０とから
成シ、各クロック信号発生回路１０９，１１０の夫々の
出力が周辺プロセッサ１”１７，１１９．・・・１１ｎ
に供給され、各プロセッサ１１７〜１１ｎはいずれか一
方のクロック信号発生鵬１０９または１１０から供給さ
れるクロックを選択して使用できるようになっている。
号発生装置のブロック構成図である。完全二重化クロッ
ク信号発生装置は、内部構成が同じ第１クロツク信号発
生回路１０９と第２クロツク信号発生回路１１０とから
成シ、各クロック信号発生回路１０９，１１０の夫々の
出力が周辺プロセッサ１”１７，１１９．・・・１１ｎ
に供給され、各プロセッサ１１７〜１１ｎはいずれか一
方のクロック信号発生鵬１０９または１１０から供給さ
れるクロックを選択して使用できるようになっている。
第１クロツク信号発生回路１０９は、クロック信号源１
０１と、クロック切替回路１０３と、位相同期発振回路
１０５と、系選択指示回路１０７とから成り、第２クロ
ツク信号発生回路１１０は、クロック信号源１０２と、
クロック切替回路１０４と、位相同期発振回路１０６と
、系選択指示回路１０８とから成っている。クロック切
替回路１０６゜１０４には共に両信号源１０１，１０２
からの出力クロックが入力し、クロック切替回路１０３
．１０４は夫々系選択指示回路１０７，１０８の指示に
よシ、いずれか一方の信号源１０１，１０２からのクロ
ックを後段の位相同期発振回路１０５，１０６［送出し
、位相同期発振回路１０５，１０６の出力信号が夫々第
１及び第２クロツク信号発生回路１０９．１１Ｑの出力
として各プロセッサ１１７〜１１ｎに供給される。両系
選択指示回路１０７，１０８は系選択情報を相互に通知
し、両クロック切替回路１０５ 、１０４が同じ信号源
１０１，１０２の出力を選択するようにしている。
０１と、クロック切替回路１０３と、位相同期発振回路
１０５と、系選択指示回路１０７とから成り、第２クロ
ツク信号発生回路１１０は、クロック信号源１０２と、
クロック切替回路１０４と、位相同期発振回路１０６と
、系選択指示回路１０８とから成っている。クロック切
替回路１０６゜１０４には共に両信号源１０１，１０２
からの出力クロックが入力し、クロック切替回路１０３
．１０４は夫々系選択指示回路１０７，１０８の指示に
よシ、いずれか一方の信号源１０１，１０２からのクロ
ックを後段の位相同期発振回路１０５，１０６［送出し
、位相同期発振回路１０５，１０６の出力信号が夫々第
１及び第２クロツク信号発生回路１０９．１１Ｑの出力
として各プロセッサ１１７〜１１ｎに供給される。両系
選択指示回路１０７，１０８は系選択情報を相互に通知
し、両クロック切替回路１０５ 、１０４が同じ信号源
１０１，１０２の出力を選択するようにしている。
電源投入時の初期状態では、系選択指示回路１０７．１
０８は信号源１０１を選択するようにクロック切替回路
１０３，１０４を切シ替え、クロック信号源１０１から
の出力信号Ｉ（第２図）を夫々位相同期発振回路１０５
，１０６に入力する。同一信号源クロック信号Ｉを入力
とする位相同期発振回路１０５．１０６の夫々の入力ポ
イン）Ａ、Ｂでは、同一信号Ｉの波形遅延操作であるか
ら、容易にパルス立上シを同一位相とすることができる
（第２図のＡ点りロック信号［、Ｂ点りロプク信号■）
。
０８は信号源１０１を選択するようにクロック切替回路
１０３，１０４を切シ替え、クロック信号源１０１から
の出力信号Ｉ（第２図）を夫々位相同期発振回路１０５
，１０６に入力する。同一信号源クロック信号Ｉを入力
とする位相同期発振回路１０５．１０６の夫々の入力ポ
イン）Ａ、Ｂでは、同一信号Ｉの波形遅延操作であるか
ら、容易にパルス立上シを同一位相とすることができる
（第２図のＡ点りロック信号［、Ｂ点りロプク信号■）
。
位相同期発振器１０５はＡ点りロック信号■に位相同期
してその出力クロックを分散されたプロセッサ１１７．
・・・１１ｎに供給する。また、位相同期発振器１０６
はＢ点りロック信号■に位相同期してその出力クロック
を分散されたプロセッサ１１７゜・・・１１Ｑに供給す
る。すなわち第１クロツク信号供給回路１０９の出力ク
ロック信号と第２クロツク信号供給回路１１０の出力ク
ロック信号は、見かけ上ビット同期し、その位相は同一
となっている。
してその出力クロックを分散されたプロセッサ１１７．
・・・１１ｎに供給する。また、位相同期発振器１０６
はＢ点りロック信号■に位相同期してその出力クロック
を分散されたプロセッサ１１７゜・・・１１Ｑに供給す
る。すなわち第１クロツク信号供給回路１０９の出力ク
ロック信号と第２クロツク信号供給回路１１０の出力ク
ロック信号は、見かけ上ビット同期し、その位相は同一
となっている。
分散されたプロセッサ群はその二重化された入力クロッ
ク信号のどちらかを自身で選択使用できることとなり、
クロック供給回路の一方が障害となっても、他方から同
一のクロックが供給される。
ク信号のどちらかを自身で選択使用できることとなり、
クロック供給回路の一方が障害となっても、他方から同
一のクロックが供給される。
その場合、分散されたプロセッサ群に供給されるクロッ
ク信号は、第１クロツク信号供給回路１０９の出力クロ
ックと第２クロツク信号供給回路１１０の出力クロック
が同一のクロック信号発振源をクロック信号供給元とし
ているため、経年周波数変動値も同一となる。
ク信号は、第１クロツク信号供給回路１０９の出力クロ
ックと第２クロツク信号供給回路１１０の出力クロック
が同一のクロック信号発振源をクロック信号供給元とし
ているため、経年周波数変動値も同一となる。
信号源１０１に障害が発生し出力クロック断等の異常状
態になると、系選択指示回路１０７ 、１０８は該異常
を検知して切替信号をクロック切替回路１０３．１０４
に出力する。この結果、クロック切替回路１０３，１０
４を通って位相同期発振回路１０５゜１０６に供給され
るクロック信号は、信号源１０２の出力クロック■とな
る。位相同期発振回路１０５゜１０６のＡ点、Ｂ点での
クロック信号は、信号源切替によって、前記信号■、■
から信号Ｖ（第２図）に変化する。しかし、位相同期発
振回路１０５と位相同期発振回路１０６は入力クロック
の位相と出力クロックの位相との差を徐々に吸収し、最
終的にクロック信号源１０２を供給元とする前記Ａ点、
Ｂ点クロック信号■、■に同期する。この結果、従来の
クロック信号源切替時にみられる様なパルス欠は等は発
生せず、プロセッサ動作にかかわる大きな変動が吸収さ
れる。
態になると、系選択指示回路１０７ 、１０８は該異常
を検知して切替信号をクロック切替回路１０３．１０４
に出力する。この結果、クロック切替回路１０３，１０
４を通って位相同期発振回路１０５゜１０６に供給され
るクロック信号は、信号源１０２の出力クロック■とな
る。位相同期発振回路１０５゜１０６のＡ点、Ｂ点での
クロック信号は、信号源切替によって、前記信号■、■
から信号Ｖ（第２図）に変化する。しかし、位相同期発
振回路１０５と位相同期発振回路１０６は入力クロック
の位相と出力クロックの位相との差を徐々に吸収し、最
終的にクロック信号源１０２を供給元とする前記Ａ点、
Ｂ点クロック信号■、■に同期する。この結果、従来の
クロック信号源切替時にみられる様なパルス欠は等は発
生せず、プロセッサ動作にかかわる大きな変動が吸収さ
れる。
この様にして、第１及び第２クロツク信号発生回路１０
９．１１ Ｑから第２図に示すクロック信号■が出力さ
れる。
９．１１ Ｑから第２図に示すクロック信号■が出力さ
れる。
同、本発明に係る二重化クロック信号発生装置は、分散
されたプロセッサ以外でも、供給クロック回路の二重化
を必要とする被クロック供給回路を持った制御装置（例
えば、電子交換機のネットワーク部の制御装置等）にも
適用可能である。
されたプロセッサ以外でも、供給クロック回路の二重化
を必要とする被クロック供給回路を持った制御装置（例
えば、電子交換機のネットワーク部の制御装置等）にも
適用可能である。
本発明によれば、供給クロック信号の完全二重化が図れ
ると同時に、分散されたプロセッサ各々は周波数変動に
よるプロセッサ間通信でのスリップ障害を心配すること
無しに、自由に二重化された供給クロック信号を選択で
き、供給クロック信号源の切替えによる供給クロック信
号の変動を吸収でき、信頼性の高い安定したクロック信
号が実現できる。
ると同時に、分散されたプロセッサ各々は周波数変動に
よるプロセッサ間通信でのスリップ障害を心配すること
無しに、自由に二重化された供給クロック信号を選択で
き、供給クロック信号源の切替えによる供給クロック信
号の変動を吸収でき、信頼性の高い安定したクロック信
号が実現できる。
第１図は本発明の一実施例に係る二重化クロック信号発
生装置のブロック構成図、第２図は第１図に示す装置の
動作を説明する信号タイムチャートである。 １０１．１０２・・・・・・信号源 １０３．１０４・・・・・・クロック切替回路１０５
、１０６・・・・・・面相同期発振回路１０７．１０８
・・・・・・系選択指示回路１０９・・・・・・第１ク
ロツク信号発生回路１１０・・・・・・第２クロツク信
号発生回路１１７．１１８．１１ｎ・・・・・・周辺プ
ロセッサ。
生装置のブロック構成図、第２図は第１図に示す装置の
動作を説明する信号タイムチャートである。 １０１．１０２・・・・・・信号源 １０３．１０４・・・・・・クロック切替回路１０５
、１０６・・・・・・面相同期発振回路１０７．１０８
・・・・・・系選択指示回路１０９・・・・・・第１ク
ロツク信号発生回路１１０・・・・・・第２クロツク信
号発生回路１１７．１１８．１１ｎ・・・・・・周辺プ
ロセッサ。
Claims (1)
- クロックを発生する２つの信号源と、両信号源の出力ク
ロックのうちいずれか一方を選択して後段に供給する２
つのクロック切替回路と、両クロック切替回路が同時に
同一信号源を選択するように指示し異常発生時に切替信
号を前記両クロック切替回路に送出する系選択指示回路
と、前記各クロック切替回路の後段に夫々配置した２つ
の位相同期発振回路とを備え、該各位相同期発振回路の
出力信号を外部回路に供給する二重化クロック信号発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010032A JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010032A JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62169560A true JPS62169560A (ja) | 1987-07-25 |
| JPH0736581B2 JPH0736581B2 (ja) | 1995-04-19 |
Family
ID=11739049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010032A Expired - Lifetime JPH0736581B2 (ja) | 1986-01-22 | 1986-01-22 | 二重化クロツク信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0736581B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | ２重化クロック切替えの方法と装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553956A (en) * | 1978-10-18 | 1980-04-19 | Oki Electric Ind Co Ltd | Clock distribution system |
-
1986
- 1986-01-22 JP JP61010032A patent/JPH0736581B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5553956A (en) * | 1978-10-18 | 1980-04-19 | Oki Electric Ind Co Ltd | Clock distribution system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | ２重化クロック切替えの方法と装置 |
| US5530726A (en) * | 1993-06-18 | 1996-06-25 | Nec Corporation | Method and apparatus for switching of duplexed clock system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736581B2 (ja) | 1995-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02128232A (ja) | フオールト・トレラント同期システム | |
| CA2125450C (en) | Method and apparatus for switching of duplexed clock system | |
| KR100237545B1 (ko) | 시디엠에이 시스템의 이중화 시간/주파수 발생장치 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPH01164142A (ja) | クロック同期方式 | |
| JP2978884B1 (ja) | クロック交絡分配装置 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| JPS6334659B2 (ja) | ||
| KR0141292B1 (ko) | 전전자 교환기에 있어서 이중화 제어회로 | |
| JPH02176916A (ja) | クロック切替方式 | |
| JPH0267820A (ja) | 標準周波数クロック発生装置 | |
| KR100199113B1 (ko) | 시스템 클럭 공급회로 | |
| JP2988410B2 (ja) | クロック同期化システム | |
| JP2604612B2 (ja) | クロック生成装置 | |
| KR100228379B1 (ko) | 이중화된 시스템에서의 클럭 공급장치 | |
| JP2003198430A (ja) | クロック発生装置 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| JPH06232739A (ja) | クロック冗長化方式 | |
| JPS59125192A (ja) | 分散制御型電子交換機におけるクロツク供給回路 | |
| JPS61259357A (ja) | 共通バス制御方式 | |
| JPH0265540A (ja) | クロック再生回路 | |
| JPH0662481A (ja) | ディジタル交換機の同期信号発生回路 | |
| JPS63109518A (ja) | 二重化クロツク供給回路 | |
| JPS6373411A (ja) | クロツク供給装置 | |
| JPH0556031A (ja) | Ｐｌｏ二重化切り換え回路 |