KR100241775B1 - 이중화회로의 절체 안정화장치 - Google Patents

이중화회로의 절체 안정화장치 Download PDF

Info

Publication number
KR100241775B1
KR100241775B1 KR1019970003498A KR19970003498A KR100241775B1 KR 100241775 B1 KR100241775 B1 KR 100241775B1 KR 1019970003498 A KR1019970003498 A KR 1019970003498A KR 19970003498 A KR19970003498 A KR 19970003498A KR 100241775 B1 KR100241775 B1 KR 100241775B1
Authority
KR
South Korea
Prior art keywords
signal
gate
board
output
input
Prior art date
Application number
KR1019970003498A
Other languages
English (en)
Other versions
KR19980067456A (ko
Inventor
이형록
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970003498A priority Critical patent/KR100241775B1/ko
Publication of KR19980067456A publication Critical patent/KR19980067456A/ko
Application granted granted Critical
Publication of KR100241775B1 publication Critical patent/KR100241775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/08—Indicating faults in circuits or apparatus
    • H04M3/12—Marking faulty circuits "busy"; Enabling equipment to disengage itself from faulty circuits ; Using redundant circuits; Response of a circuit, apparatus or system to an error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/14—Delay circuits; Timers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/80—Electronic components, circuits, software, systems or apparatus used in telephone systems line protection circuits such as current or overvoltage protection circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 :
본 발명은 교환기에 구비된 보드의 이중화회로에 관한 것이다.
나. 발명이 해결하려고 하는 기술적 과제 :
종래에는 상대측 보드의 전원공급 차단, 스위치나 운용자에 의한 강제 절체, 실장 및 탈장시 기계적인 접촉으로 전기적인 체터링이 발생되는 경우 상기 체터링에 의한 신호가 백 프레인을 통해 이중화회로로 제공되어 클럭신호와 동기되는 경우 순간적으로 여러번의 절체신호가 발생되어 오동작하는 경우가 있었다.
다. 발명의 해결 방법의 요지 :
본 발명은 직렬로 연결되어 클럭에 따라 신호를 전송하는 여러개의 D플립플럽의 출력을 게이트를 거쳐 절체신호가 발생되도록 이중화회로의 안정된 절체를 위한 이중화회로의 절체 안정화장치를 구현하였다.
라. 발명의 중요한 용도 :
이중화회로의 절체 안정화장치.

Description

이중화회로의 절체 안정화장치{APPARATUS FOR STABLIZING THE SWITCHING OF A DUPLICATE CIRCUIT}
본 발명은 교환기의 이중화회로에 관한 것으로, 특히 전원 차단이나 보드의 강제 절체, 실장 및 탈장 등의 이유로 발생되는 전기적, 기계적인 접촉 잡음으로 인한 오동작을 제거하기 위한 이중화회로의 절체 안정화장치에 관한 것이다.
통상적으로 교환기에 있어서 중요한 기능을 수행하는 보드는 이중화되어 있으며, 이는 유사시 한쪽에 이상이 발생되더라도 다른 보드가 이상이 발생된 보드의 기능을 대행할 수 있도록 한다. 상기 보드를 이중화하는 것은 이상 발생으로 인한 교환기가 다운(down)되는 것을 방지하기 위한 것이다.
상기 이중화회로는 모든 보드가 백 프레인이나 케이블로 상호 연결되어 한쪽 보드의 전원에 이상이 발생되거나 보드의 강제 절체, 실장 및 탈장 상태 등의 동작상태를 상대측에게 알려 즉시 절체가 이루어져 상대측 보드가 기능을 대행할 수 있도록 한다.
종래 이상 발생시 보드를 전환하는 신호를 발생하는 이중화회로의 회로도는 도 1에 나타낸 바와 같다.
상기 도 1을 참조하여 이중화회로의 동작을 설명하면,
상대측 보드가 정상 동작상태인 경우에는 로우레벨의 상태신호(OJC신호)가 입력되며,전원이 차단되거나 보드가 스위치 또는 운용자에 의해 절체되는 경우에는 하이레벨의 OJC신호가 입력된다. 상기 OJC신호는 인버터 10을 통해 반전되어 D플립플럽 20의 데이터 입력단(D)에 제공된다. 상기 D플립플럽 20은 클럭신호인 RED클럭의 입력에 따라 상기 제공되는
Figure pat00001
신호를 출력단(Q)으로 출력한다. 상기 출력단(Q)으로부터 출력된 신호와 상기 인버터 10으로부터 출력된 신호는 게이트 26으로 입력된다.
한편, 상대측 보드가 실장된 상태인 경우에는 로우레벨의 상태신호(OOPEN신호)가 입력되며, 탈장된 상태인 경우에는 하이레벨의 OOPEN신호가 입력된다. 상기 OOPEN신호는 인버터 12를 통해 반전되어 D플립플럽 22의 데이터 입력단(D)에 제공된다. 상기 D플립플럽 22는 상기 RED클럭의 입력에 따라 상기 제공되는 반전된
Figure pat00002
신호를 출력단(Q)으로 출력한다. 상기 출력단(Q)으로부터 출력된 신호와 상기 인버터 12로부터 출력된 신호는 상기 게이트 26으로 입력된다. 상기 게이트 26은 상기 입력되는 신호를 논리곱하여 모든 신호가 하이상태일 경우에만 하이레벨의 신호를 출력하게 된다. 상기 게이트 26이 하이레벨을 출력하는 경우는 상대측 보드가 정상적으로 실장되어 정상 동작을 하는 경우이다.
또한, 보드가 정상적으로 동작하는데 필요한 전원이 정상적으로 공급되는 경우에는 하이레벨의 전원 공급 상태신호(
Figure pat00003
신호)가 입력되며, 전원이 차단되는 경우에는 로우레벨의
Figure pat00004
신호가 입력된다. 상기
Figure pat00005
신호는 게이트 28과 게이트 30으로 입력되며, 게이트 32로는 인버터 14를 통해 반전된 신호 PDOWN이 입력된다. 상기 게이트 28은 상기 OJC신호, 상기 D플립플럽 20의 반전 출력단(
Figure pat00006
)으로부터 출력되는 신호와
Figure pat00007
신호를 논리 곱한 신호를 게이트 34로 출력한다. 상기 게이트 30은 상기 OPEN신호, 상기 D플립플럽 22의 반전 출력단(
Figure pat00008
)으로부터 출력되는 신호와
Figure pat00009
신호를 논리 곱한 신호를 상기 게이트 34로 출력한다. 게이트 32는 상기 게이트 26으로부터 출력되는 신호와 상기 PDOWN신호를 논리 합한 신호를 출력한다. 상기 게이트 32로부터 출력되는 신호는 인버터 16에 의해 반전되어 D플립플럽 24의 프리셋(PR)단으로 입력된다. 게이트 34는 상기 게이트 28로부터 출력되는 신호와 상기 게이트 30으로부터 출력되는 신호를 논리 합한 신호를 출력한다. 상기 게이트 34로부터 출력되는 신호는 인버터 18에 의해 반전되어 D플립플럽 24의 클리어(CL)단으로 입력된다. 상기 D플립플럽 24는 사용자에 의해 입력되는 보드의 동작 여부를 결정하는 ACT신호에 의해 동작상태가 결정된다. 또한, 상대측 보드로부터 제공되는 OJC신호, OOPEN신호에 의해 프리셋 또는 클리어를 요구하는 신호가 입력되면 상대측 보드가 정상적인 동작을 하지 못하는 상태라 판단하여 보드의 동작을 요구하는 신호(JC신호)를 출력한다. 상기 JC가 하이레벨이면 보드의 대기상태를 요구하는 신호이며, 로우레벨이면 보드 전환에 의한 동작을 요구하는 신호이다. 상기 D플립플럽 24로부터 출력되는 JC신호는 상대측 보드에 OJC신호로 제공된다.
상기한 구조를 가지는 이중화회로는 이중화를 요구하는 보드에 모두 내장되어 자신의 상태를 이중화된 다른 보드의 이중화회로로 제공하여 동작중에 이상이 발생되는 경우 상대측 보드로 기능을 전환할 수 있도록 하였다.
하지만, 종래에는 상대측 보드의 강제 절체, 실장 및 탈장시 전기적, 기계적인 접촉으로 전기적인 체터링신호가 발생된다. 상기 상대측 보드에서 발생된 체터링신호는 백 프레인을 통해 이중화회로로 제공되어 클럭신호와 동기되는 경우 순간적으로 발생되는 절체신호에 의해 오동작되어 기능이 정지되는 등의 문제가 발생될 우려가 있었다. 또한, 보드가 정상적으로 동작하는데 필요한 전원의 공급이 차단되는 경우에도 전기적인 체터링신호가 발생되어 기능이 정지되는 등의 문제가 발생될 우려가 있었다.
따라서 상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 클럭에 의해 신호를 전송하는 지연(D;delay)플립플럽을 여러개 직렬 연결하여 안정된 절체가 이루어지는 이중화회로의 절체 안정화장치를 제공함에 있다.
도 1은 종래 이중화회로의 회로도.
도 2는 본 발명의 일 실시 예에 따른 이중화회로의 회로도.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 우선, 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 동일한 부호가 사용되고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명의 일 실시 예에 따른 이중화회로의 회로도는 도 2에 도시된 바와 같다.
상기 도 2를 참조하여 구조를 설명하면, 상대측 보드의 동작상태를 나타내는 상태신호인 OJC신호를 지연시키기 위한 D플립플럽 40, 42, 44는 각각의 출력단 Q가 각각의 입력단 D에 연결되도록 직렬 접속된다. 상기 직렬 접속된 D플립플럽 40, 42, 44중 앞단 D플립플럽 40의 입력단 D에는 인버터 10의 출력단이 접속되며, 마지막단 D플립플럽 44의 출력단 Q는 게이트 52의 입력단에 접속된다. 상기 게이트 52의 입력단에는 상기 인버터 10의 출력단을 비롯한 상기 D플립플럽 40, 42, 44의 출력단 Q가 접속된다. 한편, 상기 인버터 10의 입력단을 비롯한 상기 D플립플럽 40, 42, 44의 반전 출력단
Figure pat00010
는 게이트 54의 입력단에 접속된다.
또한, 상대측 보드의 실장 및 탈장 상태를 나타내는 상태신호인 OOPEN신호를 지연시키기 위한 D플립플럽 46, 48, 50은 각각의 출력단 Q가 각각의 입력단 D에 연결되도록 직렬 접속된다. 상기 직렬 접속된 D플립플럽 46, 48, 50중 앞단 D플립플럽 40의 입력단 D에는 인버터 12의 출력단이 접속되며, 마지막단 D플립플럽 50의 출력단 Q는 게이트 56의 입력단에 접속된다. 상기 게이트 56의 입력단에는 상기 인버터 12의 출력단을 비롯한 상기 D플립플럽 46, 48, 50의 출력단 Q가 접속된다. 한편, 상기 인버터 12의 입력단을 비롯한 상기 D플립플럽 46,48,50의 반전 출력단
Figure pat00011
는 게이트 58의 입력단에 접속된다. 상기 게이트 52와 56의 출력단은 게이트 60의 입력단에 접속되며, 상기 게이트 54의 출력단과
Figure pat00012
신호를 반전 출력하는 인버터 14의 입력단은 게이트 62의 입력단에 접속된다. 상기 게이트 58의 출력단과
Figure pat00013
신호를 반전 출력하는 인버터 14의 입력단은 게이트 64의 입력단에 접속된다. 상기 게이트 60과 상기 인버터 14의 출력단은 게이트 32의 입력단에 접속되며, 상기 게이트 62, 64의 출력단은 게이트 34의 입력단에 접속된다. 상기 게이트 52 내지 64는 논리 곱(AND) 게이트이며, 상기 게이트 32와 34는 논리 합(OR) 게이트이다. 상기한 구조 이외의 구조는 종래 구조와 동일하므로 설명은 생략한다. 상기 D플립플럽 40, 42, 44는 상태신호인 OJC신호를 지연시키기 위한 지연회로로 동작하며, 상기 D플립플럽 46, 48, 50은 상태신호인 OOPEN신호를 지연시키기 위한 지연회로로 사용된다.
이하 본 발명에 따른 바람직한 실시 예를 상술한 이중화회로의 구조를 참조하여 상세히 설명한다.
상대측 보드가 정상 동작상태인 경우에는 로우레벨의 상태신호(OJC신호)가 입력되며, 전원차단, 스위치나 운용자에 의한 강제 절체 등과 같은 비 정상 동작상태에서는 하이레벨의 OJC신호가 입력된다. 또한, 상대측 보드가 정상적으로 실장된 경우에는 로우레벨의 상태신호(OOPEN신호)가 입력되며, 탈장된 경우에는 하이레벨의 OOPEN신호가 입력된다. 보드의 전원이 정상적으로 공급되는 경우에는 하이레벨의 전원 공급 상태신호(
Figure pat00014
신호)가 입력되며, 전원이 차단되는 경우에는 로우레벨의
Figure pat00015
신호가 입력된다.
상기 OJC신호는 인버터 10을 통해 반전되어 D플립플럽 40의 데이터 입력단(D)에 제공된다. 상기 D플립플럽 40은 클럭신호인 RED클럭에 따라 상기 인버터 10을 통해 제공되는
Figure pat00016
신호를 출력단(Q)으로 출력한다. 상기 출력단(Q)으로부터 출력된 신호는 D플립플럽 42의 데이터 입력단(D)에 제공되며, 상기 D플립플럽 42는 클럭신호인 RED클럭의 입력에 따라 상기 D플립플럽 40으로부터 출력되는 신호를 출력단(Q)으로 출력한다. 상기와 같은 동작에 의해 최초 인버터 10을 통해 제공된
Figure pat00017
신호는 D플립플럽 40, 42, 44을 통해 소정 시간 지연되어 출력된다. 상기 소정 지연시간은 상대측 보드의 전기적, 기계적 접촉에 의해 발생된 체터링에 따른 오동작이 발생되지 않도록 방지할 수 있는 시간이다. 상기 소정 지연시간의 조정은 D플립플럽의 개수에 따라 결정된다. 상기 D플립플럽 40, 42, 44의 출력단 Q를 통해 출력되는 신호와
Figure pat00018
신호는 게이트 52로 입력되어 논리 곱된다. 상기 D플립플럽 40, 42, 44의 반전 출력단
Figure pat00019
를 통해 출력되는 신호와 OJT신호는 게이트 54로 입력되어 논리 곱된다.
상기 OOPEN신호는 인버터 12를 통해 반전되어 D플립플럽 46의 데이터 입력단(D)에 제공된다. 상기 D플립플럽 46은 클럭신호인 RED클럭의 입력에 따라 상기 제공되는 반전된
Figure pat00020
신호를 출력단(Q)으로 출력하며, 상기 출력단(Q)으로부터 출력된 신호는 D플립플럽 48의 데이터 입력단(D)에 제공된다. 상기 D플립플럽 48은 클럭신호인 RED클럭의 입력에 따라 상기 D플립플럽 40으로부터 출력되는 신호를 출력단(Q)으로 전송한다. 상기와 같은 동작에 의해 최초 인버터 12를 통해 제공된
Figure pat00021
신호는 D플립플럽 46, 48, 50을 통해 소정 시간 지연되어 출력된다. 상기 소정 지연시간은 상대측 보드의 전기적, 기계적 접촉에 의해 발생된 체터링에 따른 오동작이 발생되지 않도록 방지할 수 있는 시간이다. 상기 소정 지연시간의 조정은 D플립플럽의 개수에 따라 결정된다. 상기 D플립플럽 46, 48, 50의 출력단 Q를 통해 출력되는 신호와
Figure pat00022
신호는 게이트 56로 입력되어 논리 곱된다. 한편, 상기 D플립플럽 46, 48, 50의 반전 출력단
Figure pat00023
를 통해 출력되는 신호와 OOPEN신호는 게이트 58로 입력되어 논리 곱된다.
상기 게이트 52에 의해 논리 곱되어 출력되는 신호와 상기 게이트 56에서 논리 곱되어 출력되는 신호는 게이트 60으로 입력된다. 상기 게이트 60은 상기 입력된 신호를 논리 곱하여 출력한다. 게이트 62는 상기 게이트 54에 의해 논리 곱되어 출력되는 신호와
Figure pat00024
신호를 논리 곱하여 출력하며, 게이트 64는 상기 게이트 58에 의해 논리 곱되어 출력되는 신호와
Figure pat00025
신호를 논리 곱하여 출력한다.
게이트 32는 상기 게이트 60으로부터 출력되는 신호와 상기 PDOWN신호를 논리 합한 신호를 출력한다. 상기 게이트 32로부터 출력되는 신호는 인버터 16에 의해 반전되어 D플립플럽 24의 프리셋(PR)단으로 입력된다. 게이트 34는 상기 게이트 62로부터 출력되는 신호와 상기 게이트 64으로부터 출력되는 신호를 논리 합한 신호를 출력한다. 상기 게이트 34로부터 출력되는 신호는 인버터 18에 의해 반전되어 D플립플럽 24의 클리어(CL)단으로 입력된다. 상기 D플립플럽 24는 사용자에 의해 입력되는 보드의 동작 여부를 결정하는 ACT신호에 의해 동작상태가 결정된다. 또한, 상대측 보드로부터 제공되는 OJC신호, OOPEN신호에 의해 프리셋 또는 클리어를 요구하는 신호가 입력되면 상대측 보드가 정상적인 동작을 하지 못하는 상태라 판단하여 보드의 동작을 요구하는 신호(JC신호)를 출력한다. 상기 JC가 하이레벨이면 보드의 대기상태를 요구하는 신호이며, 로우레벨이면 보드 전환에 의한 동작을 요구하는 신호이다. 상기 D플립플럽 24로부터 출력되는 JC신호는 상대측 보드에 OJC신호로 제공된다.
상기와 같이 본 발명은 자기측에서 발생되는
Figure pat00026
신호와 상대측 이중화회로부터 전송되는 OJC신호, OOPEN신호가 최초 D플립플럽 40과 46에 전달되어 상기 전달된 신호가 유지되는 동안 클럭신호 REDCLK가 공급되면 출력단으로 입력된 신호
Figure pat00027
와
Figure pat00028
가 전달된다. 다수의 D플립플럽 40 내지 50의 출력값이 모두 하이레벨이 되면 게이트 60의 출력값도 하이레벨이 되어 D플립플럽 24는 보드 구동을 위한 로우레벨의 JC신호를 출력한다.
따라서, 상대측 보드의 이상상태 발생 또는 실장 및 탈장되는 순간 백 플레인과의 접촉과 전원의 공급 또는 차단으로 수반될 수 있는 체터링이나 신호 레벨 불안정 등에 의한 잡음의 영향으로 절체신호 JC가 변환되는 가능성을 배제할 수 있다. 즉, 직렬로 연결된 여러개의 D플립플럽의 출력을 게이트를 거쳐 절체신호가 발생되도록 하므로 잡음 발생시 일시적인 클럭과의 동기로 D플립플럽의 출력에 영향을 주어 절체신호를 발생할 수 없도록 하였다.
상술한 바와 같이 본 발명은 상대측 보드의 장, 탈장되는 순간 백 플레인과의 접촉과 전원의 공급 또는 차단으로 수반될 수 있는 체터링이나 신호 레벨 불안정 등에 의한 잡음의 영향으로 오동작하는 것을 방지하여 안정된 동작을 제공한다. 또한, 동작전압의 차단으로 인해 발생되는 체터링이나 신호 레벨 불안정 등에 의한 잡음의 영향으로 오동작하는 것을 방지하여 안정된 동작을 제공한다.

Claims (3)

  1. 교환기에 구비된 보드의 이중화회로에 있어서,
    상대측 보드의 동작상태에 따라 입력되는 신호를 소정주기를 가지는 클럭에 따라 소정시간 지연시키는 제1지연회로와,
    상기 상대측 보드의 이상 발생, 실장 및 탈장 상태에 따라 입력되는 신호를 상기 클럭에 따라 상기 소정시간 지연시키는 제2지연회로와,
    상기 제1,제2지연회로로부터 출력되는 신호에 따라 상기 상대측 보드로부터 제공된 상태신호가 잡음이 정상적인 상태신호인가를 검출하는 게이트회로로 구성됨을 특징으로 하는 이중화회로의 절체 안정화장치.
  2. 제1항에 있어서, 상기 제1,제2지연회로는,
    직렬로 접속되어 소정 주기를 가지는 상기 클럭에 의해 상기 상대측 보드로부터 제공되는 신호를 상기 소정시간 동안 지연시키는 다수의 디-플립플럽으로 구성됨을 특징으로 하는 이중화회로의 절체 안정화장치.
  3. 제1항에 있어서, 상기 게이트회로는,
    상기 상대측 보드의 동작상태에 따라 입력되는 신호의 반전 신호와 상기 제1지연회로의 출력신호를 논리 곱하여 출력하는 제1게이트와,
    상기 상대측 보드의 동작상태에 따라 입력되는 신호와 상기 제1지연회로의 반전 출력신호를 논리 곱하여 출력하는 제2게이트와,
    상기 상대측 보드의 이상 발생 유무, 실장 및 탈장 상태에 따라 입력되는 신호의 반전 신호와 상기 제2지연회로의 출력신호를 논리 곱하여 출력하는 제3게이트와,
    상기 상대측 보드의 이상 발생 유무, 실장 및 탈장 상태에 따라 입력되는 신호와 상기 제2지연회로의 반전 출력신호를 논리 곱하여 출력하는 제4게이트로 구성됨을 특징으로 하는 이중화회로의 절체 안정화장치.
KR1019970003498A 1997-01-31 1997-01-31 이중화회로의 절체 안정화장치 KR100241775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970003498A KR100241775B1 (ko) 1997-01-31 1997-01-31 이중화회로의 절체 안정화장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970003498A KR100241775B1 (ko) 1997-01-31 1997-01-31 이중화회로의 절체 안정화장치

Publications (2)

Publication Number Publication Date
KR19980067456A KR19980067456A (ko) 1998-10-15
KR100241775B1 true KR100241775B1 (ko) 2000-02-01

Family

ID=19496434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970003498A KR100241775B1 (ko) 1997-01-31 1997-01-31 이중화회로의 절체 안정화장치

Country Status (1)

Country Link
KR (1) KR100241775B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100312182B1 (ko) * 1999-10-25 2001-11-03 서평원 디바이스 제어 보드에서 잡음 예방 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003463A (ko) * 1994-06-27 1996-01-26 정장호 전전자 교환기 스위칭 하드웨어의 이중화 제어장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003463A (ko) * 1994-06-27 1996-01-26 정장호 전전자 교환기 스위칭 하드웨어의 이중화 제어장치

Also Published As

Publication number Publication date
KR19980067456A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH10124167A (ja) システムクロック切り換え装置
JPH0588793A (ja) 拡張システム
KR100241775B1 (ko) 이중화회로의 절체 안정화장치
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
KR0145930B1 (ko) 전전자교환기에 있어서 스위칭네트워크의 이중화제어회로
KR20020004549A (ko) 유니트 이중화 보드의 절체회로
KR0141292B1 (ko) 전전자 교환기에 있어서 이중화 제어회로
KR100498906B1 (ko) 사이드 정보를 이용한 이중화된 모듈간의 안정된 스위칭제어회로
KR0151910B1 (ko) 시스템 자동 절체 회로
JP3279068B2 (ja) 二重化制御装置
KR100258260B1 (ko) 전전자 교환기의 이중화 장치
KR100499501B1 (ko) 이중화 장치 및 방법
KR900005357B1 (ko) 이중화 시스템을 위한 이중화 제어회로
KR960012308B1 (ko) 통신장치에 있어서 시스템 유지 및 보수를 위한 제어회로
KR200206030Y1 (ko) 교환기 셀프간 이중화 인터페이스 구조
KR100233903B1 (ko) 이중화 액티브/스탠바이 결정 방법 및 회로
JP2775536B2 (ja) 電源装置および電源制御方法
KR100476454B1 (ko) 이중화를 지원하는 셀프 구조 시스템 및 그 보드
KR20000042702A (ko) 교환기에서 디바이스 액세스 버스 이중화 제어회로
KR100216354B1 (ko) 통신시스템의 셀프 이중화 구현방법 및 시스템
KR100279930B1 (ko) 프로세서간 통신에서의 스탠바이 경로 테스트 방법 및 장치
KR20000037970A (ko) 전전자 교환기의 프로세서 링크 경로 제어 장치
KR20000054934A (ko) 교환기 시스템내 보드 및 노드의 이중화 절체구조
KR20030003944A (ko) 이중화된 클럭 공급원의 클럭 안정화 장치
KR20010028299A (ko) 이중화 유닛 절체 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071011

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee