JPH05297976A - クロック切替回路 - Google Patents
クロック切替回路Info
- Publication number
- JPH05297976A JPH05297976A JP10148292A JP10148292A JPH05297976A JP H05297976 A JPH05297976 A JP H05297976A JP 10148292 A JP10148292 A JP 10148292A JP 10148292 A JP10148292 A JP 10148292A JP H05297976 A JPH05297976 A JP H05297976A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- system clock
- circuit
- switching
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 クロック切替回路に関し、回路規模が小さく
て且つ、他系異常時直ちに、周波数の高い成分を出力す
ることなく自系クロックに切り替えられるクロック切替
回路の提供を目的とする。 【構成】 他系クロックのレベルの変化点にて同期制御
信号を出力する同期回路１と、該同期制御信号により動
作上は該他系クロックと位相同期した自系クロックを出
力し、切替信号が入力すると該同期制御信号に依存せず
自走して周波数の同じ自系クロックを出力するクロック
生成回路２と、該他系クロック及び該自系クロックを入
力し、正常時は該他系クロックを選択出力し、切替信号
が入力すると該自系クロックを選択出力するセレクタ３
と、他系異常信号が入力すると、クロック生成回路２及
びセレクタ３に切替信号を送り、セレクタ３より該自系
クロックを出力させる切替え制御回路４とを有する構成
とする。
て且つ、他系異常時直ちに、周波数の高い成分を出力す
ることなく自系クロックに切り替えられるクロック切替
回路の提供を目的とする。 【構成】 他系クロックのレベルの変化点にて同期制御
信号を出力する同期回路１と、該同期制御信号により動
作上は該他系クロックと位相同期した自系クロックを出
力し、切替信号が入力すると該同期制御信号に依存せず
自走して周波数の同じ自系クロックを出力するクロック
生成回路２と、該他系クロック及び該自系クロックを入
力し、正常時は該他系クロックを選択出力し、切替信号
が入力すると該自系クロックを選択出力するセレクタ３
と、他系異常信号が入力すると、クロック生成回路２及
びセレクタ３に切替信号を送り、セレクタ３より該自系
クロックを出力させる切替え制御回路４とを有する構成
とする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル系の現用装
置，予備装置を有し、現用装置異常時は予備装置に切り
替えるシステム等に用いられるクロック切替回路の改良
に関する。
置，予備装置を有し、現用装置異常時は予備装置に切り
替えるシステム等に用いられるクロック切替回路の改良
に関する。
【０００２】ディジタル系の現用装置，予備装置を有す
るシステムでは、現用装置異常時はクロックも予備装置
側のクロックに切り替え予備装置にて運用を行うように
するが、このクロック切り替え時に周波数の高い成分
（ハザード）が発生し誤動作を起こさなく、且つ回路規
模が小さくてクロックを瞬時に切り替え可能なクロック
切替回路の提供が要望されている。
るシステムでは、現用装置異常時はクロックも予備装置
側のクロックに切り替え予備装置にて運用を行うように
するが、このクロック切り替え時に周波数の高い成分
（ハザード）が発生し誤動作を起こさなく、且つ回路規
模が小さくてクロックを瞬時に切り替え可能なクロック
切替回路の提供が要望されている。
【０００３】
【従来の技術】図４は従来例のクロック切替回路のブロ
ック図、図５は図４の各部のタイムチャートである。
ック図、図５は図４の各部のタイムチャートである。
【０００４】図４では、図５（Ａ）に示す如き他系クロ
ック（現用装置のクロック）が入力すると、このクロッ
クは同期回路１，セレクタ３及び位相監視回路２１に入
力する。
ック（現用装置のクロック）が入力すると、このクロッ
クは同期回路１，セレクタ３及び位相監視回路２１に入
力する。
【０００５】同期回路１では他系クロックの立ち上がり
で同期制御信号をクロック生成回路２０に入力し、クロ
ック生成回路２０ではこの同期制御信号をトリガとし図
５（Ｂ）に示す如き位相が少し遅れた自系クロックを出
力し、セレクタ３及び位相監視回路２１に入力する。
で同期制御信号をクロック生成回路２０に入力し、クロ
ック生成回路２０ではこの同期制御信号をトリガとし図
５（Ｂ）に示す如き位相が少し遅れた自系クロックを出
力し、セレクタ３及び位相監視回路２１に入力する。
【０００６】位相監視回路２１では、図５（Ａ）に示す
他系クロック，図５（Ｂ）に示す自系クロックのレベル
が共にＬレベル又はＨレベルの時は図５（Ｃ）に示す如
きＨレベルの切替許可信号を切替え制御回路２２に送
る。
他系クロック，図５（Ｂ）に示す自系クロックのレベル
が共にＬレベル又はＨレベルの時は図５（Ｃ）に示す如
きＨレベルの切替許可信号を切替え制御回路２２に送
る。
【０００７】切替え制御回路２２では、図５（Ｄ）イに
示す如く切替許可信号が入力していない時に、他系異常
信号が入力すると、切替許可信号が入力する迄待ち図５
（Ｅ）のハに示す如き切替信号を出力し、図５（Ｄ）ロ
に示す如く切替許可信号が入力している時に、他系異常
信号が入力すると、直ちに図５（Ｅ）のニに示す如き切
替信号を出力する。
示す如く切替許可信号が入力していない時に、他系異常
信号が入力すると、切替許可信号が入力する迄待ち図５
（Ｅ）のハに示す如き切替信号を出力し、図５（Ｄ）ロ
に示す如く切替許可信号が入力している時に、他系異常
信号が入力すると、直ちに図５（Ｅ）のニに示す如き切
替信号を出力する。
【０００８】この切替信号は、クロック生成回路２０及
びセレクタ３に入力し、クロック生成回路２０では同期
制御信号に依存せず自走し他系クロックと周波数の同じ
クロックを出力し、セレクタ３では、図５（Ｆ）に示す
如く、他系クロックを選択出力していたものを自系クロ
ック選択出力に切り替え、内部クロックとして使用する
ようにする。
びセレクタ３に入力し、クロック生成回路２０では同期
制御信号に依存せず自走し他系クロックと周波数の同じ
クロックを出力し、セレクタ３では、図５（Ｆ）に示す
如く、他系クロックを選択出力していたものを自系クロ
ック選択出力に切り替え、内部クロックとして使用する
ようにする。
【０００９】尚切替許可信号を出力する理由は次の通り
である。図５（Ｃ）に示す切替許可信号が切替許可でな
いＬレベルの時に他系クロックを自系クロックに切り替
えると、図５（Ｇ）に示す如き周波数の高い成分（ハザ
ード）が発生し装置が誤動作を起こすことがあるので、
切り替えは切替許可信号が切替許可のＨレベルの時行う
ようにしている。
である。図５（Ｃ）に示す切替許可信号が切替許可でな
いＬレベルの時に他系クロックを自系クロックに切り替
えると、図５（Ｇ）に示す如き周波数の高い成分（ハザ
ード）が発生し装置が誤動作を起こすことがあるので、
切り替えは切替許可信号が切替許可のＨレベルの時行う
ようにしている。
【００１０】
【発明が解決しようとする課題】しかしながら、従来の
クロック切替回路では、切替許可を与える位相監視回路
が必要で回路規模が大きくなることと、他系異常時、自
系クロックに切り替える時少し遅れて切り替えねばなら
ないことが起こる問題点がある。
クロック切替回路では、切替許可を与える位相監視回路
が必要で回路規模が大きくなることと、他系異常時、自
系クロックに切り替える時少し遅れて切り替えねばなら
ないことが起こる問題点がある。
【００１１】本発明は、回路規模が小さくて且つ、他系
異常時直ちに、周波数の高い成分を出力することなく自
系クロックに切り替えられるクロック切替回路の提供を
目的としている。
異常時直ちに、周波数の高い成分を出力することなく自
系クロックに切り替えられるクロック切替回路の提供を
目的としている。
【００１２】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、他系クロックのレベル
の変化点にて同期制御信号を出力する同期回路１と、該
同期制御信号により動作上は該他系クロックと位相同期
した自系クロックを出力し、切替信号が入力すると該同
期制御信号に依存せず自走して周波数の同じ自系クロッ
クを出力するクロック生成回路２と、該他系クロック及
び該自系クロックを入力し、正常時は該他系クロックを
選択出力し、切替信号が入力すると該自系クロックを選
択出力するセレクタ３と、他系異常信号が入力すると、
該クロック生成回路２及び該セレクタ３に切替信号を送
り、該セレクタ３より該自系クロックを出力させる切替
え制御回路４とを有する構成とする。
ック図である。図１に示す如く、他系クロックのレベル
の変化点にて同期制御信号を出力する同期回路１と、該
同期制御信号により動作上は該他系クロックと位相同期
した自系クロックを出力し、切替信号が入力すると該同
期制御信号に依存せず自走して周波数の同じ自系クロッ
クを出力するクロック生成回路２と、該他系クロック及
び該自系クロックを入力し、正常時は該他系クロックを
選択出力し、切替信号が入力すると該自系クロックを選
択出力するセレクタ３と、他系異常信号が入力すると、
該クロック生成回路２及び該セレクタ３に切替信号を送
り、該セレクタ３より該自系クロックを出力させる切替
え制御回路４とを有する構成とする。
【００１３】
【作用】本発明によれば、クロック生成回路２は、同期
回路１よりの他系クロックのレベルの変化点にて発した
同期制御信号により、動作上は他系クロックに位相同期
した自系クロックを出力しており、他系クロックを自系
クロックに何時切り替えても周波数の高い成分を出力す
ることないので、切替え制御回路４は他系異常信号が入
力すると直ちに切替信号をクロック生成回路２及びセレ
クタ３に送り、クロック生成回路２を自走とし、セレク
タ３では、他系クロックを選択出力していたものを直ち
に自系クロックの選択出力に切り替える。
回路１よりの他系クロックのレベルの変化点にて発した
同期制御信号により、動作上は他系クロックに位相同期
した自系クロックを出力しており、他系クロックを自系
クロックに何時切り替えても周波数の高い成分を出力す
ることないので、切替え制御回路４は他系異常信号が入
力すると直ちに切替信号をクロック生成回路２及びセレ
クタ３に送り、クロック生成回路２を自走とし、セレク
タ３では、他系クロックを選択出力していたものを直ち
に自系クロックの選択出力に切り替える。
【００１４】即ち、従来のクロック切替回路の位相監視
回路は不要になるので、回路規模は小さくて且つ、他系
異常時直ちに、周波数の高い成分を出力することなく自
系クロックに切り替えることが出来る。
回路は不要になるので、回路規模は小さくて且つ、他系
異常時直ちに、周波数の高い成分を出力することなく自
系クロックに切り替えることが出来る。
【００１５】
【実施例】図２は本発明の実施例のクロック切替回路の
ブロック図、図３は図２の各部のタイムチャートであ
る。
ブロック図、図３は図２の各部のタイムチャートであ
る。
【００１６】図２にて、図３（Ａ）に示す如き周波数が
１ＭＨｚの他系クロックが入力すると、ノット回路１１
にて反転され、図３（Ｂ）に示す如きクロックとなり、
クロックとして図３（Ｃ）に示す如き周波数が１０ＭＨ
ｚのクロックが入力しているフリップフロップ１２，１
３、アンド回路１４よりなる微分回路１６及びセレクタ
３に入力する。
１ＭＨｚの他系クロックが入力すると、ノット回路１１
にて反転され、図３（Ｂ）に示す如きクロックとなり、
クロックとして図３（Ｃ）に示す如き周波数が１０ＭＨ
ｚのクロックが入力しているフリップフロップ１２，１
３、アンド回路１４よりなる微分回路１６及びセレクタ
３に入力する。
【００１７】微分回路１６では図３（Ｂ）に示す反転ク
ロックの立ち上がりを微分した図３（Ｄ）に示す如きパ
ルスを出力しセレクタ１５に入力する。セレクタ１５は
通常は微分回路１６の出力側を選択出力しており、図３
（Ｄ）に示すパルスは、１０ＭＨｚのクロックが入力し
ている１０進カウンタ２ー１の同期ロード端子に入力す
る。
ロックの立ち上がりを微分した図３（Ｄ）に示す如きパ
ルスを出力しセレクタ１５に入力する。セレクタ１５は
通常は微分回路１６の出力側を選択出力しており、図３
（Ｄ）に示すパルスは、１０ＭＨｚのクロックが入力し
ている１０進カウンタ２ー１の同期ロード端子に入力す
る。
【００１８】１０進カウンタのＱｃの出力は、０〜３の
間はＬレベル，４〜７の間はＨレベル，８〜９の間はＬ
レベルとなるので、１０進カウンタ２ー１の出力Ｑｃよ
りは図３（Ｅ）に示す如きクロックを出力し、ノット回
路２ー２にて反転され、図３（Ｂ）に示す反転他系クロ
ックよりは１０ＭＨｚの１／２周期位相の進んだ図３
（Ｆ）に示す如きクロックを出力する。
間はＬレベル，４〜７の間はＨレベル，８〜９の間はＬ
レベルとなるので、１０進カウンタ２ー１の出力Ｑｃよ
りは図３（Ｅ）に示す如きクロックを出力し、ノット回
路２ー２にて反転され、図３（Ｂ）に示す反転他系クロ
ックよりは１０ＭＨｚの１／２周期位相の進んだ図３
（Ｆ）に示す如きクロックを出力する。
【００１９】即ち、動作上は他系クロックと位相同期し
たクロックを出力する。図３（Ｈ）に示す如き他系異常
信号がフリップフロップ４にクロックとして入力する
と、フリップフロップ４の出力は図３（Ｉ）に示す如き
Ｈレベルの切替信号となり、セレクタ１５及びセレクタ
３に入力し、セレクタ１５ではアース側を選択して１０
進カウンタ２ー１の同期ロード端子に与え、１０進カウ
ンタ２ー１を自走するようにし、セレクタ３では、図３
（Ｂ）に示す反転他系クロックを選択していたものを、
１０進カウンタ２ー１の出力を反転した自系クロックを
選択するように切り替え、出力より図３（Ｇ）に示す如
く他系クロックを自系クロックに切り替えたクロックを
出力し内部クロックとする。
たクロックを出力する。図３（Ｈ）に示す如き他系異常
信号がフリップフロップ４にクロックとして入力する
と、フリップフロップ４の出力は図３（Ｉ）に示す如き
Ｈレベルの切替信号となり、セレクタ１５及びセレクタ
３に入力し、セレクタ１５ではアース側を選択して１０
進カウンタ２ー１の同期ロード端子に与え、１０進カウ
ンタ２ー１を自走するようにし、セレクタ３では、図３
（Ｂ）に示す反転他系クロックを選択していたものを、
１０進カウンタ２ー１の出力を反転した自系クロックを
選択するように切り替え、出力より図３（Ｇ）に示す如
く他系クロックを自系クロックに切り替えたクロックを
出力し内部クロックとする。
【００２０】即ち、自系クロックは他系クロックと動作
上は位相同期しているので、位相監視回路は不要で回路
規模は小さくなり且つ、他系異常時直ちに、周波数の高
い成分を出力することなく自系クロックに切り替えるこ
とが出来る。
上は位相同期しているので、位相監視回路は不要で回路
規模は小さくなり且つ、他系異常時直ちに、周波数の高
い成分を出力することなく自系クロックに切り替えるこ
とが出来る。
【００２１】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、回路規模が小さくて且つ、他系異常時直ちに、周波
数の高い成分を出力することなく自系クロックに切り替
えられることが出来るクロック切替回路が得られる効果
がある。
ば、回路規模が小さくて且つ、他系異常時直ちに、周波
数の高い成分を出力することなく自系クロックに切り替
えられることが出来るクロック切替回路が得られる効果
がある。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例のクロック切替回路のブロッ
ク図、
ク図、
【図３】は図２の各部のタイムチャート、
【図４】は従来例のクロック切替回路のブロック図、
【図５】は図４の各部のタイムチャートである。
１は同期回路、 ２，２０はクロック生成回路、 ２ー１は１０進カウンタ、 ２ー２，１１はノット回路、 ３，１５はセレクタ、 ４はフリップフロップ，切替え制御回路、 １２，１３はフリップフロップ、 １４はアンド回路、 １６は微分回路、 ２１は位相監視回路、 ２２は切替え制御回路を示す。
Claims (1)
- 【請求項１】 他系クロックのレベルの変化点にて同期
制御信号を出力する同期回路（１）と、該同期制御信号
により動作上は該他系クロックと位相同期した自系クロ
ックを出力し、切替信号が入力すると該同期制御信号に
依存せず自走して周波数の同じ自系クロックを出力する
クロック生成回路（２）と、該他系クロック及び該自系
クロックを入力し、正常時は該他系クロックを選択出力
し、切替信号が入力すると該自系クロックを選択出力す
るセレクタ（３）と、他系異常信号が入力すると、該ク
ロック生成回路（２）及び該セレクタ（３）に切替信号
を送り、該セレクタ（３）より該自系クロックを出力さ
せる切替え制御回路（４）とを有することを特徴とする
クロック切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148292A JPH05297976A (ja) | 1992-04-22 | 1992-04-22 | クロック切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148292A JPH05297976A (ja) | 1992-04-22 | 1992-04-22 | クロック切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05297976A true JPH05297976A (ja) | 1993-11-12 |
Family
ID=14301938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10148292A Withdrawn JPH05297976A (ja) | 1992-04-22 | 1992-04-22 | クロック切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05297976A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086664A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | コンピュータおよびそのクロック切り替え方法 |
| US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
| GB2450862A (en) * | 2007-04-25 | 2009-01-14 | Wolfson Microelectronics Plc | Synchronising circuit to output a control signal based on either first or second clock signals |
-
1992
- 1992-04-22 JP JP10148292A patent/JPH05297976A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH086664A (ja) * | 1994-06-15 | 1996-01-12 | Nec Corp | コンピュータおよびそのクロック切り替え方法 |
| US7301896B2 (en) | 2001-05-14 | 2007-11-27 | Fujitsu Limited | Redundant changeover apparatus |
| GB2450862A (en) * | 2007-04-25 | 2009-01-14 | Wolfson Microelectronics Plc | Synchronising circuit to output a control signal based on either first or second clock signals |
| GB2450862B (en) * | 2007-04-25 | 2011-07-20 | Wolfson Microelectronics Plc | Synchronisation circuit and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3594656A (en) | Automatic clock frequency-switching system | |
| JP3368815B2 (ja) | フリップフロップ回路 | |
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JPH05297976A (ja) | クロック切替回路 | |
| JP2005236549A (ja) | クロック信号切替回路 | |
| US6823413B2 (en) | Interrupt signal processing apparatus | |
| KR0141292B1 (ko) | 전전자 교환기에 있어서 이중화 제어회로 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPH08221151A (ja) | クロック供給装置 | |
| JP2856570B2 (ja) | クロック作成回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JP3101315B2 (ja) | 時間自動調整回路 | |
| JP2715729B2 (ja) | フレーム位相同期回路 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| JPH11355259A (ja) | クロック交絡分配装置 | |
| KR100352125B1 (ko) | 비동기 클럭 신호 다중화 장치 | |
| JPS59148573A (ja) | インバ−タ制御装置用発振回路 | |
| KR100460762B1 (ko) | 클럭선택회로 | |
| JP2806661B2 (ja) | 二重ループ形ｐｌｌ回路 | |
| JPH11341108A (ja) | 現用系・予備系切替方法および切替装置 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
| JPH05153096A (ja) | 監視制御装置における同期回路 | |
| JPS59231668A (ja) | 二重化クロツク信号切替方式 | |
| JPS6379123A (ja) | クロツク分配回路 | |
| JPH0652898B2 (ja) | 従属クロック切替制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |