JP2021135667A - 情報処理システム、情報処理方法及びプログラム - Google Patents
情報処理システム、情報処理方法及びプログラム Download PDFInfo
- Publication number
- JP2021135667A JP2021135667A JP2020030524A JP2020030524A JP2021135667A JP 2021135667 A JP2021135667 A JP 2021135667A JP 2020030524 A JP2020030524 A JP 2020030524A JP 2020030524 A JP2020030524 A JP 2020030524A JP 2021135667 A JP2021135667 A JP 2021135667A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- information processing
- reference clock
- processing system
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
しかし、情報処理システムにおいて基準クロック信号を切替する手段が故障する場合は、当該システムの停止が生じ得る。
本発明の目的は、上述した課題を解決する情報処理システム、情報処理方法及びプログラムを提供することにある。
《情報処理システムの構成》
以下、図面を参照しながら実施形態について詳しく説明する。
図1は、第1の実施形態に係る情報処理システム1の構成を示す図である。
情報処理システム1は、複数の基準クロック信号を生成して当該基準クロック信号を受け入れてCPUクロックを出力するシステムである。
図1に示すように情報処理システム1は、2つのクロック生成部10と、2つのクロック切替部20と、2つの情報処理部30と、を備える。なお、他の実施形態に係る情報処理システム1は、3つ以上のクロック生成部10または、3つ以上のクロック切替部20を備えても良い。また、他の実施形態に係る情報処理システム1は、3つ以上の情報処理部30、または1つの情報処理部を備えても良い。
各クロック切替部20は、複数の入力端から基準クロック信号の入力を受け入れ、何れか1つの基準クロック信号を出力端から出力する。
各情報処理部30は、複数の入力端から基準クロック信号の入力を受け入れ、何れか1つの基準クロック信号に基づいて情報を処理する。
クロックケーブル100は絶縁体に覆われた電線である。クロックケーブル100は、各クロック生成部10の出力端と各クロック切替部20の入力端との間、および各クロック切替部20の出力端と各情報処理部30との間に、それぞれ設けられる。
以下、クロック生成部10の構成について説明する。
クロック生成部10は水晶振動子に基づいて基準クロック信号を生成する。クロック生成部10は、水晶振動子11と、生成部12と、第1クロックバッファー13と、を備える。
クロック生成部10は、水晶振動子11の代わりにセラミック振動子を備えても良い。
水晶振動子11は生成部12と接続する。
生成部12は、水晶振動子11と、第1クロックバッファー13とに接続される。
クロック生成部10は、水晶振動子11および生成部12の代わりに水晶発振器を備えても良い。
第1クロックバッファー13は、生成部12と接続し、クロックケーブル100を介してクロック切替部20に接続する。
以下、クロック切替部20の構成について説明する。
クロック切替部20は、第1クロックスイッチ21と、第2クロックバッファー22と、を備える。
クロック切替部20は、クロック生成部10と、情報処理部30とに接続する。
他方、第1クロックスイッチ21は、クロック生成部10A又はクロック生成部10Bの何れかが故障して故障状態の周波数に係る信号(例えば、無発振の信号)を受け入れた場合、故障状態ではないクロック生成部10から出力された基準クロック信号を第2クロックバッファー22に出力する。すなわち、クロック生成部10Aが故障状態である場合、第1クロックスイッチ21はクロック生成部10Bが出力した基準クロック信号を第2クロックバッファー22に出力する。クロック生成部10Bが故障状態である場合、第1クロックスイッチ21はクロック生成部10Aが出力した基準クロック信号を第2クロックバッファー22に出力する。故障状態のクロック生成部10A又は故障状態のクロック生成部10Bから受け入れた信号は、不良である基準クロック信号の一例である。
言い換えると、第1クロックスイッチ21は、クロック生成部10Aが正常な基準クロック信号を出力する限り、クロック生成部10Aに接続される入力端と、出力端とを接続する。第1クロックスイッチ21は、クロック生成部10Aの出力が不良になった場合に、クロック生成部10Bに接続される入力端と、出力端とを接続するように、接続を切り替える。
第2クロックバッファー22は第1クロックスイッチ21と、情報処理部30とに接続する。
以下、情報処理部30の構成について説明する。
情報処理部30は、第2クロックスイッチ31と、CPU32と、を備える。CPU32は計算手段の一例である。
情報処理部30はクロック切替部20と接続する。
他方、第2クロックスイッチ31は、クロック切替部20A又はクロック切替部20Bの何れかが故障して故障状態の周波数に係る信号を受け入れた場合、故障状態ではないクロック切替部20から出力された基準クロック信号をCPUクロックとしてCPU32に出力する。すなわち、クロック切替部20Aが故障状態である場合、第2クロックスイッチ31はクロック切替部20Bが出力した基準クロック信号をCPU32に出力する。クロック切替部20Bが故障状態である場合、第2クロックスイッチ31はクロック切替部20Aが出力した基準クロック信号をCPU32に出力する。故障状態のクロック切替部20A又は故障状態のクロック切替部20Bから受け入れた信号は、不良である基準クロック信号の一例である。
言い換えると、第2クロックスイッチ31は、クロック切替部20Aが正常な基準クロック信号を出力する限り、クロック切替部20Aに接続される入力端と、出力端とを接続する。第2クロックスイッチ31は、クロック切替部20Aの出力が異常になった場合に、クロック切替部20Bに接続される入力端と、出力端とを接続するように、接続を切り替える。
CPU32は第2クロックスイッチ31と接続する。
以下、情報処理システム1の動作について、情報処理システム1が備える全ての装置が正常である場合と、クロック生成部10Aが故障した場合と、クロック切替部20Aが故障した場合と、に分けて説明する。
以下、情報処理システム1が備える全ての装置が正常である場合の、情報処理システム1の動作について説明する。
図2は、情報処理システム1が備える全ての装置が正常である場合の、情報処理システム1の動作を示すフローチャートである。
以下、クロック生成部10Aが故障した場合の情報処理システム1の動作について説明する。
図3は、クロック生成部10Aが故障した場合の情報処理システム1の動作を示すフローチャートである。
以下、クロック切替部20Aが故障した場合の情報処理システム1の動作について説明する。
図4は、クロック切替部20Aが故障した場合の情報処理システム1の動作を示すフローチャートである。
本発明に係る情報処理システム1は、基準クロック信号を生成する、複数のクロック生成手段と、複数のクロック生成手段それぞれから基準クロック信号を受け入れて、基準クロック信号の何れか1つを出力する、複数のクロック切替手段と、複数のクロック切替手段から出力された基準クロック信号を受け入れて、基準クロック信号の何れか1つに基づいて情報を処理する情報処理手段と、を備える。
情報処理システム1は複数の情報処理手段を備える。これにより、情報処理システム1は、何れかの情報処理手段が故障状態であっても、他の情報処理手段に基づいて処理を行うことができる。
以上、図面を参照して一実施形態について詳しく説明してきたが、具体的な構成は上述のものに限られることはなく、様々な設計変更等をすることが可能である。
図5は、情報処理システム1の基本構成を示す概略ブロック図である。
上述した実施形態では、情報処理システム1の一実施形態として図1に示す構成について説明したが、情報処理システム1の基本構成は、図5に示すとおりである。
クロック切替部20A及びクロック切替部20Bは、クロック生成部10から基準クロック信号を受け入れて何れかの1つの基準クロック信号を出力端から出力する。
情報処理部30は、クロック切替部20から出力された基準クロック信号を受け入れて何れかの1つの信号基づいて情報を処理する。
図6は、少なくとも1つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
コンピュータ1100は、プロセッサ1110、メインメモリ1120、ストレージ1130、インタフェース1140を備える。
上述の情報処理システム1は、コンピュータ1100に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ1130に記憶されている。プロセッサ1110は、プログラムをストレージ1130から読み出してメインメモリ1120に展開し、当該プログラムに従って上記処理を実行する。また、プロセッサ1110は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ1120に確保する。
10 クロック生成部
11 水晶振動子
12 生成部
13 第1クロックバッファー
20 クロック切替部
21 第1クロックスイッチ
22 第2クロックバッファー
30 情報処理部
31 第2クロックスイッチ
32 CPU
100 クロックケーブル
1100 コンピュータ
1110 プロセッサ
1120 メインメモリ
1130 ストレージ
1140 インタフェース
Claims (7)
- 基準クロック信号を生成する、複数のクロック生成手段と、
前記複数のクロック生成手段それぞれから前記基準クロック信号を受け入れて、前記基準クロック信号の何れか1つを出力する、複数のクロック切替手段と、
前記複数のクロック切替手段から出力された前記基準クロック信号を受け入れて、前記基準クロック信号の何れか1つに基づいて情報を処理する情報処理手段と、
を備える情報処理システム。 - 前記複数のクロック切替手段は、複数の入力端と1つの出力端とを備え、前記複数の入力端の1つと前記1つの出力端とを接続し、前記複数の入力端のうち前記出力端に接続された入力端に入力される前記基準クロック信号が不良である場合に、前記出力端の接続先を他の入力端に切り替える第1クロックスイッチを備える
請求項1に記載の情報処理システム。 - 前記情報処理手段は、複数の入力端と1つの出力端とを備え、前記複数の入力端の1つと前記1つの出力端とを接続し、前記複数の入力端のうち前記出力端に接続された入力端に入力される前記基準クロック信号が不良である場合に、前記出力端の接続先を他の入力端に切り替える第2クロックスイッチを備える
請求項1又は請求項2に記載の情報処理システム。 - 前記情報処理手段は、前記第2クロックスイッチの出力端に接続され、前記出力端から供給される前記基準クロック信号によって作動する計算手段を備える
請求項3に記載の情報処理システム。 - 前記情報処理手段を含む複数の情報処理手段を備える
請求項1から請求項4の何れか1項に記載の情報処理システム。 - 複数の基準クロック信号を生成するステップと、
生成された前記複数の基準クロック信号を受け入れて、前記基準クロック信号の何れか1つを出力するステップと、
出力された前記基準クロック信号を受け入れて、前記基準クロック信号の何れか1つに基づいて情報を処理するステップと、
を有する情報処理方法。 - コンピュータを、
複数の基準クロック信号を生成するステップと、
生成された前記複数の基準クロック信号を受け入れて、前記基準クロック信号の何れか1つを出力するステップと、
出力された前記基準クロック信号を受け入れて、前記基準クロック信号の何れか1つに基づいて情報を処理するステップと、
として実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020030524A JP7025048B2 (ja) | 2020-02-26 | 2020-02-26 | 情報処理システム、情報処理方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020030524A JP7025048B2 (ja) | 2020-02-26 | 2020-02-26 | 情報処理システム、情報処理方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021135667A true JP2021135667A (ja) | 2021-09-13 |
JP7025048B2 JP7025048B2 (ja) | 2022-02-24 |
Family
ID=77661298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020030524A Active JP7025048B2 (ja) | 2020-02-26 | 2020-02-26 | 情報処理システム、情報処理方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7025048B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661985A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 冗長系切替制御方式 |
JPH0869338A (ja) * | 1994-08-30 | 1996-03-12 | Fujitsu Ltd | クロック切替装置 |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
JPH11243385A (ja) * | 1998-02-26 | 1999-09-07 | Nec Eng Ltd | クロック切替機能監視システム |
JP2006186609A (ja) * | 2004-12-27 | 2006-07-13 | Kyocera Corp | クロック発生装置 |
-
2020
- 2020-02-26 JP JP2020030524A patent/JP7025048B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0661985A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 冗長系切替制御方式 |
JPH0869338A (ja) * | 1994-08-30 | 1996-03-12 | Fujitsu Ltd | クロック切替装置 |
JPH10124167A (ja) * | 1996-10-17 | 1998-05-15 | Miyagi Oki Denki Kk | システムクロック切り換え装置 |
JPH11243385A (ja) * | 1998-02-26 | 1999-09-07 | Nec Eng Ltd | クロック切替機能監視システム |
JP2006186609A (ja) * | 2004-12-27 | 2006-07-13 | Kyocera Corp | クロック発生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7025048B2 (ja) | 2022-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100845751B1 (ko) | 패키징된 다이를 테스트하기 위한 시스템 및 방법 | |
JPS63279183A (ja) | 発振器を監視するための集積回路装置および方法 | |
JP7025048B2 (ja) | 情報処理システム、情報処理方法及びプログラム | |
US6147537A (en) | Reset circuit for flipflop | |
EP0414014B1 (en) | Semiconductor device and method of testing the same | |
US9128151B1 (en) | Performance screen ring oscillator formed from paired scan chains | |
JP2005184262A (ja) | 半導体集積回路及びその製造方法 | |
JP2859234B2 (ja) | 半導体集積回路装置 | |
JP2000022072A (ja) | マルチチップモジュール | |
JP2011059758A (ja) | 半導体集積回路 | |
KR0157344B1 (ko) | 반도체 메모리 장치의 퓨즈소자 회로 | |
JP3141472B2 (ja) | 切替制御方式 | |
JPH1145600A (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
JP2679504B2 (ja) | クロック切替回路 | |
JPH11202027A (ja) | Ic試験装置 | |
JPH06112205A (ja) | 半導体集積回路装置 | |
JPH05297976A (ja) | クロック切替回路 | |
JP2834306B2 (ja) | 切り替え制御回路 | |
JPH11274395A (ja) | 半導体パッケ−ジ | |
JPH0278242A (ja) | 半導体集積回路における配線寿命予知回路 | |
KR100190084B1 (ko) | 반도체 장치의 특정 모드 신호 발생 회로 | |
JP2002139557A (ja) | 半導体装置 | |
KR100981047B1 (ko) | 발전기에서 전기 출력 신호 선택 장치 | |
JPH10313091A (ja) | 半導体装置 | |
JP2019176036A (ja) | 半導体装置とそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7025048 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |