JP3595283B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP3595283B2 JP3595283B2 JP2001194772A JP2001194772A JP3595283B2 JP 3595283 B2 JP3595283 B2 JP 3595283B2 JP 2001194772 A JP2001194772 A JP 2001194772A JP 2001194772 A JP2001194772 A JP 2001194772A JP 3595283 B2 JP3595283 B2 JP 3595283B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- solder bump
- diameter
- flattening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 154
- 229920005989 resin Polymers 0.000 claims description 51
- 239000011347 resin Substances 0.000 claims description 51
- 239000007787 solid Substances 0.000 claims description 35
- 238000003825 pressing Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 description 40
- 239000004020 conductor Substances 0.000 description 27
- 238000009413 insulation Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、主面側に突出するハンダバンプの頂面が平坦化された平坦化ハンダバンプを備える配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、樹脂絶縁層とこの上に形成された所定パターンの導体層とを有する配線基板の一例として、図５に主面側の部分拡大断面図を示す基板１０１が知られている。この基板１０１は、その中心にコア基板（樹脂絶縁層）１０３を備える。コア基板１０３の両面には１又は複数の樹脂絶縁層１０５が積層され、さらにその外側には、ソルダーレジスト層（樹脂絶縁層）１０７が積層されて、主面を構成している。
【０００３】
このうち、コア基板１０３には、これを貫通する略筒状のスルーホール導体１１１が所定の位置に複数形成され、その内側には樹脂製穴埋め材１１２が充填されている。また、樹脂絶縁層１０５には、これを貫通するビア用貫通孔１１３が、所定の位置に複数形成され、各ビア用貫通孔１１３には、ビア導体１１５が形成されている。また、ソルダーレジスト層１０７には、これを貫通し底面にパッド１１６が露出するパッド用開口１１７が所定の位置に複数形成されている。さらに、コア基板１０３と樹脂絶縁層１０５との層間には、配線やパッド等の所定パターンの第１導体層１１８が形成され、コア基板１０３のスルーホール導体１１１や樹脂絶縁層１０５のビア導体１１５と接続している。また、樹脂絶縁層１０５とソルダーレジスト層１０７との層間にも、配線やパッド等の所定パターンの第２導体層１１９が形成され、ビア導体１１５と接続している。複数の樹脂絶縁層１０５が積層される場合には、その複数の樹脂絶縁層１０５同士の層間にも、導体層が形成される。
【０００４】
このような基板１０１のソルダーレジスト層１０７に形成されたパッド１１６には、電気的接続のための端子として、ハンダや金などによって盛り上がったバンプが形成される。さらに、基板１０１に搭載される電子部品（例えば、ＩＣチップやチップコンデンサ、チップ抵抗など）との接続を確実にするため、それぞれのバンプの頂面が平坦な押圧面で平坦化されて、平坦化ハンダバンプ１２０が形成されている。
【０００５】
【発明が解決しようとする課題】
ところが、このような基板１０１では、樹脂絶縁層１０５としてほぼ均一な厚さの樹脂が用いられる。そのため、層間の第１導体層１１８や第２導体層１１９に、配線やパターンが形成された部分の樹脂絶縁層１０５は、やや盛り上がった状態となる。樹脂絶縁層１０５を形成する際には、加熱しながらプレスするので、その表面はある程度平滑化される。しかし、例えば、図６に示すように、第１導体層１１８の一部としてある程度の面積を持って拡がるベタ層１２１が形成された部分については、その上に形成された樹脂絶縁層１０５は、他の部分に比較してやや盛り上がった状態となることが避けられない。そのため、ベタ層１２１を主面側に投影した領域内に設けられている第１パッド１１６Ｂは、その他の領域の第２パッド１１６Ｃと比較して相対的に盛り上がった位置に形成されることとなる。
【０００６】
そのため、第１パッド１１６Ｂに形成されたハンダバンプ１２２Ｂと、第２パッド１１６Ｃに形成されたハンダバンプ１２２Ｃとは、図６に点線で示したように、同じ大きさで
あっても、その頂点の位置はやや異なる。これらのハンダバンプ１２２Ｂ，１２２Ｃを、同一の平坦な押圧面１２３で押圧して平坦化することで、それぞれの頂面が押圧面１２３まで押圧され、第１平坦化ハンダバンプ１２０Ｂ、第２平坦化ハンダバンプ１２０Ｃが形成される。すなわち、頂面の位置が異なった分、平坦化されるために押しつぶされたハンダの量も異なり、平坦化ハンダバンプ１２０Ｂの頂面の径Ｍ１は、平坦化ハンダバンプ１２０Ｃの頂面の径Ｍ２に比較して、大きくなる。測定したところ、パッド位置の高さの差が２〜３μｍでも、平坦化ハンダバンプ１２０の頂面の径の差が１０μｍ程度であることがわかった。
【０００７】
このような基板１０１に搭載される電子部品の接続端子は非常に均一に形成されているのに対し、基板１０１の平坦化ハンダバンプ１２０の頂面の径に差があることから、基板１０１に電子部品等を搭載する際に、接続の精度にばらつきが生じる場合があった。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、ベタ層の有無にかかわらず、平坦化ハンダバンプの頂面の径をほぼ等しくすることで、電子部品との接続精度を向上させた配線基板およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
その解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板の製造方法であって、上記主面側に開口する複数のパッドにそれぞれハンダペーストを塗布するハンダペースト印刷工程であって、上記複数のパッドは、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、上記第１パッドに対応する第１透孔の径が、上記第２パッドに対応する第２透孔の径よりも小さい印刷マスクを使用して、上記第１パッドには、上記第２パッドよりも少量の上記ハンダペーストを塗布するハンダペースト印刷工程と、塗布された上記ハンダペーストを溶解して略半球状のハンダバンプを形成するリフロー工程と、上記略半球状のハンダバンプの頂部を平坦な押圧面で押圧して上記平坦化ハンダバンプを形成する平坦化工程と、を備える配線基板の製造方法である。
【００１０】
本発明によれば、主面側に開口する複数のパッドに、ハンダペーストを塗布する。次に、その塗布されたハンダペーストを溶解して略半球状のハンダバンプにする。その後、ハンダバンプの頂部を平坦な押圧面で押圧して平坦化ハンダバンプを形成する。このうち、ハンダペーストを塗布するハンダペースト印刷工程においては、その塗布されるパッドを、自己を裏面側に投影した領域にベタ層が形成されているかどうかによって区分し、ベタ層が形成されている第１パッドには、ベタ層が形成されていない第２パッドよりも少量のハンダペーストを塗布する。
【００１１】
一般に、配線基板全体の厚さは、層間にベタ層が形成されている部分では、ベタ層が形成されていない部分と比較して、相対的に厚くなる。そのため、平坦な押圧面で平坦化した場合には、第１パッドと押圧面との距離は、第２パッドと押圧面との距離よりも小さくなる。つまり、平坦化工程後のハンダバンプのパッドからの高さは、第１パッドでは、第２パッドより低いものとなる。そのため、第１パッドと第２パッドとに同一量のハンダペーストを塗布した場合には、第１パッドに形成される平坦化ハンダバンプは、第２パッドの場合より低く押圧されるために、その頂面の径は、第２パッドに形成される平坦化ハンダバンプの頂面の径に比較して大きいものとなる。
【００１２】
これに対して、本発明では、第１パッドに塗布するハンダペーストを、第２パッドに塗布するハンダペーストより少量としたので、第２パッドに形成されたハンダバンプの大きさより、第１パッドに形成されたハンダバンプの大きさの方が小さいものとなる。これら
から、第２平坦化ハンダバンプの頂面の径と、第１平坦化ハンダバンプの頂面の径との差を小さくできる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、ベタ層の有無による第１パッドと第２パッドとについての差を小さくすることができる。
【００１３】
具体的には、ハンダペースト印刷工程において、印刷マスクに設けられる透孔の径について、第１パッド用の透孔の径を、第２パッド用に比較して小さく形成する。そのため、同じようにハンダペーストを塗布しても、パッド上に透過するハンダペーストの量は、第１パッドでは、第２パッドより少なくなる。従って、平坦化ハンダバンプの頂面の径に関して、ベタ層の有無による差を小さくできるので、第１パッドと第２パッドとの接続性の差を小さくできる。
【００１４】
さらに、平坦化ハンダバンプの頂面の径を、ベタ層の有無にかかわらずほぼ等しくすることができれば、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができるのでさらに都合がよい。
【００１５】
なお、樹脂絶縁層の材質としては、絶縁性を有する樹脂であれば良く、例えば、エポキシ樹脂、ＢＴ樹脂等が用いられる。さらには、ガラス−エポキシ複合材料など、ガラス繊維やセラミック粉末などと樹脂との複合材料も含む。また、ベタ層は、樹脂絶縁層の層間に設けられる導体層であって、ある程度の面積を持って層間に拡がる部分である。また、ハンダバンプをなす金属としては、搭載される電子部品の接続端子等の材質等に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系ハンダ、Ｓｎ−Ｓｂ系ハンダ、Ｓｎ−Ａｇ系ハンダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、Ａｕ−Ｇｅ系ハンダ、Ａｕ−Ｓｎ系ハンダなどのハンダが挙げられる。また、押圧面は鋼材などの金属材、あるいはセラミック材などによって平坦面に構成される。
【００１６】
さらに、パッドの形態としては、様々なものが挙げられる。例えば、パッドがビアの直上に設けられるパッドオンビアや、パッドがビアの直上に位置しないパッドオフビアがある。これらは、同一の配線基板内に混在することもある。また、ビアの形態として、ビア内部がメッキによって埋められて、上面が平坦なフィルドビアや、完全には埋められず、中央部にへこみがあるアンフィルドビアがある。
【００１７】
パッドに塗布するハンダペーストの量を決定する上で、これらの形態を考慮する必要がある。例えば、アンフィルドビアにおける、パッドオンビアとパッドオフビアの違いである。また、配線基板によっては、パッドの面積（開口寸法）が異なる場合もある。そのため、この発明は、一つの配線基板について異なる形態や寸法のパッドを有する場合には、同一形態、同一寸法の第１、第２パッド同士で比較することを要する。つまり、第１パッドと、自己を裏面側に投影した領域にベタ層が存在せず、第１パッドと形態・寸法が同一の第２パッドとを有することを要する。
【００１８】
また、印刷マスクとしては、ハンダペーストを透過させる透孔が設けられていれば良く、例えば、ステンレス板等の金属板に孔を開けたメタルマスクや、スクリーンマスク等が用いられる。
【００１９】
さらに、上記の配線基板の製造方法であって、前記平坦化工程は、前記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、前記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい平坦化ハンダバンプを形成する平坦化工程を備える配線基板の製造方法とすると良い。
【００２０】
本発明によれば、平坦化工程において、第１パッドに形成される第１平坦化ハンダバンプの頂面の径と、第２パッドに形成される第２平坦化ハンダバンプの頂面の径とが、ほぼ等しくされる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができる。
【００２１】
さらに他の解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板であって、上記主面側に開口する複数のパッドであって、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、上記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、上記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい配線基板である。
【００２２】
本発明の配線基板は、その主面側に開口する複数のパッドに形成されたハンダバンプの頂面の径が、そのパッドを裏面側に投影した領域にベタ層が形成されているかどうかにかかわらず、ほぼ等しい。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。まず、本実施形態にかかる配線基板の概要を説明する。
図１に、本実施形態の基板１の主面２側の部分拡大断面図を示す。この基板１は、主面２と図示しない裏面とを有する略矩形の略板形状を成し、その中心には、ガラス繊維布にエポキシ樹脂を含浸させた複合材からなる厚さ約６００μｍの略板形状のコア基板（樹脂絶縁層）３を備える。そして、その両面には、エポキシ樹脂等からなる厚さ約３０μｍの樹脂絶縁層５が積層されている。また、樹脂絶縁層５上には、エポキシ樹脂等からなる厚さ約２５μｍのソルダーレジスト層（樹脂絶縁層）７が積層されている。
【００２４】
このうち、コア基板３には、これを貫通する直径約２５０μｍのスルーホール導体用貫通孔１０が所定の位置に複数形成され、それらの内周面には、略筒状のスルーホール導体１１がそれぞれ形成されている。そして、各スルーホール導体１１内には、エポキシ樹脂等からなる略円柱形状の樹脂製穴埋め材１２が充填されている。樹脂絶縁層５には、これを貫通するビア用貫通孔１３が所定の位置に複数形成され、各ビア用貫通孔１３には、略円柱状のビア導体１５が形成されている。また、ソルダーレジスト層７には、これを貫通する直径約１２０μｍのパッド用開口１７が所定の位置に複数形成されている。
【００２５】
さらに、コア基板３と樹脂絶縁層５との層間には、ある程度の面積を持ってその層間に拡がるベタ層２１を含む第１導体層１８が形成され、コア基板３のスルーホール導体１１や樹脂絶縁層５のビア導体１５と接続している。また、樹脂絶縁層５とソルダーレジスト層７との層間には、配線やパッド等の所定パターンの第２導体層１９が形成され、樹脂絶縁層５のビア導体１５と接続している。図１に示すように、ベタ層２１の上に形成された樹脂絶縁層５の厚さは、コア基板３に直接接している樹脂絶縁層５と同程度であり、従って、樹脂絶縁層５の上面までの高さは、ベタ層２１を主面側に投影した領域内においては、それ以外の領域と比較して高くなっている。
【００２６】
樹脂絶縁層５とソルダーレジスト層７との層間に形成された一部のパッド２２は、この基板１にＩＣチップなどの電子部品を搭載するため、ソルダーレジスト層７のパッド用開口１７内に露出している。なお、このパッド２２の表面には、酸化防止のため、Ｎｉメッ
キ層が形成され、さらにその表面にはＡｕメッキ層が形成されている（図示しない）。ここで、ベタ層２１を主面側に投影した領域内では樹脂絶縁層５の上面が高くなっているので、その領域内に形成された第１パッド２２Ｂは、それ以外の領域に形成された第２パッド２２Ｃと比較して、コア基板３から高い位置にある。
【００２７】
複数のパッド２２には、基板１の主面２より突出して第１パッド２２Ｂ上に第１平坦化ハンダバンプ２５Ｂが、第２パッド２２Ｃ上に第２平坦化ハンダバンプ２５Ｃがそれぞれ形成されている。各平坦化ハンダバンプ２５Ｂ，２５Ｃは、４０Ｐｂ−６０Ｓｎハンダからなり、その底面は各パッド２２Ｂ，２２Ｃの全体を覆っている。第１平坦化ハンダバンプ２５Ｂは、第２平坦化ハンダバンプ２５Ｃと比較して、その高さや体積が小さく、主面２からの突出高さは、第１平坦化ハンダバンプ２５Ｂの方が、第２平坦化ハンダバンプ２５Ｃよりも低い。しかし、第１パッド２２Ｂと第２パッド２２Ｃとはコア基板３からの高さが違うので、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂと第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃとは、ほぼ同一平面に含まれる。さらに、それらの頂面２６Ｂ，２６Ｃは、平坦な面状にされており、その径はいずれも約１０５μｍである。
【００２８】
この基板１は、次のようにして製造する。
まず、図２を参照にして説明する。公知の手法により、コア基板３にスルーホール導体１１を形成するとともに、コア基板３上にベタ層２１を含む所定パターンの第１導体層１８を形成し、スルーホール導体１１の内側には樹脂製穴埋め材１２を充填する。次に、コア基板３及び第１導体層１８の上に、樹脂絶縁層５と厚さ約５μｍのＣｕ箔とを積層し、加熱しながらプレスして、表面にＣｕ箔が張られた樹脂絶縁層５を形成する。さらに、所定の位置をレーザ等で穿孔し、Ｃｕ箔及び樹脂絶縁層５を貫通するビア用貫通孔１３を複数形成する。
【００２９】
次に、公知の手法により、ビア用貫通孔１３に略円柱状のビア導体１５を形成するとともに、樹脂絶縁層５上に所定パターンの第２導体層１９を形成する。次に、樹脂絶縁層５及び第２導体層１９の上に、パッド用開口１７を有するソルダーレジスト層７を形成する。その後、ソルダーレジスト層７から露出するパッド２２に、酸化防止のため、Ｎｉメッキ層を形成し、さらにその上にＡｕメッキ層を形成する（図示しない）。
【００３０】
次に、ハンダペースト印刷工程において、各パッド２２にそれぞれ４０Ｐｂ−６０Ｓｎハンダからなるハンダペースト３１を塗布する（図２参照）。具体的には、基板１上に印刷マスク３２を配置し、印刷マスク３２の上からスキージ（図示しない）でハンダペースト３１を塗布する。これによって、印刷マスク３２に設けられた透孔３３を透過したハンダペースト３１がパッド２２に付着する。また、印刷マスク３２は、ステンレス板によって基板１と同様の略矩形に形成され、各パッド２２に対応した位置に、透孔３３が形成されている。
【００３１】
ここで、ベタ層２１を主面側に投影した領域に形成された第１パッド２２Ｂに対応する第１透孔３３Ｂの径Ｄ１は、それ以外の領域に形成された第２パッド２２Ｃに対応した第２透孔３３Ｃの径Ｄ２より小さくされている。ここでは、第１透孔３３Ｂの径Ｄ１＝約１３０μｍ、第２透孔３３Ｃの径Ｄ２＝約１５０μｍとした。そのため、第１パッド２２Ｂに塗布されるハンダペースト３１の量は、第２パッド２２Ｃに塗布されるハンダペースト３１の量より少なくなる。
【００３２】
次に、リフロー工程において、ハンダペースト３１を溶解して略半球状のハンダバンプ３５を形成する（図３参照）。ハンダペースト３１を溶解すると、その表面張力によって、略半球状のハンダバンプ３５となる。ここで、第１パッド２２Ｂに塗布されたハンダペースト３１の量は、第２パッド２２Ｃより少ないので、図３に示すように、第１パッド２
２Ｂに形成される第１ハンダバンプ３５Ｂの体積や第１パッド２２Ｂからの高さは、第２パッド２２Ｃに形成される第２ハンダバンプ３５Ｃの体積や第２パッド２２Ｃからの高さより小さくなる。
【００３３】
次に、平坦化工程において、ハンダバンプ３５の頂部を平坦な押圧面３７を持つ押圧具３９によって押圧して平坦化ハンダバンプ２５を形成する（図４参照）。例えば、エアプレスを利用して、平坦な押圧面３７を基板１に押しつける平坦化装置（図示しない）によって、約７５〜１００ｋｇのプレス圧力でハンダバンプ３５を押しつぶす。このとき、加熱した押圧面３７を利用して、押圧と同時にハンダバンプ３５を加熱して変形容易にしても良い。
【００３４】
図４に示すように、ベタ層２１が下方に形成されているため、押圧された状態での押圧面３７と第１パッド２２Ｂとの距離Ｔ１は、押圧面３７と第２パッド２２Ｃとの距離Ｔ２よりも小さい。しかし、第１パッド２２Ｂに形成された第１ハンダバンプ３５Ｂは、第２パッド２２Ｃに形成された第２ハンダバンプ３５Ｃより体積が小さく、第１ハンダバンプ３５Ｂの第１パッド２２Ｂからの高さは、第２ハンダバンプ３５Ｃの第２パッド２２Ｃからの高さより低い。従って、第１ハンダバンプ３５Ｂと第２ハンダバンプ３５Ｃとの、押圧面３７によって押しつぶされるハンダの量の差は小さくなる。そのため、第１ハンダバンプ３５Ｂから形成される第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２ハンダバンプ３５Ｃから形成される第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃの径Ｌ２との差は、小さくなる。
【００３５】
なお、印刷マスク３２に形成された第１透孔３３Ｂと第２透孔３３Ｃとの径を適宜に調節することによって、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃの径Ｌ２とを、ほぼ同じ大きさにすることもできる。
このようにして、基板１が完成する。
【００３６】
この基板１に形成された平坦化ハンダバンプ２５の頂面２６の径は、平均１０５．４μｍ、最大１３３．９μｍ、最小７４．４μｍ、レンジ５９．５μｍ、標準偏差８．１であった。従来の基板１０１では、平均１１８．９μｍ、最大１８２．９μｍ、最小６２．９μｍ、レンジ１２０．０μｍ、標準偏差１０．４であったので、レンジ、標準偏差とも大きく改善されていることがわかる。
【００３７】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、ビア用貫通孔１３にフィルドビア形態のビア導体１５を形成したが、中央部にへこみのある略椀状（アンフィルドビア形態）のビア導体を形成することもできる。但し、この場合は、第１パッド２２Ｂと第２パッド２２Ｃとの比較は、ベタ層以外の条件（パッドオンビアかパッドオフビアかの形態の違い）が同一なパッド同士について適用することができる。
【００３８】
また、上記実施形態では、第１パッド２２Ｂと第２パッド２２Ｃとの区分に際して、そのパッド２２を裏面側に投影した領域にベタ層２１が設けられているかどうかだけに着目した。しかし、これ以外に、例えば、そのパッド２２を裏面側に投影した領域に、ベタ層２１の端部やベタ層２１以外の配線等が形成されているパッド２２等も考慮に入れることができる。この場合は、それぞれのパッド２２の条件によって、印刷マスク３２の透孔３３の径を変更して形成すればよい。このようにすることにより、各平坦化ハンダバンプ２５の頂面２６の径を、さらに均一にすることができる。
【００３９】
また、上記実施形態では、基板１には、１層の樹脂絶縁層５が形成されているが、コア基板３とソルダーレジスト層７との間に複数の樹脂絶縁層５を積層して形成してもよい。その場合は、ベタ層２１が、コア基板３と樹脂絶縁層５との層間でなく、複数の樹脂絶縁層５の層間に形成されている場合にも、本発明を適用することができる。
【図面の簡単な説明】
【図１】実施形態に係る基板の部分拡大断面図である。
【図２】パッドにハンダペーストを塗布した様子を示す説明図である。
【図３】パッド上にハンダバンプを形成した様子を示す説明図である。
【図４】ハンダバンプを押圧して平坦化ハンダバンプを形成した様子を示す説明図である。
【図５】従来の基板の部分拡大断面図である。
【図６】従来の基板の部分拡大断面図である。
【符号の説明】
１ 基板
２ 主面
３ コア基板（樹脂絶縁層）
５ 樹脂絶縁層
７ ソルダーレジスト層（樹脂絶縁層）
２１ ベタ層
２２ パッド
２２Ｂ 第１パッド
２２Ｃ 第２パッド
２５ 平坦化ハンダバンプ
２５Ｂ 第１平坦化ハンダバンプ
２５Ｃ 第２平坦化ハンダバンプ
２６ 頂面
３１ ハンダペースト
３２ 印刷マスク
３３Ｂ 第１透孔
３３Ｃ 第２透孔
３５ ハンダバンプ
３７ 押圧面
【発明の属する技術分野】
本発明は、主面側に突出するハンダバンプの頂面が平坦化された平坦化ハンダバンプを備える配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
従来より、樹脂絶縁層とこの上に形成された所定パターンの導体層とを有する配線基板の一例として、図５に主面側の部分拡大断面図を示す基板１０１が知られている。この基板１０１は、その中心にコア基板（樹脂絶縁層）１０３を備える。コア基板１０３の両面には１又は複数の樹脂絶縁層１０５が積層され、さらにその外側には、ソルダーレジスト層（樹脂絶縁層）１０７が積層されて、主面を構成している。
【０００３】
このうち、コア基板１０３には、これを貫通する略筒状のスルーホール導体１１１が所定の位置に複数形成され、その内側には樹脂製穴埋め材１１２が充填されている。また、樹脂絶縁層１０５には、これを貫通するビア用貫通孔１１３が、所定の位置に複数形成され、各ビア用貫通孔１１３には、ビア導体１１５が形成されている。また、ソルダーレジスト層１０７には、これを貫通し底面にパッド１１６が露出するパッド用開口１１７が所定の位置に複数形成されている。さらに、コア基板１０３と樹脂絶縁層１０５との層間には、配線やパッド等の所定パターンの第１導体層１１８が形成され、コア基板１０３のスルーホール導体１１１や樹脂絶縁層１０５のビア導体１１５と接続している。また、樹脂絶縁層１０５とソルダーレジスト層１０７との層間にも、配線やパッド等の所定パターンの第２導体層１１９が形成され、ビア導体１１５と接続している。複数の樹脂絶縁層１０５が積層される場合には、その複数の樹脂絶縁層１０５同士の層間にも、導体層が形成される。
【０００４】
このような基板１０１のソルダーレジスト層１０７に形成されたパッド１１６には、電気的接続のための端子として、ハンダや金などによって盛り上がったバンプが形成される。さらに、基板１０１に搭載される電子部品（例えば、ＩＣチップやチップコンデンサ、チップ抵抗など）との接続を確実にするため、それぞれのバンプの頂面が平坦な押圧面で平坦化されて、平坦化ハンダバンプ１２０が形成されている。
【０００５】
【発明が解決しようとする課題】
ところが、このような基板１０１では、樹脂絶縁層１０５としてほぼ均一な厚さの樹脂が用いられる。そのため、層間の第１導体層１１８や第２導体層１１９に、配線やパターンが形成された部分の樹脂絶縁層１０５は、やや盛り上がった状態となる。樹脂絶縁層１０５を形成する際には、加熱しながらプレスするので、その表面はある程度平滑化される。しかし、例えば、図６に示すように、第１導体層１１８の一部としてある程度の面積を持って拡がるベタ層１２１が形成された部分については、その上に形成された樹脂絶縁層１０５は、他の部分に比較してやや盛り上がった状態となることが避けられない。そのため、ベタ層１２１を主面側に投影した領域内に設けられている第１パッド１１６Ｂは、その他の領域の第２パッド１１６Ｃと比較して相対的に盛り上がった位置に形成されることとなる。
【０００６】
そのため、第１パッド１１６Ｂに形成されたハンダバンプ１２２Ｂと、第２パッド１１６Ｃに形成されたハンダバンプ１２２Ｃとは、図６に点線で示したように、同じ大きさで
あっても、その頂点の位置はやや異なる。これらのハンダバンプ１２２Ｂ，１２２Ｃを、同一の平坦な押圧面１２３で押圧して平坦化することで、それぞれの頂面が押圧面１２３まで押圧され、第１平坦化ハンダバンプ１２０Ｂ、第２平坦化ハンダバンプ１２０Ｃが形成される。すなわち、頂面の位置が異なった分、平坦化されるために押しつぶされたハンダの量も異なり、平坦化ハンダバンプ１２０Ｂの頂面の径Ｍ１は、平坦化ハンダバンプ１２０Ｃの頂面の径Ｍ２に比較して、大きくなる。測定したところ、パッド位置の高さの差が２〜３μｍでも、平坦化ハンダバンプ１２０の頂面の径の差が１０μｍ程度であることがわかった。
【０００７】
このような基板１０１に搭載される電子部品の接続端子は非常に均一に形成されているのに対し、基板１０１の平坦化ハンダバンプ１２０の頂面の径に差があることから、基板１０１に電子部品等を搭載する際に、接続の精度にばらつきが生じる場合があった。
【０００８】
本発明はかかる現状に鑑みてなされたものであって、ベタ層の有無にかかわらず、平坦化ハンダバンプの頂面の径をほぼ等しくすることで、電子部品との接続精度を向上させた配線基板およびその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】
その解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板の製造方法であって、上記主面側に開口する複数のパッドにそれぞれハンダペーストを塗布するハンダペースト印刷工程であって、上記複数のパッドは、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、上記第１パッドに対応する第１透孔の径が、上記第２パッドに対応する第２透孔の径よりも小さい印刷マスクを使用して、上記第１パッドには、上記第２パッドよりも少量の上記ハンダペーストを塗布するハンダペースト印刷工程と、塗布された上記ハンダペーストを溶解して略半球状のハンダバンプを形成するリフロー工程と、上記略半球状のハンダバンプの頂部を平坦な押圧面で押圧して上記平坦化ハンダバンプを形成する平坦化工程と、を備える配線基板の製造方法である。
【００１０】
本発明によれば、主面側に開口する複数のパッドに、ハンダペーストを塗布する。次に、その塗布されたハンダペーストを溶解して略半球状のハンダバンプにする。その後、ハンダバンプの頂部を平坦な押圧面で押圧して平坦化ハンダバンプを形成する。このうち、ハンダペーストを塗布するハンダペースト印刷工程においては、その塗布されるパッドを、自己を裏面側に投影した領域にベタ層が形成されているかどうかによって区分し、ベタ層が形成されている第１パッドには、ベタ層が形成されていない第２パッドよりも少量のハンダペーストを塗布する。
【００１１】
一般に、配線基板全体の厚さは、層間にベタ層が形成されている部分では、ベタ層が形成されていない部分と比較して、相対的に厚くなる。そのため、平坦な押圧面で平坦化した場合には、第１パッドと押圧面との距離は、第２パッドと押圧面との距離よりも小さくなる。つまり、平坦化工程後のハンダバンプのパッドからの高さは、第１パッドでは、第２パッドより低いものとなる。そのため、第１パッドと第２パッドとに同一量のハンダペーストを塗布した場合には、第１パッドに形成される平坦化ハンダバンプは、第２パッドの場合より低く押圧されるために、その頂面の径は、第２パッドに形成される平坦化ハンダバンプの頂面の径に比較して大きいものとなる。
【００１２】
これに対して、本発明では、第１パッドに塗布するハンダペーストを、第２パッドに塗布するハンダペーストより少量としたので、第２パッドに形成されたハンダバンプの大きさより、第１パッドに形成されたハンダバンプの大きさの方が小さいものとなる。これら
から、第２平坦化ハンダバンプの頂面の径と、第１平坦化ハンダバンプの頂面の径との差を小さくできる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、ベタ層の有無による第１パッドと第２パッドとについての差を小さくすることができる。
【００１３】
具体的には、ハンダペースト印刷工程において、印刷マスクに設けられる透孔の径について、第１パッド用の透孔の径を、第２パッド用に比較して小さく形成する。そのため、同じようにハンダペーストを塗布しても、パッド上に透過するハンダペーストの量は、第１パッドでは、第２パッドより少なくなる。従って、平坦化ハンダバンプの頂面の径に関して、ベタ層の有無による差を小さくできるので、第１パッドと第２パッドとの接続性の差を小さくできる。
【００１４】
さらに、平坦化ハンダバンプの頂面の径を、ベタ層の有無にかかわらずほぼ等しくすることができれば、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができるのでさらに都合がよい。
【００１５】
なお、樹脂絶縁層の材質としては、絶縁性を有する樹脂であれば良く、例えば、エポキシ樹脂、ＢＴ樹脂等が用いられる。さらには、ガラス−エポキシ複合材料など、ガラス繊維やセラミック粉末などと樹脂との複合材料も含む。また、ベタ層は、樹脂絶縁層の層間に設けられる導体層であって、ある程度の面積を持って層間に拡がる部分である。また、ハンダバンプをなす金属としては、搭載される電子部品の接続端子等の材質等に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系ハンダ、Ｓｎ−Ｓｂ系ハンダ、Ｓｎ−Ａｇ系ハンダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、Ａｕ−Ｇｅ系ハンダ、Ａｕ−Ｓｎ系ハンダなどのハンダが挙げられる。また、押圧面は鋼材などの金属材、あるいはセラミック材などによって平坦面に構成される。
【００１６】
さらに、パッドの形態としては、様々なものが挙げられる。例えば、パッドがビアの直上に設けられるパッドオンビアや、パッドがビアの直上に位置しないパッドオフビアがある。これらは、同一の配線基板内に混在することもある。また、ビアの形態として、ビア内部がメッキによって埋められて、上面が平坦なフィルドビアや、完全には埋められず、中央部にへこみがあるアンフィルドビアがある。
【００１７】
パッドに塗布するハンダペーストの量を決定する上で、これらの形態を考慮する必要がある。例えば、アンフィルドビアにおける、パッドオンビアとパッドオフビアの違いである。また、配線基板によっては、パッドの面積（開口寸法）が異なる場合もある。そのため、この発明は、一つの配線基板について異なる形態や寸法のパッドを有する場合には、同一形態、同一寸法の第１、第２パッド同士で比較することを要する。つまり、第１パッドと、自己を裏面側に投影した領域にベタ層が存在せず、第１パッドと形態・寸法が同一の第２パッドとを有することを要する。
【００１８】
また、印刷マスクとしては、ハンダペーストを透過させる透孔が設けられていれば良く、例えば、ステンレス板等の金属板に孔を開けたメタルマスクや、スクリーンマスク等が用いられる。
【００１９】
さらに、上記の配線基板の製造方法であって、前記平坦化工程は、前記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、前記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい平坦化ハンダバンプを形成する平坦化工程を備える配線基板の製造方法とすると良い。
【００２０】
本発明によれば、平坦化工程において、第１パッドに形成される第１平坦化ハンダバンプの頂面の径と、第２パッドに形成される第２平坦化ハンダバンプの頂面の径とが、ほぼ等しくされる。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができる。
【００２１】
さらに他の解決手段は、主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板であって、上記主面側に開口する複数のパッドであって、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、上記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、上記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい配線基板である。
【００２２】
本発明の配線基板は、その主面側に開口する複数のパッドに形成されたハンダバンプの頂面の径が、そのパッドを裏面側に投影した領域にベタ層が形成されているかどうかにかかわらず、ほぼ等しい。従って、後でこの配線基板に電子部品を搭載するに際して、電子部品の接続端子との接続状態に関し、第１パッドと第２パッドとについてほぼ均一とすることができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照しつつ説明する。まず、本実施形態にかかる配線基板の概要を説明する。
図１に、本実施形態の基板１の主面２側の部分拡大断面図を示す。この基板１は、主面２と図示しない裏面とを有する略矩形の略板形状を成し、その中心には、ガラス繊維布にエポキシ樹脂を含浸させた複合材からなる厚さ約６００μｍの略板形状のコア基板（樹脂絶縁層）３を備える。そして、その両面には、エポキシ樹脂等からなる厚さ約３０μｍの樹脂絶縁層５が積層されている。また、樹脂絶縁層５上には、エポキシ樹脂等からなる厚さ約２５μｍのソルダーレジスト層（樹脂絶縁層）７が積層されている。
【００２４】
このうち、コア基板３には、これを貫通する直径約２５０μｍのスルーホール導体用貫通孔１０が所定の位置に複数形成され、それらの内周面には、略筒状のスルーホール導体１１がそれぞれ形成されている。そして、各スルーホール導体１１内には、エポキシ樹脂等からなる略円柱形状の樹脂製穴埋め材１２が充填されている。樹脂絶縁層５には、これを貫通するビア用貫通孔１３が所定の位置に複数形成され、各ビア用貫通孔１３には、略円柱状のビア導体１５が形成されている。また、ソルダーレジスト層７には、これを貫通する直径約１２０μｍのパッド用開口１７が所定の位置に複数形成されている。
【００２５】
さらに、コア基板３と樹脂絶縁層５との層間には、ある程度の面積を持ってその層間に拡がるベタ層２１を含む第１導体層１８が形成され、コア基板３のスルーホール導体１１や樹脂絶縁層５のビア導体１５と接続している。また、樹脂絶縁層５とソルダーレジスト層７との層間には、配線やパッド等の所定パターンの第２導体層１９が形成され、樹脂絶縁層５のビア導体１５と接続している。図１に示すように、ベタ層２１の上に形成された樹脂絶縁層５の厚さは、コア基板３に直接接している樹脂絶縁層５と同程度であり、従って、樹脂絶縁層５の上面までの高さは、ベタ層２１を主面側に投影した領域内においては、それ以外の領域と比較して高くなっている。
【００２６】
樹脂絶縁層５とソルダーレジスト層７との層間に形成された一部のパッド２２は、この基板１にＩＣチップなどの電子部品を搭載するため、ソルダーレジスト層７のパッド用開口１７内に露出している。なお、このパッド２２の表面には、酸化防止のため、Ｎｉメッ
キ層が形成され、さらにその表面にはＡｕメッキ層が形成されている（図示しない）。ここで、ベタ層２１を主面側に投影した領域内では樹脂絶縁層５の上面が高くなっているので、その領域内に形成された第１パッド２２Ｂは、それ以外の領域に形成された第２パッド２２Ｃと比較して、コア基板３から高い位置にある。
【００２７】
複数のパッド２２には、基板１の主面２より突出して第１パッド２２Ｂ上に第１平坦化ハンダバンプ２５Ｂが、第２パッド２２Ｃ上に第２平坦化ハンダバンプ２５Ｃがそれぞれ形成されている。各平坦化ハンダバンプ２５Ｂ，２５Ｃは、４０Ｐｂ−６０Ｓｎハンダからなり、その底面は各パッド２２Ｂ，２２Ｃの全体を覆っている。第１平坦化ハンダバンプ２５Ｂは、第２平坦化ハンダバンプ２５Ｃと比較して、その高さや体積が小さく、主面２からの突出高さは、第１平坦化ハンダバンプ２５Ｂの方が、第２平坦化ハンダバンプ２５Ｃよりも低い。しかし、第１パッド２２Ｂと第２パッド２２Ｃとはコア基板３からの高さが違うので、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂと第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃとは、ほぼ同一平面に含まれる。さらに、それらの頂面２６Ｂ，２６Ｃは、平坦な面状にされており、その径はいずれも約１０５μｍである。
【００２８】
この基板１は、次のようにして製造する。
まず、図２を参照にして説明する。公知の手法により、コア基板３にスルーホール導体１１を形成するとともに、コア基板３上にベタ層２１を含む所定パターンの第１導体層１８を形成し、スルーホール導体１１の内側には樹脂製穴埋め材１２を充填する。次に、コア基板３及び第１導体層１８の上に、樹脂絶縁層５と厚さ約５μｍのＣｕ箔とを積層し、加熱しながらプレスして、表面にＣｕ箔が張られた樹脂絶縁層５を形成する。さらに、所定の位置をレーザ等で穿孔し、Ｃｕ箔及び樹脂絶縁層５を貫通するビア用貫通孔１３を複数形成する。
【００２９】
次に、公知の手法により、ビア用貫通孔１３に略円柱状のビア導体１５を形成するとともに、樹脂絶縁層５上に所定パターンの第２導体層１９を形成する。次に、樹脂絶縁層５及び第２導体層１９の上に、パッド用開口１７を有するソルダーレジスト層７を形成する。その後、ソルダーレジスト層７から露出するパッド２２に、酸化防止のため、Ｎｉメッキ層を形成し、さらにその上にＡｕメッキ層を形成する（図示しない）。
【００３０】
次に、ハンダペースト印刷工程において、各パッド２２にそれぞれ４０Ｐｂ−６０Ｓｎハンダからなるハンダペースト３１を塗布する（図２参照）。具体的には、基板１上に印刷マスク３２を配置し、印刷マスク３２の上からスキージ（図示しない）でハンダペースト３１を塗布する。これによって、印刷マスク３２に設けられた透孔３３を透過したハンダペースト３１がパッド２２に付着する。また、印刷マスク３２は、ステンレス板によって基板１と同様の略矩形に形成され、各パッド２２に対応した位置に、透孔３３が形成されている。
【００３１】
ここで、ベタ層２１を主面側に投影した領域に形成された第１パッド２２Ｂに対応する第１透孔３３Ｂの径Ｄ１は、それ以外の領域に形成された第２パッド２２Ｃに対応した第２透孔３３Ｃの径Ｄ２より小さくされている。ここでは、第１透孔３３Ｂの径Ｄ１＝約１３０μｍ、第２透孔３３Ｃの径Ｄ２＝約１５０μｍとした。そのため、第１パッド２２Ｂに塗布されるハンダペースト３１の量は、第２パッド２２Ｃに塗布されるハンダペースト３１の量より少なくなる。
【００３２】
次に、リフロー工程において、ハンダペースト３１を溶解して略半球状のハンダバンプ３５を形成する（図３参照）。ハンダペースト３１を溶解すると、その表面張力によって、略半球状のハンダバンプ３５となる。ここで、第１パッド２２Ｂに塗布されたハンダペースト３１の量は、第２パッド２２Ｃより少ないので、図３に示すように、第１パッド２
２Ｂに形成される第１ハンダバンプ３５Ｂの体積や第１パッド２２Ｂからの高さは、第２パッド２２Ｃに形成される第２ハンダバンプ３５Ｃの体積や第２パッド２２Ｃからの高さより小さくなる。
【００３３】
次に、平坦化工程において、ハンダバンプ３５の頂部を平坦な押圧面３７を持つ押圧具３９によって押圧して平坦化ハンダバンプ２５を形成する（図４参照）。例えば、エアプレスを利用して、平坦な押圧面３７を基板１に押しつける平坦化装置（図示しない）によって、約７５〜１００ｋｇのプレス圧力でハンダバンプ３５を押しつぶす。このとき、加熱した押圧面３７を利用して、押圧と同時にハンダバンプ３５を加熱して変形容易にしても良い。
【００３４】
図４に示すように、ベタ層２１が下方に形成されているため、押圧された状態での押圧面３７と第１パッド２２Ｂとの距離Ｔ１は、押圧面３７と第２パッド２２Ｃとの距離Ｔ２よりも小さい。しかし、第１パッド２２Ｂに形成された第１ハンダバンプ３５Ｂは、第２パッド２２Ｃに形成された第２ハンダバンプ３５Ｃより体積が小さく、第１ハンダバンプ３５Ｂの第１パッド２２Ｂからの高さは、第２ハンダバンプ３５Ｃの第２パッド２２Ｃからの高さより低い。従って、第１ハンダバンプ３５Ｂと第２ハンダバンプ３５Ｃとの、押圧面３７によって押しつぶされるハンダの量の差は小さくなる。そのため、第１ハンダバンプ３５Ｂから形成される第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２ハンダバンプ３５Ｃから形成される第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃの径Ｌ２との差は、小さくなる。
【００３５】
なお、印刷マスク３２に形成された第１透孔３３Ｂと第２透孔３３Ｃとの径を適宜に調節することによって、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２平坦化ハンダバンプ２５Ｃの頂面２６Ｃの径Ｌ２とを、ほぼ同じ大きさにすることもできる。
このようにして、基板１が完成する。
【００３６】
この基板１に形成された平坦化ハンダバンプ２５の頂面２６の径は、平均１０５．４μｍ、最大１３３．９μｍ、最小７４．４μｍ、レンジ５９．５μｍ、標準偏差８．１であった。従来の基板１０１では、平均１１８．９μｍ、最大１８２．９μｍ、最小６２．９μｍ、レンジ１２０．０μｍ、標準偏差１０．４であったので、レンジ、標準偏差とも大きく改善されていることがわかる。
【００３７】
以上において、本発明を実施形態に即して説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態では、ビア用貫通孔１３にフィルドビア形態のビア導体１５を形成したが、中央部にへこみのある略椀状（アンフィルドビア形態）のビア導体を形成することもできる。但し、この場合は、第１パッド２２Ｂと第２パッド２２Ｃとの比較は、ベタ層以外の条件（パッドオンビアかパッドオフビアかの形態の違い）が同一なパッド同士について適用することができる。
【００３８】
また、上記実施形態では、第１パッド２２Ｂと第２パッド２２Ｃとの区分に際して、そのパッド２２を裏面側に投影した領域にベタ層２１が設けられているかどうかだけに着目した。しかし、これ以外に、例えば、そのパッド２２を裏面側に投影した領域に、ベタ層２１の端部やベタ層２１以外の配線等が形成されているパッド２２等も考慮に入れることができる。この場合は、それぞれのパッド２２の条件によって、印刷マスク３２の透孔３３の径を変更して形成すればよい。このようにすることにより、各平坦化ハンダバンプ２５の頂面２６の径を、さらに均一にすることができる。
【００３９】
また、上記実施形態では、基板１には、１層の樹脂絶縁層５が形成されているが、コア基板３とソルダーレジスト層７との間に複数の樹脂絶縁層５を積層して形成してもよい。その場合は、ベタ層２１が、コア基板３と樹脂絶縁層５との層間でなく、複数の樹脂絶縁層５の層間に形成されている場合にも、本発明を適用することができる。
【図面の簡単な説明】
【図１】実施形態に係る基板の部分拡大断面図である。
【図２】パッドにハンダペーストを塗布した様子を示す説明図である。
【図３】パッド上にハンダバンプを形成した様子を示す説明図である。
【図４】ハンダバンプを押圧して平坦化ハンダバンプを形成した様子を示す説明図である。
【図５】従来の基板の部分拡大断面図である。
【図６】従来の基板の部分拡大断面図である。
【符号の説明】
１ 基板
２ 主面
３ コア基板（樹脂絶縁層）
５ 樹脂絶縁層
７ ソルダーレジスト層（樹脂絶縁層）
２１ ベタ層
２２ パッド
２２Ｂ 第１パッド
２２Ｃ 第２パッド
２５ 平坦化ハンダバンプ
２５Ｂ 第１平坦化ハンダバンプ
２５Ｃ 第２平坦化ハンダバンプ
２６ 頂面
３１ ハンダペースト
３２ 印刷マスク
３３Ｂ 第１透孔
３３Ｃ 第２透孔
３５ ハンダバンプ
３７ 押圧面
Claims (3)
- 主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板の製造方法であって、
上記主面側に開口する複数のパッドにそれぞれハンダペーストを塗布するハンダペースト印刷工程であって、
上記複数のパッドは、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、
上記第１パッドに対応する第１透孔の径が、上記第２パッドに対応する第２透孔の径よりも小さい印刷マスクを使用して、上記第１パッドには、上記第２パッドよりも少量の上記ハンダペーストを塗布するハンダペースト印刷工程と、
塗布された上記ハンダペーストを溶解して略半球状のハンダバンプを形成するリフロー工程と、
上記略半球状のハンダバンプの頂部を平坦な押圧面で押圧して上記平坦化ハンダバンプを形成する平坦化工程と、
を備える配線基板の製造方法。 - 請求項１に記載の配線基板の製造方法であって、
前記平坦化工程は、前記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、前記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい平坦化ハンダバンプを形成する平坦化工程
を備える配線基板の製造方法。 - 主面と裏面を有し、上記主面側に突出し、頂面がそれぞれ平坦化された複数の平坦化ハンダバンプを備える配線基板であって、
上記主面側に開口する複数のパッドであって、自己を上記裏面側に投影した領域に１又は複数の樹脂絶縁層を介してベタ層が形成されている第１パッドと、自己を上記裏面側に
投影した領域にベタ層は存在せず、上記第１パッドと形態および寸法が同一の第２パッドと、を有し、
上記第１パッドに形成された第１平坦化ハンダバンプの頂面の径と、上記第２パッドに形成された第２平坦化ハンダバンプの頂面の径と、がほぼ等しい
配線基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
| TW091111038A TW543349B (en) | 2001-06-27 | 2002-05-24 | Wiring substrate and manufacturing method thereof |
| CNB021225923A CN1265690C (zh) | 2001-06-27 | 2002-06-14 | 印刷电路板及其制造方法 |
| US10/180,965 US6719185B2 (en) | 2001-06-27 | 2002-06-27 | Substrate with top-flattened solder bumps and method for manufacturing the same |
| US10/755,379 US6803658B2 (en) | 2001-06-27 | 2004-01-13 | Substrate with top-flattened solder bumps and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003359558A Division JP2004031996A (ja) | 2003-10-20 | 2003-10-20 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008192A JP2003008192A (ja) | 2003-01-10 |
| JP3595283B2 true JP3595283B2 (ja) | 2004-12-02 |
Family
ID=19032852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194772A Expired - Fee Related JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6719185B2 (ja) |
| JP (1) | JP3595283B2 (ja) |
| CN (1) | CN1265690C (ja) |
| TW (1) | TW543349B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| US6989493B2 (en) * | 2004-03-03 | 2006-01-24 | Seagate Technology Llc | Electrical feedthrough assembly for a sealed housing |
| JP2005347353A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| CN100455161C (zh) * | 2004-12-07 | 2009-01-21 | 鸿富锦精密工业（深圳）有限公司 | 一种印刷电路板设计方法及印刷电路板 |
| US7082844B1 (en) * | 2005-02-16 | 2006-08-01 | Cts Corporation | Strain sensor having improved accuracy |
| CN101826496B (zh) * | 2005-05-23 | 2015-03-18 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| EP1887846A4 (en) * | 2005-06-30 | 2010-08-11 | Ibiden Co Ltd | CIRCUIT BOARD |
| CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| KR20080037681A (ko) * | 2005-08-23 | 2008-04-30 | 로무 가부시키가이샤 | 반도체 칩 및 그 제조 방법 및 반도체 장치 |
| JP4679587B2 (ja) * | 2005-12-20 | 2011-04-27 | イビデン株式会社 | プリント配線板の製造方法 |
| JP4251458B2 (ja) * | 2005-12-21 | 2009-04-08 | Ｔｄｋ株式会社 | チップ部品の実装方法及び回路基板 |
| TWI407870B (zh) * | 2006-04-25 | 2013-09-01 | Ngk Spark Plug Co | 配線基板之製造方法 |
| JP4881664B2 (ja) * | 2006-06-26 | 2012-02-22 | 株式会社フジクラ | 配線板及び配線板の製造方法 |
| US7441467B2 (en) * | 2006-07-12 | 2008-10-28 | Cts Corporation | Compression strain sensor |
| JP4793187B2 (ja) * | 2006-09-11 | 2011-10-12 | パナソニック株式会社 | 電子部品実装システムおよび電子部品実装方法 |
| US7855452B2 (en) | 2007-01-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Semiconductor module, method of manufacturing semiconductor module, and mobile device |
| US8829663B2 (en) * | 2007-07-02 | 2014-09-09 | Infineon Technologies Ag | Stackable semiconductor package with encapsulant and electrically conductive feed-through |
| US7872483B2 (en) | 2007-12-12 | 2011-01-18 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
| JP5154271B2 (ja) * | 2008-03-17 | 2013-02-27 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板及びその製造方法 |
| TWI392068B (zh) * | 2008-11-11 | 2013-04-01 | Unimicron Technology Corp | 封裝基板及其製法 |
| JP2011243683A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Ltd | 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 |
| US9564391B2 (en) * | 2011-01-06 | 2017-02-07 | Broadcom Corporation | Thermal enhanced package using embedded substrate |
| WO2014024338A1 (ja) * | 2012-08-10 | 2014-02-13 | パナソニック株式会社 | 部品実装基板の製造方法及び製造システム |
| JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
| US20140174811A1 (en) * | 2012-12-21 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP6778585B2 (ja) * | 2016-11-02 | 2020-11-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| US20180226372A1 (en) * | 2017-02-08 | 2018-08-09 | Nanya Technology Corporation | Package structure and manufacturing method thereof |
| US20190164875A1 (en) * | 2017-11-27 | 2019-05-30 | Asm Technology Singapore Pte Ltd | Premolded substrate for mounting a semiconductor die and a method of fabrication thereof |
| CN110278659B (zh) * | 2018-03-16 | 2021-09-28 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
| US11887958B2 (en) | 2020-08-20 | 2024-01-30 | Stmicroelectronics Ltd | Coplanar bump contacts of differing sizes |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194994A (ja) | 1989-12-22 | 1991-08-26 | Nec Corp | 表面装着用ｉｃパッケージの半田接続方法 |
| JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
| US5984164A (en) * | 1997-10-31 | 1999-11-16 | Micron Technology, Inc. | Method of using an electrically conductive elevation shaping tool |
| JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
| EP1868423A1 (en) * | 1998-09-17 | 2007-12-19 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US6220499B1 (en) * | 1998-09-29 | 2001-04-24 | International Business Machines Corporation | Method for assembling a chip carrier to a semiconductor device |
| JP2000307225A (ja) | 1999-04-21 | 2000-11-02 | Ibiden Co Ltd | 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 |
| JP3303849B2 (ja) * | 1999-06-10 | 2002-07-22 | 日本電気株式会社 | バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 |
| US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| JP3670917B2 (ja) * | 1999-12-16 | 2005-07-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
| US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
| TW459362B (en) * | 2000-08-01 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Bump structure to improve the smoothness |
| JP2002223065A (ja) * | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
| JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2001
- 2001-06-27 JP JP2001194772A patent/JP3595283B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-24 TW TW091111038A patent/TW543349B/zh not_active IP Right Cessation
- 2002-06-14 CN CNB021225923A patent/CN1265690C/zh not_active Expired - Fee Related
- 2002-06-27 US US10/180,965 patent/US6719185B2/en not_active Expired - Lifetime
-
2004
- 2004-01-13 US US10/755,379 patent/US6803658B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003008192A (ja) | 2003-01-10 |
| US20030003706A1 (en) | 2003-01-02 |
| CN1494368A (zh) | 2004-05-05 |
| CN1265690C (zh) | 2006-07-19 |
| US20040140561A1 (en) | 2004-07-22 |
| TW543349B (en) | 2003-07-21 |
| US6803658B2 (en) | 2004-10-12 |
| US6719185B2 (en) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3595283B2 (ja) | 配線基板及びその製造方法 | |
| US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
| KR100495957B1 (ko) | 배선회로기판 및 그 제조방법 | |
| US20090246909A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20120080221A1 (en) | Printed wiring board with built-in component and its manufacturing method | |
| JP2005039094A (ja) | 半導体チップ内蔵配線板、半導体チップ内蔵配線板の製造方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JP4228457B2 (ja) | 電子モジュール及び電子機器 | |
| JP5157455B2 (ja) | 半導体装置 | |
| JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
| JPH0258793B2 (ja) | ||
| JP2003142811A (ja) | 配線基板及び配線基板の製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| KR20120046602A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3802824B2 (ja) | 配線基板の製造方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP2004031996A (ja) | 配線基板及びその製造方法 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| JPH10313170A (ja) | 配線基板 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP3785442B2 (ja) | 半導体装置の製造方法 | |
| JP3898628B2 (ja) | 配線基板及び、その製造方法 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JP3966786B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |