JP2003008192A - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法Info
- Publication number
- JP2003008192A JP2003008192A JP2001194772A JP2001194772A JP2003008192A JP 2003008192 A JP2003008192 A JP 2003008192A JP 2001194772 A JP2001194772 A JP 2001194772A JP 2001194772 A JP2001194772 A JP 2001194772A JP 2003008192 A JP2003008192 A JP 2003008192A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- solder bump
- wiring board
- flattened
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910000679 solder Inorganic materials 0.000 claims abstract description 161
- 229920005989 resin Polymers 0.000 claims abstract description 55
- 239000011347 resin Substances 0.000 claims abstract description 55
- 239000007787 solid Substances 0.000 claims abstract description 38
- 238000003825 pressing Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 43
- 239000004020 conductor Substances 0.000 description 30
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】ベタ層の有無にかかわらず、平坦化ハンダバン
プの頂面の径をほぼ等しくすることで、電子部品との接
続精度を向上させた配線基板およびその製造方法を提供
する。 【解決手段】基板１の製造方法は、主面２側に開口する
複数のパッド２２にそれぞれハンダペーストを塗布する
ハンダペースト印刷工程と、塗布されたハンダペースト
を溶解して略半球状のハンダバンプを形成するリフロー
工程と、略半球状のハンダバンプの頂部を平坦な押圧面
で押圧して平坦化ハンダバンプ２５を形成する平坦化工
程とを備える。ハンダペースト印刷工程では、そのパッ
ド２２が、自己を裏面側に投影した領域に１又は複数の
樹脂絶縁層を介してベタ層２１が形成されている第１パ
ッド２２Ｂであるか、自己を裏面側に投影した領域にベ
タ層２１は存在しない第２パッド２２Ｃであるかによっ
て、第１パッド２２Ｂには、第２パッド２２Ｃよりも少
量のハンダペーストを塗布する。
プの頂面の径をほぼ等しくすることで、電子部品との接
続精度を向上させた配線基板およびその製造方法を提供
する。 【解決手段】基板１の製造方法は、主面２側に開口する
複数のパッド２２にそれぞれハンダペーストを塗布する
ハンダペースト印刷工程と、塗布されたハンダペースト
を溶解して略半球状のハンダバンプを形成するリフロー
工程と、略半球状のハンダバンプの頂部を平坦な押圧面
で押圧して平坦化ハンダバンプ２５を形成する平坦化工
程とを備える。ハンダペースト印刷工程では、そのパッ
ド２２が、自己を裏面側に投影した領域に１又は複数の
樹脂絶縁層を介してベタ層２１が形成されている第１パ
ッド２２Ｂであるか、自己を裏面側に投影した領域にベ
タ層２１は存在しない第２パッド２２Ｃであるかによっ
て、第１パッド２２Ｂには、第２パッド２２Ｃよりも少
量のハンダペーストを塗布する。
Description
【０００１】
【発明の属する技術分野】本発明は、主面側に突出する
ハンダバンプの頂面が平坦化された平坦化ハンダバンプ
を備える配線基板及びその製造方法に関する。
ハンダバンプの頂面が平坦化された平坦化ハンダバンプ
を備える配線基板及びその製造方法に関する。
【０００２】
【従来の技術】従来より、樹脂絶縁層とこの上に形成さ
れた所定パターンの導体層とを有する配線基板の一例と
して、図５に主面側の部分拡大断面図を示す基板１０１
が知られている。この基板１０１は、その中心にコア基
板（樹脂絶縁層）１０３を備える。コア基板１０３の両
面には１又は複数の樹脂絶縁層１０５が積層され、さら
にその外側には、ソルダーレジスト層（樹脂絶縁層）１
０７が積層されて、主面を構成している。
れた所定パターンの導体層とを有する配線基板の一例と
して、図５に主面側の部分拡大断面図を示す基板１０１
が知られている。この基板１０１は、その中心にコア基
板（樹脂絶縁層）１０３を備える。コア基板１０３の両
面には１又は複数の樹脂絶縁層１０５が積層され、さら
にその外側には、ソルダーレジスト層（樹脂絶縁層）１
０７が積層されて、主面を構成している。
【０００３】このうち、コア基板１０３には、これを貫
通する略筒状のスルーホール導体１１１が所定の位置に
複数形成され、その内側には樹脂製穴埋め材１１２が充
填されている。また、樹脂絶縁層１０５には、これを貫
通するビア用貫通孔１１３が、所定の位置に複数形成さ
れ、各ビア用貫通孔１１３には、ビア導体１１５が形成
されている。また、ソルダーレジスト層１０７には、こ
れを貫通し底面にパッド１１６が露出するパッド用開口
１１７が所定の位置に複数形成されている。さらに、コ
ア基板１０３と樹脂絶縁層１０５との層間には、配線や
パッド等の所定パターンの第１導体層１１８が形成さ
れ、コア基板１０３のスルーホール導体１１１や樹脂絶
縁層１０５のビア導体１１５と接続している。また、樹
脂絶縁層１０５とソルダーレジスト層１０７との層間に
も、配線やパッド等の所定パターンの第２導体層１１９
が形成され、ビア導体１１５と接続している。複数の樹
脂絶縁層１０５が積層される場合には、その複数の樹脂
絶縁層１０５同士の層間にも、導体層が形成される。
通する略筒状のスルーホール導体１１１が所定の位置に
複数形成され、その内側には樹脂製穴埋め材１１２が充
填されている。また、樹脂絶縁層１０５には、これを貫
通するビア用貫通孔１１３が、所定の位置に複数形成さ
れ、各ビア用貫通孔１１３には、ビア導体１１５が形成
されている。また、ソルダーレジスト層１０７には、こ
れを貫通し底面にパッド１１６が露出するパッド用開口
１１７が所定の位置に複数形成されている。さらに、コ
ア基板１０３と樹脂絶縁層１０５との層間には、配線や
パッド等の所定パターンの第１導体層１１８が形成さ
れ、コア基板１０３のスルーホール導体１１１や樹脂絶
縁層１０５のビア導体１１５と接続している。また、樹
脂絶縁層１０５とソルダーレジスト層１０７との層間に
も、配線やパッド等の所定パターンの第２導体層１１９
が形成され、ビア導体１１５と接続している。複数の樹
脂絶縁層１０５が積層される場合には、その複数の樹脂
絶縁層１０５同士の層間にも、導体層が形成される。
【０００４】このような基板１０１のソルダーレジスト
層１０７に形成されたパッド１１６には、電気的接続の
ための端子として、ハンダや金などによって盛り上がっ
たバンプが形成される。さらに、基板１０１に搭載され
る電子部品（例えば、ＩＣチップやチップコンデンサ、
チップ抵抗など）との接続を確実にするため、それぞれ
のバンプの頂面が平坦な押圧面で平坦化されて、平坦化
ハンダバンプ１２０が形成されている。
層１０７に形成されたパッド１１６には、電気的接続の
ための端子として、ハンダや金などによって盛り上がっ
たバンプが形成される。さらに、基板１０１に搭載され
る電子部品（例えば、ＩＣチップやチップコンデンサ、
チップ抵抗など）との接続を確実にするため、それぞれ
のバンプの頂面が平坦な押圧面で平坦化されて、平坦化
ハンダバンプ１２０が形成されている。
【０００５】
【発明が解決しようとする課題】ところが、このような
基板１０１では、樹脂絶縁層１０５としてほぼ均一な厚
さの樹脂が用いられる。そのため、層間の第１導体層１
１８や第２導体層１１９に、配線やパターンが形成され
た部分の樹脂絶縁層１０５は、やや盛り上がった状態と
なる。樹脂絶縁層１０５を形成する際には、加熱しなが
らプレスするので、その表面はある程度平滑化される。
しかし、例えば、図６に示すように、第１導体層１１８
の一部としてある程度の面積を持って拡がるベタ層１２
１が形成された部分については、その上に形成された樹
脂絶縁層１０５は、他の部分に比較してやや盛り上がっ
た状態となることが避けられない。そのため、ベタ層１
２１を主面側に投影した領域内に設けられている第１パ
ッド１１６Ｂは、その他の領域の第２パッド１１６Ｃと
比較して相対的に盛り上がった位置に形成されることと
なる。
基板１０１では、樹脂絶縁層１０５としてほぼ均一な厚
さの樹脂が用いられる。そのため、層間の第１導体層１
１８や第２導体層１１９に、配線やパターンが形成され
た部分の樹脂絶縁層１０５は、やや盛り上がった状態と
なる。樹脂絶縁層１０５を形成する際には、加熱しなが
らプレスするので、その表面はある程度平滑化される。
しかし、例えば、図６に示すように、第１導体層１１８
の一部としてある程度の面積を持って拡がるベタ層１２
１が形成された部分については、その上に形成された樹
脂絶縁層１０５は、他の部分に比較してやや盛り上がっ
た状態となることが避けられない。そのため、ベタ層１
２１を主面側に投影した領域内に設けられている第１パ
ッド１１６Ｂは、その他の領域の第２パッド１１６Ｃと
比較して相対的に盛り上がった位置に形成されることと
なる。
【０００６】そのため、第１パッド１１６Ｂに形成され
たハンダバンプ１２２Ｂと、第２パッド１１６Ｃに形成
されたハンダバンプ１２２Ｃとは、図６に点線で示した
ように、同じ大きさであっても、その頂点の位置はやや
異なる。これらのハンダバンプ１２２Ｂ，１２２Ｃを、
同一の平坦な押圧面１２３で押圧して平坦化すること
で、それぞれの頂面が押圧面１２３まで押圧され、第１
平坦化ハンダバンプ１２０Ｂ、第２平坦化ハンダバンプ
１２０Ｃが形成される。すなわち、頂面の位置が異なっ
た分、平坦化されるために押しつぶされたハンダの量も
異なり、平坦化ハンダバンプ１２０Ｂの頂面の径Ｍ１
は、平坦化ハンダバンプ１２０Ｃの頂面の径Ｍ２に比較
して、大きくなる。測定したところ、パッド位置の高さ
の差が２〜３μｍでも、平坦化ハンダバンプ１２０の頂
面の径の差が１０μｍ程度であることがわかった。
たハンダバンプ１２２Ｂと、第２パッド１１６Ｃに形成
されたハンダバンプ１２２Ｃとは、図６に点線で示した
ように、同じ大きさであっても、その頂点の位置はやや
異なる。これらのハンダバンプ１２２Ｂ，１２２Ｃを、
同一の平坦な押圧面１２３で押圧して平坦化すること
で、それぞれの頂面が押圧面１２３まで押圧され、第１
平坦化ハンダバンプ１２０Ｂ、第２平坦化ハンダバンプ
１２０Ｃが形成される。すなわち、頂面の位置が異なっ
た分、平坦化されるために押しつぶされたハンダの量も
異なり、平坦化ハンダバンプ１２０Ｂの頂面の径Ｍ１
は、平坦化ハンダバンプ１２０Ｃの頂面の径Ｍ２に比較
して、大きくなる。測定したところ、パッド位置の高さ
の差が２〜３μｍでも、平坦化ハンダバンプ１２０の頂
面の径の差が１０μｍ程度であることがわかった。
【０００７】このような基板１０１に搭載される電子部
品の接続端子は非常に均一に形成されているのに対し、
基板１０１の平坦化ハンダバンプ１２０の頂面の径に差
があることから、基板１０１に電子部品等を搭載する際
に、接続の精度にばらつきが生じる場合があった。
品の接続端子は非常に均一に形成されているのに対し、
基板１０１の平坦化ハンダバンプ１２０の頂面の径に差
があることから、基板１０１に電子部品等を搭載する際
に、接続の精度にばらつきが生じる場合があった。
【０００８】本発明はかかる現状に鑑みてなされたもの
であって、ベタ層の有無にかかわらず、平坦化ハンダバ
ンプの頂面の径をほぼ等しくすることで、電子部品との
接続精度を向上させた配線基板およびその製造方法を提
供することを目的とする。
であって、ベタ層の有無にかかわらず、平坦化ハンダバ
ンプの頂面の径をほぼ等しくすることで、電子部品との
接続精度を向上させた配線基板およびその製造方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段、作用及び効果】その解決
手段は、主面と裏面を有し、上記主面側に突出し、頂面
がそれぞれ平坦化された複数の平坦化ハンダバンプを備
える配線基板の製造方法であって、上記主面側に開口す
る複数のパッドにそれぞれハンダペーストを塗布するハ
ンダペースト印刷工程であって、上記複数のパッドは、
自己を上記裏面側に投影した領域に１又は複数の樹脂絶
縁層を介してベタ層が形成されている第１パッドと、自
己を上記裏面側に投影した領域にベタ層は存在しない第
２パッドと、を有し、上記第１パッドには、上記第２パ
ッドよりも少量の上記ハンダペーストを塗布するハンダ
ペースト印刷工程と、塗布された上記ハンダペーストを
溶解して略半球状のハンダバンプを形成するリフロー工
程と、上記略半球状のハンダバンプの頂部を平坦な押圧
面で押圧して上記平坦化ハンダバンプを形成する平坦化
工程と、を備える配線基板の製造方法である。
手段は、主面と裏面を有し、上記主面側に突出し、頂面
がそれぞれ平坦化された複数の平坦化ハンダバンプを備
える配線基板の製造方法であって、上記主面側に開口す
る複数のパッドにそれぞれハンダペーストを塗布するハ
ンダペースト印刷工程であって、上記複数のパッドは、
自己を上記裏面側に投影した領域に１又は複数の樹脂絶
縁層を介してベタ層が形成されている第１パッドと、自
己を上記裏面側に投影した領域にベタ層は存在しない第
２パッドと、を有し、上記第１パッドには、上記第２パ
ッドよりも少量の上記ハンダペーストを塗布するハンダ
ペースト印刷工程と、塗布された上記ハンダペーストを
溶解して略半球状のハンダバンプを形成するリフロー工
程と、上記略半球状のハンダバンプの頂部を平坦な押圧
面で押圧して上記平坦化ハンダバンプを形成する平坦化
工程と、を備える配線基板の製造方法である。
【００１０】本発明によれば、主面側に開口する複数の
パッドに、ハンダペーストを塗布する。次に、その塗布
されたハンダペーストを溶解して略半球状のハンダバン
プにする。その後、ハンダバンプの頂部を平坦な押圧面
で押圧して平坦化ハンダバンプを形成する。このうち、
ハンダペーストを塗布するハンダペースト印刷工程にお
いては、その塗布されるパッドを、自己を裏面側に投影
した領域にベタ層が形成されているかどうかによって区
分し、ベタ層が形成されている第１パッドには、ベタ層
が形成されていない第２パッドよりも少量のハンダペー
ストを塗布する。
パッドに、ハンダペーストを塗布する。次に、その塗布
されたハンダペーストを溶解して略半球状のハンダバン
プにする。その後、ハンダバンプの頂部を平坦な押圧面
で押圧して平坦化ハンダバンプを形成する。このうち、
ハンダペーストを塗布するハンダペースト印刷工程にお
いては、その塗布されるパッドを、自己を裏面側に投影
した領域にベタ層が形成されているかどうかによって区
分し、ベタ層が形成されている第１パッドには、ベタ層
が形成されていない第２パッドよりも少量のハンダペー
ストを塗布する。
【００１１】一般に、配線基板全体の厚さは、層間にベ
タ層が形成されている部分では、ベタ層が形成されてい
ない部分と比較して、相対的に厚くなる。そのため、平
坦な押圧面で平坦化した場合には、第１パッドと押圧面
との距離は、第２パッドと押圧面との距離よりも小さく
なる。つまり、平坦化工程後のハンダバンプのパッドか
らの高さは、第１パッドでは、第２パッドより低いもの
となる。そのため、第１パッドと第２パッドとに同一量
のハンダペーストを塗布した場合には、第１パッドに形
成される平坦化ハンダバンプは、第２パッドの場合より
低く押圧されるために、その頂面の径は、第２パッドに
形成される平坦化ハンダバンプの頂面の径に比較して大
きいものとなる。
タ層が形成されている部分では、ベタ層が形成されてい
ない部分と比較して、相対的に厚くなる。そのため、平
坦な押圧面で平坦化した場合には、第１パッドと押圧面
との距離は、第２パッドと押圧面との距離よりも小さく
なる。つまり、平坦化工程後のハンダバンプのパッドか
らの高さは、第１パッドでは、第２パッドより低いもの
となる。そのため、第１パッドと第２パッドとに同一量
のハンダペーストを塗布した場合には、第１パッドに形
成される平坦化ハンダバンプは、第２パッドの場合より
低く押圧されるために、その頂面の径は、第２パッドに
形成される平坦化ハンダバンプの頂面の径に比較して大
きいものとなる。
【００１２】これに対して、本発明では、第１パッドに
塗布するハンダペーストを、第２パッドに塗布するハン
ダペーストより少量としたので、第２パッドに形成され
たハンダバンプの大きさより、第１パッドに形成された
ハンダバンプの大きさの方が小さいものとなる。これら
から、第２平坦化ハンダバンプの頂面の径と、第１平坦
化ハンダバンプの頂面の径との差を小さくできる。従っ
て、後でこの配線基板に電子部品を搭載するに際して、
電子部品の接続端子との接続状態に関し、ベタ層の有無
による第１パッドと第２パッドとについての差を小さく
することができる。
塗布するハンダペーストを、第２パッドに塗布するハン
ダペーストより少量としたので、第２パッドに形成され
たハンダバンプの大きさより、第１パッドに形成された
ハンダバンプの大きさの方が小さいものとなる。これら
から、第２平坦化ハンダバンプの頂面の径と、第１平坦
化ハンダバンプの頂面の径との差を小さくできる。従っ
て、後でこの配線基板に電子部品を搭載するに際して、
電子部品の接続端子との接続状態に関し、ベタ層の有無
による第１パッドと第２パッドとについての差を小さく
することができる。
【００１３】なお、樹脂絶縁層の材質としては、絶縁性
を有する樹脂であれば良く、例えば、エポキシ樹脂、Ｂ
Ｔ樹脂等が用いられる。さらには、ガラス−エポキシ複
合材料など、ガラス繊維やセラミック粉末などと樹脂と
の複合材料も含む。また、ベタ層は、樹脂絶縁層の層間
に設けられる導体層であって、ある程度の面積を持って
層間に拡がる部分である。また、ハンダバンプをなす金
属としては、搭載される電子部品の接続端子等の材質等
に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、
９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓ
ｎ系ハンダ、Ｓｎ−Ｓｂ系ハンダ、Ｓｎ−Ａｇ系ハン
ダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、Ａｕ−Ｇｅ系ハンダ、
Ａｕ−Ｓｎ系ハンダなどのハンダが挙げられる。また、
押圧面は鋼材などの金属材、あるいはセラミック材など
によって平坦面に構成される。
を有する樹脂であれば良く、例えば、エポキシ樹脂、Ｂ
Ｔ樹脂等が用いられる。さらには、ガラス−エポキシ複
合材料など、ガラス繊維やセラミック粉末などと樹脂と
の複合材料も含む。また、ベタ層は、樹脂絶縁層の層間
に設けられる導体層であって、ある程度の面積を持って
層間に拡がる部分である。また、ハンダバンプをなす金
属としては、搭載される電子部品の接続端子等の材質等
に応じて適宜選択すればよいが、９０Ｐｂ−１０Ｓｎ、
９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓ
ｎ系ハンダ、Ｓｎ−Ｓｂ系ハンダ、Ｓｎ−Ａｇ系ハン
ダ、Ｓｎ−Ａｇ−Ｃｕ系ハンダ、Ａｕ−Ｇｅ系ハンダ、
Ａｕ−Ｓｎ系ハンダなどのハンダが挙げられる。また、
押圧面は鋼材などの金属材、あるいはセラミック材など
によって平坦面に構成される。
【００１４】さらに、パッドの形態としては、様々なも
のが挙げられる。例えば、パッドがビアの直上に設けら
れるパッドオンビアや、パッドがビアの直上に位置しな
いパッドオフビアがある。これらは、同一の配線基板内
に混在することもある。また、ビアの形態として、ビア
内部がメッキによって埋められて、上面が平坦なフィル
ドビアや、完全には埋められず、中央部にへこみがある
アンフィルドビアがある。
のが挙げられる。例えば、パッドがビアの直上に設けら
れるパッドオンビアや、パッドがビアの直上に位置しな
いパッドオフビアがある。これらは、同一の配線基板内
に混在することもある。また、ビアの形態として、ビア
内部がメッキによって埋められて、上面が平坦なフィル
ドビアや、完全には埋められず、中央部にへこみがある
アンフィルドビアがある。
【００１５】パッドに塗布するハンダペーストの量を決
定する上で、これらの形態を考慮する必要がある。例え
ば、アンフィルドビアにおける、パッドオンビアとパッ
ドオフビアの違いである。また、配線基板によっては、
パッドの面積（開口寸法）が異なる場合もある。そのた
め、この発明は、一つの配線基板について異なる形態や
寸法のパッドを有する場合には、同一形態、同一寸法の
第１、第２パッド同士で比較することを要する。つま
り、第１パッドと、自己を裏面側に投影した領域にベタ
層が存在せず、第１パッドと形態・寸法が同一の第２パ
ッドとを有することを要する。
定する上で、これらの形態を考慮する必要がある。例え
ば、アンフィルドビアにおける、パッドオンビアとパッ
ドオフビアの違いである。また、配線基板によっては、
パッドの面積（開口寸法）が異なる場合もある。そのた
め、この発明は、一つの配線基板について異なる形態や
寸法のパッドを有する場合には、同一形態、同一寸法の
第１、第２パッド同士で比較することを要する。つま
り、第１パッドと、自己を裏面側に投影した領域にベタ
層が存在せず、第１パッドと形態・寸法が同一の第２パ
ッドとを有することを要する。
【００１６】さらに、上記の配線基板の製造方法であっ
て、前記平坦化工程は、前記第１パッドに形成された第
１平坦化ハンダバンプの頂面の径と、前記第２パッドに
形成された第２平坦化ハンダバンプの頂面の径と、がほ
ぼ等しい平坦化ハンダバンプを形成する平坦化工程を備
える配線基板の製造方法とすると良い。
て、前記平坦化工程は、前記第１パッドに形成された第
１平坦化ハンダバンプの頂面の径と、前記第２パッドに
形成された第２平坦化ハンダバンプの頂面の径と、がほ
ぼ等しい平坦化ハンダバンプを形成する平坦化工程を備
える配線基板の製造方法とすると良い。
【００１７】本発明によれば、平坦化工程において、第
１パッドに形成される第１平坦化ハンダバンプの頂面の
径と、第２パッドに形成される第２平坦化ハンダバンプ
の頂面の径とが、ほぼ等しくされる。従って、後でこの
配線基板に電子部品を搭載するに際して、電子部品の接
続端子との接続状態に関し、第１パッドと第２パッドと
についてほぼ均一とすることができる。
１パッドに形成される第１平坦化ハンダバンプの頂面の
径と、第２パッドに形成される第２平坦化ハンダバンプ
の頂面の径とが、ほぼ等しくされる。従って、後でこの
配線基板に電子部品を搭載するに際して、電子部品の接
続端子との接続状態に関し、第１パッドと第２パッドと
についてほぼ均一とすることができる。
【００１８】さらに、上記の配線基板の製造方法であっ
て、前記ハンダペースト印刷工程において使用する印刷
マスクは、前記第１パッドに対応する第１透孔の径が、
前記第２パッドに対応する第２透孔の径よりも小さい配
線基板の製造方法とすると良い。
て、前記ハンダペースト印刷工程において使用する印刷
マスクは、前記第１パッドに対応する第１透孔の径が、
前記第２パッドに対応する第２透孔の径よりも小さい配
線基板の製造方法とすると良い。
【００１９】本発明によれば、ハンダペースト印刷工程
において、印刷マスクに設けられる透孔の径が、第１パ
ッド用では、第２パッド用に比較して小さく形成され
る。そのため、同じようにハンダペーストを塗布して
も、パッド上に透過するハンダペーストの量は、第１パ
ッドでは、第２パッドより少なくなる。従って、平坦化
ハンダバンプの頂面の径に関して、ベタ層の有無による
差を小さくできるので、第１パッドと第２パッドとの接
続性の差を小さくできる。
において、印刷マスクに設けられる透孔の径が、第１パ
ッド用では、第２パッド用に比較して小さく形成され
る。そのため、同じようにハンダペーストを塗布して
も、パッド上に透過するハンダペーストの量は、第１パ
ッドでは、第２パッドより少なくなる。従って、平坦化
ハンダバンプの頂面の径に関して、ベタ層の有無による
差を小さくできるので、第１パッドと第２パッドとの接
続性の差を小さくできる。
【００２０】さらに、平坦化ハンダバンプの頂面の径
を、ベタ層の有無にかかわらずほぼ等しくすることがで
きれば、後でこの配線基板に電子部品を搭載するに際し
て、電子部品の接続端子との接続状態に関し、第１パッ
ドと第２パッドとについてほぼ均一とすることができる
のでさらに都合がよい。
を、ベタ層の有無にかかわらずほぼ等しくすることがで
きれば、後でこの配線基板に電子部品を搭載するに際し
て、電子部品の接続端子との接続状態に関し、第１パッ
ドと第２パッドとについてほぼ均一とすることができる
のでさらに都合がよい。
【００２１】なお、印刷マスクとしては、ハンダペース
トを透過させる透孔が設けられていれば良く、例えば、
ステンレス板等の金属板に孔を開けたメタルマスクや、
スクリーンマスク等が用いられる。
トを透過させる透孔が設けられていれば良く、例えば、
ステンレス板等の金属板に孔を開けたメタルマスクや、
スクリーンマスク等が用いられる。
【００２２】さらに他の解決手段は、主面と裏面を有
し、上記主面側に突出し、頂面がそれぞれ平坦化された
複数の平坦化ハンダバンプを備える配線基板であって、
上記主面側に開口する複数のパッドであって、自己を上
記裏面側に投影した領域に１又は複数の樹脂絶縁層を介
してベタ層が形成されている第１パッドと、自己を上記
裏面側に投影した領域にベタ層は存在しない第２パッド
と、を有し、上記第１パッドに形成された第１平坦化ハ
ンダバンプの頂面の径と、上記第２パッドに形成された
第２平坦化ハンダバンプの頂面の径と、がほぼ等しい配
線基板である。
し、上記主面側に突出し、頂面がそれぞれ平坦化された
複数の平坦化ハンダバンプを備える配線基板であって、
上記主面側に開口する複数のパッドであって、自己を上
記裏面側に投影した領域に１又は複数の樹脂絶縁層を介
してベタ層が形成されている第１パッドと、自己を上記
裏面側に投影した領域にベタ層は存在しない第２パッド
と、を有し、上記第１パッドに形成された第１平坦化ハ
ンダバンプの頂面の径と、上記第２パッドに形成された
第２平坦化ハンダバンプの頂面の径と、がほぼ等しい配
線基板である。
【００２３】本発明の配線基板は、その主面側に開口す
る複数のパッドに形成されたハンダバンプの頂面の径
が、そのパッドを裏面側に投影した領域にベタ層が形成
されているかどうかにかかわらず、ほぼ等しい。従っ
て、後でこの配線基板に電子部品を搭載するに際して、
電子部品の接続端子との接続状態に関し、第１パッドと
第２パッドとについてほぼ均一とすることができる。
る複数のパッドに形成されたハンダバンプの頂面の径
が、そのパッドを裏面側に投影した領域にベタ層が形成
されているかどうかにかかわらず、ほぼ等しい。従っ
て、後でこの配線基板に電子部品を搭載するに際して、
電子部品の接続端子との接続状態に関し、第１パッドと
第２パッドとについてほぼ均一とすることができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつ説明する。まず、本実施形態にかかる配
線基板の概要を説明する。図１に、本実施形態の基板１
の主面２側の部分拡大断面図を示す。この基板１は、主
面２と図示しない裏面とを有する略矩形の略板形状を成
し、その中心には、ガラス繊維布にエポキシ樹脂を含浸
させた複合材からなる厚さ約６００μｍの略板形状のコ
ア基板（樹脂絶縁層）３を備える。そして、その両面に
は、エポキシ樹脂等からなる厚さ約３０μｍの樹脂絶縁
層５が積層されている。また、樹脂絶縁層５上には、エ
ポキシ樹脂等からなる厚さ約２５μｍのソルダーレジス
ト層（樹脂絶縁層）７が積層されている。
面を参照しつつ説明する。まず、本実施形態にかかる配
線基板の概要を説明する。図１に、本実施形態の基板１
の主面２側の部分拡大断面図を示す。この基板１は、主
面２と図示しない裏面とを有する略矩形の略板形状を成
し、その中心には、ガラス繊維布にエポキシ樹脂を含浸
させた複合材からなる厚さ約６００μｍの略板形状のコ
ア基板（樹脂絶縁層）３を備える。そして、その両面に
は、エポキシ樹脂等からなる厚さ約３０μｍの樹脂絶縁
層５が積層されている。また、樹脂絶縁層５上には、エ
ポキシ樹脂等からなる厚さ約２５μｍのソルダーレジス
ト層（樹脂絶縁層）７が積層されている。
【００２５】このうち、コア基板３には、これを貫通す
る直径約２５０μｍのスルーホール導体用貫通孔１０が
所定の位置に複数形成され、それらの内周面には、略筒
状のスルーホール導体１１がそれぞれ形成されている。
そして、各スルーホール導体１１内には、エポキシ樹脂
等からなる略円柱形状の樹脂製穴埋め材１２が充填され
ている。樹脂絶縁層５には、これを貫通するビア用貫通
孔１３が所定の位置に複数形成され、各ビア用貫通孔１
３には、略円柱状のビア導体１５が形成されている。ま
た、ソルダーレジスト層７には、これを貫通する直径約
１２０μｍのパッド用開口１７が所定の位置に複数形成
されている。
る直径約２５０μｍのスルーホール導体用貫通孔１０が
所定の位置に複数形成され、それらの内周面には、略筒
状のスルーホール導体１１がそれぞれ形成されている。
そして、各スルーホール導体１１内には、エポキシ樹脂
等からなる略円柱形状の樹脂製穴埋め材１２が充填され
ている。樹脂絶縁層５には、これを貫通するビア用貫通
孔１３が所定の位置に複数形成され、各ビア用貫通孔１
３には、略円柱状のビア導体１５が形成されている。ま
た、ソルダーレジスト層７には、これを貫通する直径約
１２０μｍのパッド用開口１７が所定の位置に複数形成
されている。
【００２６】さらに、コア基板３と樹脂絶縁層５との層
間には、ある程度の面積を持ってその層間に拡がるベタ
層２１を含む第１導体層１８が形成され、コア基板３の
スルーホール導体１１や樹脂絶縁層５のビア導体１５と
接続している。また、樹脂絶縁層５とソルダーレジスト
層７との層間には、配線やパッド等の所定パターンの第
２導体層１９が形成され、樹脂絶縁層５のビア導体１５
と接続している。図１に示すように、ベタ層２１の上に
形成された樹脂絶縁層５の厚さは、コア基板３に直接接
している樹脂絶縁層５と同程度であり、従って、樹脂絶
縁層５の上面までの高さは、ベタ層２１を主面側に投影
した領域内においては、それ以外の領域と比較して高く
なっている。
間には、ある程度の面積を持ってその層間に拡がるベタ
層２１を含む第１導体層１８が形成され、コア基板３の
スルーホール導体１１や樹脂絶縁層５のビア導体１５と
接続している。また、樹脂絶縁層５とソルダーレジスト
層７との層間には、配線やパッド等の所定パターンの第
２導体層１９が形成され、樹脂絶縁層５のビア導体１５
と接続している。図１に示すように、ベタ層２１の上に
形成された樹脂絶縁層５の厚さは、コア基板３に直接接
している樹脂絶縁層５と同程度であり、従って、樹脂絶
縁層５の上面までの高さは、ベタ層２１を主面側に投影
した領域内においては、それ以外の領域と比較して高く
なっている。
【００２７】樹脂絶縁層５とソルダーレジスト層７との
層間に形成された一部のパッド２２は、この基板１にＩ
Ｃチップなどの電子部品を搭載するため、ソルダーレジ
スト層７のパッド用開口１７内に露出している。なお、
このパッド２２の表面には、酸化防止のため、Ｎｉメッ
キ層が形成され、さらにその表面にはＡｕメッキ層が形
成されている（図示しない）。ここで、ベタ層２１を主
面側に投影した領域内では樹脂絶縁層５の上面が高くな
っているので、その領域内に形成された第１パッド２２
Ｂは、それ以外の領域に形成された第２パッド２２Ｃと
比較して、コア基板３から高い位置にある。
層間に形成された一部のパッド２２は、この基板１にＩ
Ｃチップなどの電子部品を搭載するため、ソルダーレジ
スト層７のパッド用開口１７内に露出している。なお、
このパッド２２の表面には、酸化防止のため、Ｎｉメッ
キ層が形成され、さらにその表面にはＡｕメッキ層が形
成されている（図示しない）。ここで、ベタ層２１を主
面側に投影した領域内では樹脂絶縁層５の上面が高くな
っているので、その領域内に形成された第１パッド２２
Ｂは、それ以外の領域に形成された第２パッド２２Ｃと
比較して、コア基板３から高い位置にある。
【００２８】複数のパッド２２には、基板１の主面２よ
り突出して第１パッド２２Ｂ上に第１平坦化ハンダバン
プ２５Ｂが、第２パッド２２Ｃ上に第２平坦化ハンダバ
ンプ２５Ｃがそれぞれ形成されている。各平坦化ハンダ
バンプ２５Ｂ，２５Ｃは、４０Ｐｂ−６０Ｓｎハンダか
らなり、その底面は各パッド２２Ｂ，２２Ｃの全体を覆
っている。第１平坦化ハンダバンプ２５Ｂは、第２平坦
化ハンダバンプ２５Ｃと比較して、その高さや体積が小
さく、主面２からの突出高さは、第１平坦化ハンダバン
プ２５Ｂの方が、第２平坦化ハンダバンプ２５Ｃよりも
低い。しかし、第１パッド２２Ｂと第２パッド２２Ｃと
はコア基板３からの高さが違うので、第１平坦化ハンダ
バンプ２５Ｂの頂面２６Ｂと第２平坦化ハンダバンプ２
５Ｃの頂面２６Ｃとは、ほぼ同一平面に含まれる。さら
に、それらの頂面２６Ｂ，２６Ｃは、平坦な面状にされ
ており、その径はいずれも約１０５μｍである。
り突出して第１パッド２２Ｂ上に第１平坦化ハンダバン
プ２５Ｂが、第２パッド２２Ｃ上に第２平坦化ハンダバ
ンプ２５Ｃがそれぞれ形成されている。各平坦化ハンダ
バンプ２５Ｂ，２５Ｃは、４０Ｐｂ−６０Ｓｎハンダか
らなり、その底面は各パッド２２Ｂ，２２Ｃの全体を覆
っている。第１平坦化ハンダバンプ２５Ｂは、第２平坦
化ハンダバンプ２５Ｃと比較して、その高さや体積が小
さく、主面２からの突出高さは、第１平坦化ハンダバン
プ２５Ｂの方が、第２平坦化ハンダバンプ２５Ｃよりも
低い。しかし、第１パッド２２Ｂと第２パッド２２Ｃと
はコア基板３からの高さが違うので、第１平坦化ハンダ
バンプ２５Ｂの頂面２６Ｂと第２平坦化ハンダバンプ２
５Ｃの頂面２６Ｃとは、ほぼ同一平面に含まれる。さら
に、それらの頂面２６Ｂ，２６Ｃは、平坦な面状にされ
ており、その径はいずれも約１０５μｍである。
【００２９】この基板１は、次のようにして製造する。
まず、図２を参照にして説明する。公知の手法により、
コア基板３にスルーホール導体１１を形成するととも
に、コア基板３上にベタ層２１を含む所定パターンの第
１導体層１８を形成し、スルーホール導体１１の内側に
は樹脂製穴埋め材１２を充填する。次に、コア基板３及
び第１導体層１８の上に、樹脂絶縁層５と厚さ約５μｍ
のＣｕ箔とを積層し、加熱しながらプレスして、表面に
Ｃｕ箔が張られた樹脂絶縁層５を形成する。さらに、所
定の位置をレーザ等で穿孔し、Ｃｕ箔及び樹脂絶縁層５
を貫通するビア用貫通孔１３を複数形成する。
まず、図２を参照にして説明する。公知の手法により、
コア基板３にスルーホール導体１１を形成するととも
に、コア基板３上にベタ層２１を含む所定パターンの第
１導体層１８を形成し、スルーホール導体１１の内側に
は樹脂製穴埋め材１２を充填する。次に、コア基板３及
び第１導体層１８の上に、樹脂絶縁層５と厚さ約５μｍ
のＣｕ箔とを積層し、加熱しながらプレスして、表面に
Ｃｕ箔が張られた樹脂絶縁層５を形成する。さらに、所
定の位置をレーザ等で穿孔し、Ｃｕ箔及び樹脂絶縁層５
を貫通するビア用貫通孔１３を複数形成する。
【００３０】次に、公知の手法により、ビア用貫通孔１
３に略円柱状のビア導体１５を形成するとともに、樹脂
絶縁層５上に所定パターンの第２導体層１９を形成す
る。次に、樹脂絶縁層５及び第２導体層１９の上に、パ
ッド用開口１７を有するソルダーレジスト層７を形成す
る。その後、ソルダーレジスト層７から露出するパッド
２２に、酸化防止のため、Ｎｉメッキ層を形成し、さら
にその上にＡｕメッキ層を形成する（図示しない）。
３に略円柱状のビア導体１５を形成するとともに、樹脂
絶縁層５上に所定パターンの第２導体層１９を形成す
る。次に、樹脂絶縁層５及び第２導体層１９の上に、パ
ッド用開口１７を有するソルダーレジスト層７を形成す
る。その後、ソルダーレジスト層７から露出するパッド
２２に、酸化防止のため、Ｎｉメッキ層を形成し、さら
にその上にＡｕメッキ層を形成する（図示しない）。
【００３１】次に、ハンダペースト印刷工程において、
各パッド２２にそれぞれ４０Ｐｂ−６０Ｓｎハンダから
なるハンダペースト３１を塗布する（図２参照）。具体
的には、基板１上に印刷マスク３２を配置し、印刷マス
ク３２の上からスキージ（図示しない）でハンダペース
ト３１を塗布する。これによって、印刷マスク３２に設
けられた透孔３３を透過したハンダペースト３１がパッ
ド２２に付着する。また、印刷マスク３２は、ステンレ
ス板によって基板１と同様の略矩形に形成され、各パッ
ド２２に対応した位置に、透孔３３が形成されている。
各パッド２２にそれぞれ４０Ｐｂ−６０Ｓｎハンダから
なるハンダペースト３１を塗布する（図２参照）。具体
的には、基板１上に印刷マスク３２を配置し、印刷マス
ク３２の上からスキージ（図示しない）でハンダペース
ト３１を塗布する。これによって、印刷マスク３２に設
けられた透孔３３を透過したハンダペースト３１がパッ
ド２２に付着する。また、印刷マスク３２は、ステンレ
ス板によって基板１と同様の略矩形に形成され、各パッ
ド２２に対応した位置に、透孔３３が形成されている。
【００３２】ここで、ベタ層２１を主面側に投影した領
域に形成された第１パッド２２Ｂに対応する第１透孔３
３Ｂの径Ｄ１は、それ以外の領域に形成された第２パッ
ド２２Ｃに対応した第２透孔３３Ｃの径Ｄ２より小さく
されている。ここでは、第１透孔３３Ｂの径Ｄ１＝約１
３０μｍ、第２透孔３３Ｃの径Ｄ２＝約１５０μｍとし
た。そのため、第１パッド２２Ｂに塗布されるハンダペ
ースト３１の量は、第２パッド２２Ｃに塗布されるハン
ダペースト３１の量より少なくなる。
域に形成された第１パッド２２Ｂに対応する第１透孔３
３Ｂの径Ｄ１は、それ以外の領域に形成された第２パッ
ド２２Ｃに対応した第２透孔３３Ｃの径Ｄ２より小さく
されている。ここでは、第１透孔３３Ｂの径Ｄ１＝約１
３０μｍ、第２透孔３３Ｃの径Ｄ２＝約１５０μｍとし
た。そのため、第１パッド２２Ｂに塗布されるハンダペ
ースト３１の量は、第２パッド２２Ｃに塗布されるハン
ダペースト３１の量より少なくなる。
【００３３】次に、リフロー工程において、ハンダペー
スト３１を溶解して略半球状のハンダバンプ３５を形成
する（図３参照）。ハンダペースト３１を溶解すると、
その表面張力によって、略半球状のハンダバンプ３５と
なる。ここで、第１パッド２２Ｂに塗布されたハンダペ
ースト３１の量は、第２パッド２２Ｃより少ないので、
図３に示すように、第１パッド２２Ｂに形成される第１
ハンダバンプ３５Ｂの体積や第１パッド２２Ｂからの高
さは、第２パッド２２Ｃに形成される第２ハンダバンプ
３５Ｃの体積や第２パッド２２Ｃからの高さより小さく
なる。
スト３１を溶解して略半球状のハンダバンプ３５を形成
する（図３参照）。ハンダペースト３１を溶解すると、
その表面張力によって、略半球状のハンダバンプ３５と
なる。ここで、第１パッド２２Ｂに塗布されたハンダペ
ースト３１の量は、第２パッド２２Ｃより少ないので、
図３に示すように、第１パッド２２Ｂに形成される第１
ハンダバンプ３５Ｂの体積や第１パッド２２Ｂからの高
さは、第２パッド２２Ｃに形成される第２ハンダバンプ
３５Ｃの体積や第２パッド２２Ｃからの高さより小さく
なる。
【００３４】次に、平坦化工程において、ハンダバンプ
３５の頂部を平坦な押圧面３７を持つ押圧具３９によっ
て押圧して平坦化ハンダバンプ２５を形成する（図４参
照）。例えば、エアプレスを利用して、平坦な押圧面３
７を基板１に押しつける平坦化装置（図示しない）によ
って、約７５〜１００ｋｇのプレス圧力でハンダバンプ
３５を押しつぶす。このとき、加熱した押圧面３７を利
用して、押圧と同時にハンダバンプ３５を加熱して変形
容易にしても良い。
３５の頂部を平坦な押圧面３７を持つ押圧具３９によっ
て押圧して平坦化ハンダバンプ２５を形成する（図４参
照）。例えば、エアプレスを利用して、平坦な押圧面３
７を基板１に押しつける平坦化装置（図示しない）によ
って、約７５〜１００ｋｇのプレス圧力でハンダバンプ
３５を押しつぶす。このとき、加熱した押圧面３７を利
用して、押圧と同時にハンダバンプ３５を加熱して変形
容易にしても良い。
【００３５】図４に示すように、ベタ層２１が下方に形
成されているため、押圧された状態での押圧面３７と第
１パッド２２Ｂとの距離Ｔ１は、押圧面３７と第２パッ
ド２２Ｃとの距離Ｔ２よりも小さい。しかし、第１パッ
ド２２Ｂに形成された第１ハンダバンプ３５Ｂは、第２
パッド２２Ｃに形成された第２ハンダバンプ３５Ｃより
体積が小さく、第１ハンダバンプ３５Ｂの第１パッド２
２Ｂからの高さは、第２ハンダバンプ３５Ｃの第２パッ
ド２２Ｃからの高さより低い。従って、第１ハンダバン
プ３５Ｂと第２ハンダバンプ３５Ｃとの、押圧面３７に
よって押しつぶされるハンダの量の差は小さくなる。そ
のため、第１ハンダバンプ３５Ｂから形成される第１平
坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２
ハンダバンプ３５Ｃから形成される第２平坦化ハンダバ
ンプ２５Ｃの頂面２６Ｃの径Ｌ２との差は、小さくな
る。
成されているため、押圧された状態での押圧面３７と第
１パッド２２Ｂとの距離Ｔ１は、押圧面３７と第２パッ
ド２２Ｃとの距離Ｔ２よりも小さい。しかし、第１パッ
ド２２Ｂに形成された第１ハンダバンプ３５Ｂは、第２
パッド２２Ｃに形成された第２ハンダバンプ３５Ｃより
体積が小さく、第１ハンダバンプ３５Ｂの第１パッド２
２Ｂからの高さは、第２ハンダバンプ３５Ｃの第２パッ
ド２２Ｃからの高さより低い。従って、第１ハンダバン
プ３５Ｂと第２ハンダバンプ３５Ｃとの、押圧面３７に
よって押しつぶされるハンダの量の差は小さくなる。そ
のため、第１ハンダバンプ３５Ｂから形成される第１平
坦化ハンダバンプ２５Ｂの頂面２６Ｂの径Ｌ１と、第２
ハンダバンプ３５Ｃから形成される第２平坦化ハンダバ
ンプ２５Ｃの頂面２６Ｃの径Ｌ２との差は、小さくな
る。
【００３６】なお、印刷マスク３２に形成された第１透
孔３３Ｂと第２透孔３３Ｃとの径を適宜に調節すること
によって、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂ
の径Ｌ１と、第２平坦化ハンダバンプ２５Ｃの頂面２６
Ｃの径Ｌ２とを、ほぼ同じ大きさにすることもできる。
このようにして、基板１が完成する。
孔３３Ｂと第２透孔３３Ｃとの径を適宜に調節すること
によって、第１平坦化ハンダバンプ２５Ｂの頂面２６Ｂ
の径Ｌ１と、第２平坦化ハンダバンプ２５Ｃの頂面２６
Ｃの径Ｌ２とを、ほぼ同じ大きさにすることもできる。
このようにして、基板１が完成する。
【００３７】この基板１に形成された平坦化ハンダバン
プ２５の頂面２６の径は、平均１０５．４μｍ、最大１
３３．９μｍ、最小７４．４μｍ、レンジ５９．５μ
ｍ、標準偏差８．１であった。従来の基板１０１では、
平均１１８．９μｍ、最大１８２．９μｍ、最小６２．
９μｍ、レンジ１２０．０μｍ、標準偏差１０．４であ
ったので、レンジ、標準偏差とも大きく改善されている
ことがわかる。
プ２５の頂面２６の径は、平均１０５．４μｍ、最大１
３３．９μｍ、最小７４．４μｍ、レンジ５９．５μ
ｍ、標準偏差８．１であった。従来の基板１０１では、
平均１１８．９μｍ、最大１８２．９μｍ、最小６２．
９μｍ、レンジ１２０．０μｍ、標準偏差１０．４であ
ったので、レンジ、標準偏差とも大きく改善されている
ことがわかる。
【００３８】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、ビア用貫通孔１３にフィルドビア形態のビア導体
１５を形成したが、中央部にへこみのある略椀状（アン
フィルドビア形態）のビア導体を形成することもでき
る。但し、この場合は、第１パッド２２Ｂと第２パッド
２２Ｃとの比較は、ベタ層以外の条件（パッドオンビア
かパッドオフビアかの形態の違い）が同一なパッド同士
について適用することができる。
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、ビア用貫通孔１３にフィルドビア形態のビア導体
１５を形成したが、中央部にへこみのある略椀状（アン
フィルドビア形態）のビア導体を形成することもでき
る。但し、この場合は、第１パッド２２Ｂと第２パッド
２２Ｃとの比較は、ベタ層以外の条件（パッドオンビア
かパッドオフビアかの形態の違い）が同一なパッド同士
について適用することができる。
【００３９】また、上記実施形態では、第１パッド２２
Ｂと第２パッド２２Ｃとの区分に際して、そのパッド２
２を裏面側に投影した領域にベタ層２１が設けられてい
るかどうかだけに着目した。しかし、これ以外に、例え
ば、そのパッド２２を裏面側に投影した領域に、ベタ層
２１の端部やベタ層２１以外の配線等が形成されている
パッド２２等も考慮に入れることができる。この場合
は、それぞれのパッド２２の条件によって、印刷マスク
３２の透孔３３の径を変更して形成すればよい。このよ
うにすることにより、各平坦化ハンダバンプ２５の頂面
２６の径を、さらに均一にすることができる。
Ｂと第２パッド２２Ｃとの区分に際して、そのパッド２
２を裏面側に投影した領域にベタ層２１が設けられてい
るかどうかだけに着目した。しかし、これ以外に、例え
ば、そのパッド２２を裏面側に投影した領域に、ベタ層
２１の端部やベタ層２１以外の配線等が形成されている
パッド２２等も考慮に入れることができる。この場合
は、それぞれのパッド２２の条件によって、印刷マスク
３２の透孔３３の径を変更して形成すればよい。このよ
うにすることにより、各平坦化ハンダバンプ２５の頂面
２６の径を、さらに均一にすることができる。
【００４０】また、上記実施形態では、基板１には、１
層の樹脂絶縁層５が形成されているが、コア基板３とソ
ルダーレジスト層７との間に複数の樹脂絶縁層５を積層
して形成してもよい。その場合は、ベタ層２１が、コア
基板３と樹脂絶縁層５との層間でなく、複数の樹脂絶縁
層５の層間に形成されている場合にも、本発明を適用す
ることができる。
層の樹脂絶縁層５が形成されているが、コア基板３とソ
ルダーレジスト層７との間に複数の樹脂絶縁層５を積層
して形成してもよい。その場合は、ベタ層２１が、コア
基板３と樹脂絶縁層５との層間でなく、複数の樹脂絶縁
層５の層間に形成されている場合にも、本発明を適用す
ることができる。
【図１】実施形態に係る基板の部分拡大断面図である。
【図２】パッドにハンダペーストを塗布した様子を示す
説明図である。
説明図である。
【図３】パッド上にハンダバンプを形成した様子を示す
説明図である。
説明図である。
【図４】ハンダバンプを押圧して平坦化ハンダバンプを
形成した様子を示す説明図である。
形成した様子を示す説明図である。
【図５】従来の基板の部分拡大断面図である。
【図６】従来の基板の部分拡大断面図である。
１ 基板
２ 主面
３ コア基板（樹脂絶縁層）
５ 樹脂絶縁層
７ ソルダーレジスト層（樹脂絶縁層）
２１ ベタ層
２２ パッド
２２Ｂ 第１パッド
２２Ｃ 第２パッド
２５ 平坦化ハンダバンプ
２５Ｂ 第１平坦化ハンダバンプ
２５Ｃ 第２平坦化ハンダバンプ
２６ 頂面
３１ ハンダペースト
３２ 印刷マスク
３３Ｂ 第１透孔
３３Ｃ 第２透孔
３５ ハンダバンプ
３７ 押圧面
Claims (4)
- 【請求項１】主面と裏面を有し、上記主面側に突出し、
頂面がそれぞれ平坦化された複数の平坦化ハンダバンプ
を備える配線基板の製造方法であって、 上記主面側に開口する複数のパッドにそれぞれハンダペ
ーストを塗布するハンダペースト印刷工程であって、 上記複数のパッドは、自己を上記裏面側に投影した領域
に１又は複数の樹脂絶縁層を介してベタ層が形成されて
いる第１パッドと、自己を上記裏面側に投影した領域に
ベタ層は存在しない第２パッドと、を有し、 上記第１パッドには、上記第２パッドよりも少量の上記
ハンダペーストを塗布するハンダペースト印刷工程と、 塗布された上記ハンダペーストを溶解して略半球状のハ
ンダバンプを形成するリフロー工程と、 上記略半球状のハンダバンプの頂部を平坦な押圧面で押
圧して上記平坦化ハンダバンプを形成する平坦化工程
と、を備える配線基板の製造方法。 - 【請求項２】請求項１に記載の配線基板の製造方法であ
って、 前記平坦化工程は、前記第１パッドに形成された第１平
坦化ハンダバンプの頂面の径と、前記第２パッドに形成
された第２平坦化ハンダバンプの頂面の径と、がほぼ等
しい平坦化ハンダバンプを形成する平坦化工程を備える
配線基板の製造方法。 - 【請求項３】請求項１又は請求項２に記載の配線基板の
製造方法であって、 前記ハンダペースト印刷工程において使用する印刷マス
クは、 前記第１パッドに対応する第１透孔の径が、前記第２パ
ッドに対応する第２透孔の径よりも小さい配線基板の製
造方法。 - 【請求項４】主面と裏面を有し、上記主面側に突出し、
頂面がそれぞれ平坦化された複数の平坦化ハンダバンプ
を備える配線基板であって、 上記主面側に開口する複数のパッドであって、自己を上
記裏面側に投影した領域に１又は複数の樹脂絶縁層を介
してベタ層が形成されている第１パッドと、自己を上記
裏面側に投影した領域にベタ層は存在しない第２パッド
と、を有し、 上記第１パッドに形成された第１平坦化ハンダバンプの
頂面の径と、上記第２パッドに形成された第２平坦化ハ
ンダバンプの頂面の径と、がほぼ等しい配線基板。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
| TW091111038A TW543349B (en) | 2001-06-27 | 2002-05-24 | Wiring substrate and manufacturing method thereof |
| CNB021225923A CN1265690C (zh) | 2001-06-27 | 2002-06-14 | 印刷电路板及其制造方法 |
| US10/180,965 US6719185B2 (en) | 2001-06-27 | 2002-06-27 | Substrate with top-flattened solder bumps and method for manufacturing the same |
| US10/755,379 US6803658B2 (en) | 2001-06-27 | 2004-01-13 | Substrate with top-flattened solder bumps and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194772A JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003359558A Division JP2004031996A (ja) | 2003-10-20 | 2003-10-20 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008192A true JP2003008192A (ja) | 2003-01-10 |
| JP3595283B2 JP3595283B2 (ja) | 2004-12-02 |
Family
ID=19032852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194772A Expired - Fee Related JP3595283B2 (ja) | 2001-06-27 | 2001-06-27 | 配線基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6719185B2 (ja) |
| JP (1) | JP3595283B2 (ja) |
| CN (1) | CN1265690C (ja) |
| TW (1) | TW543349B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6719185B2 (en) * | 2001-06-27 | 2004-04-13 | Ngk Spark Plug Co., Ltd. | Substrate with top-flattened solder bumps and method for manufacturing the same |
| JP2008004870A (ja) * | 2006-06-26 | 2008-01-10 | Fujikura Ltd | 配線板及び配線板の製造方法 |
| KR101516656B1 (ko) * | 2007-12-12 | 2015-05-11 | 삼성전자주식회사 | 인쇄회로기판, 전자 소자, 시스템, 전기 회로의 테스트 방법 및 인쇄회로기판의 형성 방법 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989493B2 (en) * | 2004-03-03 | 2006-01-24 | Seagate Technology Llc | Electrical feedthrough assembly for a sealed housing |
| JP2005347353A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| CN100455161C (zh) * | 2004-12-07 | 2009-01-21 | 鸿富锦精密工业（深圳）有限公司 | 一种印刷电路板设计方法及印刷电路板 |
| US7082844B1 (en) * | 2005-02-16 | 2006-08-01 | Cts Corporation | Strain sensor having improved accuracy |
| CN101826496B (zh) * | 2005-05-23 | 2015-03-18 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| EP1887846A4 (en) * | 2005-06-30 | 2010-08-11 | Ibiden Co Ltd | CIRCUIT BOARD |
| CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| KR20080037681A (ko) * | 2005-08-23 | 2008-04-30 | 로무 가부시키가이샤 | 반도체 칩 및 그 제조 방법 및 반도체 장치 |
| JP4679587B2 (ja) * | 2005-12-20 | 2011-04-27 | イビデン株式会社 | プリント配線板の製造方法 |
| JP4251458B2 (ja) * | 2005-12-21 | 2009-04-08 | Ｔｄｋ株式会社 | チップ部品の実装方法及び回路基板 |
| TWI407870B (zh) * | 2006-04-25 | 2013-09-01 | Ngk Spark Plug Co | 配線基板之製造方法 |
| US7441467B2 (en) * | 2006-07-12 | 2008-10-28 | Cts Corporation | Compression strain sensor |
| JP4793187B2 (ja) * | 2006-09-11 | 2011-10-12 | パナソニック株式会社 | 電子部品実装システムおよび電子部品実装方法 |
| US7855452B2 (en) | 2007-01-31 | 2010-12-21 | Sanyo Electric Co., Ltd. | Semiconductor module, method of manufacturing semiconductor module, and mobile device |
| US8829663B2 (en) * | 2007-07-02 | 2014-09-09 | Infineon Technologies Ag | Stackable semiconductor package with encapsulant and electrically conductive feed-through |
| JP5154271B2 (ja) * | 2008-03-17 | 2013-02-27 | 日本特殊陶業株式会社 | はんだバンプを有する配線基板及びその製造方法 |
| TWI392068B (zh) * | 2008-11-11 | 2013-04-01 | Unimicron Technology Corp | 封裝基板及其製法 |
| JP2011243683A (ja) * | 2010-05-17 | 2011-12-01 | Fujitsu Ltd | 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 |
| US9564391B2 (en) * | 2011-01-06 | 2017-02-07 | Broadcom Corporation | Thermal enhanced package using embedded substrate |
| WO2014024338A1 (ja) * | 2012-08-10 | 2014-02-13 | パナソニック株式会社 | 部品実装基板の製造方法及び製造システム |
| JP6143104B2 (ja) * | 2012-12-05 | 2017-06-07 | 株式会社村田製作所 | バンプ付き電子部品及びバンプ付き電子部品の製造方法 |
| US20140174811A1 (en) * | 2012-12-21 | 2014-06-26 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and manufacturing method thereof |
| JP6778585B2 (ja) * | 2016-11-02 | 2020-11-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| US20180226372A1 (en) * | 2017-02-08 | 2018-08-09 | Nanya Technology Corporation | Package structure and manufacturing method thereof |
| US20190164875A1 (en) * | 2017-11-27 | 2019-05-30 | Asm Technology Singapore Pte Ltd | Premolded substrate for mounting a semiconductor die and a method of fabrication thereof |
| CN110278659B (zh) * | 2018-03-16 | 2021-09-28 | 宏启胜精密电子(秦皇岛)有限公司 | 复合电路板及其制造方法 |
| US11887958B2 (en) | 2020-08-20 | 2024-01-30 | Stmicroelectronics Ltd | Coplanar bump contacts of differing sizes |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03194994A (ja) | 1989-12-22 | 1991-08-26 | Nec Corp | 表面装着用ｉｃパッケージの半田接続方法 |
| JP3310499B2 (ja) * | 1995-08-01 | 2002-08-05 | 富士通株式会社 | 半導体装置 |
| US5984164A (en) * | 1997-10-31 | 1999-11-16 | Micron Technology, Inc. | Method of using an electrically conductive elevation shaping tool |
| JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
| EP1868423A1 (en) * | 1998-09-17 | 2007-12-19 | Ibiden Co., Ltd. | Multilayer build-up wiring board |
| US6220499B1 (en) * | 1998-09-29 | 2001-04-24 | International Business Machines Corporation | Method for assembling a chip carrier to a semiconductor device |
| JP2000307225A (ja) | 1999-04-21 | 2000-11-02 | Ibiden Co Ltd | 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 |
| JP3303849B2 (ja) * | 1999-06-10 | 2002-07-22 | 日本電気株式会社 | バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 |
| US6492738B2 (en) * | 1999-09-02 | 2002-12-10 | Micron Technology, Inc. | Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer |
| JP3670917B2 (ja) * | 1999-12-16 | 2005-07-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
| US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
| TW459362B (en) * | 2000-08-01 | 2001-10-11 | Siliconware Precision Industries Co Ltd | Bump structure to improve the smoothness |
| JP2002223065A (ja) * | 2001-01-24 | 2002-08-09 | Ibiden Co Ltd | プリント配線板の製造方法 |
| JP4659262B2 (ja) * | 2001-05-01 | 2011-03-30 | 富士通セミコンダクター株式会社 | 電子部品の実装方法及びペースト材料 |
| JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2001
- 2001-06-27 JP JP2001194772A patent/JP3595283B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-24 TW TW091111038A patent/TW543349B/zh not_active IP Right Cessation
- 2002-06-14 CN CNB021225923A patent/CN1265690C/zh not_active Expired - Fee Related
- 2002-06-27 US US10/180,965 patent/US6719185B2/en not_active Expired - Lifetime
-
2004
- 2004-01-13 US US10/755,379 patent/US6803658B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6719185B2 (en) * | 2001-06-27 | 2004-04-13 | Ngk Spark Plug Co., Ltd. | Substrate with top-flattened solder bumps and method for manufacturing the same |
| JP2008004870A (ja) * | 2006-06-26 | 2008-01-10 | Fujikura Ltd | 配線板及び配線板の製造方法 |
| KR101516656B1 (ko) * | 2007-12-12 | 2015-05-11 | 삼성전자주식회사 | 인쇄회로기판, 전자 소자, 시스템, 전기 회로의 테스트 방법 및 인쇄회로기판의 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3595283B2 (ja) | 2004-12-02 |
| US20030003706A1 (en) | 2003-01-02 |
| CN1494368A (zh) | 2004-05-05 |
| CN1265690C (zh) | 2006-07-19 |
| US20040140561A1 (en) | 2004-07-22 |
| TW543349B (en) | 2003-07-21 |
| US6803658B2 (en) | 2004-10-12 |
| US6719185B2 (en) | 2004-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003008192A (ja) | 配線基板及びその製造方法 | |
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| US6514845B1 (en) | Solder ball contact and method | |
| US6979636B1 (en) | Method for forming heightened solder bumps on circuit boards | |
| US10720392B2 (en) | Wiring substrate | |
| KR101009110B1 (ko) | 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| US6148512A (en) | Method for attaching an electronic device | |
| JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2003142811A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH0258793B2 (ja) | ||
| JPH11214819A (ja) | 配線板及びその製造方法 | |
| KR100726242B1 (ko) | 플립칩 실장용 기판의 제조방법 | |
| JP3802824B2 (ja) | 配線基板の製造方法 | |
| JP2004031996A (ja) | 配線基板及びその製造方法 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JP3898628B2 (ja) | 配線基板及び、その製造方法 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP2004119464A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| KR20140081433A (ko) | 인쇄회로기판 및 그 제조 방법 | |
| KR100426391B1 (ko) | 금속 범프의 제조 방법 | |
| JPH05121411A (ja) | 電子部品における接続用バンプの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |