JP2004193297A - ウェハレベルパッケージおよびその製造方法 - Google Patents
ウェハレベルパッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP2004193297A JP2004193297A JP2002358887A JP2002358887A JP2004193297A JP 2004193297 A JP2004193297 A JP 2004193297A JP 2002358887 A JP2002358887 A JP 2002358887A JP 2002358887 A JP2002358887 A JP 2002358887A JP 2004193297 A JP2004193297 A JP 2004193297A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- prepreg
- wafer
- metal foil
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】従来のメタルポストを設けるウェハレベルパッケージと異なるウェハレベルパッケージ、および製造工程が短く、生産性が高いウェハレベルパッケージの製造方法を提供する。
【解決手段】ウェハ上に接続端子となる複数のボンディングパッド３が設けられた複数の半導体チップ２と、前記半導体チップ２上に積層された熱硬化したプリプレグ４を介して前記ボンディングパッド３と接続する導電性バンプ５と、前記導電性バンプ５の直上に設けられた銅箔８に形成された半田ボール６とを含むことを特徴とするウェハレベルパッケージ。
【選択図】図３
【解決手段】ウェハ上に接続端子となる複数のボンディングパッド３が設けられた複数の半導体チップ２と、前記半導体チップ２上に積層された熱硬化したプリプレグ４を介して前記ボンディングパッド３と接続する導電性バンプ５と、前記導電性バンプ５の直上に設けられた銅箔８に形成された半田ボール６とを含むことを特徴とするウェハレベルパッケージ。
【選択図】図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の実装において、ウェハレベルで一括してパッケージを形成するためのウェハレベルパッケージおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体集積回路の高密度実装の要求はますます強くなっている。それに伴い、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められている。
従来、半導体パッケ−ジは、ウェハ工程を経たウェハに対し、裏面研磨を施してからダイシングを行い、各チップに切断分離した後、チップ毎にダイボンディング、ワイヤボンディング、樹脂封止等を行って半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年では、高速信号処理や小型化等の点でワイヤボンディングに優っているチップのバンプを用いたフリップチップ接続が用いられるようになってきた。フリップチップ接続には、取り扱い易さや信頼性の点から、バンプ付きの半導体装置が望ましく、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）方式によるパッケージンが実用されている。
【０００３】
さらに最近では、チップサイズレベルのパッケ−ジから発展した形態のパッケ−ジとして、複数の半導体チップをウェハレベルで一括してパッケージ形成する、いわゆるウェハレベルパッケージ方式が登場した（例えば、特許文献１、特許文献２、特許文献３参照）。
【０００４】
従来のウェハレベルパッケージの製造方法の一例を図７に示して説明する。図７に示すように、Ａｌ電極等のボンディングパッド７１を有する半導体素子を表面に形成したウェハ７２上に、真空蒸着やスパッタリング等の真空成膜法により電気めっき用の導電層７３を設け（図７（ａ））、次に、導電層７３上に感光性レジストを厚く塗布し、フォトリソグラフィ法により感光性レジストをパタ−ニングし、開口部７４を有する所定のレジストパターン７５を形成する（図７（ｂ））。次いで、レジストパターン７５の開口部７４に、銅、金等の導電性金属で電気めっきを行って、半導体素子の素子電極用メタルポスト７６を形成し（図７（ｃ））、次いでレジストパターン７５を剥離後、ソフトエッチングして不要な部分の導電層７３を除去することにより、半導体素子のボンディングパッド７１上にメタルポスト７６を形成する（図７（ｄ））。次に、メタルポスト７６を形成した半導体素子表面に、コンプレッション成形やトランスファー成形によって、エポキシ樹脂等の封止樹脂７７’により樹脂封止を行い（図７（ｅ））、その後、封止樹脂７７’の表面を研磨してメタルポスト７６の頂部を露出させ（図７（ｆ））、露出したメタルポスト７６の頂部に半田ボール７８を形成させる（図７（ｇ））ことにより、ウェハレベルパッケージ７０が製造される。
【０００５】
上記の従来の製造法によるウェハレベルパッケージ７０は、図７（ｇ）に示すように、ウェハ上に半導体素子が形成されており、半導体素子の主面には、金属配線が形成され、金属配線の一方の端部上には半導体素子のＡｌ電極等のボンディングパッド７１が設けられ、ボンディングパッド７１上に銅等の金属柱からなるメタルポスト７６が形成されている。メタルポスト７６の上端には、半田ボール７８等からなる回路基板との接続電極が形成されている。また、複数のメタルポスト７６の間には、絶縁性の封止樹脂７７層が形成されている。
回路基板への実装は、ウェハレベルパッケージ７０を形成したウェハ７２を裏面研磨およびダイシングして半導体チップとし、半田ペーストを回路基板上に印刷等で形成した後、かかる回路基板の所定位置へ、半導体チップをチップマウンターで位置合わせして設置し、リフローすることで実施される。
【０００６】
【特許文献１】
特開２０００−３５３７６２号公報
【特許文献２】
特開２００１−１７６９０９号公報
【特許文献３】
特開２００１−２６７４５５号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のようなメタルポストを設ける従来のウェハレベルパッケージは、その製造工程が長く複雑であって生産性が悪く、めっき層形成のための真空成膜装置やめっき槽、さらには封止樹脂を形成するための金型を用いる必要があるため、設備コストが高くなるという問題があった。また、メタルポストは高さが１００μｍ程度あるため、通常の感光性レジストの露光限界である２０〜３０μｍを越えてしまい、例え１００μｍの感光性レジスト層を塗布形成しても、複数回の露光をする必要があり、生産性が悪いという問題があった。また、メタルポストを電解めっきにより形成した後も、導電層のソフトエッチングや余分な封止樹脂の研磨等の効率的でない煩雑な作業を行なわなければならないという問題があった。
【０００８】
そこで、本発明はこのような問題点を解消するためになされたものである。その目的は、製造工程が短く、高価な真空成膜装置を必要とせず、メタルポストを設けることなく、低コストで高品質のウェハレベルパッケージおよびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わるウェハレベルパッケージは、ウェハ上に接続端子となる複数のボンディングパッドが設けられた複数の半導体チップと、前記半導体チップ上に積層された熱硬化したプリプレグを介して前記ボンディングパッドと接続する導電性バンプと、前記導電性バンプの直上に設けられた導電性金属箔に形成された半田ボールとを含むようにしたものである。
【００１０】
請求項２の発明に係わるウェハレベルパッケージは、前記導電性バンプが円錐台形状であるようにしたものである。
【００１１】
請求項３の発明に係わるウェハレベルパッケージは、前記半田ボールが前記導電性バンプの接する導電性金属箔を覆って形成されたようにしたものである。
【００１２】
請求項４の発明に係わるウェハレベルパッケージは、前記半導体チップ上に積層される熱硬化したプリプレグが２層以上であり、該プリプレグに少なくとも１層の配線層が設けられているようにしたものである。
【００１３】
請求項５の発明に係わるウェハレベルパッケージの製造方法は、導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、前記導電性バンプを形成した前記導電性金属箔上に半田ボールを形成する工程と、を有するようにしたものである。
本発明の製造方法は、ウェハ上のボンディングパッドにバンプを形成しないので、ウェハメーカーやウェハの種別に依存することもなく、種々のウェハに適用することができる。また、メタルポストを用いる従来の製造方法に比べ、製造工程も短く、生産性の高い方法であり、低コストで高密度のウェハレベルパッケージが得られる。
【００１４】
請求項６の発明に係わるウェハレベルパッケージの製造方法は、導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した前記導電性バンプの先端側に導電性金属箔を重ねて積層プレスし、前記積層した導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングして配線を形成する工程と、前記配線を形成した導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、最初に導電性バンプを形成した前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、前記導電性金属箔上に半田ボールを形成する工程と、を有するようにしたものである。
本発明の製造方法により、ウェハ上に多層配線基板を設けてパッケージすることが可能となる。
【００１５】
【発明の実施の形態】
本発明のウェハレベルパッケージは、半導体素子の入出力端子であるＡｌ電極等のボンディングパッドに接続したメタルポストを設ける必要がなく、また封止樹脂を用いる必要もない。
本発明のウェハレベルパッケージは、従来のウェハレベルパッケージのように、半導体素子を形成したウェハ上に、パッケージを構成する部材を順次積み上げていく方式で製造するものではなく、別工程で銅箔上に作成した導電性バンプを、プリプレグを介して直接に半導体素子と積層し、導電性バンプをボンディングパッドに圧接接合して電気的接続を行なうものであり、銅箔と、絶縁性基体と、該絶縁性基体を貫通して形成された複数の導電性バンプとを用いた構成であるＢ２ ｉｔ（登録商標、Ｂｕｒｉｅｄ Ｂｕｍｐ ＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎＴｅｃｈｎｏｌｏｇｙ、（株）東芝で開発されＢ−スクェア・イットと呼ばれる）法の技術を応用したものである。
【００１６】
（ウェハレベルパッケージ）
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明のウェハレベルパッケージ１であり、ウェハ２上に接続端子となる複数のボンディングパッド３が表面に形成された複数の半導体チップと、前記半導体チップ上の熱硬化したプリプレグ４を介して前記ボンディングパッド３と接続する複数の導電性バンプ５と、前記導電性バンプ５の直上の銅箔等の導電性金属箔を覆って形成された半田ボ−ル６とを備えているものである。
【００１７】
本発明の導電性バンプ５およびプリプレグ４はＢ２ ｉｔ法で作成されたものであり、導電性バンプ５としては銅箔等の導電性金属箔上に、銀粒子等の導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペーストをスクリーン印刷し、乾燥して形成した円錐形状の導電性バンプを、半硬化状のガラスクロス入りエポキシ樹脂等のプリプレグに貫通させ、導電性バンプの頂部をプリプレグから突き出させた後、ボンディングパッドを設けた半導体チップを有するウェハ２と導電性バンプを設けたプリプレグを位置合わせし、積層プレスすることにより、導電性バンプの頂部はウェハ上の接続端子であるボンディングパッド３を形成するＡｌ電極と直接に圧接接合する。圧接接合により、導電性バンプのプリプレグから突き出した頂部はつぶれ、導電性バンプ５は円錐台形状となる。
【００１８】
本発明において、ガラスクロス入りプリプレグ４の厚さは任意に設定できるが、導電性バンプ５を貫通させ、絶縁性を確保するために、０．０６〜０．１ｍｍの厚さの範囲で用いるのが好ましい。
本発明では、導電性バンプをスクリーン印刷法で形成するので、本発明の半導体バンプは１２０μｍ以上の半導体素子の端子ピッチに適用するのが好ましい。また、スクリーン印刷し乾燥した後の導電性バンプの高さは、プリプレグを貫通させる必要があることから、少なくとも使用するプリプレグの厚さよりも大きく、プリプレグを貫通し、ボンディングパッド３に圧接接合するのに十分な高さがあることが好ましい。
【００１９】
導電性バンプ５を印刷する銅箔等の導電性金属箔の厚さも任意に設定できるが、例えば、一般的な厚さである１８μｍの銅箔が例示できる。図１の例では、銅箔は導電性バンプを印刷形成した円形部分を残して、他の箇所はエッチング除去された場合を示しており、このバンプ形成部の銅箔を覆って半田ボールが形成されている。
もとより、半田ボール形成領域以外に、所望する銅の配線層を形成することも可能である。
【００２０】
図２は、本発明のウェハレベルパッケージの別な実施の形態を示す図面である。
図２に示すウェハレベルパッケージ２１においては、ウェハ２２上に接続端子となる複数のボンディングパッド２３が表面に形成された複数の半導体チップと、前記半導体チップ上の熱硬化したプリプレグ２４ｂを介して前記ボンディングパッド３と接続する複数の導電性バンプ２５ｂと、配線層２７ｂが設けられており、さらに上層に積層された熱硬化したプリプレグ２４ａを介して、導電性バンプ２５ａの直上の銅箔を覆って形成された半田ボ−ル２６とを備えているものである。このように、本発明のウェハレベルパッケージは、半導体チップが設けられたウェハ上に、Ｂ２ ｉｔ法により少なくとも１層の配線層を設けることが可能であり、実装時にさらに所望する高密度配線層を得ることができる。
【００２１】
（ウェハレベルパッケージの製造方法）
（第１の実施形態）
図３は図１に示した本発明の実施形態の一例に関わるウェハレベルパッケージ１の製造方法を示す工程図である。図３に基づいて本発明の製造方法について説明するが、その前に、本発明で用いているＢ２ ｉｔ法について簡単に説明する。
【００２２】
図６はＢ２ ｉｔ法による配線基板の製造方法を説明する工程概観図である。
図６（ａ）に示すように、銅箔６１ａ上にスクリ−ン印刷法により導電性ペ−ストを印刷し、乾燥し、導電性バンプ６２を銅箔６１ａ上の所定位置に形成する。導電性バンプ６２は絶縁層であるプリプレグ６３を貫通するように先端が尖った円錐形状に形成する。
【００２３】
次に、温度９５〜１１５℃程度の温度条件において、形成した導電性バンプ６２をガラスクロス入りエポキシ樹脂よりなるプリプレグ６３に積層し、導電性バンプを貫通させると、導電性バンプの先端はガラスクロスを突き抜ける。続いて、突き当て用の銅箔６１ｂを重ね、プリプレグ６３が硬化する温度、圧力で積層プレスし、図６（ｂ）に示すように、所定部分が導電性バンプで導通した導通基板６４を形成する。この後、図６（ｃ）に示すように、表裏の銅箔をパタ−ンエッチングして配線パタ−ン６５を形成し、Ｂ２ ｉｔ法による両面配線基板６６を得る。
以下、必要に応じて同様の工程を行なうことにより、さらに多層化した多層配線基板を得ることができる
【００２４】
本発明の製造方法について、図３に基づいて説明する。本発明で用いる導電性金属箔は、導電率、半田との親和性、価格等の点から銅箔が好ましい。所定厚さの銅箔７上に、銀粒子等の導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペ−ストを、スクリーン印刷法により所定の位置に印刷し、乾燥して円錐状の導電性バンプ５’を形成する（図３（ａ））。導電性バンプ５’の位置は、接合するウェハ上の接続端子となるボンディングパッドに合わせた位置に印刷する。
【００２５】
続いて、専用機にて導電性バンプ５’を所定厚さのガラスクロス入りプリプレグ４’に積層し、貫通させることにより、導電性バンプ５’の先端はプリプレグ４’上に突き出す（図３（ｂ））。
【００２６】
次に、プリプレグ４’を貫通した導電性バンプ５’をボンディングパッド３が表面に形成された半導体チップを有するウェハ２に位置合わせした後、積層し、加圧加熱プレスして、熱硬化したプリプレグ４を介して圧接接合することにより、導電性バンプ５とボンディングパッド３とを電気的に接続する（図３（ｃ））。この時、例え、ボンディングパッド３のＡｌ電極に酸化膜があっても、導電性バンプ５の先端の突起は圧接により酸化膜を破り、十分な電気的接続を形成する。
【００２７】
次いで、フォトエッチング法により導電性バンプ５が形成され、半田ボールを形成する銅箔８を残して、他の部分の銅箔をエッチングして除去する（図３（ｄ））。
【００２８】
次に、エッチングして所定形状とした半田ボール形成部の銅箔８を覆って半田ボール６を形成し、ウェハレベルパッケージ１を形成する（図３（ｅ））。前記の半田ボール形成部は半田と親和性の良い銅で形成されており、半田ボールの形成は印刷法でもボンダー等を用いた形成法であってもよい。
【００２９】
（第２の実施形態）
図４およびそれに続く図５に基づいて、本発明の製造方法の第２の実施形態について説明する。
第１の実施形態と同様に、所定厚さの銅箔２８上に、スクリーン印刷法により導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペ−ストを、所定の位置に塗布し、乾燥して円錐状の第１の導電性バンプ２５’ａを形成する（図４（ａ））。導電性バンプ２５’ａの位置は、ウェハレベルパッケージを半田ボールで接合する配線基板の接合位置に合わせた位置に印刷する。
【００３０】
続いて、第１の導電性バンプ２５’ａを所定厚さのガラスクロス入りプリプレグ２４ａを専用機にて貫通させた後、上記の貫通した導電性バンプ２５’ａの先端の突き当て側に所定厚さの銅箔２７’を重ね、所定の温度、圧力で積層プレスを行なう（図４（ｂ））。
【００３１】
次に、積層プレスした突き当て側の銅箔をパタ−ンエッチングし、第２の導電性バンプを印刷する領域２７ａおよび所望する配線２７ｂを形成する（図４（ｃ））。
【００３２】
次に、前記の第２の導電性バンプを印刷する領域２７ａの上に第２の導電性バンプ２５’ｂを印刷し、乾燥した後、第２のプリプレグ２４’ｂを貫通させる（図４（ｄ））。
【００３３】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハ２２のボンディングパッド２３と、プリプレグ２４’ｂから突き出た導電性バンプ２５’ｂを正確に位置あわせした後、真空熱プレス機により所定の温度、圧力で積層プレスし、熱硬化したプリプレグ２４ｂを介して、各々の導電性バンプ２５ｂをそれぞれ所定のボンディングパッド２３に圧接接続する（図４（ｅ））。
【００３４】
次に、プリプレグを間にしてウェハ２２の反対側にある銅箔２８上にフォトレジストを塗布し、乾燥後、フォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、導電性バンプを覆う寸法を有する複数の円形パターンの銅箔２９を形成する（図４（ｆ））。
次いで、半田ボール形成部となる上記の複数の円形パターンの銅箔２９の各々に、半田ボール２６を形成して、ウェハ２２上に内部配線２７ｂを設けた多層配線基板を有するウェハレベルパッケージ２１を形成する（図４（ｇ））。
【００３５】
【実施例】
（実施例１）
銀粉末とメラミン樹脂、フェノール樹脂とエポキシ樹脂（メラミン樹脂：フェノール樹脂：エポキシ樹脂＝５：５：１重量比）、硬化剤、酢酸ジエチレングリコールモノブチルエーテルを主成分とする銀ペーストを、１８μｍ厚の銅箔上の所定位置にスクリーン印刷法で印刷し、乾燥し、底部の径２００μｍの先端の尖った円錐形の複数の導電性バンプを形成した。続いて、ＦＲ−４（米国ＮＥＭＡ：Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｉｃａｌ Ｍａｎｕｆａｃｕｔｕｒｅｓ Ａｓｓｏｃｉａｔｉｏｎ規格）タイプの厚さ１００μｍのガラスクロス入りプリプレグを用い、専用機を用いて導電性バンプを貫通させたところ、導電性バンプはガラスクロス入りプリプレグを切断あるいは掻き分けて貫通し、その先端部はプリプレグ上に突き出た。
【００３６】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハのボンディングパッド部と、プリプレグを介してプリプレグから突き出た導電性バンプを正確に位置合わせした後、真空熱プレス機により温度１００℃で、所定の圧力で積層プレスし、各々の導電性バンプをそれぞれ所定のボンディングパッドに接続した。
【００３７】
次に、プリプレグを間にしてウェハの反対側にある銅箔上にフォトレジストを塗布し、乾燥後、径２００μｍの導電性バンプを覆う２５０μｍ径の複数の円形パターンを有するフォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、２５０μｍ径の複数の円形パターンの銅箔を形成した。
次いで、この銅の複数の円形パターンの各々に、半田ボールを形成して、ウェハレベルパッケージを得た。
【００３８】
（実施例２）
実施例１と同じ銀ペーストを用い、１８μｍ厚の銅箔上の所定位置にスクリーン印刷法で塗布し、１００℃でオーブンにより乾燥し、径２００μｍの円錐形の複数の第１の導電性バンプを形成した。続いて、厚さ１００μｍのガラスクロス入りエポキシプリプレグに、専用機を用いて導電性バンプを貫通させた。 続いて、上記のバンプ形成銅箔の貫通バンプの突き当て側に１８μｍの銅箔を重ね、所定の温度、圧力で積層プレスを行なった。
積層プレス後、突き当て側の銅箔をパタ−ンエッチングして配線および第２の導電性バンプ印刷領域を形成した。
【００３９】
次に、上記の第２の導電性バンプ印刷領域の銅箔上に、前記と同じ方法で径２００μｍの円錐形の複数の導電性バンプを形成し、続いて、厚さ１００μｍのガラスクロス入りエポキシプリプレグに、専用機を用いて導電性バンプを貫通させた。
【００４０】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハのボンディングパッド部と、プリプレグを介してプリプレグから突き出た導電性バンプを正確に位置あわせした後、真空熱プレス機により所定の温度、圧力で積層プレスし、各々の導電性バンプをそれぞれ所定のボンディングパッドに接続した。
【００４１】
次に、プリプレグを間にしてウェハの反対側にある銅箔上にフォトレジストを塗布し、乾燥後、径２００μｍの導電性バンプを覆う２５０μｍ径の複数の円形パターンを有するフォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、２５０μｍ径の複数の円形パターンの銅箔を形成した。
次いで、この銅の複数の円形パターンの各々に、半田ボールを形成して、ウェハ上に内部配線基板を有するウェハレベルパッケージを得た。
【００４２】
【発明の効果】
本発明では、ウェハ上の半導体素子のＡｌ電極等のボンディングパッドにはバンプを形成する加工が不要となり、絶縁性のプリプレグを介して、導電性バンプを直接にＡｌ電極に接続する方法であるので、ウェハに制約されることがなく、種々のウェハに適用することが可能であるという利点がある。また、必要に応じてＢ２ ｉｔ法を適用することにより、ウェハ上に内部配線を有する多層配線基板を積層することも可能であり、ウェハレベルパッケージをさらに高付加価値化することができる。
【００４３】
また、本発明のウェハレベルパッケージの製造方法は、従来の製造方法のようにメタルポストを形成する必要がないために、厚い感光性レジストをパターニングする工程が不要であり、めっき層形成のための真空成膜装置や封止樹脂を形成するための金型を用いる設備も不要となり、短い工程で製造が可能である。さらに、メタルポストを形成する従来の方法のように、効率的でない研磨を行って、電気的接続を得る工程も不要である。したがって、本発明の製造方法は、生産性が高く、コスト低減効果の高い高密度化が可能なウェハレベルパッケージの製造方法である。また、本発明の半田ボール形成部は半田と親和性の良い銅で形成されているので、高品質の半田ボールを容易に形成することができる。
【図面の簡単な説明】
【図１】本発明のウェハレベルパッケージの一実施形態を示す部分縦断面図
【図２】本発明のウェハレベルパッケージの他の実施形態を示す部分縦断面図
【図３】本発明のウェハレベルパッケージの製造方法を説明する工程断面図
【図４】本発明の他の実施形態に関わるウェハレベルパッケージの製造方法を説明する工程断面図
【図５】図４に続く本発明の他の実施形態に関わるウェハレベルパッケージの製造方法を説明する工程断面図
【図６】本発明のウェハレベルパッケージの製造方法で用いるＢ２ ｉｔ法による配線基板の製造方法を説明する工程概観図
【図７】従来のウェハレベルパッケージの製造方法を説明する工程断面図
【符号の説明】
１、２１ ウェハレベルパッケージ
２、２２ 半導体素子を形成したウェハ
３、２３ ボンディングパッド
４’、２４’ｂ プリプレグ
４、２４ａ、２４ｂ 熱硬化したプリプレグ
５’、２５’ａ、２５’ｂ 導電性バンプ
５、２５ａ、２５ｂ 導電性バンプ
６、２６ 半田ボール
７、２７’、２８ 銅箔
８、２９ 半田ボール形成部の銅箔
２７ａ 導電性バンプ印刷領域の銅箔
２７ｂ 配線
６１ａ、６１ｂ 銅箔
６２ 導電性バンプ
６３ プリプレグ
６４ 導通基板
６５ 配線パターン
６６ 配線基板
７０ ウェハレベルパッケージ
７１ ボンディングパッド
７２ ウェハ
７３ 導電層
７４ 開口部
７５ レジストパターン
７６ メタルポスト
７７ 封止樹脂
７８ 半田ボール
【発明の属する技術分野】
本発明は、半導体集積回路の実装において、ウェハレベルで一括してパッケージを形成するためのウェハレベルパッケージおよびその製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体集積回路の高密度実装の要求はますます強くなっている。それに伴い、半導体パッケ−ジの小型化、多ピン化、外部端子のファインピッチ化が求められている。
従来、半導体パッケ−ジは、ウェハ工程を経たウェハに対し、裏面研磨を施してからダイシングを行い、各チップに切断分離した後、チップ毎にダイボンディング、ワイヤボンディング、樹脂封止等を行って半導体装置を組み上げており、ワイヤボンディング法による半導体素子とリードフレームの電気接続が行なわれていた。
近年では、高速信号処理や小型化等の点でワイヤボンディングに優っているチップのバンプを用いたフリップチップ接続が用いられるようになってきた。フリップチップ接続には、取り扱い易さや信頼性の点から、バンプ付きの半導体装置が望ましく、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）方式によるパッケージンが実用されている。
【０００３】
さらに最近では、チップサイズレベルのパッケ−ジから発展した形態のパッケ−ジとして、複数の半導体チップをウェハレベルで一括してパッケージ形成する、いわゆるウェハレベルパッケージ方式が登場した（例えば、特許文献１、特許文献２、特許文献３参照）。
【０００４】
従来のウェハレベルパッケージの製造方法の一例を図７に示して説明する。図７に示すように、Ａｌ電極等のボンディングパッド７１を有する半導体素子を表面に形成したウェハ７２上に、真空蒸着やスパッタリング等の真空成膜法により電気めっき用の導電層７３を設け（図７（ａ））、次に、導電層７３上に感光性レジストを厚く塗布し、フォトリソグラフィ法により感光性レジストをパタ−ニングし、開口部７４を有する所定のレジストパターン７５を形成する（図７（ｂ））。次いで、レジストパターン７５の開口部７４に、銅、金等の導電性金属で電気めっきを行って、半導体素子の素子電極用メタルポスト７６を形成し（図７（ｃ））、次いでレジストパターン７５を剥離後、ソフトエッチングして不要な部分の導電層７３を除去することにより、半導体素子のボンディングパッド７１上にメタルポスト７６を形成する（図７（ｄ））。次に、メタルポスト７６を形成した半導体素子表面に、コンプレッション成形やトランスファー成形によって、エポキシ樹脂等の封止樹脂７７’により樹脂封止を行い（図７（ｅ））、その後、封止樹脂７７’の表面を研磨してメタルポスト７６の頂部を露出させ（図７（ｆ））、露出したメタルポスト７６の頂部に半田ボール７８を形成させる（図７（ｇ））ことにより、ウェハレベルパッケージ７０が製造される。
【０００５】
上記の従来の製造法によるウェハレベルパッケージ７０は、図７（ｇ）に示すように、ウェハ上に半導体素子が形成されており、半導体素子の主面には、金属配線が形成され、金属配線の一方の端部上には半導体素子のＡｌ電極等のボンディングパッド７１が設けられ、ボンディングパッド７１上に銅等の金属柱からなるメタルポスト７６が形成されている。メタルポスト７６の上端には、半田ボール７８等からなる回路基板との接続電極が形成されている。また、複数のメタルポスト７６の間には、絶縁性の封止樹脂７７層が形成されている。
回路基板への実装は、ウェハレベルパッケージ７０を形成したウェハ７２を裏面研磨およびダイシングして半導体チップとし、半田ペーストを回路基板上に印刷等で形成した後、かかる回路基板の所定位置へ、半導体チップをチップマウンターで位置合わせして設置し、リフローすることで実施される。
【０００６】
【特許文献１】
特開２０００−３５３７６２号公報
【特許文献２】
特開２００１−１７６９０９号公報
【特許文献３】
特開２００１−２６７４５５号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のようなメタルポストを設ける従来のウェハレベルパッケージは、その製造工程が長く複雑であって生産性が悪く、めっき層形成のための真空成膜装置やめっき槽、さらには封止樹脂を形成するための金型を用いる必要があるため、設備コストが高くなるという問題があった。また、メタルポストは高さが１００μｍ程度あるため、通常の感光性レジストの露光限界である２０〜３０μｍを越えてしまい、例え１００μｍの感光性レジスト層を塗布形成しても、複数回の露光をする必要があり、生産性が悪いという問題があった。また、メタルポストを電解めっきにより形成した後も、導電層のソフトエッチングや余分な封止樹脂の研磨等の効率的でない煩雑な作業を行なわなければならないという問題があった。
【０００８】
そこで、本発明はこのような問題点を解消するためになされたものである。その目的は、製造工程が短く、高価な真空成膜装置を必要とせず、メタルポストを設けることなく、低コストで高品質のウェハレベルパッケージおよびその製造方法を提供することである。
【０００９】
【課題を解決するための手段】
上記の課題を解決するために、請求項１の発明に係わるウェハレベルパッケージは、ウェハ上に接続端子となる複数のボンディングパッドが設けられた複数の半導体チップと、前記半導体チップ上に積層された熱硬化したプリプレグを介して前記ボンディングパッドと接続する導電性バンプと、前記導電性バンプの直上に設けられた導電性金属箔に形成された半田ボールとを含むようにしたものである。
【００１０】
請求項２の発明に係わるウェハレベルパッケージは、前記導電性バンプが円錐台形状であるようにしたものである。
【００１１】
請求項３の発明に係わるウェハレベルパッケージは、前記半田ボールが前記導電性バンプの接する導電性金属箔を覆って形成されたようにしたものである。
【００１２】
請求項４の発明に係わるウェハレベルパッケージは、前記半導体チップ上に積層される熱硬化したプリプレグが２層以上であり、該プリプレグに少なくとも１層の配線層が設けられているようにしたものである。
【００１３】
請求項５の発明に係わるウェハレベルパッケージの製造方法は、導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、前記導電性バンプを形成した前記導電性金属箔上に半田ボールを形成する工程と、を有するようにしたものである。
本発明の製造方法は、ウェハ上のボンディングパッドにバンプを形成しないので、ウェハメーカーやウェハの種別に依存することもなく、種々のウェハに適用することができる。また、メタルポストを用いる従来の製造方法に比べ、製造工程も短く、生産性の高い方法であり、低コストで高密度のウェハレベルパッケージが得られる。
【００１４】
請求項６の発明に係わるウェハレベルパッケージの製造方法は、導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した前記導電性バンプの先端側に導電性金属箔を重ねて積層プレスし、前記積層した導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングして配線を形成する工程と、前記配線を形成した導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、最初に導電性バンプを形成した前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、前記導電性金属箔上に半田ボールを形成する工程と、を有するようにしたものである。
本発明の製造方法により、ウェハ上に多層配線基板を設けてパッケージすることが可能となる。
【００１５】
【発明の実施の形態】
本発明のウェハレベルパッケージは、半導体素子の入出力端子であるＡｌ電極等のボンディングパッドに接続したメタルポストを設ける必要がなく、また封止樹脂を用いる必要もない。
本発明のウェハレベルパッケージは、従来のウェハレベルパッケージのように、半導体素子を形成したウェハ上に、パッケージを構成する部材を順次積み上げていく方式で製造するものではなく、別工程で銅箔上に作成した導電性バンプを、プリプレグを介して直接に半導体素子と積層し、導電性バンプをボンディングパッドに圧接接合して電気的接続を行なうものであり、銅箔と、絶縁性基体と、該絶縁性基体を貫通して形成された複数の導電性バンプとを用いた構成であるＢ２ ｉｔ（登録商標、Ｂｕｒｉｅｄ Ｂｕｍｐ ＩｎｔｅｒｃｏｎｎｅｃｔｉｏｎＴｅｃｈｎｏｌｏｇｙ、（株）東芝で開発されＢ−スクェア・イットと呼ばれる）法の技術を応用したものである。
【００１６】
（ウェハレベルパッケージ）
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明のウェハレベルパッケージ１であり、ウェハ２上に接続端子となる複数のボンディングパッド３が表面に形成された複数の半導体チップと、前記半導体チップ上の熱硬化したプリプレグ４を介して前記ボンディングパッド３と接続する複数の導電性バンプ５と、前記導電性バンプ５の直上の銅箔等の導電性金属箔を覆って形成された半田ボ−ル６とを備えているものである。
【００１７】
本発明の導電性バンプ５およびプリプレグ４はＢ２ ｉｔ法で作成されたものであり、導電性バンプ５としては銅箔等の導電性金属箔上に、銀粒子等の導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペーストをスクリーン印刷し、乾燥して形成した円錐形状の導電性バンプを、半硬化状のガラスクロス入りエポキシ樹脂等のプリプレグに貫通させ、導電性バンプの頂部をプリプレグから突き出させた後、ボンディングパッドを設けた半導体チップを有するウェハ２と導電性バンプを設けたプリプレグを位置合わせし、積層プレスすることにより、導電性バンプの頂部はウェハ上の接続端子であるボンディングパッド３を形成するＡｌ電極と直接に圧接接合する。圧接接合により、導電性バンプのプリプレグから突き出した頂部はつぶれ、導電性バンプ５は円錐台形状となる。
【００１８】
本発明において、ガラスクロス入りプリプレグ４の厚さは任意に設定できるが、導電性バンプ５を貫通させ、絶縁性を確保するために、０．０６〜０．１ｍｍの厚さの範囲で用いるのが好ましい。
本発明では、導電性バンプをスクリーン印刷法で形成するので、本発明の半導体バンプは１２０μｍ以上の半導体素子の端子ピッチに適用するのが好ましい。また、スクリーン印刷し乾燥した後の導電性バンプの高さは、プリプレグを貫通させる必要があることから、少なくとも使用するプリプレグの厚さよりも大きく、プリプレグを貫通し、ボンディングパッド３に圧接接合するのに十分な高さがあることが好ましい。
【００１９】
導電性バンプ５を印刷する銅箔等の導電性金属箔の厚さも任意に設定できるが、例えば、一般的な厚さである１８μｍの銅箔が例示できる。図１の例では、銅箔は導電性バンプを印刷形成した円形部分を残して、他の箇所はエッチング除去された場合を示しており、このバンプ形成部の銅箔を覆って半田ボールが形成されている。
もとより、半田ボール形成領域以外に、所望する銅の配線層を形成することも可能である。
【００２０】
図２は、本発明のウェハレベルパッケージの別な実施の形態を示す図面である。
図２に示すウェハレベルパッケージ２１においては、ウェハ２２上に接続端子となる複数のボンディングパッド２３が表面に形成された複数の半導体チップと、前記半導体チップ上の熱硬化したプリプレグ２４ｂを介して前記ボンディングパッド３と接続する複数の導電性バンプ２５ｂと、配線層２７ｂが設けられており、さらに上層に積層された熱硬化したプリプレグ２４ａを介して、導電性バンプ２５ａの直上の銅箔を覆って形成された半田ボ−ル２６とを備えているものである。このように、本発明のウェハレベルパッケージは、半導体チップが設けられたウェハ上に、Ｂ２ ｉｔ法により少なくとも１層の配線層を設けることが可能であり、実装時にさらに所望する高密度配線層を得ることができる。
【００２１】
（ウェハレベルパッケージの製造方法）
（第１の実施形態）
図３は図１に示した本発明の実施形態の一例に関わるウェハレベルパッケージ１の製造方法を示す工程図である。図３に基づいて本発明の製造方法について説明するが、その前に、本発明で用いているＢ２ ｉｔ法について簡単に説明する。
【００２２】
図６はＢ２ ｉｔ法による配線基板の製造方法を説明する工程概観図である。
図６（ａ）に示すように、銅箔６１ａ上にスクリ−ン印刷法により導電性ペ−ストを印刷し、乾燥し、導電性バンプ６２を銅箔６１ａ上の所定位置に形成する。導電性バンプ６２は絶縁層であるプリプレグ６３を貫通するように先端が尖った円錐形状に形成する。
【００２３】
次に、温度９５〜１１５℃程度の温度条件において、形成した導電性バンプ６２をガラスクロス入りエポキシ樹脂よりなるプリプレグ６３に積層し、導電性バンプを貫通させると、導電性バンプの先端はガラスクロスを突き抜ける。続いて、突き当て用の銅箔６１ｂを重ね、プリプレグ６３が硬化する温度、圧力で積層プレスし、図６（ｂ）に示すように、所定部分が導電性バンプで導通した導通基板６４を形成する。この後、図６（ｃ）に示すように、表裏の銅箔をパタ−ンエッチングして配線パタ−ン６５を形成し、Ｂ２ ｉｔ法による両面配線基板６６を得る。
以下、必要に応じて同様の工程を行なうことにより、さらに多層化した多層配線基板を得ることができる
【００２４】
本発明の製造方法について、図３に基づいて説明する。本発明で用いる導電性金属箔は、導電率、半田との親和性、価格等の点から銅箔が好ましい。所定厚さの銅箔７上に、銀粒子等の導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペ−ストを、スクリーン印刷法により所定の位置に印刷し、乾燥して円錐状の導電性バンプ５’を形成する（図３（ａ））。導電性バンプ５’の位置は、接合するウェハ上の接続端子となるボンディングパッドに合わせた位置に印刷する。
【００２５】
続いて、専用機にて導電性バンプ５’を所定厚さのガラスクロス入りプリプレグ４’に積層し、貫通させることにより、導電性バンプ５’の先端はプリプレグ４’上に突き出す（図３（ｂ））。
【００２６】
次に、プリプレグ４’を貫通した導電性バンプ５’をボンディングパッド３が表面に形成された半導体チップを有するウェハ２に位置合わせした後、積層し、加圧加熱プレスして、熱硬化したプリプレグ４を介して圧接接合することにより、導電性バンプ５とボンディングパッド３とを電気的に接続する（図３（ｃ））。この時、例え、ボンディングパッド３のＡｌ電極に酸化膜があっても、導電性バンプ５の先端の突起は圧接により酸化膜を破り、十分な電気的接続を形成する。
【００２７】
次いで、フォトエッチング法により導電性バンプ５が形成され、半田ボールを形成する銅箔８を残して、他の部分の銅箔をエッチングして除去する（図３（ｄ））。
【００２８】
次に、エッチングして所定形状とした半田ボール形成部の銅箔８を覆って半田ボール６を形成し、ウェハレベルパッケージ１を形成する（図３（ｅ））。前記の半田ボール形成部は半田と親和性の良い銅で形成されており、半田ボールの形成は印刷法でもボンダー等を用いた形成法であってもよい。
【００２９】
（第２の実施形態）
図４およびそれに続く図５に基づいて、本発明の製造方法の第２の実施形態について説明する。
第１の実施形態と同様に、所定厚さの銅箔２８上に、スクリーン印刷法により導電性粉末とエポキシ樹脂等の樹脂および溶剤を主成分とする導電性ペ−ストを、所定の位置に塗布し、乾燥して円錐状の第１の導電性バンプ２５’ａを形成する（図４（ａ））。導電性バンプ２５’ａの位置は、ウェハレベルパッケージを半田ボールで接合する配線基板の接合位置に合わせた位置に印刷する。
【００３０】
続いて、第１の導電性バンプ２５’ａを所定厚さのガラスクロス入りプリプレグ２４ａを専用機にて貫通させた後、上記の貫通した導電性バンプ２５’ａの先端の突き当て側に所定厚さの銅箔２７’を重ね、所定の温度、圧力で積層プレスを行なう（図４（ｂ））。
【００３１】
次に、積層プレスした突き当て側の銅箔をパタ−ンエッチングし、第２の導電性バンプを印刷する領域２７ａおよび所望する配線２７ｂを形成する（図４（ｃ））。
【００３２】
次に、前記の第２の導電性バンプを印刷する領域２７ａの上に第２の導電性バンプ２５’ｂを印刷し、乾燥した後、第２のプリプレグ２４’ｂを貫通させる（図４（ｄ））。
【００３３】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハ２２のボンディングパッド２３と、プリプレグ２４’ｂから突き出た導電性バンプ２５’ｂを正確に位置あわせした後、真空熱プレス機により所定の温度、圧力で積層プレスし、熱硬化したプリプレグ２４ｂを介して、各々の導電性バンプ２５ｂをそれぞれ所定のボンディングパッド２３に圧接接続する（図４（ｅ））。
【００３４】
次に、プリプレグを間にしてウェハ２２の反対側にある銅箔２８上にフォトレジストを塗布し、乾燥後、フォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、導電性バンプを覆う寸法を有する複数の円形パターンの銅箔２９を形成する（図４（ｆ））。
次いで、半田ボール形成部となる上記の複数の円形パターンの銅箔２９の各々に、半田ボール２６を形成して、ウェハ２２上に内部配線２７ｂを設けた多層配線基板を有するウェハレベルパッケージ２１を形成する（図４（ｇ））。
【００３５】
【実施例】
（実施例１）
銀粉末とメラミン樹脂、フェノール樹脂とエポキシ樹脂（メラミン樹脂：フェノール樹脂：エポキシ樹脂＝５：５：１重量比）、硬化剤、酢酸ジエチレングリコールモノブチルエーテルを主成分とする銀ペーストを、１８μｍ厚の銅箔上の所定位置にスクリーン印刷法で印刷し、乾燥し、底部の径２００μｍの先端の尖った円錐形の複数の導電性バンプを形成した。続いて、ＦＲ−４（米国ＮＥＭＡ：Ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｉｃａｌ Ｍａｎｕｆａｃｕｔｕｒｅｓ Ａｓｓｏｃｉａｔｉｏｎ規格）タイプの厚さ１００μｍのガラスクロス入りプリプレグを用い、専用機を用いて導電性バンプを貫通させたところ、導電性バンプはガラスクロス入りプリプレグを切断あるいは掻き分けて貫通し、その先端部はプリプレグ上に突き出た。
【００３６】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハのボンディングパッド部と、プリプレグを介してプリプレグから突き出た導電性バンプを正確に位置合わせした後、真空熱プレス機により温度１００℃で、所定の圧力で積層プレスし、各々の導電性バンプをそれぞれ所定のボンディングパッドに接続した。
【００３７】
次に、プリプレグを間にしてウェハの反対側にある銅箔上にフォトレジストを塗布し、乾燥後、径２００μｍの導電性バンプを覆う２５０μｍ径の複数の円形パターンを有するフォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、２５０μｍ径の複数の円形パターンの銅箔を形成した。
次いで、この銅の複数の円形パターンの各々に、半田ボールを形成して、ウェハレベルパッケージを得た。
【００３８】
（実施例２）
実施例１と同じ銀ペーストを用い、１８μｍ厚の銅箔上の所定位置にスクリーン印刷法で塗布し、１００℃でオーブンにより乾燥し、径２００μｍの円錐形の複数の第１の導電性バンプを形成した。続いて、厚さ１００μｍのガラスクロス入りエポキシプリプレグに、専用機を用いて導電性バンプを貫通させた。 続いて、上記のバンプ形成銅箔の貫通バンプの突き当て側に１８μｍの銅箔を重ね、所定の温度、圧力で積層プレスを行なった。
積層プレス後、突き当て側の銅箔をパタ−ンエッチングして配線および第２の導電性バンプ印刷領域を形成した。
【００３９】
次に、上記の第２の導電性バンプ印刷領域の銅箔上に、前記と同じ方法で径２００μｍの円錐形の複数の導電性バンプを形成し、続いて、厚さ１００μｍのガラスクロス入りエポキシプリプレグに、専用機を用いて導電性バンプを貫通させた。
【００４０】
次に、複数のＡｌ電極のボンディングパッドを設けた複数の半導体チップを形成したウェハのボンディングパッド部と、プリプレグを介してプリプレグから突き出た導電性バンプを正確に位置あわせした後、真空熱プレス機により所定の温度、圧力で積層プレスし、各々の導電性バンプをそれぞれ所定のボンディングパッドに接続した。
【００４１】
次に、プリプレグを間にしてウェハの反対側にある銅箔上にフォトレジストを塗布し、乾燥後、径２００μｍの導電性バンプを覆う２５０μｍ径の複数の円形パターンを有するフォトマスクを用いて露光し、現像し、露出した銅箔を塩化第２鉄水溶液によりエッチング除去し、２５０μｍ径の複数の円形パターンの銅箔を形成した。
次いで、この銅の複数の円形パターンの各々に、半田ボールを形成して、ウェハ上に内部配線基板を有するウェハレベルパッケージを得た。
【００４２】
【発明の効果】
本発明では、ウェハ上の半導体素子のＡｌ電極等のボンディングパッドにはバンプを形成する加工が不要となり、絶縁性のプリプレグを介して、導電性バンプを直接にＡｌ電極に接続する方法であるので、ウェハに制約されることがなく、種々のウェハに適用することが可能であるという利点がある。また、必要に応じてＢ２ ｉｔ法を適用することにより、ウェハ上に内部配線を有する多層配線基板を積層することも可能であり、ウェハレベルパッケージをさらに高付加価値化することができる。
【００４３】
また、本発明のウェハレベルパッケージの製造方法は、従来の製造方法のようにメタルポストを形成する必要がないために、厚い感光性レジストをパターニングする工程が不要であり、めっき層形成のための真空成膜装置や封止樹脂を形成するための金型を用いる設備も不要となり、短い工程で製造が可能である。さらに、メタルポストを形成する従来の方法のように、効率的でない研磨を行って、電気的接続を得る工程も不要である。したがって、本発明の製造方法は、生産性が高く、コスト低減効果の高い高密度化が可能なウェハレベルパッケージの製造方法である。また、本発明の半田ボール形成部は半田と親和性の良い銅で形成されているので、高品質の半田ボールを容易に形成することができる。
【図面の簡単な説明】
【図１】本発明のウェハレベルパッケージの一実施形態を示す部分縦断面図
【図２】本発明のウェハレベルパッケージの他の実施形態を示す部分縦断面図
【図３】本発明のウェハレベルパッケージの製造方法を説明する工程断面図
【図４】本発明の他の実施形態に関わるウェハレベルパッケージの製造方法を説明する工程断面図
【図５】図４に続く本発明の他の実施形態に関わるウェハレベルパッケージの製造方法を説明する工程断面図
【図６】本発明のウェハレベルパッケージの製造方法で用いるＢ２ ｉｔ法による配線基板の製造方法を説明する工程概観図
【図７】従来のウェハレベルパッケージの製造方法を説明する工程断面図
【符号の説明】
１、２１ ウェハレベルパッケージ
２、２２ 半導体素子を形成したウェハ
３、２３ ボンディングパッド
４’、２４’ｂ プリプレグ
４、２４ａ、２４ｂ 熱硬化したプリプレグ
５’、２５’ａ、２５’ｂ 導電性バンプ
５、２５ａ、２５ｂ 導電性バンプ
６、２６ 半田ボール
７、２７’、２８ 銅箔
８、２９ 半田ボール形成部の銅箔
２７ａ 導電性バンプ印刷領域の銅箔
２７ｂ 配線
６１ａ、６１ｂ 銅箔
６２ 導電性バンプ
６３ プリプレグ
６４ 導通基板
６５ 配線パターン
６６ 配線基板
７０ ウェハレベルパッケージ
７１ ボンディングパッド
７２ ウェハ
７３ 導電層
７４ 開口部
７５ レジストパターン
７６ メタルポスト
７７ 封止樹脂
７８ 半田ボール
Claims (6)
- ウェハ上に接続端子となる複数のボンディングパッドが設けられた複数の半導体チップと、
前記半導体チップ上に積層された熱硬化したプリプレグを介して前記ボンディングパッドと接続する導電性バンプと、
前記導電性バンプの直上に設けられた導電性金属箔に形成された半田ボールとを含むことを特徴とするウェハレベルパッケージ。 - 前記導電性バンプが円錐台形状であることを特徴とする請求項１に記載のウェハレベルパッケージ。
- 前記半田ボールが前記導電性バンプの接する導電性金属箔を覆って形成されたものであることを特徴とする請求項１もしくは２に記載のウェハレベルパッケージ。
- 前記半導体チップ上に積層される熱硬化したプリプレグが２層以上であり、該プリプレグに少なくとも１層の配線層が設けられていることを特徴とする請求項１ないし３のいずれかに記載のウェハレベルパッケージ。
- 導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、
前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、
前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、
前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、
前記導電性バンプを形成した前記導電性金属箔上に半田ボールを形成する工程と、を有することを特徴とするウェハレベルパッケージの製造方法。 - 導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、
前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、
前記プリプレグを貫通した前記導電性バンプの先端側に導電性金属箔を重ねて積層プレスし、前記積層した導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングして配線を形成する工程と、
前記配線を形成した導電性金属箔上に複数の円錐形状の導電性バンプを形成する工程と、
前記導電性金属箔上に形成された導電性バンプを絶縁性のプリプレグと積層し、前記導電性バンプをプリプレグに貫通させる工程と、
前記プリプレグを貫通した導電性バンプを複数のボンディングパッドが表面に形成された複数の半導体チップを有するウェハに位置合わせした後、積層プレスして、熱硬化したプリプレグを介して前記導電性バンプと前記ボンディングパッドとを接続する工程と、
最初に導電性バンプを形成した前記導電性金属箔をフォトリソグラフィ法により所定の形状にパターンエッチングする工程と、
前記導電性金属箔上に半田ボールを形成する工程と、を有することを特徴とするウェハレベルパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358887A JP2004193297A (ja) | 2002-12-11 | 2002-12-11 | ウェハレベルパッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002358887A JP2004193297A (ja) | 2002-12-11 | 2002-12-11 | ウェハレベルパッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193297A true JP2004193297A (ja) | 2004-07-08 |
Family
ID=32758443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002358887A Pending JP2004193297A (ja) | 2002-12-11 | 2002-12-11 | ウェハレベルパッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193297A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229111A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置の製造方法および半導体装置 |
| KR100750741B1 (ko) * | 2006-09-15 | 2007-08-22 | 삼성전기주식회사 | 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법 |
| US7745938B2 (en) | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
| US7749889B2 (en) | 2006-09-26 | 2010-07-06 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor device |
| US7795127B2 (en) | 2007-06-18 | 2010-09-14 | Shinko Electric Industries Co., Ltd. | Electronic device manufacturing method and electronic device |
| JP2010206215A (ja) * | 2010-05-20 | 2010-09-16 | Casio Computer Co Ltd | 半導体装置 |
| KR101025349B1 (ko) * | 2007-07-25 | 2011-03-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| US8129846B2 (en) | 2007-11-08 | 2012-03-06 | Sanyo Electric Co., Ltd. | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device |
| US8129219B2 (en) | 2006-09-29 | 2012-03-06 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same |
| US8283568B2 (en) | 2008-01-31 | 2012-10-09 | Sanyo Electric Co., Ltd. | Device mounting board, and semiconductor module and manufacturing method therefor |
| US8309864B2 (en) | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
| US8362611B2 (en) | 2007-09-26 | 2013-01-29 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor module, and portable device |
| US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
-
2002
- 2002-12-11 JP JP2002358887A patent/JP2004193297A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006229111A (ja) * | 2005-02-21 | 2006-08-31 | Casio Comput Co Ltd | 半導体装置の製造方法および半導体装置 |
| KR100750741B1 (ko) * | 2006-09-15 | 2007-08-22 | 삼성전기주식회사 | 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법 |
| US7749889B2 (en) | 2006-09-26 | 2010-07-06 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor device |
| US8129219B2 (en) | 2006-09-29 | 2012-03-06 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same |
| US7745938B2 (en) | 2007-02-28 | 2010-06-29 | Sanyo Electric Co., Ltd. | Circuit device, a method for manufacturing a circuit device, and a semiconductor module |
| US7795127B2 (en) | 2007-06-18 | 2010-09-14 | Shinko Electric Industries Co., Ltd. | Electronic device manufacturing method and electronic device |
| KR101025349B1 (ko) * | 2007-07-25 | 2011-03-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
| US8362611B2 (en) | 2007-09-26 | 2013-01-29 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor module, and portable device |
| US8129846B2 (en) | 2007-11-08 | 2012-03-06 | Sanyo Electric Co., Ltd. | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device |
| US8438724B2 (en) | 2007-12-27 | 2013-05-14 | Sanyo Electric Co., Ltd. | Method for producing substrate for mounting device and method for producing a semiconductor module |
| US8283568B2 (en) | 2008-01-31 | 2012-10-09 | Sanyo Electric Co., Ltd. | Device mounting board, and semiconductor module and manufacturing method therefor |
| US8309864B2 (en) | 2008-01-31 | 2012-11-13 | Sanyo Electric Co., Ltd. | Device mounting board and manufacturing method therefor, and semiconductor module |
| JP2010206215A (ja) * | 2010-05-20 | 2010-09-16 | Casio Computer Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010008309A1 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2004235523A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| JP2004119728A (ja) | 回路装置の製造方法 | |
| JP2004193297A (ja) | ウェハレベルパッケージおよびその製造方法 | |
| US20020190377A1 (en) | Circuit device and method for fabricating the same | |
| JP2005019938A (ja) | 半導体装置およびその製造方法 | |
| JPH1032224A (ja) | 半導体装置及びその製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| US20040106288A1 (en) | Method for manufacturing circuit devices | |
| JP2002043467A (ja) | 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法 | |
| US20090183906A1 (en) | Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same | |
| JP4086607B2 (ja) | 回路装置の製造方法 | |
| JP2003124380A (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
| JP4438389B2 (ja) | 半導体装置の製造方法 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4062305B2 (ja) | 半導体装置の製造方法 | |
| JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
| KR101340348B1 (ko) | 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법 | |
| JP4359067B2 (ja) | スパイラルコンタクタおよびその製造方法 | |
| JP2007134569A (ja) | 電子部品内蔵基板及びその製造方法 | |
| JP5880036B2 (ja) | 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板 | |
| KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |