JPH0258793B2 - - Google Patents
Info
- Publication number
- JPH0258793B2 JPH0258793B2 JP56135172A JP13517281A JPH0258793B2 JP H0258793 B2 JPH0258793 B2 JP H0258793B2 JP 56135172 A JP56135172 A JP 56135172A JP 13517281 A JP13517281 A JP 13517281A JP H0258793 B2 JPH0258793 B2 JP H0258793B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- container
- pads
- interconnection
- insulating plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10424—Frame holders
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に半導体素子収納容器
を配線基体へ相互接続パツドにより接合させた組
立体の接合構成及び方法の改良に関する。
を配線基体へ相互接続パツドにより接合させた組
立体の接合構成及び方法の改良に関する。
高集積度の半導体ICのパツケージ乃至は組立
体の形式としてチツプキヤリアと称されるものが
公知であるが、これはIC素子を封入する通常は
セラミツク製の容器に相互接続用パツドをメタラ
イズパターンによつて設けておき、これをプリン
ト板への実装用接続ピンを有する通常セラミツク
製の配線基体(マザーボード)へ半田によつて接
合する形式のものである。このチツプキヤリアと
配線基体との接合は、夫々に設けた相互接続用パ
ツドの少なくとも一方に半田揚げ又は印刷等の手
法で半田を付着しおき、これにより予め所謂半田
のタマリを形成しておいて、しかる後両者を重ね
合せて熱処理を施すことによつて行なつている。
かかる従来技術においては、パツドへの半田の付
着量が一定せず、半田不足や過剰によつて相互接
続の不完全な箇所や隣接パツド間がシヨートして
しまう箇所しばしば発生するという欠点を生じて
いた。特にチツプキヤリア形式は高集積度ICを
高密度実装する目的で使われることが多いので、
相互接続面には数100μ角の微小なパツドを多数
密集させておくことが要求されるようになつてお
り、上記原因による不良は益々増加する傾向にあ
る。
体の形式としてチツプキヤリアと称されるものが
公知であるが、これはIC素子を封入する通常は
セラミツク製の容器に相互接続用パツドをメタラ
イズパターンによつて設けておき、これをプリン
ト板への実装用接続ピンを有する通常セラミツク
製の配線基体(マザーボード)へ半田によつて接
合する形式のものである。このチツプキヤリアと
配線基体との接合は、夫々に設けた相互接続用パ
ツドの少なくとも一方に半田揚げ又は印刷等の手
法で半田を付着しおき、これにより予め所謂半田
のタマリを形成しておいて、しかる後両者を重ね
合せて熱処理を施すことによつて行なつている。
かかる従来技術においては、パツドへの半田の付
着量が一定せず、半田不足や過剰によつて相互接
続の不完全な箇所や隣接パツド間がシヨートして
しまう箇所しばしば発生するという欠点を生じて
いた。特にチツプキヤリア形式は高集積度ICを
高密度実装する目的で使われることが多いので、
相互接続面には数100μ角の微小なパツドを多数
密集させておくことが要求されるようになつてお
り、上記原因による不良は益々増加する傾向にあ
る。
従つて本発明はかかる半導体収納容器と配線基
板との相互接続パツド半田付けによる接合を行な
うに当り、上記した従来のような接続不完全或い
はシヨートによる不良発生を解消し、また製作工
程もむしろ簡潔化し得る構造及び製法を提供せん
とするものである。
板との相互接続パツド半田付けによる接合を行な
うに当り、上記した従来のような接続不完全或い
はシヨートによる不良発生を解消し、また製作工
程もむしろ簡潔化し得る構造及び製法を提供せん
とするものである。
本発明の主たる特徴は、容器と配線基体との間
に絶縁板を介在させ、この絶縁板には各対応パツ
ド間の相互接続部において半田が貫通する孔を設
けた構造にあり、またその製法上の特徴は、各相
互接続部分に対応した位置に貫通孔を有し且つ該
貫通孔に半田が挿入された接続用絶縁板を用意し
て、これを容器と配線基体との間に挾んで重ねた
状態で熱処理し、接合させる工程にある。
に絶縁板を介在させ、この絶縁板には各対応パツ
ド間の相互接続部において半田が貫通する孔を設
けた構造にあり、またその製法上の特徴は、各相
互接続部分に対応した位置に貫通孔を有し且つ該
貫通孔に半田が挿入された接続用絶縁板を用意し
て、これを容器と配線基体との間に挾んで重ねた
状態で熱処理し、接合させる工程にある。
以下本発明を実施例により詳細に説明する。
第1図は本発明において使用する接続用絶縁板
の製造方法の1例を示す図である。絶縁板1とし
ては、例えばポリイミドの如き耐熱性のある樹脂
のシート(例えば厚さ100μ)を用い、このシー
ト1に対し、容器と配線基板の相互接続パツドの
パターンに一致した位置に貫通孔2をパンチング
によつて形成しておく。一方、直径500μ程度の
半田ボール3を予め形成しておき、これを第1図
aの如く貫通孔2上に配置し、上方より平板にて
押圧して各貫通孔2内に半田ボール3を圧入す
る。4は圧入用補助具で、半田ボール3を受ける
凹部5が形成されており、これにより半田ボール
3は圧潰されることなく第1図bの如くに貫通孔
へ圧入される。
の製造方法の1例を示す図である。絶縁板1とし
ては、例えばポリイミドの如き耐熱性のある樹脂
のシート(例えば厚さ100μ)を用い、このシー
ト1に対し、容器と配線基板の相互接続パツドの
パターンに一致した位置に貫通孔2をパンチング
によつて形成しておく。一方、直径500μ程度の
半田ボール3を予め形成しておき、これを第1図
aの如く貫通孔2上に配置し、上方より平板にて
押圧して各貫通孔2内に半田ボール3を圧入す
る。4は圧入用補助具で、半田ボール3を受ける
凹部5が形成されており、これにより半田ボール
3は圧潰されることなく第1図bの如くに貫通孔
へ圧入される。
半田ボール3は、1箇所の相互接続部分に対し
て適量の半田量分だけのサイズとするものであ
る。
て適量の半田量分だけのサイズとするものであ
る。
第1図bの如き相互接続用の耐熱性シート1を
用意したなら、これを第2図aの如く、容器10
と配線基体20との間に介在させて重ね合わせ
る。第2図において、11は容器10側の相互接
続用パツドであり、例えば金のペーストで印刷形
成されたものである。セラミツク製の容器10
は、本例では典型的なチツプキヤリア形式のもの
であり、12は封入されたIC素子、13はリー
ドワイヤ、14はコバール製の封止用キヤツプ板
である。本発明はこのチツプキヤリアの内部構造
には関係していないので詳細は省略してある。2
1は配線基体(マザーボード)20側に設けられ
た相互接続用パツドである。配線基体20も構造
詳細の図示は省略するが、これは例えばセラミツ
ク製の基体であつてスクリーン印刷によるメタラ
イズ配線層が単層又は多層に形成され、必要に応
じて更にプリント板への実装のための接続ピンを
付設したものである。
用意したなら、これを第2図aの如く、容器10
と配線基体20との間に介在させて重ね合わせ
る。第2図において、11は容器10側の相互接
続用パツドであり、例えば金のペーストで印刷形
成されたものである。セラミツク製の容器10
は、本例では典型的なチツプキヤリア形式のもの
であり、12は封入されたIC素子、13はリー
ドワイヤ、14はコバール製の封止用キヤツプ板
である。本発明はこのチツプキヤリアの内部構造
には関係していないので詳細は省略してある。2
1は配線基体(マザーボード)20側に設けられ
た相互接続用パツドである。配線基体20も構造
詳細の図示は省略するが、これは例えばセラミツ
ク製の基体であつてスクリーン印刷によるメタラ
イズ配線層が単層又は多層に形成され、必要に応
じて更にプリント板への実装のための接続ピンを
付設したものである。
第2図aの如く絶縁シート1、容器10、及び
配線基体20を重ねた状態で熱処理を施すと、半
田ボール3は熔融し、各パツド11,21と合金
化して第2図bの如く相互接続が行なわれる。こ
こで、各半田ボール3は、従来の如く半田揚や印
刷で半田のタマリを作成する場合と比べると、一
定量とするのが容易であり、各相互接続パツドに
対して常に適量の半田を与えることができるた
め、全てのパツドにおいて再現性良く良好な半田
接続を行なうことができる。しかも絶縁シート1
は半田との濡れが悪いので熔融半田の周囲への拡
がりを抑制すると共に、容器10と配線基板20
との間隔を常に一定に保つスペーサとしての効果
も期待でき、それによつて余分な半田の拡がりに
よる隣接パツド間のシヨートも起し難いという効
果も得られる。
配線基体20を重ねた状態で熱処理を施すと、半
田ボール3は熔融し、各パツド11,21と合金
化して第2図bの如く相互接続が行なわれる。こ
こで、各半田ボール3は、従来の如く半田揚や印
刷で半田のタマリを作成する場合と比べると、一
定量とするのが容易であり、各相互接続パツドに
対して常に適量の半田を与えることができるた
め、全てのパツドにおいて再現性良く良好な半田
接続を行なうことができる。しかも絶縁シート1
は半田との濡れが悪いので熔融半田の周囲への拡
がりを抑制すると共に、容器10と配線基板20
との間隔を常に一定に保つスペーサとしての効果
も期待でき、それによつて余分な半田の拡がりに
よる隣接パツド間のシヨートも起し難いという効
果も得られる。
以上のように本発明によれば、各相互接続パツ
ドに対して常に適量の半田を与えることができる
ため、従来経験されたような半田の過不足による
シヨートや接続不良事故を減らすことができ、更
には絶縁板の介在によつて相互接続部の対向パツ
ド間隔が常に一定に保たれて再現性の良い接合を
実現できるものである。そして製造工程において
も、本発明では相互接続用絶縁板を予め別に用意
しておけば、接合工程自体はむしろ従来より短縮
されることになり、組立工程所要時間は短縮され
る効果がある。
ドに対して常に適量の半田を与えることができる
ため、従来経験されたような半田の過不足による
シヨートや接続不良事故を減らすことができ、更
には絶縁板の介在によつて相互接続部の対向パツ
ド間隔が常に一定に保たれて再現性の良い接合を
実現できるものである。そして製造工程において
も、本発明では相互接続用絶縁板を予め別に用意
しておけば、接合工程自体はむしろ従来より短縮
されることになり、組立工程所要時間は短縮され
る効果がある。
尚、接続用半田シートとしては上記実施例で説
明した第1図に示すもの以外にも、例えば耐熱性
絶縁シートに設けた貫通孔にリベツト形式の半田
を挿入固定した形態のものや、或いはかがる絶縁
シートの貫通孔に銅のような良導金属のハトメ乃
至リベツトを固定し、その表裏に半田を半球状に
付着させたもの等を用いることができる。
明した第1図に示すもの以外にも、例えば耐熱性
絶縁シートに設けた貫通孔にリベツト形式の半田
を挿入固定した形態のものや、或いはかがる絶縁
シートの貫通孔に銅のような良導金属のハトメ乃
至リベツトを固定し、その表裏に半田を半球状に
付着させたもの等を用いることができる。
第1図は本発明実施例に使用する相互接続用絶
縁板の製作工程を示す図、第2図は本発明実施例
の半導体装置及びその製造工程を示す図である。 1……絶縁板、3……半田ボール、10……半
導体素子収納容器、11,21……相互接続用パ
ツド、20……配線基体。
縁板の製作工程を示す図、第2図は本発明実施例
の半導体装置及びその製造工程を示す図である。 1……絶縁板、3……半田ボール、10……半
導体素子収納容器、11,21……相互接続用パ
ツド、20……配線基体。
Claims (1)
- 【特許請求の範囲】 1 半導体素子を収容する容器と、該容器を搭載
する配線基体とに夫々対応する接続用パツドを設
けておき、各対応するパツドを半田により相互接
続した装置において、前記容器と前記配線基体と
の間に絶縁板が介在し、該絶縁板には前記各対応
するパツドを相互接続する半田が貫通する孔が各
相互接続部分に形成されていることを特徴とする
半導体装置。 2 半導体素子を収容する容器と、該容器を搭載
する配線基体とに夫々対応する接続用パツドを設
けておき、各対応するパツドを半田により相互接
続することにより前記容器を前記配線基体へ接合
するに当り、各相互接続部分に対応した位置に貫
通孔を有し且つ該貫通孔に半田が挿入された接続
用絶縁板を、前記容器と前記配線基体との間に介
在させ、熱処理を施すことにより両者を接合させ
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56135172A JPS5835935A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56135172A JPS5835935A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5835935A JPS5835935A (ja) | 1983-03-02 |
JPH0258793B2 true JPH0258793B2 (ja) | 1990-12-10 |
Family
ID=15145513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56135172A Granted JPS5835935A (ja) | 1981-08-28 | 1981-08-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5835935A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03132692A (ja) * | 1989-10-18 | 1991-06-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法及びその駆動回路 |
JPH0450998A (ja) * | 1990-06-15 | 1992-02-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその駆動方法と駆動装置 |
US6734041B2 (en) | 1999-04-16 | 2004-05-11 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60123093A (ja) * | 1983-12-07 | 1985-07-01 | 富士通株式会社 | 半導体装置の装着方法 |
JP2548691B2 (ja) * | 1984-02-29 | 1996-10-30 | キヤノン株式会社 | はんだ付け方法及び電気回路装置 |
JPS63304636A (ja) * | 1987-06-05 | 1988-12-12 | Hitachi Ltd | はんだキヤリア及びその製法並びにこれを用いた半導体装置の実装方法 |
EP0673188B1 (de) * | 1994-03-15 | 1998-07-01 | Mayer, Heinrich | Gurtband zum Bereitstellen von Lotdepots zum Auflöten von Bauelementen auf eine Leiterplatte |
JP3145331B2 (ja) * | 1996-04-26 | 2001-03-12 | 日本特殊陶業株式会社 | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法 |
JP3116273B2 (ja) * | 1996-04-26 | 2000-12-11 | 日本特殊陶業株式会社 | 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体 |
TW432650B (en) | 1999-04-16 | 2001-05-01 | Cts Comp Technology System Cor | Semiconductor chip device and the manufacturing method thereof |
-
1981
- 1981-08-28 JP JP56135172A patent/JPS5835935A/ja active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03132692A (ja) * | 1989-10-18 | 1991-06-06 | Matsushita Electric Ind Co Ltd | 液晶表示装置の駆動方法及びその駆動回路 |
JPH0450998A (ja) * | 1990-06-15 | 1992-02-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその駆動方法と駆動装置 |
US6734041B2 (en) | 1999-04-16 | 2004-05-11 | Ming-Tung Shen | Semiconductor chip module and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JPS5835935A (ja) | 1983-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2595909B2 (ja) | 半導体装置 | |
JP3262497B2 (ja) | チップ実装回路カード構造 | |
US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
EP0653789A2 (en) | Electronic package structure and method of making same | |
JPH05211202A (ja) | 複合フリップ・チップ半導体装置とその製造およびバーンインの方法 | |
US6222738B1 (en) | Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof | |
US6034437A (en) | Semiconductor device having a matrix of bonding pads | |
JPH0258793B2 (ja) | ||
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
JP2570468B2 (ja) | Lsiモジュールの製造方法 | |
JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
JP3585806B2 (ja) | ピン付き配線基板 | |
JP3055496B2 (ja) | 半導体装置の実装構造 | |
JP3623641B2 (ja) | 半導体装置 | |
JPH11163489A (ja) | 電子部品の実装構造 | |
JP2000100875A (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
JPH10189655A (ja) | 配線基板、半導体装置及び電子部品の実装方法 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JPH08340164A (ja) | Bga型パッケージの面実装構造 | |
JPH08191128A (ja) | 電子装置 | |
JP2904274B2 (ja) | Lsiパッケージの実装方法 | |
JPH10116927A (ja) | 接続端子及びその形成方法 | |
JP2741611B2 (ja) | フリップチップボンディング用基板 |