JP2002223065A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JP2002223065A
JP2002223065A JP2001016241A JP2001016241A JP2002223065A JP 2002223065 A JP2002223065 A JP 2002223065A JP 2001016241 A JP2001016241 A JP 2001016241A JP 2001016241 A JP2001016241 A JP 2001016241A JP 2002223065 A JP2002223065 A JP 2002223065A
Authority
JP
Japan
Prior art keywords
wiring board
solder
solder paste
printed wiring
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001016241A
Other languages
English (en)
Inventor
Kazuhito Yamada
和仁 山田
Yoshinori Wakihara
義範 脇原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2001016241A priority Critical patent/JP2002223065A/ja
Publication of JP2002223065A publication Critical patent/JP2002223065A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 実装する電子部品との接続性に優れたプリン
ト配線板を,効率よく製造することができる,プリント
配線板の製造方法を提供すること。 【解決手段】 配線基板10上における所望の複数の位
置に半田ペースト30を印刷した後,半田ペースト30
をリフローして,配線基板10上に複数の半田バンプ2
を形成する。半田ペースト30の上から,フラッタニン
グ治具4の平坦面41を当接させた状態で,半田ペース
ト30をリフローする。これにより,半田バンプ3の頂
部31を平坦化すると共に,複数の半田バンプ3の頂部
31を略同一平面上に形成する。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は,複数の半田バンプを設けたプリ
ント配線板の製造方法に関する。
【0002】
【従来技術】従来より,ICチップなどの電子部品を実
装するために,半田バンプを表層に形成したプリント配
線板がある。上記半田バンプは,上記電子部品との接続
性を向上すべく,その頂部を平坦化すると共に,上記複
数の半田バンプの頂部を略同一平面上に形成することが
行われている。例えば,特開2000−244101号
公報には,配線基板上に半田バンプを形成した後,加
熱,加圧,又は加熱加圧することにより,上記半田バン
プの頂部を平坦化する,プリント配線板の製造方法が開
示されている。
【0003】即ち,上記製造方法は,まず,配線基板上
に半田ペーストを印刷した後,該半田ペーストをリフロ
ーして,上記配線基板上に複数の半田バンプを形成す
る。次いで,シート状の上記配線基板を個片化する。次
いで,上記半田バンプの頂部を,加熱,加圧,又は加熱
加圧することにより平坦化する。
【0004】
【解決しようとする課題】しかしながら,上記従来のプ
リント配線板の製造方法においては,上記半田ペースト
をリフローした後,上記半田バンプの頂部を平坦化する
工程を設ける必要があり,工数が増え,生産効率が低下
するおそれがある。また,シート状の配線基板に上記半
田バンプを形成しても,配線基板を載せる治具と,上記
半田バンプの頂部を押圧するフラッタニングヘッドとの
平行出しが困難であるため,上記シート状の配線基板を
個片化してから上記半田バンプの頂部の平坦化を行う必
要がある。それ故,個片ごとに個別に半田バンプの頂部
の平坦化を行わなければならず,生産効率を向上させる
ことが困難である。
【0005】本発明は,かかる従来の問題点に鑑みてな
されたもので,実装する電子部品との接続性に優れたプ
リント配線板を,効率よく製造することができる,プリ
ント配線板の製造方法を提供しようとするものである。
【0006】
【課題の解決手段】請求項1に記載の発明は,配線基板
上における所望の複数の位置に半田ペーストを印刷した
後,該半田ペーストをリフローして,上記配線基板上に
複数の半田バンプを形成するに当り,上記半田ペースト
の上から,平坦面を有するフラッタニング治具の上記平
坦面を当接させた状態で,上記半田ペーストをリフロー
することにより,上記半田バンプの頂部を平坦化すると
共に,上記複数の半田バンプの頂部を略同一平面上に形
成することを特徴とするプリント配線板の製造方法にあ
る。
【0007】本発明において最も注目すべきことは,半
田ペーストの上から,上記フラッタニング治具の平坦面
を当接させた状態で,上記半田ペーストをリフローする
ことである。
【0008】次に,本発明の作用効果につき説明する。
本製造方法によれば,上記半田バンプの頂部が平坦化さ
れるため,上記プリント配線板に実装する電子部品との
接続面積が大きくなり,確実に接続することができる。
また,上記複数の半田バンプの頂部を略同一平面上に形
成することができるため,実装する電子部品の接続パッ
ドとの未接続を防ぐことができる。
【0009】そして,上記プリント配線板の製造方法に
おいては,半田ペーストの上から,上記フラッタニング
治具の平坦面を当接させた状態で,上記半田ペーストを
リフローする。これにより,軟化した上記半田ペースト
の頂部が,上記平坦面に沿って平坦化して,頂部が平坦
な半田バンプが形成される。
【0010】このようにして,リフローの際に,上記半
田バンプの頂部を平坦化すると共に,上記複数の半田バ
ンプの頂部を略同一平面上に形成することができる。そ
のため,半田バンプの頂部を平坦化し,上記複数の半田
バンプの頂部を略同一平面上に形成するための工程を,
特別に設ける必要がない。それ故,生産効率に優れたプ
リント配線板の製造方法を得ることができる。
【0011】また,上記製造方法によれば,シート状の
配線基板を個片化することなく,該シート状の配線基板
に形成された半田バンプの頂部の平坦化を一括してして
行うことができる。それ故,プリント配線板の生産効率
を大幅に向上させることができる。
【0012】以上のごとく,本発明によれば,実装する
電子部品との接続性に優れたプリント配線板を,効率よ
く製造することができる,プリント配線板の製造方法を
提供することができる。
【0013】次に,請求項2に記載の発明のように,上
記フラッタニング治具は,リフロー時に,上記半田ペー
ストの上に載置しておくこともできる。この場合には,
上記フラッタニング治具の重量により,該フラッタニン
グ治具の平坦面を介して上記半田ペーストを押圧するこ
とができる。これにより,リフローにより軟化した上記
半田ペーストの頂部が,上記平坦面に沿って平坦化し,
複数の半田バンプの頂部が略同一平面上に形成される。
上記フラッタニング治具は,例えば,リフロー前に,上
記半田ペーストの上に,上記平坦面を当接させる状態で
載置し,その状態で,リフローさせることができる。そ
れ故,容易に,半田バンプの頂部の平坦化等を行うこと
ができる。
【0014】次に,請求項3に記載の発明のように,上
記フラッタニング治具は,リフロー時に,上記半田ペー
ストの方向へ向かって押圧されるものであってもよい。
例えば,機械的に,上記フラッタニング治具を半田ペー
ストの方向へ駆動させることにより,押圧することがで
きる。これにより,確実に,上記半田バンプの頂部の平
坦化等を行うことができる。
【0015】
【発明の実施の形態】実施形態例1 本発明の実施形態例にかかるプリント配線板の製造方法
につき,図1〜図7を用いて説明する。本例のプリント
配線板1の製造方法においては,図1,図2に示すごと
く,配線基板10上における所望の複数の位置に半田ペ
ースト30を印刷した後,該半田ペースト30をリフロ
ーして,上記配線基板10上に複数の半田バンプ3を形
成する。
【0016】この半田バンプ3の形成に当り,図2
(C),(D)に示すごとく,上記半田ペースト30の
上から,平坦面41を有するフラッタニング治具4の上
記平坦面41を当接させた状態で,上記半田ペースト3
0をリフローする。これにより,図2(E)に示すごと
く,上記半田バンプ3の頂部31を平坦化すると共に,
上記複数の半田バンプ3の頂部31を略同一平面上に形
成する。
【0017】即ち,まず,図1(A)に示すごとく,配
線基板10に,印刷用の開口部21を有するマスク2
を,位置合せして載置する。次いで,該マスク2の上面
22にクリーム状の半田ペースト30を供給し,該半田
ペースト30を,スキージによって押しつけながら上記
開口部21に充填する。次いで,図1(B)に示すごと
く,上記マスク2を配線基板10から離す。以上によ
り,上記配線基板10に半田ペースト30を印刷する。
【0018】次いで,図2(C),(D)に示すごと
く,フラッタニング治具4を上記半田ペースト30の上
に載置して,リフローを行う。このとき,配線基板10
は,アルミニウム又はステンレス鋼等の金属板からなる
リフロー搬送治具51に載置されて搬送される。これに
より,リフロー中における配線基板10の反りの発生を
防止している。そして,リフロー後に,図2(E)に示
すごとく,上記フラッタニング治具4を取外す。これに
より,略同一平面上に平坦化された頂部31を有する複
数の半田バンプ3を得る。また,該フラッタニング治具
4は,周端部に,上記平坦面41から一定の長さだけ突
出した突出部42を有する。該突出部42は,上記平坦
面41が半田ペースト30を押圧した後,上記配線基板
10に当接する。
【0019】以下に,より具体的な,本例のプリント配
線板1の製造方法につき,図3〜図7を用いて詳細に説
明する。 A.層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールA型エポキシ樹脂(エポキシ当量46
9,油化シェルエポキシ社製,エピコート1001)3
0重量部,クレゾールノボラック型エポキシ樹脂(エポ
キシ当量215,大日本インキ化学工業社製,エピクロ
ンN−673)40重量部,トリアジン構造含有フェノ
ールノボラック樹脂(フェノール性水酸基当量120,
大日本インキ化学工業社製,フェノライトKA−705
2)30重量部をエチルジグリコールアセテート20重
量部,ソルベントナフサ20重量部に撹拌しながら加熱
溶解させ,そこへ末端エポキシ化ポリブタジエンゴム
(ナガセ化成工業社製,デナレックスR−45EPT)
15重量部と2−フェニル−4,5−ビス(ヒドロキシ
メチル)イミダゾール粉砕品1.5重量部,微粉砕シリ
カ2重量部,シリコン系消泡剤0.5重量部を添加しエ
ポキシ樹脂組成物を調製した。得られたエポキシ樹脂組
成物を厚さ38μmのPETフィルム上に乾燥後の厚さ
が50μmとなるようにロールコーターを用いて塗布し
た後,80〜120℃で10分間乾燥させることによ
り,層間樹脂絶縁層用樹脂フィルムを作製した。
【0020】B.貫通孔充填用樹脂組成物の調製 ビスフェノールF型エポキシモノマー(油化シェル社
製,分子量:310,YL983U)100重量部,表
面にシランカップリング剤がコーティングされた平均粒
径が1.6μmで,最大粒子の直径が15μm以下のS
iO2球状粒子(アトテック社製,CRS1101−C
E)72重量部およびレベリング剤(サンノプコ社製,
ペレノールS4)1.5重量部を容器にとり,撹拌混合
することにより,その粘度が25±1℃で30〜80P
a・sの樹脂充填材を調製した。なお,硬化剤として,
イミダゾール硬化剤(四国化成社製,2E4MZ−C
N)6.5重量部を用いた。
【0021】C.プリント配線板の製造方法 (1)厚さ0.8mmのガラスエポキシ樹脂またはBT
(ビスマレイミドトリアジン)樹脂からなるシート状の
樹脂基板11の両面に18μmの銅箔118がラミネー
トされている銅張積層板を出発材料とした(図3(a)
参照)。まず,この銅張積層板をドリル削孔し,無電解
めっき処理を施し,パターン状にエッチングすることに
より,樹脂基板11の両面に下層導体回路14とスルー
ホール19を形成した。なお,以下において「基板」と
いうときは,特に示さない限り,当該時点において得ら
れている状態の中間製造物をいうものとする。
【0022】(2)スルーホール19および下層導体回
路14を形成した基板を水洗いし,乾燥した後,NaO
H(10g/l),NaClO2(40g/l),Na8
PO4(6g/l)を含む水溶液を黒化浴(酸化浴)と
する黒化処理,および,NaOH(10g/l),Na
BH4(6g/l)を含む水溶液を還元浴とする還元処
理を行い,そのスルーホール19を含む下層導体回路1
4の全表面に粗化面14a,19aを形成した(図3
(b)参照)。
【0023】(3)次に,上記Bに記載した貫通孔充填
用樹脂組成物を調製した後,下記の方法により調整後2
4時間以内に,スルーホール19内,および基板11の
片面の導体回路非形成部と導体回路14の外縁部とに樹
脂充填材18の層を形成した。即ち,まず,スキージを
用いてスルーホール内に貫通孔充填用樹脂組成物を押し
込んだ後,100℃,20分の条件で乾燥させた。次
に,導体回路非形成部に相当する部分が開口したマスク
を基板上に載置し,スキージを用いて凹部となっている
導体回路非形成部に樹脂充填材18の層を形成し,10
0℃,20分の条件で乾燥させた(図3(c)参照)。
【0024】(4)上記(3)の処理を終えた基板の片
面を,#600のベルト研磨紙(三共理化学製)を用い
たベルトサンダー研磨により,下層導体回路14の表面
やスルーホール19のランド表面に樹脂充填材18が残
らないように研磨し,次いで,上記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行っ
た。次いで,100℃で1時間,150℃で1時間の加
熱処理を行って樹脂充填材18を硬化させた。
【0025】このようにして,スルーホール19や導体
回路非形成部に形成された樹脂充填材18の表層部およ
び下層導体回路14の表面を平坦化し,樹脂充填材18
と下層導体回路14の側面とが粗化面14aを介して強
固に密着し,またスルーホール19の内壁面と樹脂充填
材18とが粗化面19aを介して強固に密着した絶縁性
基板を得た(図3(d)参照)。即ち,この工程によ
り,樹脂充填材18の表面と下層導体回路14の表面が
同一平面となる。
【0026】(5)上記基板を水洗,酸性脱脂した後,
ソフトエッチングし,次いで,エッチング液を基板の両
面にスプレイで吹きつけて,下層導体回路14の表面と
スルーホール19のランド表面と内壁とをエッチングす
ることにより,下層導体回路14の全表面に粗化面14
a,19aを形成した(図4(a)参照)。なお,エッ
チング液としては,イミダゾール鋼(II)錯体10重
量部,グリコール酸7重量部,塩化カリウム5重量部か
らなるエッチング液(メック社製,メックエッチボン
ド)を使用した。
【0027】(6)上記Aで作製した,基板より少し大
きめの層間樹脂絶縁層用樹脂フィルムを,基板の両面に
配置し,圧力0.4MPa,温度80℃,圧着時間10
秒の条件で仮圧着して裁断した。そして,さらに,以下
の方法により真空ラミネーター装置を用いて,上記層間
樹脂絶縁層用フィルムを基板に張り付け,その後,熱硬
化させることにより層間樹脂絶縁層12を形成した(図
4(b)参照)。すなわち,層間樹脂絶縁層用樹脂フィ
ルムを基板上に,真空度67Pa,圧力0.4MPa,
温度80℃,圧着時間60秒の条件で本圧着して張り付
け,その後,170℃で30分間熱硬化させた。
【0028】(7)次に,層間樹脂絶縁層12上に,厚
さ1.2mmの貫通孔が形成されたマスクを介して,波
長10.4μmのCO8ガスレーザにて,ビーム径4.
0mm,トップハットモード,パルス幅8.0μ秒,マ
スクの貫通孔の径1.0mm,1ショットの条件で層間
樹脂絶縁層12に,直径75μmのバイアホール用開口
16を形成した(図4(c)参照)。
【0029】(8)さらに,バイアホール用開口16を
形成した基板を,60g/lの過マンガン酸を含む80
℃の溶液に10分間浸漬し,層間樹脂絶縁層12の表面
に存在するエポキシ樹脂粒子を溶解除去した。これによ
り,バイアホール用開口16の内壁を含む層間樹脂絶縁
層12の表面を粗面とした(図4(d)参照)。
【0030】(9)次に,上記処理を終えた基板を,中
和溶液(シプレイ社製)に浸漬してから水洗いした。さ
らに,粗面化処理(粗化深さ3μm)した該基板の表面
に,パラジウム触媒(アトテック社製)を付与すること
により,層間樹脂絶縁層12の表面およびバイアホール
用開口16の内壁面に触媒核を付着させた。
【0031】(10)次に,以下の組成の無電解銅めっ
き水溶液中に基板を浸漬して,粗面全体に厚さ0.6〜
3.0μmの無電解銅めっき層112を形成した(図5
(a)参照)。 〔無電解めっき水溶液〕 NiS04 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α,α’−ビピリジル 40 mg/l ポリエチレングリコール(PEG) 0.10 g/l 〔無電解めっき条件〕 35℃の液温度で40分
【0032】(11)市販の感光性ドライフィルムを無
電解銅めっき層112に貼り付け,マスクを載置して,
100mJ/cm2で露光し,0.8%炭酸ナトリウム
水溶液で現像処理することにより,厚さ20μmのめっ
きレジスト13を設けた(図5(b)参照)。
【0033】(12)次いで,基板を50℃の水で洗浄
して脱脂し,25℃の水で水洗後,さらに硫酸で洗浄し
てから,以下の条件で電解飼めっきを施し,電解銅めっ
き層113を形成した(図5(c)参照)。 〔電解めっき水溶液〕 硫酸 2.24mol/l 硫酸銅 0.26mol/l 添加剤 19.5ml/l (アトテックジャパン社製,カパラシドHL) 〔電解めっき条件〕 電流密度 1A/dm2 時間 65分 温度 22±2℃
【0034】(13)さらに,めっきレジスト13を5
%NaOH水溶液で剥離除去した後,そのめっきレジス
ト13下の無電解めっき層112を硫酸と過酸化水素の
混合液でエッチング処理して溶解除去し,無電解銅めっ
き層112と電解めっき層113からなる厚さ18μm
の独立の上層導体回路15(バイアホール17を含む)
とした(図5(d)参照)。
【0035】(14)上記(5)〜(13)の工程を繰
り返すことにより,さらに,上層の層間樹脂絶縁層12
と上層の導体回路15(バイアホール17を含む)を形
成した(図6(a)〜図7(a)参照)。その後,上記
上層の導体回路15の表面にエッチング液を用いて粗化
面を形成した。なお,エッチング液としては,メック社
製,メックエッチボンドを使用した(図7(b)参
照)。
【0036】(15)次に,ジエチレングリコールジメ
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた,クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量:4000)46.6
7重量部,メチルエチルケトンに溶解させた80重量%
のビスフェノールA型エポキシ樹脂(油化シェル社製,
商品名:エピコート1001)15.0重量部,イミダ
ゾール硬化剤(四国化成社製,商品名:2E4MZ−C
N)1.6重量部,感光性モノマーである多価アクリル
モノマー(日本化薬社製,商品名:R604)3.0重
量部,同じく多価アクリルモノマー(共栄化学社製,商
品名:DPE6A)1.5重量部,分散系消泡剤(サン
ノプコ社製,S−65)0.71重量部を容器にとり,
撹拌,混合して混合組成物を調製した。この混合組成物
に対して光重合開始剤としてベンゾフェノン(関東化学
社製)2.0重量部,光増感剤としてのミヒラーケトン
(関東化学社製)0.2重量部を加え,粘度を25℃で
2.0Pa・sに調整したソルダーレジスト組成物を得
た。なお,粘度測定は,B型粘度計(東京計器社製,D
VL−B型)で60min -1(rpm)の場合はロータ
ーNo.4,6min-1(rpm)の場合はローターN
o.3によった。
【0037】(16)次に,上記(14)までの工程に
より得られた多層基板100(図7(b))の両面に,
上記ソルダーレジスト組成物を20μmの厚さで塗布
し,70℃で20分間,70℃で30分間の条件で乾燥
処理を行った。その後,半田パッドのパターンが描画さ
れた厚さ5mmのフォトマスクをソルダーレジスト層に
密着させて1000mJ/cm2の紫外線で露光し,D
MTG溶液で現像処理し,直径90μmの開口を形成し
た。そして,さらに,80℃で1時間,100℃で1時
間,120℃で1時間,150℃で3時間の条件でそれ
ぞれ加熱処理を行ってソルダーレジスト層を硬化させ
た。これにより,半田バンプ形成用の開口部を有し,そ
の厚さが20μmのソルダーレジスト層114を形成し
た。なお,上記ソルダーレジスト組成物としては,市販
のソルダーレジスト組成物を使用することもできる。
【0038】(17)次に,過硫酸ナトリウムを主成分
とするエッチング液を,そのエッチング能が毎分2μm
程度になるように調製し,このエッチング液中にソルダ
ーレジスト層114が形成された基板を1分間浸漬し,
導体回路表面に平均粗度(Ra)が1μm以下の粗化面
を形成した。さらに,この基板を,塩化ニッケル(2.
3×10-1mol/l),次亜リン酸ナトリウム(2.
8×10-1mol/l),クエン酸ナトリウム(1.6
×10-1mol/l)を含むpH=4.5の無電解ニッ
ケルめっき液に20分間浸漬して,上記開口部に厚さ5
μmのニッケルめっき層115を形成した。さらに,そ
の基板をシアン化金カリウム(7.6×10-3mol/
l),塩化アンモニウム(1.9×10-1mol/
l),クエン酸ナトリウム(1.2×10-1mol/
l),次亜リン酸ナトリウム(1.7×10-1mol/
l)を含む無電解金めっき液に80℃の条件で7.5分
間浸漬して,ニッケルめっき層115上に,厚さ0.0
3μmの金めっき層116を形成し,半田パッドとし
た。以上により,半田パッドを有するシート状の多層の
配線基板10を得た。
【0039】(18)この後,ソルダーレジスト層11
4上に,全ての半田バンプ形成用開口に対向する部分に
直径100μmの開口を有するマスクを載置し,ピスト
ン式圧入型印刷機を用いて,凹形状の半田バンプ形成用
開口内に半田ペーストを完全に充填した。なお,ここで
充填した半田ぺーストは,Sn:Agを重量比96.
5:3.5で配合させた主として粒径5〜20μmの半
田を含むもので,その粘度を200Pa・sに調整した
ものである。
【0040】(19)次に,上記(18)の工程で充填
した半田ぺーストのうち,ソルダーレジスト層114の
表面より盛り上がった部分の半田ぺーストをステンレス
製のスキージ又は硬度90°の平ゴムスキージを用いて
除去することにより,充填した半田ペーストの表面を平
坦化するとともに,半田ペーストの表面とソルダーレジ
スト層の表面とを同一平面にした。
【0041】(20)次に,ソルダーレジスト層114
上に,上記(18)の工程で用いたマスクと同様のマス
クを載置し,半田ペーストを印刷した。なお,ここで充
填した半田ペーストは,Sn:Agを重量比96.5:
3.5で配合させた主として粒径5〜20μmの半田を
含むもので,その粘度を250Pa・sに調整したもの
である。
【0042】(21)その後,上記半田ペーストの上か
ら,フラッタニング治具の平坦面を当接させた状態で,
上記(18)〜(20)の工程で印刷した半田ペースト
を約250℃でリフローし(図2(C),(D)参
照),さらに,フラックス洗浄を行った。これにより,
上記半田バンプ3の頂部31を平坦化すると共に,上記
複数の半田バンプ3の頂部31を略同一平面上に形成し
た。以上により,半田バンプ3を備えた多層のプリント
配線板1を得た(図7(c)参照)。そして,該プリン
ト配線板1を個片化することにより,多数のピース状の
プリント配線板を得た。
【0043】次に,本例の作用効果につき説明する。本
製造方法によれば,上記半田バンプ3の頂部31が平坦
化されるため,上記プリント配線板1に実装する電子部
品との接続面積が大きくなり,確実に接続することがで
きる。また,上記複数の半田バンプ3の頂部31を略同
一平面上に形成することができるため,実装する電子部
品の接続パッドとの未接続を防ぐことができる。
【0044】そして,上記プリント配線板1の製造方法
においては,半田ペースト30の上から,上記フラッタ
ニング治具4の平坦面41を当接させた状態で,上記半
田ペースト30をリフローする(図2(C),
(D))。これにより,図2(D)に示すごとく,軟化
した上記半田ペースト30の頂部31が,上記平坦面4
1に沿って平坦化して,図2(E)に示すごとく,頂部
31が平坦な半田バンプ3が形成される。
【0045】このようにして,リフローの際に,上記半
田バンプ3の頂部31を平坦化すると共に,上記複数の
半田バンプ3の頂部31を略同一平面上に形成すること
ができる。そのため,半田バンプ3の頂部31を平坦化
し,上記複数の半田バンプ3の頂部31を略同一平面上
に形成するための工程を,特別に設ける必要がない。そ
れ故,生産効率に優れたプリント配線板1の製造方法を
得ることができる。
【0046】また,上記製造方法によれば,シート状の
配線基板10を個片化することなく,該シート状の配線
基板10に形成された半田バンプ3の頂部31の平坦化
を一括してして行うことができる。それ故,プリント配
線板1の生産効率を大幅に向上させることができる。
【0047】また,図2(C)に示すごとく,上記フラ
ッタニング治具4は,リフロー時に,上記半田ペースト
30の上に載置しておく。これにより,上記フラッタニ
ング治具4の重量により,該フラッタニング治具4の平
坦面41を介して上記半田ペースト30を押圧すること
ができる。そのため,リフローにより軟化した上記半田
ペースト30の頂部310が,上記平坦面41に沿って
平坦化し,複数の半田バンプ3の頂部31が略同一平面
上に形成される(図2(D),(E))。また,上記フ
ラッタニング治具4は,リフロー前に,上記半田ペース
ト30の上に載置すればよいため,容易に,半田バンプ
3の頂部31の平坦化等を行うことができる。
【0048】また,図2(D)に示すごとく,上記フラ
ッタニング治具4に設けられた突出部42は,上記平坦
面41が半田ペースト30を押圧した後,上記配線基板
10に当接する。そして,上記突出部42の突出長さは
一定である。そのため,上記平坦面41と配線基板10
との間には一定の幅の空間が確保される。それ故,上記
半田バンプ3の頂部31は,確実に,上記配線基板10
と平行な平面上に,平坦化されて形成される。
【0049】以上のごとく,本例によれば,実装する電
子部品との接続性に優れたプリント配線板を,効率よく
製造することができる,プリント配線板の製造方法を提
供することができる。
【0050】実施形態例2 本例は,図8に示すごとく,フラッタニング治具4を,
リフロー時に,半田ペースト30の方向へ向かって押圧
する,プリント配線板の製造方法の例である。即ち,図
8(A),(B)に示すごとく,リフロー時に,機械的
に,上記フラッタニング治具40を半田ペースト30の
方向(図8(A)の矢印A)へ駆動させる。
【0051】なお,上記フラッタニング治具40は,表
面にクロムめっきが形成されたステンレス鋼板からな
る。また,上記フラッタニング治具40には,突出部は
設けられていない。また,配線基板10は,ステンレス
鋼よりなるサポート治具52に載置されている。その他
は,実施形態例1と同様である。これにより,確実に,
上記半田バンプ3の頂部31の平坦化等を行うことがで
きる。その他,実施形態例1と同様の作用効果を有す
る。
【0052】また,上記実施形態例1において,リフロ
ー時に,フラッタニング治具4を,実施形態例2と同様
に押圧してもよい。即ち,突出部42を有するフラッタ
ニング治具4(図2(C),(D)参照)を,上記突出
部42が配線基板10に当接するまで機械的に押圧して
もよい。これにより,一層確実に上記半田バンプ3の頂
部31を平坦化することができる。
【0053】
【発明の効果】上述のごとく,本発明によれば,実装す
る電子部品との接続性に優れたプリント配線板を,効率
よく製造することができる,プリント配線板の製造方法
を提供することができる。
【図面の簡単な説明】
【図1】実施形態例1における,半田ペーストの印刷方
法の説明図。
【図2】実施形態例1における,半田バンプの平坦化の
説明図。
【図3】実施形態例1における,プリント配線板の製造
方法の工程の一部を示す断面図。
【図4】実施形態例1における,プリント配線板の製造
方法の工程の一部を示す断面図。
【図5】実施形態例1における,プリント配線板の製造
方法の工程の一部を示す断面図。
【図6】実施形態例1における,プリント配線板の製造
方法の工程の一部を示す断面図。
【図7】実施形態例1における,プリント配線板の製造
方法の工程の一部を示す断面図。
【図8】実施形態例2における,半田バンプの平坦化の
説明図。
【符号の説明】
1...プリント配線板, 10...配線基板, 2...マスク, 3...半田バンプ, 31...頂部, 30...半田ペースト, 4...フラッタニング治具, 41...平坦面,
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AA03 AC01 BB04 BB05 CC33 CD13 CD29 GG15 5E346 AA15 AA32 BB16 CC40 FF45 GG25 HH31

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 配線基板上における所望の複数の位置に
    半田ペーストを印刷した後,該半田ペーストをリフロー
    して,上記配線基板上に複数の半田バンプを形成するに
    当り,上記半田ペーストの上から,平坦面を有するフラ
    ッタニング治具の上記平坦面を当接させた状態で,上記
    半田ペーストをリフローすることにより,上記半田バン
    プの頂部を平坦化すると共に,上記複数の半田バンプの
    頂部を略同一平面上に形成することを特徴とするプリン
    ト配線板の製造方法。
  2. 【請求項2】 請求項1において,上記フラッタニング
    治具は,リフロー時に,上記半田ペーストの上に載置し
    ておくことを特徴とするプリント配線板の製造方法。
  3. 【請求項3】 請求項1又は2において,上記フラッタ
    ニング治具は,リフロー時に,上記半田ペーストの方向
    へ向かって押圧されることを特徴とするプリント配線板
    の製造方法。
JP2001016241A 2001-01-24 2001-01-24 プリント配線板の製造方法 Pending JP2002223065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001016241A JP2002223065A (ja) 2001-01-24 2001-01-24 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001016241A JP2002223065A (ja) 2001-01-24 2001-01-24 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2002223065A true JP2002223065A (ja) 2002-08-09

Family

ID=18882648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001016241A Pending JP2002223065A (ja) 2001-01-24 2001-01-24 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2002223065A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6719185B2 (en) * 2001-06-27 2004-04-13 Ngk Spark Plug Co., Ltd. Substrate with top-flattened solder bumps and method for manufacturing the same
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
JP2010045089A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 基板の製造方法、基板、基板を備えた装置、判別方法
JP2010062256A (ja) * 2008-09-02 2010-03-18 Asahi Kasei E-Materials Corp バンプ付き半導体チップの製造方法
KR101033203B1 (ko) 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011181924A (ja) * 2010-02-23 2011-09-15 Schott Solar Ag はんだをワークピースに付着させるための方法および装置
JP2012018892A (ja) * 2010-07-09 2012-01-26 Tyco Electronics Japan Kk 電気部品
JP2012104791A (ja) * 2010-11-10 2012-05-31 Samsung Electro-Mechanics Co Ltd コイニング装置
CN103390561A (zh) * 2012-05-09 2013-11-13 鸿骐新技股份有限公司 覆晶载板的锡球凸块的回焊与整平方法及其回焊整平设备
US8962470B2 (en) * 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US9368675B2 (en) 2014-02-28 2016-06-14 Nichia Corporation Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP2019046840A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 半導体装置の製造方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204319A (ja) * 1995-01-23 1996-08-09 Sony Corp はんだ供給方法及びはんだ加工装置
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH10335800A (ja) * 1997-06-04 1998-12-18 Ibiden Co Ltd 半田バンプの形成方法
JP2000307024A (ja) * 1999-04-20 2000-11-02 Ibiden Co Ltd プリント配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204319A (ja) * 1995-01-23 1996-08-09 Sony Corp はんだ供給方法及びはんだ加工装置
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH10335800A (ja) * 1997-06-04 1998-12-18 Ibiden Co Ltd 半田バンプの形成方法
JP2000307024A (ja) * 1999-04-20 2000-11-02 Ibiden Co Ltd プリント配線板の製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6719185B2 (en) * 2001-06-27 2004-04-13 Ngk Spark Plug Co., Ltd. Substrate with top-flattened solder bumps and method for manufacturing the same
US8962470B2 (en) * 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
KR101257977B1 (ko) 2006-03-16 2013-04-24 파나소닉 주식회사 범프형성방법 및 범프형성장치
US7905011B2 (en) 2006-03-16 2011-03-15 Panasonic Corporation Bump forming method and bump forming apparatus
JP5002583B2 (ja) * 2006-03-16 2012-08-15 パナソニック株式会社 バンプ形成方法
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
CN101411251B (zh) * 2006-03-28 2011-03-30 松下电器产业株式会社 凸块形成方法及凸块形成装置
US8297488B2 (en) 2006-03-28 2012-10-30 Panasonic Corporation Bump forming method using self-assembling resin and a wall surface
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
JP2010045089A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp 基板の製造方法、基板、基板を備えた装置、判別方法
JP2010062256A (ja) * 2008-09-02 2010-03-18 Asahi Kasei E-Materials Corp バンプ付き半導体チップの製造方法
KR101033203B1 (ko) 2009-11-20 2011-05-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2011181924A (ja) * 2010-02-23 2011-09-15 Schott Solar Ag はんだをワークピースに付着させるための方法および装置
JP2012018892A (ja) * 2010-07-09 2012-01-26 Tyco Electronics Japan Kk 電気部品
JP2012104791A (ja) * 2010-11-10 2012-05-31 Samsung Electro-Mechanics Co Ltd コイニング装置
CN103390561A (zh) * 2012-05-09 2013-11-13 鸿骐新技股份有限公司 覆晶载板的锡球凸块的回焊与整平方法及其回焊整平设备
US9368675B2 (en) 2014-02-28 2016-06-14 Nichia Corporation Method of manufacturing light-emitting device and wiring substrate for light-emitting element
JP2019046840A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 半導体装置の製造方法
JP7014955B2 (ja) 2017-08-30 2022-02-02 日亜化学工業株式会社 半導体装置の製造方法
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡

Similar Documents

Publication Publication Date Title
JP2002223065A (ja) プリント配線板の製造方法
JP4278806B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4707273B2 (ja) 多層プリント配線板の製造方法
JP2002271040A (ja) 多層プリント配線板の製造方法
JPH11307687A (ja) パッケージ基板
JP2002204057A (ja) 多層プリント配線板の製造方法および多層プリント配線板
JP4566335B2 (ja) 多層プリント配線板
JP2000307024A (ja) プリント配線板の製造方法
JP2001284815A (ja) プリント配線板及びプリント配線板の製造方法
JP4514308B2 (ja) 多層プリント配線板の製造方法
JP4467125B2 (ja) 多層プリント配線板の製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP3219396B2 (ja) 多層プリント配線板の製造方法
JP2000307226A (ja) プリント配線板の製造方法
JP4748889B2 (ja) 多層プリント配線板の製造方法
JP4226180B2 (ja) プリント配線板の製造方法
JP4484350B2 (ja) プリント配線板の製造方法
JP4514309B2 (ja) 多層プリント配線板の製造方法
JP4450467B2 (ja) プリント配線板の製造方法
JP4518660B2 (ja) 多層プリント配線板の製造方法
JP2000216518A (ja) プリント配線板の製造方法
JPH11261232A (ja) 多層プリント配線板
JP2002344143A (ja) 多層プリント配線板の製造方法
JP4870203B2 (ja) プリント配線板の製造方法
JP3219395B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026