JP2007059588A - 配線基板の製造方法および配線基板 - Google Patents
配線基板の製造方法および配線基板 Download PDFInfo
- Publication number
- JP2007059588A JP2007059588A JP2005242506A JP2005242506A JP2007059588A JP 2007059588 A JP2007059588 A JP 2007059588A JP 2005242506 A JP2005242506 A JP 2005242506A JP 2005242506 A JP2005242506 A JP 2005242506A JP 2007059588 A JP2007059588 A JP 2007059588A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist layer
- solder resist
- element connection
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】 電子部品の電極端子と半田バンプとを良好に当接させることができ、それにより両者を安定して接続することが可能な配線基板の製造方法および配線基板を提供することである。
【解決手段】
絶縁基板1および素子接続パッド3上に、該素子接続パッド3の上面中央部を露出させる第一の開口部10aを有する第一のソルダーレジスト層4aを被着する工程と、第一の開口部10a内に露出する素子接続パッド3上に、頂部が第一のソルダーレジスト層4aから突出する半田バンプ5を形成する工程と、前記頂部をプレスして平坦化された頂面5aを形成する工程と、第一のソルダーレジスト層4a上に頂面5aを露出させる第二の開口部10bを有する第二のソルダーレジスト層4bを被着する工程とを含む配線基板の製造方法である。半田バンプが、ソルダーレジスト層の上面よりも低い位置に平坦化された頂面を有する配線基板である。
【選択図】 図2
【解決手段】
絶縁基板1および素子接続パッド3上に、該素子接続パッド3の上面中央部を露出させる第一の開口部10aを有する第一のソルダーレジスト層4aを被着する工程と、第一の開口部10a内に露出する素子接続パッド3上に、頂部が第一のソルダーレジスト層4aから突出する半田バンプ5を形成する工程と、前記頂部をプレスして平坦化された頂面5aを形成する工程と、第一のソルダーレジスト層4a上に頂面5aを露出させる第二の開口部10bを有する第二のソルダーレジスト層4bを被着する工程とを含む配線基板の製造方法である。半田バンプが、ソルダーレジスト層の上面よりも低い位置に平坦化された頂面を有する配線基板である。
【選択図】 図2
Description
本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板の製造方法および配線基板に関するものである。
近年、半導体素子等の電子部品を搭載するために用いられる配線基板として、有機材料系の多層配線基板が多用されている。有機材料系の多層配線基板は、例えばガラス繊維基材に熱硬化性樹脂が含浸された絶縁板や、熱硬化性樹脂に無機絶縁フィラーが分散された絶縁層等の有機系絶縁材料が積層されて成る絶縁基板の内部および表面に、銅箔や銅めっき層等の導電材料から成る配線導体が配設されるとともに、前記絶縁基板の上面に半導体素子等の電子部品の電極端子と電気的に接続するための素子接続パッドが形成されて成る。
さらに、絶縁基板上および素子接続パッド上に、素子接続パッドの上面中央部を露出させる開口部を有するソルダーレジスト層が被着されているとともに、該ソルダーレジスト層の開口部内に露出した素子接続パッド上には、電子部品の電極端子と素子接続パッドとを電気的に接続するための半田バンプが形成されている。
そして、電子部品を、その各電極端子がそれぞれ対応する半田バンプに当接するようにして配線基板の上面に載置し、これらを電気炉等の加熱装置で加熱して半田バンプを溶融させて、半田バンプと電子部品の電極端子とを接続させることによって、電子部品が配線基板上に実装される。
このような配線基板は、例えば次のようにして製作される。すなわち、まず内部および表面の少なくとも一方に複数の配線導体を有する絶縁基板の上面に、円形状の複数の素子接続パッドを形成するとともに、この絶縁基板および素子接続パッド上に、素子接続パッドの上面中央部を露出させる開口部を有するソルダーレジスト層を被着させる。次に、素子接続パッド上にフラックスおよび半田粉末から成る半田ペーストを従来周知のスクリーン印刷法により印刷塗布し、これを加熱して半田ペースト中の半田粉末を溶融させた後、溶融した半田を冷却固化させて素子接続パッド上に半田バンプを形成することによって製作される。このとき、半田バンプの表面は、溶融した半田の表面張力により球面状となる。
ここで、素子接続パッドに形成された半田バンプの表面が球面状のままでは、電子部品の電極端子と該半田バンプとの当接が不安定なものとなり、電子部品の電極端子と半田バンプとを接続することが困難となる。そこで、半田バンプの頂部をプレスにより平坦化し、平坦な頂面を有する半田バンプを形成するようになしている。
近時、高集積化が進むICやLSI等の半導体素子を搭載する半導体素子収納用パッケージや、各種電子部品を搭載する混成集積回路装置等に適用される配線基板においては、電子部品接続用の素子接続パッドの微細化および高密度配列化が要求されており、例えばソルダーレジスト層の開口部から露出する素子接続パッドの直径が70μm以下で配列間隔(パッド中心間の間隔)が120μm以下のものが出現するようになってきている。
図4(a)〜(c)は、微細化および高密度配列化された素子接続パッド上に形成される平坦な頂面を有する従来の半田バンプの形成方法を示す概略説明図である。まず、図4(a)に示すように、上面に微細化および高密度配列化された素子接続パッド30が形成され、かつ該素子接続パッド30の中央部を露出させる開口部41を有するソルダーレジスト層40が被着した配線基板100を準備する。
ついで、該配線基板100の素子接続パッド30上に半田粉末を含む半田ペーストを印刷する。ここで、隣接する素子接続パッド30間における半田ペーストの短絡を防止するためには、印刷する半田ペーストの量を少なくしなければならず、その結果、図4(b)に示すように、素子接続パッド30上に形成される半田バンプ50の高さが低いものとなってしまう。このような半田バンプ50は、その頂部がソルダーレジスト層40の上面から僅かに突出した状態となる。
ここで、前述の通り、半田バンプ50の頂部はプレスにより平坦化される。プレスは、一般に、平板状のプレス治具で前記頂部を平坦に押し潰す方法が採用されるが、ソルダーレジスト層40の上面から僅かに突出した半田バンプ50の頂部をプレスにより平坦化しても、図4(c)に示すように、僅かな面積の平坦化された頂面50aしか得られない。このため、電子部品の電極端子と該半田バンプ50とが良好に接触することができず、両者の接続が不安定になるという問題がある。
特許文献1には、配線基板の表面に形成した凹部に、第1の半田ペーストを充填し固化する工程と、前記固化によって収縮した第1の半田ペースト上の前記凹部の空間を、所定の融点を有する第2の半田ペーストで充填する工程とを含む半導体装置(電子部品)の実装方法が記載されている。この文献によると、接続部の半田形状を球形から信頼性の高い鼓型に形成することができると記載されている。
しかしながら、電子部品と該配線基板との接続において、リフロー温度を第2の半田ペーストの融点温度に調整する必要があり、また、液化した第2の半田ペーストが接着剤となることで実装している。このため、特許文献1に記載されている配線基板を用いても、必ずしも接続信頼性に優れた配線基板が得られていないのが現状である。
特開平7−273146号公報
本発明はかかる従来の問題点に鑑み完成されたものであり、その目的は、電子部品の電極端子と半田バンプとを良好に当接させることができ、それにより両者を安定して接続することが可能な配線基板の製造方法および配線基板を提供することにある。
本発明者は、上記課題を解決すべく鋭意研究を重ねた結果、以下の構成からなる解決手段を見出し、本発明を完成するに至った。
(1)内部および表面の少なくとも一方に配線導体を有するとともに上面に素子接続パッドを有する絶縁基板を準備する工程と、前記絶縁基板上および前記素子接続パッド上に、該素子接続パッドの上面中央部を露出させる第一の開口部を有する第一のソルダーレジスト層を被着する工程と、前記第一の開口部内に露出する前記素子接続パッドの上に、頂部が前記第一のソルダーレジスト層から突出する半田バンプを形成する工程と、前記半田バンプの前記頂部をプレスして平坦化された頂面を有する半田バンプを形成する工程と、前記第一のソルダーレジスト層の上に前記頂面を露出させる第二の開口部を有する第二のソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
(1)内部および表面の少なくとも一方に配線導体を有するとともに上面に素子接続パッドを有する絶縁基板を準備する工程と、前記絶縁基板上および前記素子接続パッド上に、該素子接続パッドの上面中央部を露出させる第一の開口部を有する第一のソルダーレジスト層を被着する工程と、前記第一の開口部内に露出する前記素子接続パッドの上に、頂部が前記第一のソルダーレジスト層から突出する半田バンプを形成する工程と、前記半田バンプの前記頂部をプレスして平坦化された頂面を有する半田バンプを形成する工程と、前記第一のソルダーレジスト層の上に前記頂面を露出させる第二の開口部を有する第二のソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。
(2)内部および表面の少なくとも一方に配線導体を有する絶縁基板と、該絶縁基板上に形成された素子接続パッドと、前記絶縁基板上および前記素子接続パッド上に、該素子接続パッドの上面中央部を露出させる開口部を有するように被着されたソルダーレジスト層と、前記開口部内に露出する前記素子接続パッド上に形成された半田バンプとを具備してなる配線基板であって、前記半田バンプは、前記ソルダーレジスト層の上面よりも低い位置に平坦化された頂面を有することを特徴とする配線基板。
(3)前記ソルダーレジスト層は、前記平坦化された頂面より低い上面を有する第一のソルダーレジスト層と、該第一のソルダーレジスト層の上に積層された第二のソルダーレジスト層とからなることを特徴とする前記(2)記載の配線基板。
(3)前記ソルダーレジスト層は、前記平坦化された頂面より低い上面を有する第一のソルダーレジスト層と、該第一のソルダーレジスト層の上に積層された第二のソルダーレジスト層とからなることを特徴とする前記(2)記載の配線基板。
前記(1)によれば、素子接続パッド上に形成される半田バンプの高さが低い場合であっても、十分な面積の平坦化された頂面を有する半田バンプを形成することができるので、半田バンプの頂面に十分な面積の平坦面を確保することができ、その結果、電子部品の電極端子と半田バンプとを良好に当接させることができ、それにより両者を安定して接続することが可能な配線基板を提供することができる。しかも、十分な厚みのソルダーレジスト層を形成することができる。
前記(2),(3)によれば、ソルダーレジスト層の開口部内に露出する素子接続パッド上に形成された半田バンプは、ソルダーレジスト層の上面よりも低い位置に平坦化された頂面を有することから、電子部品の電極端子を半田バンプに当接させる際において、電子部品の電極端子と平坦な頂面を有する半田バンプとを良好に当接させることができるとともに、電子部品の電極端子を凹部となった前記開口部内に容易に位置決めすることができ、それにより電子部品の電極端子と半田バンプとを安定して接続することができる。
<配線基板の製造方法>
以下、本発明にかかる配線基板の製造方法の一実施形態について図面を参照して詳細に説明する。図1は、本実施形態にかかる配線基板および該配線基板に接続される電子部品を示す概略断面図である。同図に示すように、この配線基板は、上面から下面にかけて配線導体2が配設された絶縁基板1と、該絶縁基板1の上面に配設された素子接続パッド3と、該素子接続パッド3上に形成された半田バンプ5とを備え、さらに、その最表面には保護用のソルダーレジスト層4が披着されており、主にこれらで半導体素子等の電子部品20を搭載するための本実施形態にかかる配線基板(以下、単に配線基板ともいう)が構成される。
以下、本発明にかかる配線基板の製造方法の一実施形態について図面を参照して詳細に説明する。図1は、本実施形態にかかる配線基板および該配線基板に接続される電子部品を示す概略断面図である。同図に示すように、この配線基板は、上面から下面にかけて配線導体2が配設された絶縁基板1と、該絶縁基板1の上面に配設された素子接続パッド3と、該素子接続パッド3上に形成された半田バンプ5とを備え、さらに、その最表面には保護用のソルダーレジスト層4が披着されており、主にこれらで半導体素子等の電子部品20を搭載するための本実施形態にかかる配線基板(以下、単に配線基板ともいう)が構成される。
絶縁基板1は、例えばガラス繊維を縦横に織り込んだガラス織物に、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る絶縁板1aの上下面に、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを分散させた電気絶縁材料から成る絶縁層1bをそれぞれ複数層ずつ積層して成り、その内部および表面には、銅箔や銅めっき等の導電材料から成る配線導体2が配設されている。
絶縁板1aは、その上面から下面にかけて直径が0.1〜1.0mm程度の複数のスルーホール6を有する厚みが0.3〜1.5mm程度の略四角平板であり、その上下面および各スルーホール6の内面には、配線導体2が被着されている。また、各スルーホール6の内部には、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る埋め込み樹脂7が充填されており、埋め込み樹脂7の上下端面上にも、配線導体2が被着されている。
この絶縁板1aは、配線基板のコア部材として機能し、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートを作製して熱硬化性樹脂を熱硬化させた後、これに上下面間にわたるスルーホール6をドリル加工で形成することにより製作される。
また、絶縁板1aの上下面の配線導体2は、絶縁板1a用のシートの上下面に厚みが3〜50μm程度の銅箔を予め貼着しておき、この銅箔をエッチング加工することにより形成される。スルーホール6内面や埋め込み樹脂7端面の配線導体2は、スルーホール6の内面や埋め込み樹脂7の端面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき層を被着することにより形成される。
さらに、絶縁板1aのスルーホール6の内部に充填された埋め込み樹脂7は、未硬化のペースト状の熱硬化性樹脂を銅めっき層が被着されたスルーホール6内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下端面を平坦に研磨することにより形成される。
絶縁板1aの上下面に積層された絶縁層1bは、それぞれの厚みが20〜60μm程度であり、各絶縁層1bの上下面間にわたって直径30〜100μm程度の複数のビアホール8が形成されており、これらの各絶縁層1bの表面およびビアホール8内には、銅めっきから成る配線導体2が被着形成されている。これらの絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を形成するためのものである。そして、絶縁層1bの上層側の配線導体2と下層側の配線導体2とを、ビアホール8内の配線導体2を介して電気的に接続することにより、高密度配線を立体的に形成可能としている。
この絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂フィルムを配線導体2が形成された絶縁板1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール8を穿孔し、さらにその上に次の絶縁層1bを同様にして順次積層することによって形成される。なお、各絶縁層1bの表面およびビアホール8内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビアホール8内に5〜50μm程度の厚みの銅めっきを公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
また、絶縁基板1の上下面間にわたって形成された配線導体2は、電子部品20の各電極端子21を外部電気回路基板の配線導体等に接続するための導電路として機能し、絶縁基板1の上面にある配線導体2の一部が、電子部品20の各電極端子21に半田バンプ5を介して電気的に接続される素子接続パッド3に接続されている。また、絶縁基板1の下面に露出した配線導体2の一部が、外部電気回路基板の配線導体等に電気的に接続される外部接続パッド9に接続されている。
素子接続パッド3や外部接続パッド9は、配線導体2に接続された導体層から成る略円形のパターンであり、その外周部がソルダーレジスト層4により15〜35μm程度の幅で被覆されることにより、露出する直径が、素子接続パッド3であれば50〜200μm程度、外部接続パッド9であれば0.5〜2.5mm程度になるように形成されている。このように、素子接続パッド3や外部接続パッド9の外周部をソルダーレジスト層4により被覆することによって、素子接続パッド3同士や外部接続パッド9同士間の電気的な絶縁信頼性が高まるとともに、素子接続パッド3や外部接続パッド9の絶縁基板1に対する被着強度を高くすることができる。
最表層の絶縁層1b上には、素子接続パッド3や外部接続パッド9の中央部を露出させる開口部10,11を有するソルダーレジスト層4が被着されている。ソルダーレジスト層4は、例えば耐半田性を有する(半田の融点では変形やクラック等を生じない)アクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた絶縁材料から成り、素子接続パッド3同士や外部接続パッド9同士間の電気的絶縁信頼性を高めるとともに、素子接続パッド3や外部接続パッド9の絶縁基板1への被着強度を大きなものとする作用をなす。
また、素子接続パッド3には、半田バンプ5が接続されている。半田バンプ5は、錫63−鉛37共晶半田や、錫96.5−銀3.5共晶半田、錫96−銀3.5−銅0.5非共晶半田等の低融点半田から成り、素子接続パッド3と電子部品20の電極端子21とを電気的および機械的に接続する接続材として機能する。そして、電子部品20の各電極端子21がそれぞれ対応する半田バンプ5に当接するようにして絶縁基板1上に電子部品20を載置し、これらを電気炉などの加熱装置で加熱して半田バンプ5を溶融させた後に冷却固化させることにより半田バンプ5と電子部品20の電極端子21とが接続される。
ここで、半田バンプは、その頂部がプレスされて平坦化された頂面を有するが、本発明方法では,前記ソルダーレジスト層4を第一および第二のソルダーレジスト層4a,4bで構成するとともに、これらのソルダーレジスト層4a,4bを用いて平坦化された頂面を有する半田バンプを形成するので、素子接続パッド3上に形成される半田バンプの高さが低い場合でも、十分な面積の平坦化された頂面を有する半田バンプ5を形成することができる。このような半田バンプ5は、例えば図2のようにして形成することができる。
図2(a)〜(e)は、本実施形態にかかる平坦化された頂面を有する半田バンプの形成方法を示す要部拡大断面図である。なお、図2(a)〜(e)においては、図1に示す絶縁基板1のうち、絶縁層1bの一部しか図示していない。
先ず、図2(a)に示すように、内部および表面の少なくとも一方に配線導体2を有するとともに、上面に素子接続パッド3が形成された絶縁基板1を準備する。該絶縁基板1は、上述したように、例えばガラス繊維を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る板状の絶縁板1aの上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る絶縁層1bをそれぞれ複数層ずつ積層したものであり、その上面から下面にかけて銅箔や銅めっき膜から成る配線導体2が形成されている。また、パッド3は、配線導体2の一部として例えばセミアディティブ法により円形のパターンに形成される。
次に、図2(b)に示すように、絶縁基板1および素子接続パッド3の上に、素子接続パッド3の上面中央部を露出させる第一の開口部10aを有する厚みが5〜15μm程度の第一のソルダーレジスト層4aを被着する。第一のソルダーレジスト層4aは、絶縁基板1および素子接続パッド3上に第一のソルダーレジスト層4a用の感光性樹脂層を被着させた後、これをフォトリソグラフィ技術により第一の開口部10aを有するように露光および現像し、最後に紫外線硬化および熱硬化させることにより形成される。
第一のソルダーレジスト層4a用の感光性樹脂層は、感光性樹脂ペーストを絶縁基板1および素子接続パッド3上にスクリーン印刷法等により塗布した後に乾燥させるか、あるいは感光性樹脂フィルムを絶縁基板1および素子接続パッド3上に貼着することにより被着させる。
次に、図2(c)に示すように、第一の開口部10a内に露出する素子接続パッド3の上に、頂部が第一のソルダーレジスト層4aの上面から突出する半球状の半田バンプ5を形成する。このような半田バンプ5は、第一の開口部10a内に露出した素子接続パッド3上に、半田およびフラックスを含有する半田ペーストをスクリーン印刷法等により印刷し、次にそれを加熱することにより半田を溶融し、半田の表面張力で半球状とした後、冷却固化して形成される。
このとき、第一のソルダーレジスト層4aの厚みが5〜15μm程度と薄いことから、素子接続パッド3上に印刷される半田ペーストの量が少なくても、頂部が第一のソルダーレジスト層4aの上面から十分な高さで突出する半球状の半田バンプ5を形成することができる。なお、半田ペースト中の半田としては、錫63−鉛37共晶半田や、錫96.5−銀3.5共晶半田、錫96−銀3.5−銅0.5非共晶半田等の低融点半田から成る粒径が3〜25μm程度の球状の半田が好適に使用される。
次に、図2(d)に示すように、第一のソルダーレジスト層4aの上面から突出した半球状の半田バンプ5の頂部をプレスして、平坦化された頂面5aを有する半田バンプ5を形成する。半田バンプ5の頂部をプレスするには、ステンレスやセラミックス等の硬質材料からなる平板状のプレス治具を半田バンプ5の上に油圧や空気圧等を利用して押し付け、該プレス治具によって半田バンプ5の頂部を平坦に押し潰す方法が採用される。このとき、半田バンプ5の頂部は第一のソルダーレジスト層4aの上面から十分な高さで突出しているので、プレスにより広い面積の平坦な頂面5aを形成することができる。
次に、図2(e)に示すように、第一のソルダーレジスト層4aの上に、半田バンプ5の平坦化された頂面5aを露出させる第二の開口部10bを有する第二のソルダーレジスト層4bを、その上面が半田バンプ5の頂面5aよりも高くなる厚みに被着する。このように、第二のソルダーレジスト層4bを、その上面が半田バンプ5の頂面5aよりも高くなる厚みに被着することにより、第二の開口部10b内が半田バンプ5の頂面5aを底面とする凹部となり、この凹部内に電子部品20の電極端子21を容易に位置決めすることができる。
また、第二の開口部10b内に露出する半田バンプ5の頂面は、プレスにより平坦化され十分な面積を有しているので、電子部品20の電極端子21と半田バンプ5とを良好に当接させることができる。さらに、第二のソルダーレジスト層4bによりソルダーレジスト層4の厚みを十分なものとすることができ、第一のソルダーレジスト層4aと第二のソルダーレジスト層4bとから成るソルダーレジスト層4により、素子接続パッド3同士の電気的な絶縁信頼性を良好なものとすることができるとともに、素子接続パッド3の被着強度を高めることができる。
<配線基板>
次に、本発明にかかる配線基板について図面を参照して詳細に説明する。図3は、本発明にかかる配線基板の要部を示す要部拡大断面図である。なお、図3においては、前述した図1および図2の構成と同一または同等な部分には同一の符号を付して説明は省略する。
次に、本発明にかかる配線基板について図面を参照して詳細に説明する。図3は、本発明にかかる配線基板の要部を示す要部拡大断面図である。なお、図3においては、前述した図1および図2の構成と同一または同等な部分には同一の符号を付して説明は省略する。
図3に示すように、本発明の配線基板における半田バンプ5は、ソルダーレジスト層4の上面よりも低い位置に平坦化された頂面5aを有している。このように、半田バンプ5がソルダーレジスト層4の上面よりも低い位置に平坦化された頂面5aを有していることから、電子部品20の電極端子21を半田バンプ5に当接させる際には、電子部品20の電極端子21と平坦な頂面5aを有する半田バンプ5とを良好に当接させることができるとともに、電子部品20の電極端子21を凹部となった開口部10内に容易に位置決めすることができ、それにより電子部品20の電極端子21と半田バンプ5とを安定して接続することができる。
具体的には、図3に示す半田バンプ5の頂面5aからソルダーレジスト層4の上面までの高さHが2〜20μm、好ましくは5〜15μm程度となるように、半田バンプ5の頂面5aがソルダーレジスト層4の上面よりも低い位置にあるのがよい。これにより、電子部品20の電極端子21を凹部となった開口部10内に極めて良好に位置決めすることができる。
本発明の配線基板において、半田バンプ5のプレスされた頂面5aがソルダーレジスト層4の上面よりも低い位置となるように構成するには、上面側のソルダーレジスト層4を、上面が半田バンプ5の頂面5aよりも低くなる厚みの第一のソルダーレジスト層4aと、その上に積層され、上面が半田バンプ5の頂面5aより高くなる厚みの第二のソルダーレジスト層4bとから構成するのがよい。
そして、前述の通り、絶縁基板1および素子接続パッド3上に第一の開口部10aを有する第一のソルダーレジスト層4aを形成した後、第一の開口部10aから露出する素子接続パッド3上に半田バンプ5を溶着させるとともに、該半田バンプ5の頂部をプレスして平坦な頂面5aを形成し、その後、第二の開口部10bを有する第二のソルダーレジスト層4bをその上面が半田バンプ5の頂面より高くなる厚みに形成している。
これにより、半田バンプ5の高さが低い場合であっても、平坦で十分な面積の頂面5aを有する半田バンプ5を形成することができるとともに、第一のソルダーレジスト層4aと第二のソルダーレジスト層4bとによりソルダーレジスト層4としての十分な厚さを確保することができ、素子接続パッド3同士の電気的な絶縁信頼性および素子接続パッド3の被着強度を高めることができる。
なお、上記した以外の構成は、上記で説明した本発明方法と同じであるので、説明を省略する。
なお、上記した以外の構成は、上記で説明した本発明方法と同じであるので、説明を省略する。
上記で説明した本発明方法にかかる実施形態では、第一のソルダーレジスト層4aの上に、第二のソルダーレジスト層4bを、その上面が半田バンプ5の頂面5aよりも高くなる厚みに被着する場合について説明したが、本発明方法はこれに限定されるものではなく、例えば第一のソルダーレジスト層4aの上に、第二のソルダーレジスト層4bを、その上面が半田バンプ5の頂面5aと同じ高さになる厚み、または低くなる厚みに被着してもよい。このような構成であっても、十分な面積の平坦化された頂面を有する半田バンプ5を形成することができる。
1:絶縁基板
2:配線導体
3:素子接続パッド
4:ソルダーレジスト層
4a:第一のソルダーレジスト層
4b:第二のソルダーレジスト層
5:半田バンプ
5a:半田バンプ5の頂面
10:ソルダーレジスト層4の開口部
10a:第一の開口部
10b:第二の開口部
2:配線導体
3:素子接続パッド
4:ソルダーレジスト層
4a:第一のソルダーレジスト層
4b:第二のソルダーレジスト層
5:半田バンプ
5a:半田バンプ5の頂面
10:ソルダーレジスト層4の開口部
10a:第一の開口部
10b:第二の開口部
Claims (3)
- 内部および表面の少なくとも一方に配線導体を有するとともに上面に素子接続パッドが形成された絶縁基板を準備する工程と、
前記絶縁基板の上および前記素子接続パッド上に、該素子接続パッドの上面中央部を露出させる第一の開口部を有する第一のソルダーレジスト層を被着する工程と、
前記第一の開口部内に露出する前記素子接続パッドの上に、頂部が前記第一のソルダーレジスト層から突出する半田バンプを形成する工程と、
前記半田バンプの前記頂部をプレスして平坦化された頂面を有する半田バンプを形成する工程と、
前記第一のソルダーレジスト層の上に前記頂面を露出させる第二の開口部を有する第二のソルダーレジスト層を被着する工程とを含むことを特徴とする配線基板の製造方法。 - 内部および表面の少なくとも一方に配線導体を有する絶縁基板と、
該絶縁基板上に形成された素子接続パッドと、
前記絶縁基板上および前記素子接続パッド上に、前記素子接続パッドの上面中央部を露出させる開口部を有するように被着されたソルダーレジスト層と、
前記開口部内に露出する前記素子接続パッド上に形成された半田バンプとを具備してなる配線基板であって、
前記半田バンプは、前記ソルダーレジスト層の上面よりも低い位置に平坦化された頂面を有することを特徴とする配線基板。 - 前記ソルダーレジスト層は、前記平坦化された頂面より低い上面を有する第一のソルダーレジスト層と、該第一のソルダーレジスト層の上に積層された第二のソルダーレジスト層とからなることを特徴とする請求項2記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005242506A JP2007059588A (ja) | 2005-08-24 | 2005-08-24 | 配線基板の製造方法および配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005242506A JP2007059588A (ja) | 2005-08-24 | 2005-08-24 | 配線基板の製造方法および配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059588A true JP2007059588A (ja) | 2007-03-08 |
Family
ID=37922819
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005242506A Pending JP2007059588A (ja) | 2005-08-24 | 2005-08-24 | 配線基板の製造方法および配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059588A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013115145A (ja) * | 2011-11-25 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
KR101287761B1 (ko) | 2011-11-10 | 2013-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
WO2014030355A1 (ja) * | 2012-08-24 | 2014-02-27 | 日本特殊陶業株式会社 | 配線基板 |
JP2014107367A (ja) * | 2012-11-27 | 2014-06-09 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2017199937A (ja) * | 2017-08-01 | 2017-11-02 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法 |
-
2005
- 2005-08-24 JP JP2005242506A patent/JP2007059588A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101287761B1 (ko) | 2011-11-10 | 2013-07-18 | 삼성전기주식회사 | 인쇄회로기판 및 그의 제조방법 |
JP2013115145A (ja) * | 2011-11-25 | 2013-06-10 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
WO2014030355A1 (ja) * | 2012-08-24 | 2014-02-27 | 日本特殊陶業株式会社 | 配線基板 |
US9538650B2 (en) | 2012-08-24 | 2017-01-03 | Ngk Spark Plug Co., Ltd. | Wiring board having an opening with an angled surface |
JP2014107367A (ja) * | 2012-11-27 | 2014-06-09 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2017199937A (ja) * | 2017-08-01 | 2017-11-02 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5138277B2 (ja) | 配線基板およびその製造方法 | |
JP4769022B2 (ja) | 配線基板およびその製造方法 | |
JP2008141109A (ja) | 配線基板およびその製造方法 | |
JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
JP5354224B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP2004200412A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2009212160A (ja) | 配線基板およびその製造方法 | |
JP3967989B2 (ja) | 半田バンプ付き配線基板の製造方法 | |
JP2004119464A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2004165328A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2009123757A (ja) | 配線基板およびその製造方法 | |
JP4514459B2 (ja) | 配線基板およびその製造方法 | |
JP2007035731A (ja) | 配線基板 | |
JP3940655B2 (ja) | 半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板の製造方法 | |
JP2004119544A (ja) | 配線基板およびその製造方法 | |
JP4439248B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 | |
JP2004179363A (ja) | 半田バンプ付き配線基板の製造方法 | |
JP2004327741A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2004327742A (ja) | 半田バンプ付き配線基板の製造方法 | |
JP4395356B2 (ja) | 配線基板の製造方法 | |
JP2005209847A (ja) | 配線基板の製造方法 | |
JP2003243816A (ja) | 配線基板およびその製造方法 |