JP2000200855A - Ｐｇａ型配線基板及びその製造方法並びに半導体装置 - Google Patents
Ｐｇａ型配線基板及びその製造方法並びに半導体装置Info
- Publication number
- JP2000200855A JP2000200855A JP11001008A JP100899A JP2000200855A JP 2000200855 A JP2000200855 A JP 2000200855A JP 11001008 A JP11001008 A JP 11001008A JP 100899 A JP100899 A JP 100899A JP 2000200855 A JP2000200855 A JP 2000200855A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pin
- solder
- substrate
- type wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＰＧＡ型配線基板において、ピンの取り付け
強度を高めると共に、パッドとその下層の樹脂の密着強
度を向上させ、接続信頼性の向上に寄与することを目的
とする。 【解決手段】 パッド２１を有する導体層を基板の一方
の面に形成し、この導体層の上に形成されたソルダレジ
スト層２２においてパッド２１に対応する部分にソルダ
レジスト層２２の厚さ方向で基板の内部方向に向かって
開口面積が広がるように開口部２３を形成し、径大の頭
部を有するＴ字状のピン２５のその頭部を開口部２３内
に配置し、はんだ２４によりピン２５を固定する。
強度を高めると共に、パッドとその下層の樹脂の密着強
度を向上させ、接続信頼性の向上に寄与することを目的
とする。 【解決手段】 パッド２１を有する導体層を基板の一方
の面に形成し、この導体層の上に形成されたソルダレジ
スト層２２においてパッド２１に対応する部分にソルダ
レジスト層２２の厚さ方向で基板の内部方向に向かって
開口面積が広がるように開口部２３を形成し、径大の頭
部を有するＴ字状のピン２５のその頭部を開口部２３内
に配置し、はんだ２４によりピン２５を固定する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＧＡ（ピン・グ
リッド・アレイ）型配線基板及びその製造方法並びに半
導体装置に関し、より詳細には、ビルドアップ基板等の
プラスチックパッケージの外部接続端子となるピンが基
板の一方の面に多数立設されたＰＧＡ型配線基板におい
てピンの取り付け強度を高めるのに有用な技術に関す
る。
リッド・アレイ）型配線基板及びその製造方法並びに半
導体装置に関し、より詳細には、ビルドアップ基板等の
プラスチックパッケージの外部接続端子となるピンが基
板の一方の面に多数立設されたＰＧＡ型配線基板におい
てピンの取り付け強度を高めるのに有用な技術に関す
る。
【０００２】
【従来の技術】ＰＧＡ型配線基板は、入出力端子を平面
的に取り出せるため、端子数が増大してもパッケージの
外径寸法を大きくすることなく、比較的十分な端子間ピ
ッチを確保できることなどから広く用いられている。こ
の基板は、アルミナ等のセラミックからなるセラミック
タイプのものと、ガラス−エポキシ樹脂複合板などを積
層してなるプラスチックタイプのものとに大別される。
的に取り出せるため、端子数が増大してもパッケージの
外径寸法を大きくすることなく、比較的十分な端子間ピ
ッチを確保できることなどから広く用いられている。こ
の基板は、アルミナ等のセラミックからなるセラミック
タイプのものと、ガラス−エポキシ樹脂複合板などを積
層してなるプラスチックタイプのものとに大別される。
【０００３】このうち、プラスチックタイプのＰＧＡ型
配線基板は、片面に銅板を張り付けた銅張り樹脂板（ガ
ラス−エポキシ樹脂複合板など）をレジスト塗布やエッ
チング等を行って銅配線パターンを形成したり、樹脂板
にスルーホールを明けてその内壁面にメッキにより銅を
形成したものをエポキシ接着剤により積層することによ
り製造される。このプラスチックタイプのものは基板の
耐熱性が低いため、セラミックタイプのように、基板の
一方の面に形成された接合用パッドにピン（側面から見
てＴ字状のピン）の頭部をろう付けで接合することはで
きず、比較的融点の低いはんだ付け接合になる。
配線基板は、片面に銅板を張り付けた銅張り樹脂板（ガ
ラス−エポキシ樹脂複合板など）をレジスト塗布やエッ
チング等を行って銅配線パターンを形成したり、樹脂板
にスルーホールを明けてその内壁面にメッキにより銅を
形成したものをエポキシ接着剤により積層することによ
り製造される。このプラスチックタイプのものは基板の
耐熱性が低いため、セラミックタイプのように、基板の
一方の面に形成された接合用パッドにピン（側面から見
てＴ字状のピン）の頭部をろう付けで接合することはで
きず、比較的融点の低いはんだ付け接合になる。
【０００４】つまり、従来のプラスチックタイプのＰＧ
Ａ型配線基板では、ピンの取り付けは、そのＴ字状の頭
部の部分を基板のパッドに立ててはんだ付けにより行っ
ていた。
Ａ型配線基板では、ピンの取り付けは、そのＴ字状の頭
部の部分を基板のパッドに立ててはんだ付けにより行っ
ていた。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のプラスチックタイプのＰＧＡ型配線基板では、基板の
パッド上にピンをはんだ付けで立設しているが、パッド
（通常は銅箔）はその下層の絶縁樹脂の上に薄く形成さ
れているためにパッドと樹脂の密着性が弱く、そのため
に、例えばピンに対し水平方法に何らかの外力が加わる
と、ピンがパッドに付いたままパッドごと取れてしまう
といった課題があった。
のプラスチックタイプのＰＧＡ型配線基板では、基板の
パッド上にピンをはんだ付けで立設しているが、パッド
（通常は銅箔）はその下層の絶縁樹脂の上に薄く形成さ
れているためにパッドと樹脂の密着性が弱く、そのため
に、例えばピンに対し水平方法に何らかの外力が加わる
と、ピンがパッドに付いたままパッドごと取れてしまう
といった課題があった。
【０００６】また、プラスチックタイプのＰＧＡ型配線
基板には、ガラス−エポキシ基板等のコア基板上に、エ
ポキシ樹脂等の樹脂や、銅メッキ、銅箔により、絶縁膜
や配線を形成し、多層配線構造としたビルドアップ多層
基板があるが、かかるビルドアップ多層基板では特に、
パッドと樹脂との密着性が弱いといった問題が顕著であ
った。
基板には、ガラス−エポキシ基板等のコア基板上に、エ
ポキシ樹脂等の樹脂や、銅メッキ、銅箔により、絶縁膜
や配線を形成し、多層配線構造としたビルドアップ多層
基板があるが、かかるビルドアップ多層基板では特に、
パッドと樹脂との密着性が弱いといった問題が顕著であ
った。
【０００７】本発明は、かかる従来技術における課題に
鑑み創作されたもので、ピンの取り付け強度を高めると
共に、パッドとその下層の樹脂の密着強度を向上させ、
ひいては接続信頼性の向上に寄与することができるＰＧ
Ａ型配線基板及びその製造方法並びに半導体装置を提供
することを目的とする。
鑑み創作されたもので、ピンの取り付け強度を高めると
共に、パッドとその下層の樹脂の密着強度を向上させ、
ひいては接続信頼性の向上に寄与することができるＰＧ
Ａ型配線基板及びその製造方法並びに半導体装置を提供
することを目的とする。
【０００８】
【課題を解決するための手段】上述した従来技術の課題
を解決するため、本発明の一形態によれば、基板の一方
の面に形成され、基板内の配線パターンに導通するパッ
ドを有する導体層と、該導体層を覆って形成され、前記
パッドに対応する部分が前記基板の内部方向に向かって
開口面積が広がるように形成された開口部を有するソル
ダレジスト層と、径大の頭部を有するＴ字状のピンとを
備え、該ピンの頭部がはんだ中に埋め込まれるように前
記開口部に露出するパッドに固定されていることを特徴
とするＰＧＡ型配線基板が提供される。
を解決するため、本発明の一形態によれば、基板の一方
の面に形成され、基板内の配線パターンに導通するパッ
ドを有する導体層と、該導体層を覆って形成され、前記
パッドに対応する部分が前記基板の内部方向に向かって
開口面積が広がるように形成された開口部を有するソル
ダレジスト層と、径大の頭部を有するＴ字状のピンとを
備え、該ピンの頭部がはんだ中に埋め込まれるように前
記開口部に露出するパッドに固定されていることを特徴
とするＰＧＡ型配線基板が提供される。
【０００９】また、本発明の他の形態によれば、基板内
の配線パターンに導通するパッドを有する導体層を前記
基板の一方の面に形成する工程と、前記導体層の上にソ
ルダレジスト層を形成する工程と、前記ソルダレジスト
層の前記パッドに対応する部分に前記ソルダレジスト層
の厚さ方向で前記基板の内部方向に向かって開口面積が
広がるように開口部を形成する工程と、径大の頭部を有
するＴ字状のピンのその頭部を前記開口部内に配置し、
はんだにより前記ピンを固定する工程とを含むことを特
徴とするＰＧＡ型配線基板の製造方法が提供される。
の配線パターンに導通するパッドを有する導体層を前記
基板の一方の面に形成する工程と、前記導体層の上にソ
ルダレジスト層を形成する工程と、前記ソルダレジスト
層の前記パッドに対応する部分に前記ソルダレジスト層
の厚さ方向で前記基板の内部方向に向かって開口面積が
広がるように開口部を形成する工程と、径大の頭部を有
するＴ字状のピンのその頭部を前記開口部内に配置し、
はんだにより前記ピンを固定する工程とを含むことを特
徴とするＰＧＡ型配線基板の製造方法が提供される。
【００１０】本発明に係るＰＧＡ型配線基板及びその製
造方法によれば、ソルダレジスト層に形成された開口部
においてＴ字状のピンの頭部がはんだ中に埋め込まれる
ような形態でピンが取り付けられているので、仮にピン
に対し水平方法に何らかの外力が加わったとしても、従
来技術に見られたような、ピンがパッドごと取れてしま
うといった課題は生じない。このように本発明によれ
ば、ピンの取り付け強度を高めることができる。また、
パッドとその下層の樹脂の密着強度を向上させ、ひいて
は接続信頼性の向上に寄与することが可能となる。
造方法によれば、ソルダレジスト層に形成された開口部
においてＴ字状のピンの頭部がはんだ中に埋め込まれる
ような形態でピンが取り付けられているので、仮にピン
に対し水平方法に何らかの外力が加わったとしても、従
来技術に見られたような、ピンがパッドごと取れてしま
うといった課題は生じない。このように本発明によれ
ば、ピンの取り付け強度を高めることができる。また、
パッドとその下層の樹脂の密着強度を向上させ、ひいて
は接続信頼性の向上に寄与することが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の第１実施形態に係
るＰＧＡ型配線基板について、その製造工程を順に示す
図１〜図７を参照しながら説明する。以下に説明する図
１（ａ）〜図６（ｃ）の工程は、プラスチックパッケー
ジとしてのビルドアップ多層配線板を作製する工程であ
り、本実施形態では６層としている。
るＰＧＡ型配線基板について、その製造工程を順に示す
図１〜図７を参照しながら説明する。以下に説明する図
１（ａ）〜図６（ｃ）の工程は、プラスチックパッケー
ジとしてのビルドアップ多層配線板を作製する工程であ
り、本実施形態では６層としている。
【００１２】先ず、最初の工程では（図１（ａ）参
照）、ガラスＢＴ（ビスマレイミド−トリアジン）樹脂
のコア基板１（厚さ０．５ｍｍ）の両面に銅箔２を厚さ
１２μｍ程度で形成する。次の工程では（図１（ｂ）参
照）、ガイドホール３とスルーホール４（直径０．２ｍ
ｍ）を形成する。次の工程では（図１（ｃ）参照）、電
解メッキ又は無電解メッキによりガイドホール３及びス
ルーホール４の内壁を含めて表面全体に銅のメッキ膜５
を少なくとも厚さ１５μｍ程度で形成する。次の工程で
は（図１（ｄ）参照）、基板表面を粗らす処理(Black O
xide) を行った後、スルーホール４の内壁を熱硬化性の
樹脂６で充填する。ここに、基板表面を粗化する処理
は、後の工程でその表面に形成される膜との密着性を高
めるために行われる。次の工程では（図１（ｅ）参
照）、基板の両面を研磨して平坦化する。
照）、ガラスＢＴ（ビスマレイミド−トリアジン）樹脂
のコア基板１（厚さ０．５ｍｍ）の両面に銅箔２を厚さ
１２μｍ程度で形成する。次の工程では（図１（ｂ）参
照）、ガイドホール３とスルーホール４（直径０．２ｍ
ｍ）を形成する。次の工程では（図１（ｃ）参照）、電
解メッキ又は無電解メッキによりガイドホール３及びス
ルーホール４の内壁を含めて表面全体に銅のメッキ膜５
を少なくとも厚さ１５μｍ程度で形成する。次の工程で
は（図１（ｄ）参照）、基板表面を粗らす処理(Black O
xide) を行った後、スルーホール４の内壁を熱硬化性の
樹脂６で充填する。ここに、基板表面を粗化する処理
は、後の工程でその表面に形成される膜との密着性を高
めるために行われる。次の工程では（図１（ｅ）参
照）、基板の両面を研磨して平坦化する。
【００１３】次の工程では（図２（ａ）参照）、基板の
両面にレジストとして用いるドライフィルム７を形成す
る。次の工程では（図２（ｂ）参照）、マスク（図示せ
ず）を用いてドライフィルム７のパターニングを行い、
露光と現像処理を施して開口部８を形成する。次の工程
では（図２（ｃ）参照）、エッチングにより、開口部８
の領域に対応する部分の銅メッキ膜５を除去する。次の
工程では（図２（ｄ）参照）、マスク（図示せず）と共
にドライフィルム７を除去する。
両面にレジストとして用いるドライフィルム７を形成す
る。次の工程では（図２（ｂ）参照）、マスク（図示せ
ず）を用いてドライフィルム７のパターニングを行い、
露光と現像処理を施して開口部８を形成する。次の工程
では（図２（ｃ）参照）、エッチングにより、開口部８
の領域に対応する部分の銅メッキ膜５を除去する。次の
工程では（図２（ｄ）参照）、マスク（図示せず）と共
にドライフィルム７を除去する。
【００１４】次の工程では（図３（ａ）参照）、基板の
両面にそれぞれ絶縁樹脂層９を厚さ０．５ｍｍ程度で形
成し、更にその両面に銅箔１０を厚さ１２μｍ程度で形
成する。この銅箔１０は導体層を構成し、その下層の絶
縁樹脂層９と共にビルドアップ多層配線板のうちの１層
を構成する。次の工程では（図３（ｂ）参照）、銅箔１
０の厚さを１２μｍから５μｍ程度に薄くする処理を行
う。次の工程では（図３（ｃ）参照）、基板の両面にレ
ジストとして用いるドライフィルム１１を形成し、さら
にマスク（図示せず）を用いてドライフィルム１１のパ
ターニングを行い、露光と現像処理を施して開口部１２
を形成する。次の工程では（図３（ｄ）参照）、エッチ
ングを行い、開口部１２の領域に対応する部分の銅箔１
０を除去する。
両面にそれぞれ絶縁樹脂層９を厚さ０．５ｍｍ程度で形
成し、更にその両面に銅箔１０を厚さ１２μｍ程度で形
成する。この銅箔１０は導体層を構成し、その下層の絶
縁樹脂層９と共にビルドアップ多層配線板のうちの１層
を構成する。次の工程では（図３（ｂ）参照）、銅箔１
０の厚さを１２μｍから５μｍ程度に薄くする処理を行
う。次の工程では（図３（ｃ）参照）、基板の両面にレ
ジストとして用いるドライフィルム１１を形成し、さら
にマスク（図示せず）を用いてドライフィルム１１のパ
ターニングを行い、露光と現像処理を施して開口部１２
を形成する。次の工程では（図３（ｄ）参照）、エッチ
ングを行い、開口部１２の領域に対応する部分の銅箔１
０を除去する。
【００１５】次の工程では（図４（ａ）参照）、レーザ
による穴明け処理により開口部１２の領域に対応する部
分の絶縁樹脂層９にビア・ホール１３を形成する。この
後、マスク（図示せず）と共にドライフィルム１１（図
３（ｄ）参照）を除去し、更に、穴明け処理によって生
じた樹脂片や汚れ等を除去するための処理（デバリン
グ、デスミア）を行う。次の工程では（図４（ｂ）参
照）、電解メッキ又は無電解メッキによりビア・ホール
１３の内壁を含めて表面全体に銅のメッキ膜１４を厚さ
２０μｍ程度で形成する。次の工程では（図４（ｃ）参
照）、基板の両面にレジストとして用いるドライフィル
ム１５を形成し、更にマスク（図示せず）を用いてドラ
イフィルム１５のパターニングを行い、露光及び現像処
理を行う。次の工程では（図４（ｄ）参照）、ドライフ
ィルム１５をマスクにしてビア・ホール１３の内壁を含
めて全面に銅メッキによるパターン１６を形成する。
による穴明け処理により開口部１２の領域に対応する部
分の絶縁樹脂層９にビア・ホール１３を形成する。この
後、マスク（図示せず）と共にドライフィルム１１（図
３（ｄ）参照）を除去し、更に、穴明け処理によって生
じた樹脂片や汚れ等を除去するための処理（デバリン
グ、デスミア）を行う。次の工程では（図４（ｂ）参
照）、電解メッキ又は無電解メッキによりビア・ホール
１３の内壁を含めて表面全体に銅のメッキ膜１４を厚さ
２０μｍ程度で形成する。次の工程では（図４（ｃ）参
照）、基板の両面にレジストとして用いるドライフィル
ム１５を形成し、更にマスク（図示せず）を用いてドラ
イフィルム１５のパターニングを行い、露光及び現像処
理を行う。次の工程では（図４（ｄ）参照）、ドライフ
ィルム１５をマスクにしてビア・ホール１３の内壁を含
めて全面に銅メッキによるパターン１６を形成する。
【００１６】次の工程では（図５（ａ）参照）、さらに
ドライフィルム１５をマスクにして全面に錫のメッキ膜
１７を形成する。次の工程では（図５（ｂ）参照）、マ
スク（図示せず）と共にドライフィルム１５を除去す
る。次の工程では（図５（ｃ）参照）、アルカリ性の溶
液を用いてエッチングを行い、ドライフィルム１５が形
成されていた領域に対応する部分の銅パターン１６を除
去する。次の工程では（図５（ｄ）参照）、錫のメッキ
膜１７を除去する。
ドライフィルム１５をマスクにして全面に錫のメッキ膜
１７を形成する。次の工程では（図５（ｂ）参照）、マ
スク（図示せず）と共にドライフィルム１５を除去す
る。次の工程では（図５（ｃ）参照）、アルカリ性の溶
液を用いてエッチングを行い、ドライフィルム１５が形
成されていた領域に対応する部分の銅パターン１６を除
去する。次の工程では（図５（ｄ）参照）、錫のメッキ
膜１７を除去する。
【００１７】次の工程では（図６（ａ）参照）、基板の
両面にそれぞれ絶縁樹脂層１８を厚さ０．５ｍｍ程度で
形成し、更にその両面に銅箔１９を厚さ１２μｍ程度で
形成する。この銅箔１９は導体層を構成し、その下層の
絶縁樹脂層１８と共にビルドアップ多層配線板のうちの
１層を構成する。次の工程では（図６（ｂ）参照）、上
述した図３（ｂ）の工程から図５（ｄ）の工程までの処
理を繰り返して、ビア・ホール２０を形成し、更にビア
・ホール２０の内壁を介して銅パターン１６に電気的に
導通した銅パターン２１（ピンが接合されるべきパッド
を含む）を形成した後、次の工程でのソルダレジスト層
形成に先立つ表面処理を行う。なお、パターン形成後の
ビア・ホール２０の内径は約５０μｍとなるように設定
してある。次の工程では（図６（ｃ）参照）、基板の両
面に紫外線（ＵＶ）の照射によって硬化する性質をもつ
樹脂からなるソルダレジスト層２２を形成する。このソ
ルダレジスト層２２の膜厚は、銅パターン２１の上の部
分で最大１０μｍとなるように設定してある。
両面にそれぞれ絶縁樹脂層１８を厚さ０．５ｍｍ程度で
形成し、更にその両面に銅箔１９を厚さ１２μｍ程度で
形成する。この銅箔１９は導体層を構成し、その下層の
絶縁樹脂層１８と共にビルドアップ多層配線板のうちの
１層を構成する。次の工程では（図６（ｂ）参照）、上
述した図３（ｂ）の工程から図５（ｄ）の工程までの処
理を繰り返して、ビア・ホール２０を形成し、更にビア
・ホール２０の内壁を介して銅パターン１６に電気的に
導通した銅パターン２１（ピンが接合されるべきパッド
を含む）を形成した後、次の工程でのソルダレジスト層
形成に先立つ表面処理を行う。なお、パターン形成後の
ビア・ホール２０の内径は約５０μｍとなるように設定
してある。次の工程では（図６（ｃ）参照）、基板の両
面に紫外線（ＵＶ）の照射によって硬化する性質をもつ
樹脂からなるソルダレジスト層２２を形成する。このソ
ルダレジスト層２２の膜厚は、銅パターン２１の上の部
分で最大１０μｍとなるように設定してある。
【００１８】以下に説明する図７（ａ）〜図７（ｃ）の
工程は、ピンを接合する側のソルダレジスト層を加工し
てピンを強固に取り付けるための工程であり、本発明の
特徴をなす工程である。先ず、図７（ａ）に示す工程で
は、ピンを接合する側（図示の例では上側）のソルダレ
ジスト層２２において、ピンが接合されるべきパッド
（銅パターン２１）の領域に対応する部分に逆テーパ状
の開口部２３を形成する。つまり、ソルダレジスト層２
２の厚さ方向で基板内部に向かってその開口面積が徐々
に広がるように開口部２３を形成する。
工程は、ピンを接合する側のソルダレジスト層を加工し
てピンを強固に取り付けるための工程であり、本発明の
特徴をなす工程である。先ず、図７（ａ）に示す工程で
は、ピンを接合する側（図示の例では上側）のソルダレ
ジスト層２２において、ピンが接合されるべきパッド
（銅パターン２１）の領域に対応する部分に逆テーパ状
の開口部２３を形成する。つまり、ソルダレジスト層２
２の厚さ方向で基板内部に向かってその開口面積が徐々
に広がるように開口部２３を形成する。
【００１９】この開口部２３は、パッド（銅パターン２
１）の領域に対応する部分以外の部分のソルダレジスト
層２２上にマスク（図示せず）を形成し、このマスクが
形成されたソルダレジスト層２２に対しＵＶ照射による
露光を行い、現像処理を行うことで形成される。つま
り、ソルダレジスト層２２にＵＶ照射が行われると、ソ
ルダレジスト層２２の表面部分はＵＶ照射の影響を最も
強く受け、基板内部に向かうに従いＵＶ照射の影響は徐
々に弱くなっていくため、表面部分が最も早く硬化し、
基板内部に向かうに従い徐々に硬化していくので、図示
のような逆テーパ状の開口部２３が形成される。開口部
２３の形成後、キュア及びＵＶキュアを行う。
１）の領域に対応する部分以外の部分のソルダレジスト
層２２上にマスク（図示せず）を形成し、このマスクが
形成されたソルダレジスト層２２に対しＵＶ照射による
露光を行い、現像処理を行うことで形成される。つま
り、ソルダレジスト層２２にＵＶ照射が行われると、ソ
ルダレジスト層２２の表面部分はＵＶ照射の影響を最も
強く受け、基板内部に向かうに従いＵＶ照射の影響は徐
々に弱くなっていくため、表面部分が最も早く硬化し、
基板内部に向かうに従い徐々に硬化していくので、図示
のような逆テーパ状の開口部２３が形成される。開口部
２３の形成後、キュア及びＵＶキュアを行う。
【００２０】次の工程では（図７（ｂ）参照）、ソルダ
レジスト層２２に形成された逆テーパ状の開口部２３に
おいてパッド２１の上に適量のはんだ２４を載せ、その
上に径大の頭部を有するＴ字状のピン２５をその頭部を
下にして配置する。なお、ピン２５としては、コバール
（登録商標名）にニッケル（Ｎｉ）と金（Ａｕ）のメッ
キ（膜厚は、Ｎｉが２μｍ程度、Ａｕが０．２μｍ程
度）を施したものを使用した。
レジスト層２２に形成された逆テーパ状の開口部２３に
おいてパッド２１の上に適量のはんだ２４を載せ、その
上に径大の頭部を有するＴ字状のピン２５をその頭部を
下にして配置する。なお、ピン２５としては、コバール
（登録商標名）にニッケル（Ｎｉ）と金（Ａｕ）のメッ
キ（膜厚は、Ｎｉが２μｍ程度、Ａｕが０．２μｍ程
度）を施したものを使用した。
【００２１】最後の工程では（図７（ｃ）参照）、リフ
ローを行ってはんだ２４を固め、ピン２５を固定する。
以上の工程を経て最終的に得られた構造体（図７（ｃ）
参照）が、第１実施形態のＰＧＡ型配線基板である。本
実施形態によれば、ピン２５をパッド２１に取り付ける
に際し、上述したようにソルダレジスト層２２に開口部
２３を逆テーパ状に形成し、この逆テーパ状の開口部２
３においてピン２５を適量のはんだ２４で固めて固定す
るようにしている。つまり、Ｔ字状のピン２５の頭部の
部分は、図７（ｃ）に示すように逆テーパ状の開口部に
おいてはんだ２４中に埋め込まれるような形態で強固に
固定されている。従って、仮にピン２５に対し水平方法
に何らかの外力が加わったとしても、従来技術に見られ
たような、ピンがパッドごと取れてしまうといった問題
は生じない。
ローを行ってはんだ２４を固め、ピン２５を固定する。
以上の工程を経て最終的に得られた構造体（図７（ｃ）
参照）が、第１実施形態のＰＧＡ型配線基板である。本
実施形態によれば、ピン２５をパッド２１に取り付ける
に際し、上述したようにソルダレジスト層２２に開口部
２３を逆テーパ状に形成し、この逆テーパ状の開口部２
３においてピン２５を適量のはんだ２４で固めて固定す
るようにしている。つまり、Ｔ字状のピン２５の頭部の
部分は、図７（ｃ）に示すように逆テーパ状の開口部に
おいてはんだ２４中に埋め込まれるような形態で強固に
固定されている。従って、仮にピン２５に対し水平方法
に何らかの外力が加わったとしても、従来技術に見られ
たような、ピンがパッドごと取れてしまうといった問題
は生じない。
【００２２】このように本実施形態によれば、ピン２５
の取り付け強度を高めることができる。また、従来のよ
うにピンの頭部の部分が直接パッドに当接した構造とは
異なり、パッド２１はピン２５と直接接触していないの
で、ピン２５の取り付け状態とは関係なく、パッド２１
とその下層の絶縁樹脂層１８の間の密着強度を高く維持
することができる。これは、ひいてはピン２５と基板の
接続信頼性の向上につながる。
の取り付け強度を高めることができる。また、従来のよ
うにピンの頭部の部分が直接パッドに当接した構造とは
異なり、パッド２１はピン２５と直接接触していないの
で、ピン２５の取り付け状態とは関係なく、パッド２１
とその下層の絶縁樹脂層１８の間の密着強度を高く維持
することができる。これは、ひいてはピン２５と基板の
接続信頼性の向上につながる。
【００２３】図８は本発明の第２実施形態に係るＰＧＡ
型配線基板の断面構造を示したものである。上述した第
１実施形態では、リフローを１回だけ行ってはんだ２４
を固めることでピン２５を固定するようにしたが（図７
（ｂ），図７（ｃ）参照）、本実施形態では、図８に示
すように、先ずリフローを行ってはんだ２４を固めるこ
とでピン２５を固定し、更にリフローを行ってはんだ２
６を固めることでピン２５を更に強固に固定している。
ここに、はんだ２４の融点は、はんだ２６の融点よりも
高く設定されている。このような処理を行うことで、ピ
ン２５の取り付け強度を更に高め、パッド２１と絶縁樹
脂層１８の密着強度を更に増大させ、ひいては接続信頼
性の更なる向上を図ることが可能となる。
型配線基板の断面構造を示したものである。上述した第
１実施形態では、リフローを１回だけ行ってはんだ２４
を固めることでピン２５を固定するようにしたが（図７
（ｂ），図７（ｃ）参照）、本実施形態では、図８に示
すように、先ずリフローを行ってはんだ２４を固めるこ
とでピン２５を固定し、更にリフローを行ってはんだ２
６を固めることでピン２５を更に強固に固定している。
ここに、はんだ２４の融点は、はんだ２６の融点よりも
高く設定されている。このような処理を行うことで、ピ
ン２５の取り付け強度を更に高め、パッド２１と絶縁樹
脂層１８の密着強度を更に増大させ、ひいては接続信頼
性の更なる向上を図ることが可能となる。
【００２４】図９は本発明の第３実施形態に係るＰＧＡ
型配線基板の断面構造を示したものである。図示のよう
に本実施形態では、図１〜図７の実施形態において最終
的に得られた構造体（図７（ｃ）参照）に対し、ピン２
５を接合する側の基板の表面に、ピン２５の位置に対応
する箇所に予め穴を明けた高耐熱性の絶縁樹脂シート２
７、例えばテフロン系樹脂やポリフェニレンエーテル
（ＰＰＥ）等、を真空熱圧着で積層するか、或いはモー
ルド樹脂を流し込むことで、ピン２５を更に強固に固定
している。このような処理を行うことで、上記第２実施
形態と同様の効果を奏することができる。
型配線基板の断面構造を示したものである。図示のよう
に本実施形態では、図１〜図７の実施形態において最終
的に得られた構造体（図７（ｃ）参照）に対し、ピン２
５を接合する側の基板の表面に、ピン２５の位置に対応
する箇所に予め穴を明けた高耐熱性の絶縁樹脂シート２
７、例えばテフロン系樹脂やポリフェニレンエーテル
（ＰＰＥ）等、を真空熱圧着で積層するか、或いはモー
ルド樹脂を流し込むことで、ピン２５を更に強固に固定
している。このような処理を行うことで、上記第２実施
形態と同様の効果を奏することができる。
【００２５】図１０は本発明の第４実施形態に係るＰＧ
Ａ型配線基板の断面構造を示したものである。図示のよ
うに本実施形態では、ソルダレジスト層２２における逆
テーパ状の開口部２３においてはんだ２４でピン２５を
固定した後、その隙間にエポキシ樹脂等のアンダーフィ
ル剤２８を流し込んで充填すると共に、更に全面に形成
することで、ピン２５を更に強固に固定している。この
ような処理を行うことで、上記第２，第３実施形態と同
様の効果を奏することができる。
Ａ型配線基板の断面構造を示したものである。図示のよ
うに本実施形態では、ソルダレジスト層２２における逆
テーパ状の開口部２３においてはんだ２４でピン２５を
固定した後、その隙間にエポキシ樹脂等のアンダーフィ
ル剤２８を流し込んで充填すると共に、更に全面に形成
することで、ピン２５を更に強固に固定している。この
ような処理を行うことで、上記第２，第３実施形態と同
様の効果を奏することができる。
【００２６】図１１は上述した各実施形態に係るＰＧＡ
型配線基板の適用例を例示したものである。図示の例
は、第１実施形態のＰＧＡ型配線基板（図７（ｃ）参
照）においてピン２５が設けられている側と反対側の面
に電子部品や半導体デバイス等（図示の例では半導体チ
ップ３０）が搭載されている半導体装置の構成を示して
いる。なお、３１はチップ３０上に設けられたはんだバ
ンプ、３２はエポキシ樹脂等のアンダーフィル剤を示
す。チップ３０とＰＧＡ型配線基板の接続は、はんだバ
ンプ３１をＰＧＡ型配線基板の導体層（パッド２１）に
熱圧着等により押し付けることで行われる。
型配線基板の適用例を例示したものである。図示の例
は、第１実施形態のＰＧＡ型配線基板（図７（ｃ）参
照）においてピン２５が設けられている側と反対側の面
に電子部品や半導体デバイス等（図示の例では半導体チ
ップ３０）が搭載されている半導体装置の構成を示して
いる。なお、３１はチップ３０上に設けられたはんだバ
ンプ、３２はエポキシ樹脂等のアンダーフィル剤を示
す。チップ３０とＰＧＡ型配線基板の接続は、はんだバ
ンプ３１をＰＧＡ型配線基板の導体層（パッド２１）に
熱圧着等により押し付けることで行われる。
【００２７】図１１に例示される半導体装置は、第１実
施形態のＰＧＡ型配線基板の適用例として説明したが、
他の第２〜第４実施形態の場合にも同様に適用され得る
ことはもちろんである。
施形態のＰＧＡ型配線基板の適用例として説明したが、
他の第２〜第４実施形態の場合にも同様に適用され得る
ことはもちろんである。
【００２８】
【発明の効果】以上説明したように本発明によれば、ピ
ンの取り付け強度を高めると共に、パッドとその下層の
樹脂の密着強度を向上させることができ、ひいては接続
信頼性の向上を図ることが可能となる。
ンの取り付け強度を高めると共に、パッドとその下層の
樹脂の密着強度を向上させることができ、ひいては接続
信頼性の向上を図ることが可能となる。
【図１】本発明の第１実施形態に係るＰＧＡ型配線基板
の製造工程（その１）を示す断面図である。
の製造工程（その１）を示す断面図である。
【図２】図１の製造工程に続く製造工程（その２）を示
す断面図である。
す断面図である。
【図３】図２の製造工程に続く製造工程（その３）を示
す断面図である。
す断面図である。
【図４】図３の製造工程に続く製造工程（その４）を示
す断面図である。
す断面図である。
【図５】図４の製造工程に続く製造工程（その５）を示
す断面図である。
す断面図である。
【図６】図５の製造工程に続く製造工程（その６）を示
す断面図である。
す断面図である。
【図７】図６の製造工程に続く製造工程（その７）を示
す断面図である。
す断面図である。
【図８】本発明の第２実施形態に係るＰＧＡ型配線基板
の構造を示す断面図である。
の構造を示す断面図である。
【図９】本発明の第３実施形態に係るＰＧＡ型配線基板
の構造を示す断面図である。
の構造を示す断面図である。
【図１０】本発明の第４実施形態に係るＰＧＡ型配線基
板の構造を示す断面図である。
板の構造を示す断面図である。
【図１１】本発明の各実施形態に係るＰＧＡ型配線基板
の適用例を示す断面図である。
の適用例を示す断面図である。
１８…絶縁樹脂層 ２１…パッド（銅パターン） ２２…ソルダレジスト層 ２３…逆テーパ状の開口部 ２４，２６…はんだ ２５…ピン ２７…高耐熱性の絶縁樹脂シート ２８，３２…アンダーフィル剤 ３０…半導体チップ ３１…はんだバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 隆廣 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 花房 孝嘉 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (6)
- 【請求項１】 基板の一方の面に形成され、基板内の配
線パターンに導通するパッドを有する導体層と、 該導体層を覆って形成され、前記パッドに対応する部分
が前記基板の内部方向に向かって開口面積が広がるよう
に形成された開口部を有するソルダレジスト層と、 径大の頭部を有するＴ字状のピンとを備え、該ピンの頭
部がはんだ中に埋め込まれるように前記開口部に露出す
るパッドに固定されていることを特徴とするＰＧＡ型配
線基板。 - 【請求項２】 基板内の配線パターンに導通するパッド
を有する導体層を前記基板の一方の面に形成する工程
と、 前記導体層の上にソルダレジスト層を形成する工程と、 前記ソルダレジスト層の前記パッドに対応する部分に前
記ソルダレジスト層の厚さ方向で前記基板の内部方向に
向かって開口面積が広がるように開口部を形成する工程
と、 径大の頭部を有するＴ字状のピンのその頭部を前記開口
部内に配置し、はんだにより前記ピンを固定する工程と
を含むことを特徴とするＰＧＡ型配線基板の製造方法。 - 【請求項３】 請求項２に記載のＰＧＡ型配線基板の製
造方法において、前記はんだにより前記ピンを固定する
工程は、前記はんだを２回に分けて供給する工程を含む
ことを特徴とするＰＧＡ型配線基板の製造方法。 - 【請求項４】 請求項２又は３に記載のＰＧＡ型配線基
板の製造方法において、前記はんだにより前記ピンを固
定する工程は、その工程の後に、前記ピンの位置に対応
する箇所に予め穴を明けた耐熱性の絶縁樹脂シートを積
層する工程を含むことを特徴とするＰＧＡ型配線基板の
製造方法。 - 【請求項５】 請求項２に記載のＰＧＡ型配線基板の製
造方法において、前記はんだにより前記ピンを固定する
工程は、その工程の後に、前記開口部の隙間にアンダー
フィル剤を流し込んで固める工程を含むことを特徴とす
るＰＧＡ型配線基板の製造方法。 - 【請求項６】 請求項１に記載のＰＧＡ型配線基板にお
いて前記ピンが設けられている側と反対側の面に電子部
品や半導体デバイス等が搭載されていることを特徴とす
る半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001008A JP2000200855A (ja) | 1999-01-06 | 1999-01-06 | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 |
| KR1019990065903A KR20000052630A (ko) | 1999-01-06 | 1999-12-30 | 전자 부품용 ｐｇａ 형 보드 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001008A JP2000200855A (ja) | 1999-01-06 | 1999-01-06 | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200855A true JP2000200855A (ja) | 2000-07-18 |
Family
ID=11489564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001008A Withdrawn JP2000200855A (ja) | 1999-01-06 | 1999-01-06 | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200855A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103859A (ja) * | 2002-09-10 | 2004-04-02 | Cmk Corp | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
| JP2015115432A (ja) * | 2013-12-11 | 2015-06-22 | ローム株式会社 | 半導体装置 |
| JP2017183337A (ja) * | 2016-03-28 | 2017-10-05 | 富士通株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
| US10446460B2 (en) | 2017-04-27 | 2019-10-15 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1999
- 1999-01-06 JP JP11001008A patent/JP2000200855A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103859A (ja) * | 2002-09-10 | 2004-04-02 | Cmk Corp | 電子部品搭載用面付けプリント配線板とその製造方法、並びに表面実装部品 |
| JP2015115432A (ja) * | 2013-12-11 | 2015-06-22 | ローム株式会社 | 半導体装置 |
| JP2017183337A (ja) * | 2016-03-28 | 2017-10-05 | 富士通株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
| WO2017170261A1 (ja) * | 2016-03-28 | 2017-10-05 | 富士通株式会社 | 配線基板、電子装置、及び配線基板の製造方法 |
| CN108781513A (zh) * | 2016-03-28 | 2018-11-09 | 富士通株式会社 | 配线基板、电子装置以及配线基板的制造方法 |
| US10770386B2 (en) | 2016-03-28 | 2020-09-08 | Fujitsu Interconnect Technologies Limited | Wiring board, electronic device, and wiring board manufacturing method |
| US10446460B2 (en) | 2017-04-27 | 2019-10-15 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8749073B2 (en) | Wiring board, method of manufacturing the same, and semiconductor device | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| JP4405477B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
| US20020182770A1 (en) | Lead-bond type chip package and manufacturing method thereof | |
| JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
| JP2007317955A (ja) | 部品内蔵回路モジュール基板 | |
| JP3147113B2 (ja) | マザーボードプリント配線板およびその製造方法 | |
| JP4405478B2 (ja) | 配線基板及びその製造方法、埋め込み用セラミックチップ | |
| JP2008288490A (ja) | チップ内蔵基板の製造方法 | |
| JP2000200855A (ja) | Ｐｇａ型配線基板及びその製造方法並びに半導体装置 | |
| JP4340832B2 (ja) | 配線基板及びその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP3935456B2 (ja) | 配線基板の製造方法 | |
| US7061084B2 (en) | Lead-bond type chip package and manufacturing method thereof | |
| JP3780688B2 (ja) | Ｃｓｐ用基板の製造法 | |
| JP2004356219A (ja) | 配線基板及びその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP3777687B2 (ja) | チップキャリア | |
| JP2006165592A (ja) | エッチングバンプ群を有する部材の製造法 | |
| JP4428376B2 (ja) | 半導体チップ搭載用基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |