CN1494368A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN1494368A
CN1494368A CNA021225923A CN02122592A CN1494368A CN 1494368 A CN1494368 A CN 1494368A CN A021225923 A CNA021225923 A CN A021225923A CN 02122592 A CN02122592 A CN 02122592A CN 1494368 A CN1494368 A CN 1494368A
Authority
CN
China
Prior art keywords
pad
mentioned
projection
smooth
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021225923A
Other languages
English (en)
Other versions
CN1265690C (zh
Inventor
铃木友惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1494368A publication Critical patent/CN1494368A/zh
Application granted granted Critical
Publication of CN1265690C publication Critical patent/CN1265690C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明提供了一种印刷电路板及其制造方法，无论有无Beta层，平坦焊钎突起的顶面直径都大致相等，由此可以提高与电子部件的连接精度。印刷电路板1的制造方法包括以下工序：钎焊膏印刷工序，向开口于主表面2一侧的多个焊盘22分别涂覆钎焊膏；回流钎焊工序，溶解涂覆的钎焊膏，形成大致半球状的焊钎突起；平坦工序，用平坦的挤压面挤压大致半球状的焊钎突起的顶部，形成平坦焊钎突起25。在钎焊膏印刷工序中，根据焊盘22是在自身投影到内面侧的区域内通过多层树脂绝缘层形成Beta层21的第一焊盘22B，还是在自身投影到内面侧的区域内不存在Beta层21的第二焊盘22C，由此第一焊盘22B比第二焊盘22C涂覆少量的钎焊膏。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种具有使突出主表面侧的焊钎突起的顶面平坦的平坦焊钎突起的印刷电路板及其制造方法。
背景技术
图5是印刷电路板101的主表面侧的局部放大俯视图，它是现有技术中具有树脂绝缘层和在其上形成规定图案的导体层的印刷电路板的一个实例。在图5中示出了该印刷电路板101在其中心具有中心基板(树脂绝缘层)103。在中心基板103的两面层叠一层或多层树脂绝缘层105，在其外侧层叠阻焊层(树脂绝缘层)107，形成主表面。
其中，在中心基板103的规定位置形成多个贯通该中心基板103的大致为筒状的镀通导体111，在该镀通导体111的内侧填充有树脂填充材料112。此外，在树脂绝缘层105的规定位置形成多个贯通该树脂绝缘层105的镀通孔113，在各个镀通孔113上形成镀通导体115。此外，在阻焊层107的规定位置形成多个贯通该阻焊层107的焊盘用开口117，该焊盘用开口117用于使焊盘116露出底面。此外，在中心基板103和树脂绝缘层105的层间形成电路和焊盘等的规定图形的第一导体层118，与中心基板103的镀通导体111和树脂绝缘层105的镀通导体115连接。此外，在树脂绝缘层105和阻焊层107的层间形成电路和焊盘等的规定图形的第二导体层119，与镀通导体115连接。在层叠多层树脂绝缘层105的情况下，在各个树脂绝缘层105的层间也形成导体层。
在形成于上述印刷电路板101的阻焊层107的焊盘116上，作为用于电连接的端子，由焊钎或金属等形成突起。此外，为了牢固地与安装在印刷电路板101上的电子部件(例如IC芯片或芯片电容器、芯片电阻等)连接，用平坦的挤压面使各个突起的顶面平坦，形成平坦的焊钎突起。
在上述印刷电路板101中，使用大致均匀厚度的树脂作为树脂绝缘层105。因此，在层间的第一导体层118和第二导体层119上，形成电路和图形部分的树脂绝缘层105处于稍***的状态。当形成树脂绝缘层105时，通过加热、加压，使其表面一定程度平滑。但是，例如图6所示，对于作为第一导体层118一部分的形成具有一定面积的Beta层121的部分而言，在其上形成的树脂绝缘层105难以避免地比其他部分稍***。因此，在Beta层121投影到主表面侧的区域内设置的第一焊盘116B与其他区域的第二焊盘116C相比，其形成的位置相对***。
因此，在第一焊盘116B上形成的焊钎突起122B和在第二焊盘116C上形成的焊钎突起122C，如图6中虚线所示，即使尺寸相同，其顶点位置也稍有不同。通过用平坦挤压面123挤压上述焊钎突起122B、122C使其平坦，可以将各个顶面挤压到挤压面123的位置，形成第一平坦焊钎突起120B、第二平坦焊钎突起120C。即，由于顶面的位置不同，为了使其平坦而挤压的焊钎的量也不同，所以平坦焊钎突起120B的顶面直径M1与平坦焊钎突起120C的顶面直径M2相比，其尺寸较大。经过测定可知，如果焊盘位置的高度差为2～3μm，则平坦焊钎突起120的顶面直径差为10μm左右。
安装在上述印刷电路板101上的电子部件的连接端子非常均匀地形成，而与此相对，由于印刷电路板101的平坦焊钎突起120的顶面直径有偏差，所以当将电子部件安装在印刷电路板101上时，有时会发生连接精度不好的情况。
本发明就是鉴于现有技术中存在的上述问题而提出的，其目的是提供一种印刷电路板及其制造方法，其无论有无Beta层，平坦焊钎突起的顶面直径都几乎相等，从而提高与电子部件的连接精度。
发明内容
作为上述问题的解决方法，本发明提供了一种印刷电路板的制造方法，该印刷电路板具有主表面和内面，包括向上述主表面侧突出、其各个顶面被平坦化的多个平坦焊钎突起，上述印刷电路板的制造方法包括以下工序：钎焊膏印刷工序，在开口于上述主表面侧的多个焊盘上分别涂覆钎焊膏，上述多个焊盘包括在自身投影到上述内面侧的区域内通过一层或多层树脂绝缘层形成Beta层的第一焊盘和在自身投影到上述内面侧的区域内不存在Beta层的第二焊盘，在上述第一焊盘上涂覆比上述第二焊盘少量的上述钎焊膏；回流钎焊工序，溶解涂覆的上述钎焊膏，形成大致为半球状的焊钎突起；平坦工序，用平坦的挤压面挤压上述大致为半球状的焊钎突起的顶部，形成上述平坦焊钎突起。
根据本发明，在开口于主表面侧的多个焊盘上涂覆钎焊膏。然后，溶解该涂覆的钎焊膏，使其成为大致半球状的焊钎突起。然后，用平坦的挤压面挤压焊钎突起的顶部，形成平坦焊钎突起。其中，在涂覆钎焊膏的钎焊膏印刷工序中，判断被涂覆的焊盘是否在自身投影到内面侧的区域内形成Beta层，在形成Beta层的第一焊盘上涂覆比不形成Beta层的第二焊盘少量的钎焊膏。
一般，印刷电路板整体的厚度在层间形成Beta层的部分比不形成Beta层的部分较厚。因此，当用平坦的挤压面进行平坦化的情况下，第一焊盘和挤压面之间的距离比第二焊盘和挤压面之间的距离小。即，平坦工序之后的焊钎突起从焊盘开始计算的高度，第一焊盘比第二焊盘小。因此，在第一焊盘和第二焊盘上涂覆等量的钎焊膏的情况下，在第一焊盘上形成的平坦焊钎突起比第二焊盘的被挤压得较低，所以其顶面直径比在第二焊盘上形成的平坦焊钎突起的顶面直径大。
与此相对，在本发明中，由于涂覆在第一焊盘上的钎焊膏比涂覆在第二焊盘上的钎焊膏少量，所以与在第二焊盘上形成的焊钎突起的尺寸相比，在第一焊盘上形成的焊钎突起的尺寸较小。这样，可以减小第二平坦焊钎突起的顶面直径和第一平坦焊钎突起的顶面直径的差。因此，当在其后将电子部件安装在该印刷电路板上时，对于与电子部件的连接端子的连接状态，可以减小由于Beta层的有无而造成的第一焊盘和第二焊盘之间的差异。
作为树脂绝缘层的材质，可以使用具有绝缘性能的树脂，例如环氧树脂、BT树脂等。此外，也包括玻璃—环氧树脂复合材料等、玻璃纤维或陶瓷粉末等与树脂的复合材料。此外，Beta层是设置在树脂绝缘层的层间的导体层，具有一定面积并在层间扩散。此外，作为构成焊钎突起的金属可以根据安装到电子部件的连接端子等的材质适当选择，例如90Pb-10Sn、95Pb-5Sn、40Pb-60Sn等Pb-Sn合金焊钎、Sn-Sb合金焊钎、Sn-Ag合金焊钎、Sn-Ag-Cu合金焊钎、Au-Ge合金焊钎、Au-Sn合金焊钎等焊钎。此外，挤压面可以是由钢材等金属材料或者陶瓷材料等构成的平坦面。
此外，焊盘可以有各种形态。例如，焊盘设置在镀通孔上面的镀通孔上焊盘，和焊盘不是位于镀通孔上面的非镀通孔上焊盘。上述焊盘可以存在于同一印刷电路板内。此外，作为镀通孔的形态，可以通过电镀层填充镀通孔内部形成表面平坦的满镀通孔，或者不完全填充镀通孔内部形成在中央有凹陷的非满镀通孔。
在确定了涂覆在焊盘上的钎焊膏的量的基础上，应考虑上述形态。例如，对于非满镀通孔，镀通孔上焊盘和非镀通孔上焊盘不同。此外，不同的印刷电路板其焊盘的面积(开口尺寸)可能不同。因此，在一个印刷电路板具有不同形态或尺寸的焊盘的情况下，需要对同一形态、同一尺寸的第一焊盘和第二焊盘进行比较。即，在自身投影到内面侧的区域内若不存在Beta层，第一焊盘和第二焊盘的形态、尺寸应相同。
此外，对于上述印刷电路板的制造方法，上述平坦工序形成的平坦焊钎突起其在上述第一焊盘上形成的第一平坦焊钎突起的顶面直径和在上述第二焊盘上形成的第二平坦焊钎突起的顶面直径大致相等。
根据本发明，上述平坦工序在上述第一焊盘上形成的第一平坦焊钎突起的顶面直径和在上述第二焊盘上形成的第二平坦焊钎突起的顶面直径大致相等。因此，当其后将电子部件安装在该印刷电路板上时，对于与电子部件的连接端子的连接状态，可以使第一焊盘和第二焊盘大致均匀。
此外，对于上述印刷电路板的制造方法，在上述钎焊膏印刷工序中使用的印刷掩膜其与上述第一焊盘对应的第一通孔的直径比与上述第二焊盘对应的第二通孔的直径小。
根据本发明，在上述钎焊膏印刷工序设置在印刷掩膜上的通孔直径，其用于第一焊盘的比用于第二焊盘的小。因此，即使同样地涂覆钎焊膏，透过到第一焊盘上的钎焊膏的量比第二焊盘的少。因此，对于平坦焊钎突起的顶面直径，可以减小由于Beta层的有无而造成的差异，由此可以减小第一焊盘和第二焊盘直径之间连接性能的差异。
此外，如果无论有无Beta层都可以使平坦焊钎突起的顶面直径大致相等，则当其后将电子部件安装在该印刷电路板上时，对于与电子部件的连接端子的连接状态，可以使第一焊盘和第二焊盘大致均匀。
此外，作为印刷掩膜，可以设置使钎焊膏透过的通孔，例如可以使用在不锈钢板等金属板上开孔的金属掩膜，或者丝网掩膜等。
作为其他的解决方法，本发明还提供了一种印刷电路板，该印刷电路板具有主表面和内面，包括向上述主表面侧突出、其各个顶面被平坦化的多个平坦焊钎突起，多个焊盘开口于上述主表面侧，上述多个焊盘包括在自身投影到上述内面侧的区域内通过一层或多层树脂绝缘层形成Beta层的第一焊盘和在自身投影到上述内面侧的区域内不存在Beta层的第二焊盘，在上述第一焊盘上形成的第一平坦焊钎突起的顶面直径和在上述第二焊盘上形成的第二平坦焊钎突起的顶面直径大致相等。
本发明的印刷电路板，无论在其焊盘同样地内面侧的区域内是否形成Beta层，在开口于其主表面侧的多个焊盘上形成的焊钎突起的顶面直径都大致相等。因此，当其后将电子部件安装在该印刷电路板上时，对于与电子部件的连接端子的连接状态，第一焊盘和第二焊盘都大致均匀。
附图说明
图1是实施方式所涉及的印刷电路板的局部放大剖视图。
图2是表示在焊盘上涂覆钎焊膏的状态的说明图。
图3是表示在焊盘上形成焊钎突起的状态的说明图。
图4是表示挤压焊钎突起，形成平坦焊钎突起的状态的说明图。
图5是现有的印刷电路板的局部放大剖视图。
图6是现有的印刷电路板的局部放大剖视图。
具体实施方式
以下参照附图，对本发明的实施方式进行详细说明。首先，对本实施方式所涉及的印刷电路板的概要进行说明。
图1表示本实施方式的印刷电路板1的主表面2一侧的局部放大剖视图。该印刷电路板1呈具有主表面2和图中未表示的内面的大致为矩形的板状，其中心具有由浸有环氧树脂的玻璃纤维布复合材料制成的厚度约为600μm的大致为板状的中心基板(树脂绝缘层)3。并且在其两面层叠有由环氧树脂等制成的厚度约为30μm的树脂绝缘层5。此外，在树脂绝缘层5上层叠有由环氧树脂等制成的厚度约为25μm的阻焊层(树脂绝缘层)7。
其中，在中心基板3的规定位置上形成多个贯通中心基板3的直径约为250μm的镀通导体用通孔10，在其内周面中分别形成大致为筒状的镀通导体11。在各个镀通导体11内部填充有由环氧树脂等制成的大致为圆柱状的树脂填充材料12。在树脂绝缘层5的规定位置上形成多个贯通该树脂绝缘层5的镀通孔13，在各个镀通孔13上形成大致为圆柱状的镀通导体15。此外，在阻焊层7的规定位置上形成多个贯通该阻焊层7的直径约为120μm的焊盘用开口17。
此外，在中心基板3和树脂绝缘层5的层间形成包含具有一定面积并且在该层间扩散的Beta层21的第一导体层18，与中心基板3的镀通导体11和树脂绝缘层5的镀通导体15连接。此外，在树脂绝缘层5和阻焊层7的层间形成电路和焊盘等的规定图形的第二导体层19，与树脂绝缘层5的镀通导体15连接。如图1所示，在Beta层21上形成的树脂绝缘层5的厚度与和中心基板3直接接触的树脂绝缘层5大致相同，因此，到树脂绝缘层5的上面的高度，在Beta层21投影到主表面侧的区域内比其他区域高。
为了在该印刷电路板1上安装IC芯片等电子部件，树脂绝缘层5和阻焊层7的层间形成的部分焊盘22露出阻焊层7的焊盘用开口17。为了防止氧化，在该焊盘22的表面形成Ni电镀层，然后在其表面上形成Au电镀层(图中未表示)。其中，由于在Beta层21投影到主表面侧的区域内树脂绝缘层5的上面变高，所以在该区域内形成的第一焊盘22B与在其他区域形成的第二焊盘22C相比，其位于从中心基板开始的较高位置。
在多个焊盘22中，在第一焊盘22B上形成突出印刷电路板1的主表面2的第一平坦焊钎突起25B，在第二焊盘22C上形成第二平坦焊钎突起25C。各个平坦焊钎突起25B、25C由40Pb-60Sn焊钎形成，其底面覆盖各个焊盘22B、22C的全体。第一平坦焊钎突起25B与第二平坦焊钎突起25C相比，其高度和体积较小，第一平坦焊钎突起25B从主表面2开始的突出高度比第二平坦焊钎突起25C低。但是，由于第一焊盘22B和第二焊盘22C从中心基板3开始的高度不同，所以第一平坦焊钎突起25B的顶面26B和第二平坦焊钎突起25C的顶面26C几乎位于同一平面。此外，上述顶面26B、26C形成平坦的平面状，其直径均约为105μm。
上述印刷电路板1通过以下方法制造。
首先，参照图2进行说明。通过众所周知的方法，在中心基板3上形成镀通导体11，同时在中心基板3上形成包含Beta层21的规定图形的第一导体层18，然后向镀通导体11的内侧填充树脂填充材料12。然后，在中心基板3和第一导体层18上层叠树脂绝缘层5和厚度约为5μm的Cu箔，通过加热加压，形成在表面粘贴Cu箔的树脂绝缘层5。通过激光等在规定位置穿孔，形成多个贯通Cu箔和树脂绝缘层5的镀通孔13。
接下来通过众所周知的方法，在镀通孔13上形成大致为圆柱状的镀通导体15，同时在树脂绝缘层5上形成规定图形的第二导体层19。然后，在树脂绝缘层5和第二导体层19上形成具有焊盘用开口17的阻焊层7。然后，为了防止氧化，在从阻焊层7露出的焊盘22上形成防止氧化的Ni电镀层，然后在其表面上形成Au电镀层(图中未表示)。
接下来在钎焊膏印刷工序中，将由40Pb-60Sn焊钎构成的钎焊膏分别涂覆在各个焊盘22上(参照图2)。具体地讲，在印刷电路板1上配置印刷掩膜32，通过滑动台(图中未表示)从印刷掩膜32上面涂覆钎焊膏31。由此，通过设置在印刷掩膜32上的通孔33的钎焊膏31附着在焊盘22上。此外，通过不锈钢板形成与印刷电路板相同的大致为矩形的印刷掩膜32，在与各个焊盘22对应的位置上形成通孔33。
在Beta层21投影到主表面侧的区域内形成的与第一焊盘22B对应的第一通孔33B的直径D1比在全体区域形成的与第二焊盘22C对应的第二通孔33C的直径D2小。其中，第一通孔33B的直径D1约为130μm，第二通孔33C的直径D2约为150μm。因此，涂覆在第一焊盘22B上的钎焊膏31的量比涂覆在第二焊盘22C上的钎焊膏31的量少。
接下来在回流钎焊工序中，溶解钎焊膏31，形成大致为半球状的焊钎突起(参照图3)。当溶解钎焊膏31时，由于其表面张力，形成大致为半球状的焊钎突起35。由于涂覆在第一焊盘22B上的钎焊膏31的量比第二焊盘22C的少，所以如图3所示，在第一焊盘22B上形成的第一焊钎突起35B的体积和从第一焊盘22B开始的高度比在第二焊盘22C上形成的第二焊钎突起35C的体积和从第二焊盘22C开始的高度小。
接下来在平坦工序中，使用具有平坦挤压面37的挤压装置39挤压焊钎突起35的顶部，形成平坦焊钎突起25(参照图4)。例如，使用将平坦挤压面37压在印刷电路板上的平坦装置(图中未表示)，利用空气压力，以大约75～100kg的压力挤压焊钎突起35。此时，可以利用加热的挤压面37，在挤压的同时加热焊钎突起35，使其容易变形。
如图4所示，由于在下方形成Beta层21，所以处于被挤压状态的挤压面37和第一焊盘22B之间的距离T1比挤压面37和第二焊盘22C之间的距离T2小。但是，在第一焊盘22B上形成的第一焊钎突起35B的体积比在第二焊盘22C上形成的第二焊钎突起35C小，第一焊钎突起35B从第一焊盘22B开始的高度比第二焊钎突起35C从第二焊盘22C开始的高度低，因此，第一焊钎突起35B和第二焊钎突起35C通过挤压面37挤压的焊钎的量的差变小。因此，由第一焊钎突起35B形成的第一平坦焊钎突起25B的顶面26B的直径L1和由第二焊钎突起35C形成的第二平坦焊钎突起25C的顶面26C的直径L2的差变小。
通过适当地调节在印刷掩膜32上形成的第一通孔33B和第二通孔33C的直径，可以使第一平坦焊钎突起25B的顶面26B的直径L1和第二平坦焊钎突起25C的顶面26C的直径L2的尺寸几乎相同。
由此，印刷电路板制造完成。
在该印刷电路板1上形成的平坦焊钎突起25的顶面26的直径平均105.4μm，最大133.9μm，最小74.4μm，变化幅度59.5μm，标准偏差8.1。而现有的印刷电路板101平均118.9μm、最大182.9μm、最小62.9μm、幅度120.0μm、标准偏差10.4，可见变化幅度和标准偏差都大为改善。
以上通过实施方式对本发明进行了说明，但本发明不限于上述实施方式，在不脱离本发明实质的范围内，可以对其进行适当修改。
例如，上述实施方式在镀通孔13上形成满镀通孔形态的镀通导体15，但也可以形成在中央凹陷的大致为碗状(非满镀通孔形态)的镀通导体。但是，在这种情况下，第一焊盘22B和第二焊盘22C的比较，对除了Beta层以外的条件都相同的各个焊盘均适用。
此外，当在上述实施方式中区分第一焊盘22B和第二焊盘22C时，仅需要注意在该焊盘22投影到内面侧的区域内是否设置了Beta层21。但是除此之外，也可以考虑例如在该焊盘22投影到内面侧的区域内形成Beta层21的端部或Beta层21以外的电路的焊盘22等。在这种情况下，根据各个焊盘22的条件，可以改变印刷掩膜32的通孔33的直径而形成。由此，可以使各个平坦焊钎突起25的顶面26的直径进一步均匀。
此外，上述实施方式在印刷电路板1上形成一层树脂绝缘层5，但也可以在中心基板3和阻焊层7直径层叠多层树脂绝缘层5。在这种情况下，即使Beta层21不是在中心基板3和树脂绝缘层5的层间，而是在多层树脂绝缘层5的层间形成，也可以适用本发明。

Claims (4)

1.一种印刷电路板的制造方法，该印刷电路板具有主表面和内面，包括突出上述主表面侧、其各个顶面被平坦化的多个平坦焊钎突起，
上述印刷电路板的制造方法包括以下工序：
钎焊膏印刷工序，在开口于上述主表面侧的多个焊盘上分别涂覆钎焊膏，上述多个焊盘包括在自身投影到上述内面侧的区域内通过一层或多层树脂绝缘层形成Beta层的第一焊盘和在自身投影到上述内面侧的区域内不存在Beta层的第二焊盘，在上述第一焊盘上涂覆比上述第二焊盘少量的上述钎焊膏；
回流钎焊工序，溶解涂覆的上述钎焊膏，形成大致为半球状的焊钎突起；
平坦工序，用平坦的挤压面挤压上述大致为半球状的焊钎突起的顶部，形成上述平坦焊钎突起。
2.根据权利要求1所述的印刷电路板的制造方法，其特征在于，上述平坦工序形成的平坦焊钎突起其在上述第一焊盘上形成的第一平坦焊钎突起的顶面直径和在上述第二焊盘上形成的第二平坦焊钎突起的顶面直径大致相等。
3.根据权利要求1或2所述的印刷电路板的制造方法，其特征在于，在上述钎焊膏印刷工序中使用的印刷掩膜其与上述第一焊盘对应的第一通孔的直径比与上述第二焊盘对应的第二通孔的直径小。
4.一种印刷电路板，该印刷电路板具有主表面和内面，包括突出上述主表面侧、其各个顶面被平坦化的多个平坦焊钎突起，
多个焊盘开口于上述主表面侧，上述多个焊盘包括在自身投影到上述内面侧的区域内通过一层或多层树脂绝缘层形成Beta层的第一焊盘和在自身投影到上述内面侧的区域内不存在Beta层的第二焊盘，
在上述第一焊盘上形成的第一平坦焊钎突起的顶面直径和在上述第二焊盘上形成的第二平坦焊钎突起的顶面直径大致相等。
CNB021225923A 2001-06-27 2002-06-14 印刷电路板及其制造方法 Expired - Fee Related CN1265690C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001194772A JP3595283B2 (ja) 2001-06-27 2001-06-27 配線基板及びその製造方法
JP194772/2001 2001-06-27

Publications (2)

Publication Number Publication Date
CN1494368A true CN1494368A (zh) 2004-05-05
CN1265690C CN1265690C (zh) 2006-07-19

Family

ID=19032852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021225923A Expired - Fee Related CN1265690C (zh) 2001-06-27 2002-06-14 印刷电路板及其制造方法

Country Status (4)

Country Link
US (2) US6719185B2 (zh)
JP (1) JP3595283B2 (zh)
CN (1) CN1265690C (zh)
TW (1) TW543349B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业（深圳）有限公司 一种印刷电路板设计方法及印刷电路板
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法
CN102254888A (zh) * 2010-05-17 2011-11-23 富士通株式会社 印刷电路板单元制造方法及设备、电子部件及其制造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
US6989493B2 (en) * 2004-03-03 2006-01-24 Seagate Technology Llc Electrical feedthrough assembly for a sealed housing
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7082844B1 (en) * 2005-02-16 2006-08-01 Cts Corporation Strain sensor having improved accuracy
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
CN101868120A (zh) * 2005-06-30 2010-10-20 揖斐电株式会社 印刷线路板及其制造方法
KR20080037681A (ko) * 2005-08-23 2008-04-30 로무 가부시키가이샤 반도체 칩 및 그 제조 방법 및 반도체 장치
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
JP4881664B2 (ja) * 2006-06-26 2012-02-22 株式会社フジクラ 配線板及び配線板の製造方法
US7441467B2 (en) * 2006-07-12 2008-10-28 Cts Corporation Compression strain sensor
JP4793187B2 (ja) * 2006-09-11 2011-10-12 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
US7855452B2 (en) 2007-01-31 2010-12-21 Sanyo Electric Co., Ltd. Semiconductor module, method of manufacturing semiconductor module, and mobile device
US8829663B2 (en) * 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
US7872483B2 (en) 2007-12-12 2011-01-18 Samsung Electronics Co., Ltd. Circuit board having bypass pad
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
TWI392068B (zh) * 2008-11-11 2013-04-01 Unimicron Technology Corp 封裝基板及其製法
US9564391B2 (en) * 2011-01-06 2017-02-07 Broadcom Corporation Thermal enhanced package using embedded substrate
WO2014024338A1 (ja) * 2012-08-10 2014-02-13 パナソニック株式会社 部品実装基板の製造方法及び製造システム
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US20140174811A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and manufacturing method thereof
JP6778585B2 (ja) * 2016-11-02 2020-11-04 日東電工株式会社 配線回路基板およびその製造方法
US20180226372A1 (en) * 2017-02-08 2018-08-09 Nanya Technology Corporation Package structure and manufacturing method thereof
US20190164875A1 (en) * 2017-11-27 2019-05-30 Asm Technology Singapore Pte Ltd Premolded substrate for mounting a semiconductor die and a method of fabrication thereof
CN110278659B (zh) * 2018-03-16 2021-09-28 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制造方法
US11887958B2 (en) 2020-08-20 2024-01-30 Stmicroelectronics Ltd Coplanar bump contacts of differing sizes

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03194994A (ja) 1989-12-22 1991-08-26 Nec Corp 表面装着用ｉｃパッケージの半田接続方法
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US5984164A (en) * 1997-10-31 1999-11-16 Micron Technology, Inc. Method of using an electrically conductive elevation shaping tool
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
EP1868423A1 (en) * 1998-09-17 2007-12-19 Ibiden Co., Ltd. Multilayer build-up wiring board
US6220499B1 (en) * 1998-09-29 2001-04-24 International Business Machines Corporation Method for assembling a chip carrier to a semiconductor device
JP2000307225A (ja) 1999-04-21 2000-11-02 Ibiden Co Ltd 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法
JP3303849B2 (ja) * 1999-06-10 2002-07-22 日本電気株式会社 バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
US6461881B1 (en) * 2000-06-08 2002-10-08 Micron Technology, Inc. Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures
TW459362B (en) * 2000-08-01 2001-10-11 Siliconware Precision Industries Co Ltd Bump structure to improve the smoothness
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业（深圳）有限公司 一种印刷电路板设计方法及印刷电路板
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法
CN102254888A (zh) * 2010-05-17 2011-11-23 富士通株式会社 印刷电路板单元制造方法及设备、电子部件及其制造方法

Also Published As

Publication number Publication date
JP3595283B2 (ja) 2004-12-02
JP2003008192A (ja) 2003-01-10
US20030003706A1 (en) 2003-01-02
CN1265690C (zh) 2006-07-19
US20040140561A1 (en) 2004-07-22
TW543349B (en) 2003-07-21
US6803658B2 (en) 2004-10-12
US6719185B2 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
CN1265690C (zh) 印刷电路板及其制造方法
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
US5628919A (en) Methods for producing a chip carrier and terminal electrode for a circuit substrate
US7362560B2 (en) Multilayer electronic component and method for producing the same
CN100568489C (zh) 电路模块及其制造方法
CN1192429C (zh) 线路
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP4806356B2 (ja) 単一のバイアにより固定されたパッドをもつ多層セラミック基板
CN101534610B (zh) 埋入式电容元件电路板及其制造方法
CN1162243A (zh) 多层印刷电路板和制造多层印刷电路板的方法
US20060261462A1 (en) Semiconductior package substrate with embedded resistors and method for fabricating same
JP2000151112A (ja) 配線基板及びその製造方法
KR100619512B1 (ko) 배선층을 갖는 기판 및 그 제조방법
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP3474896B2 (ja) 印刷配線板およびその製造方法
JP3530170B2 (ja) プリント回路板の製造方法
JP3786682B2 (ja) 貫通孔にメタライズインクが充填されたセラミックグリーンシートの製造方法及びセラミックグリーンシートに形成した貫通孔内へのメタライズインクの充填方法
JP2006032747A (ja) 積層電子部品及びその製造方法
JP5323395B2 (ja) 電子モジュール、電子モジュールの製造方法
US20220330426A1 (en) Printed wiring board and method for manufacturing printed wiring board
CN2706993Y (zh) 针格阵列封装载板
JP2000200855A (ja) Ｐｇａ型配線基板及びその製造方法並びに半導体装置
JP4103656B2 (ja) フィルムキャリア及びその製造方法
JPH11330674A (ja) 配線基板の製造方法
JP2004031996A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060719

Termination date: 20160614