JP2000307225A - 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 - Google Patents

半田印刷用マスク、プリント配線板及びプリント配線板の製造方法

Info

Publication number
JP2000307225A
JP2000307225A JP11113360A JP11336099A JP2000307225A JP 2000307225 A JP2000307225 A JP 2000307225A JP 11113360 A JP11113360 A JP 11113360A JP 11336099 A JP11336099 A JP 11336099A JP 2000307225 A JP2000307225 A JP 2000307225A
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11113360A
Other languages
English (en)
Inventor
Kazuhito Yamada
和仁 山田
Yoichiro Kawamura
洋一郎 川村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP11113360A priority Critical patent/JP2000307225A/ja
Publication of JP2000307225A publication Critical patent/JP2000307225A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Plates And Materials Therefor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半田印刷における半田バンプの形状を保持し
て、接続性、信頼性に優れるプリント配線板とその製造
方法、及び当該製造方法に用いる半田印刷用マスクを提
案する。 【解決手段】 通孔の開口面積を均一にした半田印刷用
マスクを用いて、半田ペーストを充填し、リフローを行
うことで、半田バンプ７６Ｕを形成する。その後、加
熱、加圧、あるいは加熱加圧を行うことにより半田バン
プ７６Ｕの頂部を平坦にする。高さを揃え、ＩＣチップ
等との接続性を向上させると共に、半田量を均一にして
信号の伝搬速度をバイアホール１６０上の半田バンプ７
６Ｕと導体回路１５８上の半田バンプ７６Ｕとで均一に
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】ＩＣチップなどの電子部品の
パッドとの接続用の半田バンプを備えるプリント配線板
及び該プリント配線板の製造方法、並びに、半田バンプ
となる半田ペーストを充填するための半田印刷形成用マ
スクに関するのもである。
【０００２】
【従来の技術】従来、ビルドアップ多層プリント配線板
は、例えば、特開平９−１３００５０号に開示される方
法にて製造されている。すなわち、ビルドアップ多層プ
リント配線板の導体回路の表面に、無電解めっきやエッ
チングにより粗化層を形成させる。そして、ロールーコ
ーターや印刷によって層間絶縁樹脂を塗布してから、露
光、現像して、層間導通のためのバイアホール開口部を
形成し、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を形成
する。さらに、その層間絶縁層に酸や酸化剤などにより
粗化処理を施して粗化面を形成し、該粗化面にパラジウ
ムなどの触媒を付け、薄い無電解めっき膜を形成する。
そのめっき膜上にドライフィルムにてパターンを形成
し、電解めっきで厚付けしたのち、アルカリでドライフ
ィルムを剥離除去し、エッチングして導体回路を作り出
す。これを繰り返すことにより、ビルドアップ多層プリ
ント配線板が得られる。
【０００３】また、プリント配線板の最外層には、導体
回路を保護するために、ソルダーレジスト層を施す。半
田バンプを形成する際には、導体回路との接続のために
ソルダーレジスト層の一部を開口させ、当該導体回路を
露出させた上に半田ペーストを印刷して、リフローを行
うことで半田バンプを形成している。
【０００４】
【発明が解決しようとする課題】しかしながら、窪みを
有するバイアホールと平滑に形成された導体回路上とに
半田バンプを設けたプリント配線板において、半田バン
プの高さ及び形状が不均一になると言う課題があった。
即ち、半田印刷用マスクを用いてソルダーレジスト層の
開口へ半田ペーストを充填した際に、窪みを有するバイ
アホール上に形成されたソルダーレジスト層の開口と、
平滑に形成された導体回路上に形成されたソルダーレジ
スト層の開口との半田ペーストの充填量が同じであるた
め、バイアホール上の半田バンプは、平滑な導体回路の
半田バンプと比較して、半球の径が小さくなり、高もが
低くなる傾向があった。ここで、半田バンプの高さが均
一でないと、ＩＣチップと接合できないことがある。ま
た、形状（半球の径）が均一でないと、ＩＣチップなど
の電子部品のバンプに半田バンプが収まらないことがあ
り、実装後にＩＣチップの傾きが生じて断線したりす
る。
【０００５】このため、本発明者は、半田ペーストを印
刷するための半田印刷用マスクの通孔径を異ならしめる
ことで、半田ペーストの充填量を変えることを案出し
た。即ち、バイアホール上に半田ペーストを充填するた
めの通孔の径を、平滑な導体回路上に充填するための通
孔よりも大きくするとの着想を持った。
【０００６】しかし、半田バンプの半田形成量を異なら
しめると、ＩＣチップからの信号の伝送速度に違いがで
ることが判明した。即ち、ＩＣチップの電気信号の高速
化に伴って、半田バンプの半田形成量の微量な差によっ
ても伝送速度に違いが生じてしまう。
【０００７】本発明の目的は、半田印刷における半田バ
ンプの形状を保持して、接続性、信頼性に優れるプリン
ト配線板とその製造方法、及び当該製造方法に用いる半
田印刷用マスクを提案することにある。
【０００８】
【課題を解決するための手段】発明者らが鋭意研究した
結果、半田ペーストを充填する印刷用マスクの通孔径を
調整（開口面積を半田パッドの開口面積の１．０〜２．
０倍）にすることで、半田バンプの形状、高さを均一に
し易くなることが判明した。この倍率は、ソルダーレジ
ストの厚みが５〜７０μｍの範囲であるときに特に好適
である。また、この倍率は、半田パッドの開口面積０．
０７５ｍｍ2以下ですべて同一の開口面積である開口部
に半田バンプを形成するとき、ソルダーレジスト層から
露出した回路がバイアホール（以下の記載をすべてバイ
アオンと表記）、平滑な導体回路等のバイアホール以外
（以下の記載をすべてバイアオフと表記）に関係なく同
一の開口面積で形成したマスクで半田バンプを形成する
方がよい。それにより、半田ペーストが印刷時にニジ
ミ、リフロー後にソルダーレジスト層上に流出して、半
田バンプ間での短絡を防止できることが分かった。
【０００９】半田印刷用マスクの通孔のギャップは２０
μｍ以上であれば、同一開口面積であっても半田ペース
トの充填不足、未充填による半田バンプ未形成がないこ
とも分かった。即ち、ギャップが２０μｍ未満の場合
は、半田パッドの開口面積とマスクの同一開口径では半
田ペーストの未充填が発生し、狭ピッチのため位置ずれ
に対するマージンがなくなるために半田バンプが形成で
きないことがある。
【００１０】また、半田印刷用マスクにおける通孔は、
プリント配線板側のソルダーレジスト層に向かってスト
レートであるか、あるいは、徐々に拡径するテーパが形
成されてもよい。テーパは、プリント配線板に対する印
刷用マスクの開口部のソルダーレジスト側における半径
と半田ペーストを充填する側の開口部の半径との差が０
〜２５μｍであるのがよい。特に５〜１５μｍのテーパ
幅が望ましい。このようなテーパを設けることにより、
半田ペーストのマスクの抜けが向上されるので、半田パ
ッドへの充填が改善される。それにより、形成される半
田バンプの形状、大きさを均一に保持できる。特に、バ
イアホールへの充填性を向上させ、バイアホール底部部
分の充填不足による隙間をなくし、プリント配線板の性
能、品質を向上させることができる。
【００１１】発明に用いられるマスクの材質としては、
例えばニッケル合金、ニッケル−コバルト合金等のメタ
ルマスク、エポキシ樹脂、ポリイミド樹脂等のプラスチ
ックマスク等がある。しかし、マスクの材質は特に限定
はなく、プリント配線板の製造用印刷マスク、その他の
印刷マスクで用いられている材質すべてを用いることが
できる。マスクの通孔の形成方法としては、エッチン
グ、アディテイブ加工、レーザ加工等が上げられるが、
特にアディテイブ加工が好適である。
【００１２】マスクの厚みは、２０〜７０μｍである方
が望ましい。特に、３５〜５０μｍの厚みであるものが
よい。その理由としては、半田ペーストの開口部の抜け
性やバイアホール内への充填での問題が起きにくいから
である。そのために、半田ペーストの変更、粘度におけ
る開口径などのマスクの設計変更がし易くなる。マスク
厚みが２０μｍ未満であると、形成されるバンプの高さ
が均一になりにくく、望ましい幅のテーパを形成するの
が難しくなる。更に、マスク自身が破損し易くなり、作
業効率が低下する。一方、逆にマスクの厚みが７０μｍ
を越えると、半田ペーストの抜け性が低下してしまい、
開口部内にペーストが残留してしまうので、半田バンプ
の形状、高さに均一でなくなることがある。このため、
高密度、ファイン化になるにつれて、半田バンプを形成
できなくなる。
【００１３】本発明の半田バンプ形成に用いられる半田
ペーストについては、一般にプリント配線板の製造で使
用されているもを全て用いることができる。半田ペース
トとして使用されるもの例を挙げると、Ｓｎ：Ｐｂ＝６
３：３７、Ｓｎ：Ｐｂ：Ａｇ＝６２：３６：２、Ｓｎ：
Ａｇ＝９６．５：３．５等がある。特にＳｎ：Ｐｂが
９：１〜４：６の範囲のものを用いるのがよい。半田粒
子径５〜４０μｍの範囲のものを用い、塗布時の半田ペ
ーストを、２３℃のおいて、粘度１００〜４００Ｐａ．
ｓで使用するのがよい。その理由としては、半田ペース
トの１００Ｐａ．ｓより低い場合は、半田バンプの形状
を保持できず、４００Ｐａ．ｓより高い場合は、半田ペ
ーストをソルダーレジスト層上の開口部内へ効率よく充
填できないからである。
【００１４】更に、本発明の好適な態様で、バイアホー
ルの開口へ印刷するための通孔の開口面積と回路へ印刷
するための通孔の開口面積とを同じ大きさにした半田印
刷用マスクを用いて、前記開口へ半田ペーストを充填
し、リフローを行うことで、半田バンプを形成する。そ
の後、加熱、加圧、あるいは加熱加圧を行うことにより
半田バンプの頂部を平坦にすることもできる。即ち、半
田バンプの頂部を平坦にすることにより、高さを揃え、
ＩＣチップ等との接続性を向上させると共に、半田量を
均一にして信号の伝搬速度をバイアホール上の半田バン
プと導体回路上の半田バンプとで均一にする。この結
果、平滑に形成された回路上の半田バンプの頂部におけ
る平坦面積は、バイアホール上に形成された半田バンプ
の頂部における平坦面積よりも大きくなる。
【００１５】本発明の好適な態様においては、プリント
配線板の表層に施した導体回路に粗化層を形成する。形
成される粗化層は、エッチング処理、研磨処理、酸化処
理、酸化還元処理により形成された銅の粗化面又もしく
はめっき被膜により形成された粗化面であることが望ま
しい。
【００１６】次いで、前記導体回路上にソルダ−レジス
ト層を形成する。本願発明におけるソルダーレジスト層
の厚さは、５〜４０μｍがよい。薄すぎるとソルダーダ
ムとして機能せず、厚すぎると開口しにくくなる上、半
田体と接触し半田体に生じるクラックの原因となるから
である。ソルダーレジスト層としては、種々の樹脂を使
用でき、例えば、ビスフェノールＡ型エポキシ樹脂、ビ
スフェノールＡ型エポキシ樹脂のアクリレート、ノボラ
ック型エポキシ樹脂、ノボラック型エポキシ樹脂のアク
リレートをアミン系硬化剤やイミダゾール硬化剤などで
硬化させた樹脂を使用できる。特に、ソルダーレジスト
層に開口を設けて半田バンプを形成する場合には、「ノ
ボラック型エポキシ樹脂もしくはノボラック型エポキシ
樹脂のアクリレート」からなり、「イミダゾール硬化
剤」を硬化剤として含むものが好ましい。
【００１７】このような構成のソルダーレジスト層は、
鉛のマイグレーション（鉛イオンがソルダーレジスト層
内を拡散する現象）が少ないという利点を持つ。しか
も、このソルダーレジスト層は、ノボラック型エポキシ
樹脂のアクリレートをイミダゾール硬化剤で硬化した樹
脂層であり、耐熱性、耐アルカリ性に優れ、はんだが溶
融する温度（200℃前後）でも劣化しないし、ニッケル
めっきや金めっきのような強塩基性のめっき液で分解す
ることもない。
【００１８】しかしながら、このようなソルダーレジス
ト層は、剛直骨格を持つ樹脂で構成されるので剥離が生
じやすい。導体回路に形成する粗化層は、このような剥
離を防止するために有効である。
【００１９】ここで、上記ノボラック型エポキシ樹脂の
アクリレートとしては、フェノールノボラックやクレゾ
ールノボラックのグリシジルエーテルを、アクリル酸や
メタクリル酸などと反応させたエポキシ樹脂などを用い
ることができる。上記イミダゾール硬化剤は、25℃で液
状であることが望ましい。液状であれば均一混合できる
からである。このような液状イミダゾール硬化剤として
は、1-ベンジル−2-メチルイミダゾール（品名：1B2MZ
）、1-シアノエチル−2-エチル−4-メチルイミダゾー
ル（品名：2E4MZ-CN）、4-メチル−2-エチルイミダゾー
ル（品名：2E4MZ ）を用いることができる。
【００２０】このイミダゾール硬化剤の添加量は、上記
ソルダーレジスト組成物の総固形分に対して１〜10重量
％とすることが望ましい。この理由は、添加量がこの範
囲内にあれば均一混合がしやすいからである。上記ソル
ダーレジストの硬化前組成物は、溶媒としてグリコール
エーテル系の溶剤を使用することが望ましい。このよう
な組成物を用いたソルダーレジスト層は、遊離酸素が発
生せず、銅パッド表面を酸化させない。また、人体に対
する有害性も少ない。
【００２１】このようなグリコールエーテル系溶媒とし
ては、下記構造式のもの、特に望ましくは、ジエチレン
グリコールジメチルエーテル（ＤＭＤＧ）およびトリエ
チレングリコールジメチルエーテル（ＤＭＴＧ）から選
ばれるいずれか少なくとも１種を用いる。これらの溶剤
は、30〜50℃程度の加温により反応開始剤であるベンゾ
フェノンやミヒラーケトンを完全に溶解させることがで
きるからである。 CH３Ｏ-(CH２CH２Ｏ) ｎ −CH３ （ｎ＝１〜５） このグリコールエーテル系の溶媒は、ソルダーレジスト
組成物の全重量に対して10〜40wt％がよい。以上説明し
たようなソルダーレジスト組成物には、その他に、各種
消泡剤やレベリング剤、耐熱性や耐塩基性の改善と可撓
性付与のために熱硬化性樹脂、解像度改善のために感光
性モノマーなどを添加することができる。例えば、レベ
リング剤としてはアクリル酸エステルの重合体からなる
ものがよい。また、開始剤としては、チバガイギー製の
イルガキュアＩ９０７、光増感剤としては日本化薬製の
ＤＥＴＸ−Ｓがよい。さらに、ソルダーレジスト組成物
には、色素や顔料を添加してもよい。配線パターンを隠
蔽できるからである。この色素としてはフタロシアニン
グリーンを用いることが望ましい。
【００２２】添加成分としての上記熱硬化性樹脂として
は、ビスフェノール型エポキシ樹脂を用いることができ
る。このビスフェノール型エポキシ樹脂には、ビスフェ
ノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ
樹脂があり、耐塩基性を重視する場合には前者が、低粘
度化が要求される場合（塗布性を重視する場合）には後
者がよい。
【００２３】添加成分としての上記感光性モノマーとし
ては、多価アクリル系モノマーを用いることができる。
多価アクリル系モノマーは、解像度を向上させることが
できるからである。例えば、日本化薬製のＤＰＥ−６
Ａ、共栄社化学製のＲ−６０４のような構造の多価アク
リル系モノマーが望ましい。
【００２４】また、これらのソルダーレジスト組成物
は、２５℃で０．５〜１０Ｐａ・ｓ、より望ましくは１
〜１０Ｐａ・ｓがよい。ロールコータで塗布しやすい粘
度だからである。ソルダ−レジスト形成後、開口部を形
成する。その開口は、露光、現像処理により形成する。
【００２５】その後、ソルダ−レジスト層形成後に開口
部に無電解めっきにてニッケルめっき層を形成させる。
ニッケルめっき液の組成の例として硫酸ニッケル４．５
ｇ／ｌ、次亜リン酸ナトリウム２５ｇ／ｌ、クエン酸ナ
トリウム４０ｇ／ｌ、ホウ酸１２ｇ／ｌ、チオ尿素０．
１ｇ／ｌ（ＰＨ＝１１）がある。脱脂液により、ソルダ
−レジスト層開口部、表面を洗浄し、パラジウムなどの
触媒を開口部に露出した導体部分に付与し、活性化させ
た後、めっき液に浸漬し、ニッケルめっき層を形成させ
る。
【００２６】ニッケルめっき層の厚みは、０．５〜２０
μｍで、特に３〜１０μｍの厚みが望ましい。０．５μ
ｍ未満では、半田バンプとニッケルめっき層との接続を
取りにくい、２０μｍを超えると、開口部に形成した半
田バンプが収まりきれず、剥がれたりする。
【００２７】ニッケルめっき層形成後、金めっきにて金
めっき層を形成させる。厚みは、０．０３μｍである。
ニッケル、金などの２層の金属層を形成させたが、単
層、３層以上の金属層を形成させても、導体回路に直
接、半田バンプを形成してもよい。
【００２８】半田バンプの形成方法は、スキージを用い
てマスクの通孔へ半田ペーストを充填する。使用される
スキージの形状、硬度、材質などに特に限定はない。そ
の選択は、半田ペーストの組成、粘度、粒子径などのペ
ーストによるもの、ソルダーレジスト層の厚み、材質ま
たは、通孔の開口面積、通孔のピッチやマスクの材質、
硬度などのペースト以外の要因によって適時異なる。
又、圧入式又はローラー式の密閉型スキージを使用して
も良い。
【００２９】バイアオンとバイアオフとで径を等しく、
且つ、半田パッドの開口面積の１．０〜２．０倍に設定
した通孔を有する半田印刷用マスクを用い、半田バンプ
を形成する。形成された半田バンプは、バイアオンとバ
イアオフで形成されたもので高さが異なる。バイアオン
の半田バンプは、バイアオフの半田バンプより高い。そ
の高さの差は、３〜１０μｍであるが、特に５〜７μｍ
の範囲にあるのがよい。その高さの差を設けることによ
り、接続されるＩＣチップなどの電子部品のバンプにも
任意に高さの差を設けることも可能である。例えば、電
子部品のバンプは、バイアオンの半田バンプに接続する
ものより、バイアオフの半田バンプに接続するものを高
くすることができる。それにより、電子部品と基板の半
田バンプとで嵌合する構造となり、実装の際、応力が緩
和されるために半田バンプの剥がれ、クラックを防止で
き、位置ずれを引き起こしても簡単に判定ができる。
【００３０】半田バンプの高さは、ソルダーレジスト層
の上面から５〜７０μｍである。特に望ましくは、高さ
１０〜４０μｍがよい。その範囲であれば半田バンプの
形状が均一になり易く、保持できるからである。半田バ
ンプの高さが５μｍ未満である場合は、ＩＣチップなど
の電子部品のバンプと接合できず、逆に半田バンプの高
さが７０μｍを越える場合は、半田のリフローの際、半
田が流れ出して、半田バンプでの短絡を引き起こしたり
するからである。形成した半田バンプのギャップは、２
０μｍ以上ある方がよい。２０μｍ未満では、半田ペー
ストの充填不足が起き、バンプ形状が一様にならず、高
さが低くなりすぎて、ＩＣチップなどの電子部品との接
続が取れないことが起きるからである。なお、半田バン
プはソルダーレジスト層の開口部内に収まっても、開口
部の周縁部に沿って形成されてもよい。
【００３１】
【実施例】以下、本発明の実施例について図を参照して
説明する。先ず、本発明の第１実施例に係るプリント配
線板の構成について、図７及び図８を参照して説明す
る。本実施例では、プリント配線板として多層プリント
配線板について説明する。図７は、該多層プリント配線
板１０の断面図を、図８は、図７に示す多層プリント配
線板１０にＩＣチップ９０を取り付けた状態を示してい
る。図７に示すように、多層プリント配線板１０では、
コア基板３０の表面及び裏面に導体回路３４、３４が形
成され、更に、該導体回路３４、３４の上にビルドアッ
プ配線層８０Ａ、８０Ｂが形成されている。該ビルトア
ップ層８０Ａ、８０Ｂは、バイアホール６０及び導体回
路５８の形成された層間樹脂絶縁層５０と、バイアホー
ル１６０及び導体回路１５８の形成された層間樹脂絶縁
層１５０とからなる。該バイアホール１６０及び導体回
路１５８の上層にはソルダーレジスト７０が形成されて
おり、該ソルダーレジスト７０の開口部７１を介して、
バイアホール１６０及び導体回路１５８に半田バンプ７
６Ｕ、７６Ｄが形成されている。
【００３２】図８中に示すように、多層プリント配線板
１０の上面側の半田バンプ７６Ｕは、ＩＣチップ９０の
ランド９２へ接続される。一方、下側の半田バンプ７６
Ｄは、図示しないドーターボードのランドへ接続され
る。ここで、多層プリント配線板１０とＩＣチップ９０
との間には、アンダーフィル８８が充填され樹脂封止さ
れている。
【００３３】次に、図９を参照して、ＩＣチップ接続側
の半田バンプ７６Ｕを形成するための半田印刷用マスク
について説明する。図９（Ａ）は、半田印刷用マスク
（メタルマスク）２０の平面図を示し、図９（Ｂ）は、
図９（Ａ）のＢ−Ｂ断面を示している。半田印刷用マス
ク２０は、厚さ５０μｍのニッケル合金の薄膜からな
り、ソルダーレジスト層７０の開口７１に半田ペースト
を充填するための通孔２２が形成されている。ここで、
通孔２２は、図７に示す窪みの有るバイアホール１６０
上に半田バンプ７６Ｕを形成するための通孔（バイアオ
ン通孔）、及び、図７に示す平滑な導体回路１５８上に
半田バンプ７６Ｕを形成するための通孔（バイアオフ通
孔）も、開口部の直径１６５μｍ（開口面積０．０２１
mm2 ）、底面（多層プリント配線板と当接する側）の直
径１７５μｍに形成され、幅５μｍのテーパが付けられ
ている。通孔２２と通孔２２との間のギャップは、５０
μｍに設定されている。
【００３４】該半田印刷用マスク２０では、厚さ５０μ
ｍのニッケル合金の薄膜に、底面側からアディテブ加
工、又は、ＳＵＳ薄膜にレーザー加工を施すことによ
り、テーパを設けた通孔２２を形成する。
【００３５】図９（Ｃ）は、他の実施例の半田印刷用マ
スク３２０を示している。この半田印刷用マスク３２０
には、テーパのない直径１７０μｍの通孔３２２が、レ
ーザ加工により形成されている。
【００３６】引き続き、上記多層プリント配線板１０の
製造方法について説明する。ここでは、先ず、第１実施
例の多層プリント配線板の製造方法に用いるＡ．無電解
めっき用接着剤、Ｂ．層間樹脂絶縁剤、Ｃ．樹脂充填
剤、Ｄ．ソルダーレジストの原料組成物の組成について
説明する。
【００３７】Ａ．無電解めっき用接着剤調製用の原料組
成物（上層用接着剤） 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を80wt
％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感
光性モノマー（東亜合成製、アロニックスＭ315 ）3.15
重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、
ＮＭＰ 3.6重量部を攪拌混合して得た。 〔樹脂組成物〕ポリエーテルスルフォン（ＰＥＳ）12
重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径 1.0μｍのものを 7.2重量部、平均粒径
0.5μｍのものを3.09重量部、を混合した後、さらにＮ
ＭＰ30重量部を添加し、ビーズミルで攪拌混合して得
た。 〔硬化剤組成物〕イミダゾール硬化剤（四国化成製、
2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イル
ガキュア Ｉ−907 ）２重量部、光増感剤（日本化薬
製、DETX-S）0.2 重量部、ＮＭＰ 1.5重量部を攪拌混合
して得た。
【００３８】Ｂ．層間樹脂絶縁剤調製用の原料組成物
（下層用接着剤） 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
（日本化薬製、分子量2500）の25％アクリル化物を80wt
％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感
光性モノマー（東亜合成製、アロニックスＭ315 ）４重
量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、Ｎ
ＭＰ 3.6重量部を攪拌混合して得た。 〔樹脂組成物〕ポリエーテルスルフォン（ＰＥＳ）12
重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径 0.5μｍのものを 14.49重量部、を混合
した後、さらにＮＭＰ30重量部を添加し、ビーズミルで
攪拌混合して得た。 〔硬化剤組成物〕イミダゾール硬化剤（四国化成製、
2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イル
ガキュア Ｉ−907 ）２重量部、光増感剤（日本化薬
製、DETX-S）0.2 重量部、ＮＭＰ1.5 重量部を攪拌混合
して得た。
【００３９】Ｃ．樹脂充填剤調製用の原料組成物 〔樹脂組成物〕ビスフェノールＦ型エポキシモノマー
（油化シェル製、分子量310 、YL983U）100重量部、表
面にシランカップリング剤がコーティングされた平均粒
径 1.6μｍのSiＯ２ 球状粒子（アドマテック製、CRS
1101−CE、ここで、最大粒子の大きさは後述する内層銅
パターンの厚み（15μｍ）以下とする） 170重量部、レ
ベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量
部を攪拌混合することにより、その混合物の粘度を23±
１℃で45,000〜49,000cps に調整して得た。 〔硬化剤組成物〕イミダゾール硬化剤（四国化成製、
2E4MZ-CN）6.5 重量部。
【００４０】Ｄ．ソルダーレジストの原料組成物 ＤＭＤＧに溶解させた60重量％のクレゾールノボラック
型エポキシ樹脂（日本化薬製）のエポキシ基50％をアク
リル化した感光性付与のオリゴマー（分子量4000）を 4
6.67ｇ、メチルエチルケトンに溶解させた80重量％のビ
スフェノールＡ型エポキシ樹脂（油化シェル製、エピコ
ート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、
2E4MZ-CN）1.6 ｇ、感光性モノマーである多価アクリル
モノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アク
リルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、分散系
消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さ
らにこの混合物に対して光開始剤としてのベンゾフェノ
ン（関東化学製）を２ｇ、光増感剤としてのミヒラーケ
トン（関東化学製）を 0.2ｇ加えて、粘度を25℃で2.0P
a・ｓに調整したソルダーレジスト組成物を得た。な
お、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で
60rpmの場合はローターNo.4、６rpm の場合はローター
No.3によった。
【００４１】プリント配線板の製造 (1) 厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマ
レイミドトリアジン）樹脂からなる基板３０の両面に18
μｍの銅箔３２がラミネートされている銅張積層板３０
Ａを出発材料とした（図１の工程（Ａ））。まず、この
銅張積層板をドリル削孔し、無電解めっき処理を施し、
パターン状にエッチングすることにより、基板の両面に
内層銅パターン３４とスルーホール３６を形成した（工
程（Ｂ））。
【００４２】(2) 内層銅パターン３４およびスルーホー
ル３６を形成した基板３０を水洗いし、乾燥した後、酸
化浴（黒化浴）として、NaOH（10ｇ／ｌ），NaClＯ２
（40ｇ／ｌ）， Na３PO４（６ｇ／ｌ）、還元浴とし
て、NaOH（10ｇ／ｌ），NaBH４（６ｇ／ｌ）を用いた酸
化−還元処理により、内層銅パターン３４およびスルー
ホール３６の表面に粗化層３８を設けた（工程
（Ｃ））。
【００４３】(3) Ｃの樹脂充填剤調製用の原料組成物を
混合混練して樹脂充填剤を得た。
【００４４】(4) 前記(3) で得た樹脂充填剤を、調製後
24時間以内に導体回路間あるいはスルーホール３６内に
塗布、充填した。塗布方法として、スキ−ジを用いた印
刷法で行った。１回目の印刷塗布は、主にスルーホール
３６内を充填して、乾燥炉内の温度100 ℃，２０分間乾
燥させた。また、２回目の印刷塗布は、主に導体回路
（内層銅パターン）３４の形成で生じた凹部を充填し
て、導体回路３４と導体回路３４との間およびスルーホ
ール３６内を樹脂充填剤４０で充填させたあと、前述の
乾燥条件で乾燥させた（工程（Ｄ））。
【００４５】(5) 前記(4) の処理を終えた基板３０の片
面を、＃600 のベルト研磨紙（三共理化学製）を用いた
ベルトサンダー研磨により、内層銅パターン３４の表面
やスルーホール３６のランド３６ａ表面に樹脂充填剤が
残らないように研磨し、次いで、前記ベルトサンダー研
磨による傷を取り除くためのバフ研磨を行った。このよ
うな一連の研磨を基板の他方の面についても同様に行っ
た（図２の工程（Ｅ））。次いで、100 ℃で１時間、 1
50℃で１時間、の加熱処理を行って樹脂充填剤４０を硬
化した。
【００４６】このようにして、スルーホール３６等に充
填された樹脂充填剤４０の表層部および内層導体回路３
４上面の粗化層３８を除去して基板両面を平滑化し、樹
脂充填剤４０と内層導体回路３４の側面とが粗化層３８
を介して強固に密着し、またスルーホール３６の内壁面
と樹脂充填剤４０とが粗化層３８を介して強固に密着し
た配線基板を得た。即ち、この工程により、樹脂充填剤
４０の表面と内層銅パターン３４の表面が同一平面とな
る。
【００４７】(6) 導体回路３４を形成した基板３０にア
ルカリ脱脂してソフトエッチングして、次いで、塩化パ
ラジウムと有機酸からなる触媒溶液で処理して、Ｐｄ触
媒を付与し、この触媒を活性化した後、硫酸銅３．９×
１０−２ｍｏｌ／ｌ、硫酸ニッケル３．８×１０−３ｍ
ｏｌ／ｌ、クエン酸ナトリウム７．８×１０−３ｍｏｌ
／ｌ、次亜りん酸ナトリウム２．３×１０−１ｍｏｌ／
ｌ、界面活性剤（日信化学工業製、サーフィール４６
５）１．１×１０−４ｍｏｌ／ｌ、ＰＨ＝９からなる無
電解めっき液に浸積し、浸漬１分後に、４秒当たり１回
に割合で縦、および、横振動させて、導体回路およびス
ルーホールのランドの表面にＣｕ−Ｎｉ−Ｐからなる針
状合金の被覆層及び粗化層４２を設けた（工程
（Ｆ））。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、
チオ尿素１．０ｍｏｌ／ｌ、温度３５℃、ＰＨ＝１．２
の条件でＣｕ−Ｓｎ置換反応させ、粗化層の表面に厚さ
０．３μｍＳｎ層（図示せず）を設けた。
【００４８】(7) Ｂの層間樹脂絶縁剤調製用の原料組成
物を攪拌混合し、粘度1.5 Pa・ｓに調整して層間樹脂絶
縁剤（下層用）を得た。次いで、Ａの無電解めっき用接
着剤調製用の原料組成物を攪拌混合し、粘度７Pa・ｓに
調整して無電解めっき用接着剤溶液（上層用）を得た。
【００４９】(8) 前記(6) の基板３０の両面に、前記
(7) で得られた粘度 1.5Pa・ｓの層間樹脂絶縁剤（下層
用）４４を調製後24時間以内にロールコータで塗布し、
水平状態で20分間放置してから、60℃で30分の乾燥（プ
リベーク）を行い、次いで、前記(7) で得られた粘度７
Pa・ｓの感光性の接着剤溶液（上層用）４６を調製後24
時間以内に塗布し、水平状態で20分間放置してから、60
℃で30分の乾燥（プリベーク）を行い、厚さ35μｍの接
着剤層５０αを形成した（工程（Ｇ））。
【００５０】(9) 前記(8) で接着剤層を形成した基板３
０の両面に、85μｍφの黒円５１ａが印刷されたフォト
マスクフィルム５１を密着させ、超高圧水銀灯により 5
00mJ／cm２ で露光した（工程（Ｈ））。これをＤＭＴ
Ｇ溶液でスプレー現像し、さらに、当該基板を超高圧水
銀灯により3000mJ／cm２ で露光し、100 ℃で１時間、
120 ℃で１時間、その後 150℃で３時間の加熱処理（ポ
ストベーク）をすることにより、フォトマスクフィルム
に相当する寸法精度に優れた85μｍφの開口（バイアホ
ール形成用開口）４８を有する厚さ35μｍの層間樹脂絶
縁層（２層構造）５０を形成した（図３の工程
（Ｉ））。なお、バイアホールとなる開口４８には、ス
ズめっき層（図示せず）を部分的に露出させた。
【００５１】(10)開口４８が形成された基板３０を、ク
ロム酸に19分間浸漬し、層間樹脂絶縁層の表面に存在す
るエポキシ樹脂粒子を溶解除去することにより、当該層
間樹脂絶縁層５０の表面を粗化とし、その後、中和溶液
（シプレイ社製）に浸漬してから水洗いした（工程
（Ｊ））。さらに、粗面化処理（粗化深さ６μｍ）した
該基板の表面に、パラジウム触媒（アトテック製）を付
与することにより、層間樹脂絶縁層５０の表面およびバ
イアホール用開口４８の内壁面に触媒核を付けた。
【００５２】(11)以下に示す組成の無電解銅めっき水溶
液中に基板を浸漬して、粗面全体に厚さ0.6 〜1.2 μｍ
の無電解銅めっき膜５２を形成した（工程（Ｋ））。 〔無電解めっき水溶液〕 ＥＤＴＡ 0.08 mol ／ｌ 硫酸銅 0.03 mol ／ｌ ＨＣＨＯ 0.05 mol ／ｌ ＮａＯＨ 0.05 mol ／ｌ α、α’−ビピリジル 80 mg／ｌ ＰＥＧ 0.10 ｇ／ｌ 〔無電解めっき条件〕 65℃の液温度で20分
【００５３】(12)前記(11)で形成した無電解銅めっき膜
５２上に市販の感光性ドライフィルムを張り付け、マス
クを載置して、100 mJ／cm２ で露光、0.8 ％炭酸ナト
リウムで現像処理し、厚さ15μｍのめっきレジスト５４
を設けた（工程（Ｌ））。
【００５４】(13)ついで、レジスト非形成部分に以下の
条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき
膜５６を形成した（図４の工程（Ｍ））。 〔電解めっき水溶液〕 硫酸 2.24 mol ／ｌ 硫酸銅 0.26 mol ／ｌ 添加剤（アトテックジャパン製、カパラシドＨＬ） 19.5 ml／ｌ 〔電解めっき条件〕 電流密度 １ Ａ／dm２ 時間 65 分 温度 22±2 ℃
【００５５】(14)めっきレジスト５４を５％KOH で剥離
除去した後、硫酸と過酸化水素混合液でエッチングし、
めっきレジスト下の無電解めっき膜５２を溶解除去し、
無電解めっき５２及び電解銅めっき膜５６からなる厚さ
１８μｍ（１０〜３０μｍ）の導体回路５８及びバイア
ホール６０を得た（工程（Ｎ））。
【００５６】更に、70℃で80ｇ／Ｌのクロム酸に３分間
浸漬して、導体回路５８間の無電解めっき用接着剤層５
０の表面を１μｍエッチング処理し、表面のパラジウム
触媒を除去した。
【００５７】(15)(6)と同様の処理を行い、導体回路５
８及びバイアホール６０の表面にCu-Ni-P からなる粗化
面６２を形成し、さらにその表面にSn置換を行った（工
程（Ｏ））。
【００５８】(16)(7)〜(14)の工程を繰り返すことによ
り、さらに上層の層間樹脂絶縁層１６０とバイアホール
１６０及び導体回路１５８を形成する。さらに、バイア
ホール１６０及び該導体回路１５８の表面に粗化層１６
２を形成し、多層プリント配線板を完成する（工程
（Ｐ））。なお、この上層の導体回路を形成する工程に
おいては、Ｓｎ置換は行わなかった。
【００５９】(17)そして、上述した多層プリント配線板
にはんだバンプを形成する。前記(16)で得られた基板３
０両面に、上記Ｄ．にて説明したソルダーレジスト組成
物７０αを20μｍの厚さで塗布した（図５の工程
（Ｑ））。次いで、70℃で20分間、70℃で30分間の乾燥
処理を行った後、円パターン（マスクパターン）が描画
された厚さ５mmのフォトマスクフィルム（図示せず）を
密着させて載置し、1000mJ／cm ２ の紫外線で露光し、
DMTG現像処理した。そしてさらに、80℃で１時間、 100
℃で１時間、 120℃で１時間、 150℃で３時間の条件で
加熱処理し、はんだパッド部分（バイアホールとそのラ
ンド部分を含む）の開口７１（上面側（ＩＣチップ側）
開口径 130μｍ、下面側開口径600μｍ）を有するソル
ダーレジスト層（厚み20μｍ）７０を形成した（工程
（Ｒ））。
【００６０】(18)その後、塩化ニッケル2.3 ×10−１ｍ
ｏｌ／ｌ、次亜リン酸ナトリウム2.8×10−１ｍｏｌ／
ｌ、クエン酸ナトリウム1.6 ×10−１ｍｏｌ／ｌ、から
なるｐＨ＝４．５の無電解ニッケルめっき液に、20分間
浸漬して、開口部７１に厚さ５μｍのニッケルめっき層
７２を形成した。さらに、その基板を、シアン化金カリ
ウム7.6 ×10−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×
10−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10−１ｍ
ｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10−１ｍｏｌ／
ｌからなる無電解金めっき液に80℃の条件で７．５分間
浸漬して、ニッケルめっき層７２上に厚さ0.03μｍの金
めっき層７４を形成した（工程（Ｓ））。
【００６１】(19)そして、ソルダーレジスト層７０の開
口部７１に、半田ペーストを充填する。ここでは、図９
（Ａ）を参照して上述した半田印刷用マスク２０を多層
プリント配線板１０に載置する（図６の工程（Ｔ））。
この半田印刷用マスク２０には、バイアホール１６０上
及び導体回路１５８上に半田ペーストを印刷する通孔
（開口面積０．０２１ｍｍ2（開口径１６５μｍ））２
２が配設されている。そして、粘度１００Ｐａ．ｓの半
田ペースト７５をゴムスキージの硬度７５°のものを用
いて、開口部７１内に充填させた（工程（Ｕ））。上側
（ＩＣチップ側）の開口部７１を拡大して図６（Ｗ）に
示す。
【００６２】(20)その後、ソルダーレジスト層７０の開
口部７１に充填された半田を 200℃でリフローすること
により、半田バンプ（半田体）７６Ｕ、７６Ｄを形成し
た（図７参照）。この第１実施例では、半田印刷用マス
ク２０の通孔２２の径を調整することで、バイアホール
１６０上の半田バンプ７６Ｕが高さＨ１（３５μｍ）
に、導体回路１５８上の半田バンプ７６Ｕが高さＨ２
（４０μｍ）に形成、即ち、高さの差を５μｍにしてい
る。
【００６３】(21)フラックス洗浄後、ルーターを持つ装
置で、基板を適当な大きさに分割切断した後、プリント
配線板の短絡、断線を検査するチェッカー工程を経て、
所望の該当するプリント配線板を得た。
【００６４】(22)その後、適当な取り付け装置により、
この多層プリント配線板のターゲットマーク（図示せ
ず）を用いて、フラックス塗布後プリント配線板側の半
田バンプ７６Ｕと対応する品種のＩＣチップ９０のバン
プ９２とを位置合わせして、リフローすることにより該
半田バンプ７６Ｕとバンプ９２とを接合させる。しかる
後、フラックス洗浄を行い該ＩＣチップ９０と多層プリ
ント配線板１０との間にアンダーフィル８８を充填し
た。それによってＩＣチップを載置させたプリント配線
板を得た（図８参照）。
【００６５】図１０は、第１実施例の改変例に係る半田
ペーストの印刷を示している。第１実施例では、図６
（Ｗ）を参照して上述したように、ソルダーレジスト層
７１の開口７１の周縁にはみ出さないように半田ペース
ト７５を印刷した。この代わりに、図１０（Ａ）に示す
ように、より径の大きな通孔を有する半田印刷用マスク
を用いて開口７１の周縁を覆うように半田ペースト７５
を印刷することで、図１０（Ｂ）に示すように更に径の
大きな半田バンプ７６Ｕをリフローにより形成すること
も可能である。
【００６６】引き続き、本発明の第２実施例に係るプリ
ント配線板について説明する。この第２実施例のプリン
ト配線板２１０では、図１１に示すように半田バンプ２
７６Ｕ、２７６Ｄの高さを揃えるため頂部が平坦にされ
ている。
【００６７】この第２実施例のプリント配線板の製造方
法について、図１２を参照して説明する。第１実施例と
同様に、図９を参照して上述した均一径の通孔２２を有
する半田印刷用マスク２０を用いて、半田ペーストを印
刷し、リフローにより半田バンプを形成する。
【００６８】半田バンプの形成後、図１２（Ａ）に示す
ように、半田バンプ２７６Ｕの頂部を加熱加圧して平坦
にする。加圧ステージ１１には、ヒーター（図示せず）
が設けられて１００℃に加熱されている。まず、図１２
（Ｂ）に示すように、この加圧ステージ１１上に、半田
バンプ２７６Ｕを上側にして基板３０を載置し、加熱し
ながら半田バンプ２７６Ｕの頂部を加圧ヘッド１２で矢
印のように垂直に加圧した。本実施例では、この加圧ヘ
ッド１２にもヒーターを設け、半田バンプ２７６Ｕ側か
らも加熱するようにした。加圧時の圧力は１００ｋｇｆ
／ｃｍ2、加熱時間は５秒とした。
【００６９】図１１に示すように、各半田バンプ２７６
Ｕの高さＨ３（ソルダーレジスト層から露出した部分）
は２０μｍに揃えられた。ここで、相対的に大きな半球
状に形成されていた導体回路１５８上の半田バンプ７６
Ｕには、頂部に広い面積の平坦面７７が形成され、小さ
な半球状に形成されていたバイアホール１６０上の半田
バンプ７６Ｕには、狭い面積の平坦面が形成される。
【００７０】第２実施例では、半田バンプ２７６Ｕの頂
部を平坦にすることにより、高さを２０μｍに揃え、Ｉ
Ｃチップ等との接続性を向上させると共に、半田量を均
一にして信号の伝搬速度をバイアホール１６０上の半田
バンプ２７６Ｕと導体回路１５８上の半田バンプ２７６
Ｕとで均一にする。このため、高周波数駆動のＩＣチッ
プを載置するのに好適である。なお、プリント配線板２
１０をドータボードへ確実に取り付けるためには、ドー
タボードへの取り付け側半田バンプ２７６Ｄの頂部も平
面にしてよい。その方法は、ＩＣチップ取り付け側の半
田バンプ２７６Ｕを平坦にする方法と同じでよく、加圧
ステージを加熱しておき、半田バンプ２７６Ｕの加熱加
圧と同時に他の面の半田バンプ２７６Ｄも平坦にする
か、または、半田バンプ２７６Ｕの頂部を平坦にする前
または後で、加圧ステージ上の基板を表裏反転させ加圧
してもよい。
【００７１】（比較例１）第１実施例とほぼ同様である
が、マスクの開口面積を０．０１１ｍｍ2（開口径１２
０μｍ）で形成したマスクを用いて半田バンプを形成し
た。
【００７２】（比較例２）第１実施例とほぼ同様である
が、マスクの開口面積を０．０２７ｍｍ2（開口径１８
５μｍ）で形成したマスクを用いて半田バンプを形成し
た。
【００７３】
【発明の効果】以上、第１、第２実施例および比較例
１，２で製造されたプリント配線板について、半田バン
プ高さ、半田バンプの形状、半田バンプの状態（ソルダ
ーレジスト層の汚染）、ＩＣチップとの接続、半田バン
プ形成後の導通試験、信頼性試験終了後における導通試
験の結果の計６項目について比較評価を行った。その結
果を図１３及び図１４に示す。
【００７４】図１３中に示すように第１実施例の製造方
法に係るプリント配線板１０は、バイアオン、バイアオ
フ上に形成された半田バンプの高さの差は５μｍ前後で
一様であり、形状もすべて半球状を保持した。その後の
実装、検査などで問題は発生しなかった。更に、連続印
刷も可能であった。また、ＩＣチップとの未接続もな
く、導通試験、信頼性試験でも問題が起きなかった。
【００７５】図１４中に示すように、第２実施例の製造
方法に係るプリント配線板２１０では、バイアオン、バ
イアオフ上に形成された半田バンプの高さが２０μｍで
均一であった。そして、試験結果も第１実施例と同様に
良好であった。
【００７６】比較例１,２で製造されたプリント配線板
は、バイアオフの半田バンプの高さが均一でないため、
ＩＣ接続の際の未接続を引き起こした。比較例１では、
バイアオンへの半田ペーストの充填量が少ないために半
田バンプの高さが低くなり、接続されないヶ所があり、
導通試験を行うと断線が発生した。高温多湿の信頼性試
験を行うとその状態が顕著に劣化した。比較例２は、バ
イアオンの半田の充填量が多すぎるために、リフロー後
にソルダーレジスト層から溢れた半田ペーストが流れ出
して汚染したため、半田バンプでの短絡が発生した。高
温多湿の信頼性試験を行うと、状況は更に劣化した。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図２】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図３】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図４】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図５】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図６】本発明の第１実施例に係る多層プリント配線板
の製造工程図である。
【図７】本発明の第１実施例に係る多層プリント配線板
の断面図である。
【図８】図７に示す多層プリント配線板にＩＣチップを
取り付けた状態を示す断面図である。
【図９】図９（Ａ）は、半田印刷用マスクの平面図、図
９（Ｂ）は、図９（Ａ）のＢ−Ｂ断面図、図９（Ｃ）
は、改変例の半田印刷用マスクの断面図である。
【図１０】図１０（Ａ）、図１０（Ｂ）は、第１実施例
の改変例に係るプリント配線板の製造工程図である。
【図１１】本発明の第２実施例に係る多層プリント配線
板の断面図である。
【図１２】図１２（Ａ）、図１２（Ｂ）は、第２実施例
に係るプリント配線板の製造工程の説明図である。
【図１３】第１実施例と、比較例１及び比較例２に係る
多層プリント配線板を試験した結果を示す図表である。
【図１４】第２実施例に係る多層プリント配線板を試験
した結果を示す図表である。
【符号の説明】
２０ 半田印刷用マスク ２２ 通孔 ３０ コア基板 ３４ 導体回路 ３６ スルーホール ５０ 層間樹脂絶縁層 ５８ 導体回路 ６０ バイアホール ７０ ソルダーレジスト ７１ 開口部 ７２ ニッケルめっき層 ７４ 金めっき層 ７５ 半田ペースト ７６Ｕ、７６Ｄ 半田バンプ １５０ 層間樹脂絶縁層 １５８ 導体回路 １６０ バイアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｌ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 ソルダーレジスト層の一部を開口してバ
    イアホールと平滑に形成された回路とを露出させたプリ
    ント配線板に対して、該開口されたバイアホール及び回
    路に半田バンプを形成するための半田ペーストを充填す
    る通孔を備える半田印刷用マスクであって、 前記通孔の開口面積を前記ソルダーレジストの開口の面
    積に対して１．０倍〜２．０倍の範囲に形成したことを
    特徴とする半田印刷用マスク。
  2. 【請求項２】 前記バイアホールの開口へ印刷するため
    の通孔の開口面積と前記平坦に形成された回路へ印刷す
    るための通孔の開口面積とを同一にしたことを特徴とす
    る請求項１に記載の半田印刷用マスク。
  3. 【請求項３】 前記プリント配線板のソルダーレジスト
    の厚みは、５〜７０μｍの範囲であることを特徴とする
    請求項１または２に記載の半田印刷用マスク。
  4. 【請求項４】 厚みが、２０〜７０μｍであることを特
    徴とする請求項１〜３の内の１に記載の半田印刷用マス
    ク。
  5. 【請求項５】 請求項１〜４の内の１に記載の半田印刷
    用マスクを用いることを特徴とするプリント配線板の製
    造方法。
  6. 【請求項６】 少なくとも以下の（Ａ）〜（Ｄ）の工程
    を備えることを特徴とするプリント配線板の製造方法； （Ａ）バイアホールと平滑に形成された回路とが形成さ
    れた基板に、前記バイアホールの一部及び前記回路の一
    部を開口させるようにソルダーレジスト層を形成する工
    程、（Ｂ）通孔の形成された半田印刷用マスクであっ
    て、バイアホールの開口へ印刷するための通孔の開口面
    積と回路へ印刷するための通孔の開口面積とを同じ大き
    さにした半田印刷用マスクを用いて、前記開口へ半田ペ
    ーストを充填する工程、（Ｃ）リフローを行うことで、
    半田バンプを形成する工程、（Ｄ）加熱、加圧、あるい
    は加熱加圧を行うことにより前記半田バンプの頂部を平
    坦にする工程。
  7. 【請求項７】 ソルダーレジスト層の開口を介してバイ
    アホール及び平滑に形成された回路上に半田バンプを形
    成したプリント配線板において、 前記半田バンプの少なくとも一部の頂部を平坦にし、前
    記平滑に形成された回路上の半田バンプの頂部における
    平坦面積を、バイアホール上に形成された半田バンプの
    頂部における平坦面積よりも大きくしたことを特徴とす
    るプリント配線板。
  8. 【請求項８】 前記半田バンプは、ソルダーレジスト層
    の開口の周縁部を覆うことを特徴とする請求項７に記載
    のプリント配線板。
JP11113360A 1999-04-21 1999-04-21 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法 Pending JP2000307225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11113360A JP2000307225A (ja) 1999-04-21 1999-04-21 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11113360A JP2000307225A (ja) 1999-04-21 1999-04-21 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2000307225A true JP2000307225A (ja) 2000-11-02

Family

ID=14610319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11113360A Pending JP2000307225A (ja) 1999-04-21 1999-04-21 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2000307225A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6719185B2 (en) 2001-06-27 2004-04-13 Ngk Spark Plug Co., Ltd. Substrate with top-flattened solder bumps and method for manufacturing the same
JP2009158808A (ja) * 2007-12-27 2009-07-16 Kyocera Corp フレキシブル基板及びこれを用いた携帯電子機器
KR101052870B1 (ko) * 2008-04-21 2011-07-29 주식회사 하이닉스반도체 관통 전극, 이를 갖는 회로 기판, 이를 갖는 반도체 패키지및 반도체 패키지를 갖는 적층 반도체 패키지
JP2013243380A (ja) * 2005-04-19 2013-12-05 Renesas Electronics Corp 半導体装置
US8822269B2 (en) 2005-04-19 2014-09-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9578756B2 (en) 2013-12-09 2017-02-21 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9591771B2 (en) 2013-12-09 2017-03-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6719185B2 (en) 2001-06-27 2004-04-13 Ngk Spark Plug Co., Ltd. Substrate with top-flattened solder bumps and method for manufacturing the same
US9831166B2 (en) 2005-04-19 2017-11-28 Renesas Electronics Corporation Semiconductor device
US10714415B2 (en) 2005-04-19 2020-07-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2013243380A (ja) * 2005-04-19 2013-12-05 Renesas Electronics Corp 半導体装置
US8822269B2 (en) 2005-04-19 2014-09-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8928147B2 (en) 2005-04-19 2015-01-06 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9299681B2 (en) 2005-04-19 2016-03-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing
US9496153B2 (en) 2005-04-19 2016-11-15 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10283444B2 (en) 2005-04-19 2019-05-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9576890B2 (en) 2005-04-19 2017-02-21 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2009158808A (ja) * 2007-12-27 2009-07-16 Kyocera Corp フレキシブル基板及びこれを用いた携帯電子機器
US8072046B2 (en) 2008-04-21 2011-12-06 Hynix Semiconductor Inc. Through-electrode, circuit board having a through-electrode, semiconductor package having a through-electrode, and stacked semiconductor package having the semiconductor chip or package having a through-electrode
KR101052870B1 (ko) * 2008-04-21 2011-07-29 주식회사 하이닉스반도체 관통 전극, 이를 갖는 회로 기판, 이를 갖는 반도체 패키지및 반도체 패키지를 갖는 적층 반도체 패키지
US9591771B2 (en) 2013-12-09 2017-03-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9578756B2 (en) 2013-12-09 2017-02-21 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board

Similar Documents

Publication Publication Date Title
JP2003023252A (ja) 多層プリント配線板
WO2001030509A1 (fr) Cylindre d'enduction et procede de fabrication de carte de connexions imprimee utilisant celui-ci
JP3495627B2 (ja) ビルドアップ多層プリント配線板およびその製造方法
JP3437451B2 (ja) Ｉｃチップ実装用プリント配線板およびその製造方法
JP3437453B2 (ja) Ｉｃチップ実装用プリント配線板およびその製造方法
JP2000307225A (ja) 半田印刷用マスク、プリント配線板及びプリント配線板の製造方法
JP2003023251A (ja) 多層プリント配線板
JP3388192B2 (ja) プリント配線板およびその製造方法
JP4197070B2 (ja) 多層ビルドアップ配線板
JP4036564B2 (ja) プリント配線板の製造方法
JPH11307687A (ja) パッケージ基板
JP4226125B2 (ja) プリント配線板の製造方法
JP4869461B2 (ja) プリント配線板
JP4127448B2 (ja) パッケージ基板の製造方法
JP2000208903A (ja) プリント配線板およびその製造方法
JP4374683B2 (ja) プリント配線板の製造方法
JP2000307227A (ja) 半田印刷用マスク及びプリント配線板の製造方法
JP2008118162A (ja) プリント配線板
JP2000133941A (ja) 多層ビルドアップ配線板
JP2000307226A (ja) プリント配線板の製造方法
JP2000101246A (ja) 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP4136084B2 (ja) プリント配線板
JP2000349427A (ja) プリント配線板、表面実装用プリント配線板及び表面実装配線板
JP2000244101A (ja) プリント配線板およびその製造方法
JP4127440B2 (ja) 多層ビルドアップ配線板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090113