JP4161463B2 - チップキャリアの製造方法 - Google Patents
チップキャリアの製造方法 Download PDFInfo
- Publication number
- JP4161463B2 JP4161463B2 JP09606399A JP9606399A JP4161463B2 JP 4161463 B2 JP4161463 B2 JP 4161463B2 JP 09606399 A JP09606399 A JP 09606399A JP 9606399 A JP9606399 A JP 9606399A JP 4161463 B2 JP4161463 B2 JP 4161463B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- insulating substrate
- chip carrier
- layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半田を用いてフリップチップ実装する際に使用されるチップキャリア及び半導体装置の構造に関する。
【0002】
【従来の技術】
従来の半田フリップチップ実装タイプの半導体装置では、ICチップの実装時に半田が配線基板の配線層をつたって濡れ広がったり、余剰な半田があふれて隣接のICチップパッドとショートするのを防ぐために、ソルダーレジストと呼ばれる絶縁樹脂層を最外層に設けている。このソルダーレジストにて配線層の大部分が覆われ、実装に必要なパッドだけが外部に露出する構造になっている。このためパッドはソルダーレジストよりも内側で、ソルダーレジスト面よりも低い位置に位置することになり、ICチップのパッドからは離れてくる。
【0003】
そのためソルダーレジストに囲まれたチップキャリアのパッドに半田バンプを形成してICチップのパッドと接合しやすくする。この半田バンプはソルダーレジストのパッド部の開口半径及びレジスト厚が一定で、且つ半田供給量が一定であれば、半田バンプの高さを制御でき、高い接合信頼性を保持することができる。
【0004】
しかし、実際は工程バラツキがあるため、チップキャリアの半田バンプの高さはバラツイてくる。その結果ICチップのパッドとチップキャリアの半田バンプの間で接合しない箇所が生じる。ソルダーレジストがチップキャリアの配線層とICチップパッドとの間に介在することにより、チップキャリアの半田バンプとICチップパッドとの間にあるギャップができることになり、距離が離れてしまうためにICチップ側のパッドに、金や半田などを使ってバンプを形成してやる必要がある。
【0005】
ICチップに形成されるバンプにはある程度の高さ精度が要求され、現在多く用いられている湿式のメッキ法ではバンプ形成の工程が追加されることによってICチップの歩留まりが著しく低下するという問題がある。
【0006】
また、ICチップはプリント基板やチップキャリア等と比較して高価な設備を駆使して製造されているため、設備の稼働率がICチップの製造コストに大きく影響してくる。そのためICチップにバンプを形成することはICチップの歩留まりを低下させることになり、半導体メーカにとっては非常に大きな負担となる。このことからICチップのバンプ形成の工程はできることなら省略して出荷したい。
【0007】
よって、バンプはICチップ側に形成するよりも、チップキャリアに形成した方が、より高付加価値部品であるICチップの歩留まり向上に寄与し、工程短縮による製造リスクの低減等のメリットが期待できる。
【0008】
しかし、現状のチップキャリアの製造工法では、内層から外層にむかって層状に積み上げていくか、もしくはプレス積層して最後にソルダーレジストを形成するような工法をとっているため、ソルダーレジストからパッドが突出した構成にすることは困難であった。
【0009】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みなされたものであり、チップキャリアの配線層とバンプ形成面を分離することによりICチップ実装後の高い接合信頼性が得られるチップキャリア及び半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明において上記問題を解決するために、請求項1においては、絶縁基板に配線層及びバンプが形成されたチップキャリアにおいて、前記絶縁基板の片面に前記配線層が、もう一方の面に前記バンプが形成されていることを特徴とするチップキャリアとしたものである。
【0011】
また、請求項2においては、前記バンプは電極パッドと接合ろうとからなることを特徴とする請求項1に記載のチップキャリアとしたものである。
【0012】
また、請求項3においては、請求項1又は2に記載のチップキャリアを用いてICチップを半田フリップチップ実装したことを特徴とする半導体装置としたものである。
【0013】
さらにまた、請求項4においては、以下の工程を有することを特徴とする請求項1又は2に記載のチップキャリアの製造方法としたものである。
(a)金属板11上にスペーサー層12及び絶縁基板13を形成する工程。
(b)スペーサー層12及び絶縁基板13の所定位置に開口部14を形成する工程。
(c)開口部14に電解めっきにより所定厚の接合ろう15を形成する工程。(d)接合ろう15が形成された開口部14の残部に電解めっきにより電極パッド16を形成する工程。
(e)電極パッド16及び絶縁基板13上に配線層17及び19からなる多層配線を形成する工程。
(f)金属板11及びスペーサー層12を剥離・除去してチップキャリア10を形成する工程。
【0014】
【発明の実施の形態】
以下本発明の実施の形態につき説明する。
図1(a)に本発明のチップキャリアの一実施例を示す模式斜視図を、図1(b)に図1(a)の本発明のチップキャリアの一実施例を示す斜視図をA−A線で切断した構成断面図を、図2(a)〜(f)に本発明のチップキャリアの一実施例を工程順に示す構成断面図を、図3(a)に本発明のチップキャリアを用いてICチップを半田フリップチップ実装した本発明の半導体装置の一実施例を示す模式斜視図を、図3(b)に本発明の半導体装置の一実施例を示す模式斜視図をB−B線で切断した模式構成断面図を、それぞれ示す。
【0015】
本発明のチップキャリア10は図1(a)及び(b)に示すように絶縁基板13の片面に電極パッド16と接合ろう15からなるバンプ21が、もう一方の面に配線層17及び配線層19からなる多層配線を形成したものである。
さらに、チップキャリア10上にICチップ31を半田フリップチップ実装して本発明の半導体装置30を得る。
バンプ21は電極パッド16の一部が絶縁基板13に埋め込まれた形で形成されており、この絶縁基板13がソルダーレジストを兼ねているため、従来のチップキャリアのようにバンプの周辺にソルダーレジストを形成する必要がなく、バンプ21の絶縁基板13の表面からの高さは後の製造工程で述べるスペーサー層の厚み及び接合ろう16の高さで決まり、両者を精度良く形成してやれば、バンプ21の高さは精度良く形成できるので、ICチップ31を半田フリップチップ実装する際にもICチップ31のパッド32とチップキャリア10のバンプ21との高い接合信頼性を実現することができる。
【0016】
以下本発明のチップキャリア10の形成法について述べる。
まず、金属基板11上にスペーサ層12及び絶縁基板13を形成する(図2(a)参照)。
ここで、金属基板11は導電性を有する金属であれば使用可能であるが、ここでは製造プロセス上ステンレス板が好ましい。スペーサ層12は接合ろう15及び電極パッド16を電解めっきで形成するために使用されるもので、絶縁性を有する樹脂であれば使用可能であるが、後工程で最終的に剥離・除去されるため、電解めっきプロセスには充分な耐性を有し、且つ剥離処理が容易な液状の感光性レジスト又はドライフィルムレジストが好適である。また、スペーサ層12の厚みは絶縁基板13の面からのバンプ21の高さを決めることになるので均一な厚みバラツキのない層を形成してやる必要がある。さらに、絶縁基板13の面からのバンプ21の高さは5〜200μmがで、好ましくは40〜100μmである。
【0017】
絶縁基板13はチップキャリア10の絶縁基板になるもので、絶縁性、耐熱性及び機械的強度が求められ、ポリイミドフィルムが好適である。また絶縁基板13はフィルムのほかに液状樹脂を硬化させて使用してもよい。この場合ポリエステル、エポキシ、アクリル及びポリイミド樹脂等が使用可能であるが、やはりポリイミド樹脂が好適である。
【0018】
次に、スペーサ層12及び絶縁基板13に電極パッド16及び接合ろう15からなるバンプ21を形成するための開口部14をエキシマレーザ加工にて形成する(図2(b)参照)。
開口部14の形状は円柱もしくは円錐台形状が一般的である。
【0019】
次に、金属基板11をめっき電極にして電解めっきにて開口部14に接合ろう15を形成する(図2(c)参照)。
接合ろう15の金属材料としては、湿式メッキ法にて形成可能で、且つ実装時の加熱温度で溶融してICチップのパッドとの接合が完了する金属が望ましい。ここでは鉛−錫半田が好適である。
【0020】
次に、金属基板11をめっき電極にして電解めっきにて開口部14の接合ろう15上に電極パッド16を形成する(図2(d)参照)。
電極パッド16の金属材料としては電気抵抗が低い銅及び銅合金がもっとも適している。さらに、配線層が銅金属で形成されるため配線層との接続信頼性の点からも好都合である。また、電極パッド16は電解めっき法の他にスクリーン印刷による金属ペースト充填法や高速無電解めっき法でも形成可能である。
【0021】
次に、電極パッド16にアディティブ法若しくはセミアディティブ法にて配線層17を形成する。さらに、絶縁層18を形成して、絶縁層18上にアディティブ法若しくはセミアディティブ法にて配線層17とビア接続された配線層19を形成し、2層の多層配線を形成する(図2(e)参照)。
ここでは、2層の多層配線について記述したが特に限定されるものではなく、単層若しくは2層以上の多層配線を必要に応じて適宜設定できる。
【0022】
次に、接合ろう15、電極パッド16、配線層17及び配線層19が形成された上記基板を専用の剥離液に浸漬し、金属基板11及びスペーサ層12を剥離・除去して、絶縁基板13の片面に接合ろう15及び電極パッド16からなるバンプ21が、もう一方の面に配線層17及び配線層19からなる多層配線が形成された本発明のチップキャリア10を作製することができる(図2(f)参照)。
【0023】
さらに、ICチップ31のパッド32とチップキャリア10のバンプ31を接合して半田フリップチップ実装することにより半導体装置30を得ることができる(図3(a)、(b)参照)。
【0024】
【実施例】
以下実施例により本発明を詳細に説明する。
まず、0.3mm厚のステンレス板からなる金属基板11上に25μm厚のドライフィルムレジスト(H−K825:日立化成工業(株)製)をラミネートしてスペーサ層12を形成し、このスペーサ層12を接着層として、90μm厚のポリイミドフィルム(カプトン:デュポン(株)製)をラミネートして絶縁基板13を形成した。
【0025】
次に、金属基板11上のスペーサ層12及び絶縁基板13の所定位置にエキシマレーザ加工機を用いて40μmφの円錐台状の開口部14を形成した。
【0026】
次に、金属基板11をめっき電極にして、電解はんだめっきを行い開口部14に15μm厚の鉛−錫はんだからなる接合ろう15を形成した。
【0027】
次に、金属基板11をめっき電極にして、硫酸銅浴からなる電解銅めっきにて開口部14の接合ろう15上に銅金属からなる100μm厚の電極パッド16を形成した。
【0028】
次に、絶縁基板13及び電極パッド16上に銅をスパッタリングして約3000Å厚の薄膜導体層を形成した。さらに、電解銅めっきにて薄膜導体層上に15μm厚の銅の導体層を形成し、フォトリソグラフィープロセスならびにエッチング工程を用いて導体層をパターニング処理して電極パッド16と電気的に接続された配線層17を形成した。
【0029】
次に、絶縁基板13及び配線層17上にエポキシ系の樹脂溶液をスクリーン印刷にて塗布、乾燥、硬化して絶縁層18を形成した。さらに、絶縁層18の所定位置にレーザ加工にてビアホールを形成し、ビアホール及び絶縁層18上に銅の導体層を形成し、フォトリソグラフィープロセスならびにエッチング工程を用いてパターニング処理して配線層17とビア接続された配線層19を形成した。
【0030】
次に、接合ろう15、電極パッド16、配線層17及び配線層19が形成された基板を10%の苛性ソーダ溶液に浸せきし、金属基板11及びスペーサ層12を剥離・除去して、絶縁基板13の片面に接合ろう15及び電極パッド16からなるバンプ21と、もう一方の面に配線層17及び配線層19からなる多層配線を有するチップキャリア10を作製することができた。
【0031】
上記チップキャリア10はポリイミドの絶縁基板13をチップ実装のソルダーレジストとして利用できるため、ソルダーレジストの形成工程を省略できる。
【0032】
さらに、ICチップ31のパッド32とチップキャリア10のバンプ31を接合して半田フリップチップ実装して半導体装置30を作製した。
本発明のチップキャリア10を用いてICチップをフリップチップ実装した結果ICチップ31のパッド32側に適正な量の半田が供給されて、高い接合信頼性を有する本発明の半導体装置30が得られた。
【0033】
【発明の効果】
本発明のチップキャリアは絶縁基板の片面に接合ろう及び電極パッドからなるバンプを、もう一方の面に配線層を形成しているため、ソルダーレジストの役目を絶縁基板に持たせることができ、ソルダーレジストの形成工程を省略できる。さらに、本発明の製造方法でバンプを形成すると、接合ろうの厚みを精度良く形成できるとともに、実装条件にあった接合ろう(材料配合及び厚み)を設定でき、且つ絶縁基板上に均一な高さのバンプを形成できる。
さらに、本発明のチップキャリアを用いて半田フリップチップ実装した場合高い接合信頼性を有する半導体装置を実現することができる。
これにより、実装信頼性の高い半導体装置を提供でき、半導体パッケージ分野において優れた実用上の効果を発揮できる。
【図面の簡単な説明】
【図1】(a)は、本発明の半導体装置基板の一実施例を示す模式斜視図である。
(b)は、本発明の半導体装置基板の一実施例の模式斜視図をA−A線で切断した模式構成断面図を示す。
【図2】(a)〜(f)は、本発明の半導体装置基板の一実施例の製造工程を工程順に示す模式構成断面図である。
【図3】(a)は、本発明の半導体装置基板を用いてICチップを半田フリップチップ実装した本発明の半導体装置の一実施例を示す模式斜視図である。
(b)は、本発明の半導体装置の一実施例の模式斜視図をB−B線で切断した模式構成断面図を示す。
【符号の説明】
10……チップキャリア
11……金属基板
12……スペーサ層
13……絶縁基板
14……開口部
15……接合ろう
16……電極パッド
17……配線層
18……絶縁層
19……配線層
21……バンプ
30……半導体装置
31……ICチップ
32……パッド
Claims (1)
- 絶縁基板に配線層及びバンプが形成されたチップキャリアにおいて、前記絶縁基板の片面に前記配線層が、もう一方の面に前記バンプが形成されているおり、前記バンプは電極パッドと該電極パッド上の接合ろうとからなり、以下の工程を有することを特徴とするチップキャリアの製造方法。
(a)金属板(11)上にスペーサー層(12)及び絶縁基板(13)を形成する工程。
(b)スペーサー層(12)及び絶縁基板(13)の所定位置に開口部(14)を形成する工程。
(c)開口部(14)に電解めっきにより所定厚の接合ろう(15)を形成する工程。
(d)接合ろう(15)が形成された開口部(14)の残部に電極パッド(16)を形成する工程。
(e)電極パッド(16)及び絶縁基板(13)上に配線層(17)及び(19)からなる多層配線を形成する工程。
(f)金属板(11)及びスペーサー層(12)を剥離除去してチップキャリア(10)を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09606399A JP4161463B2 (ja) | 1999-04-02 | 1999-04-02 | チップキャリアの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09606399A JP4161463B2 (ja) | 1999-04-02 | 1999-04-02 | チップキャリアの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008103567A Division JP4835629B2 (ja) | 2008-04-11 | 2008-04-11 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000294675A JP2000294675A (ja) | 2000-10-20 |
JP4161463B2 true JP4161463B2 (ja) | 2008-10-08 |
Family
ID=14154983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09606399A Expired - Fee Related JP4161463B2 (ja) | 1999-04-02 | 1999-04-02 | チップキャリアの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4161463B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283226A (ja) * | 2000-10-18 | 2008-11-20 | Nec Corp | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2006119495A (ja) * | 2004-10-25 | 2006-05-11 | Toppan Printing Co Ltd | 電子ディスプレイ |
KR100992181B1 (ko) * | 2007-12-26 | 2010-11-04 | 삼성전기주식회사 | 패키지용 기판 및 그 제조방법 |
JP2012186270A (ja) * | 2011-03-04 | 2012-09-27 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
-
1999
- 1999-04-02 JP JP09606399A patent/JP4161463B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000294675A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5438478A (en) | Electronic component carriers and method of producing the same as well as electronic devices | |
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
TWI451536B (zh) | 多層配線基板及其製造方法 | |
JP4204989B2 (ja) | 半導体装置及びその製造方法 | |
KR100595889B1 (ko) | 상하도전층의 도통부를 갖는 반도체장치 및 그 제조방법 | |
JP3813402B2 (ja) | 半導体装置の製造方法 | |
JP5138277B2 (ja) | 配線基板およびその製造方法 | |
JP4673207B2 (ja) | 多層プリント配線板およびその製造方法 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
JP2010272562A (ja) | 電子部品の実装構造 | |
JP2014192176A (ja) | 配線基板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP4161463B2 (ja) | チップキャリアの製造方法 | |
JP2015144157A (ja) | 回路基板、電子装置及び電子装置の製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP6107021B2 (ja) | 配線基板の製造方法 | |
JP2004200412A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP4429435B2 (ja) | バンプ付き二層回路テープキャリアおよびその製造方法 | |
JP2008192878A (ja) | 多層配線基板及びその製造方法 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP2004200608A (ja) | プリント配線基板およびその製造方法 | |
JP3883497B2 (ja) | 半導体パッケージの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060320 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080313 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |