JP2011243683A - 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 - Google Patents

電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 Download PDF

Info

Publication number
JP2011243683A
JP2011243683A JP2010113115A JP2010113115A JP2011243683A JP 2011243683 A JP2011243683 A JP 2011243683A JP 2010113115 A JP2010113115 A JP 2010113115A JP 2010113115 A JP2010113115 A JP 2010113115A JP 2011243683 A JP2011243683 A JP 2011243683A
Authority
JP
Japan
Prior art keywords
electronic component
electrodes
height
electrode
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010113115A
Other languages
English (en)
Inventor
Shuichi Takeuchi
周一 竹内
Kenji Kobae
健二 小八重
哲也 ▲高▼橋
Tetsuya Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2010113115A priority Critical patent/JP2011243683A/ja
Priority to US13/083,815 priority patent/US20110278056A1/en
Priority to TW100113883A priority patent/TW201212761A/zh
Priority to CN2011101221347A priority patent/CN102254888A/zh
Publication of JP2011243683A publication Critical patent/JP2011243683A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】加熱時に電子部品に反りが発生した場合でも、電子部品の電極をプリント基板の電極に確実に接合することができる電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置を提供する。
【解決手段】電子部品１は、電子部品１を形成する複数の電極３ａ〜３ｅが格子状に配列された基板本体２を備え、複数の電極３ａ〜３ｅのうち、基板本体２の反りが大きくなる外側の位置には、所定の高さを有する電極３ａ及び電極３ｅを有し、基板本体２の反りが小さくなる中央の位置には、加圧ヘッド４による加圧により外側の電極３ａ、３ｅよりも半田ボールの高さが低く潰された電極３ｂ、３ｃ、３ｄを有する。
【選択図】図１

Description

本発明は、電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置に関する。
従来から、ＷＬＰ（Wafer Level Package）、ＢＧＡ（Ｂall Grid Array）、ＣＳＰ（Chip Size Package）と称される高性能の電子部品がプリント基板に実装されている。このような電子部品は基板本体に格子状に配置された複数の電極を備えている。この電子部品の基板本体に配列される複数の電極は、加熱により溶融する半田ボールとして設けられる。
電子部品は、例えば、５ｍｍ×５ｍｍの基板本体に、０．０８ｍｍサイズの複数の電極が格子状に０．２５ｍｍピッチで配置されたものが使用されている。また、基板本体の厚さが０．１５ｍｍ以下となる薄板状の電子部品も実用化されている。
ここで、図１１を用いて、従来の電子部品とプリント基板との実装方法を説明する。図１１は、従来の電子部品とプリント基板との実装状態を説明する図である。図１１に示すように、電子部品１′を形成する基板本体２′の表面部（裏面）には、複数の電極２ａ〜２ｅが配置されている。また、プリント基板１０を形成する基板１１の表面部には、複数の電極１２ａ〜１２ｅが配置されている。
電子部品１′をプリント基板１０に実装する場合には、プリント基板１０の電極１２ａ〜１２ｅに電子部品１の電極３ａ〜３ｅを対向させて搭載する。そして、電子部品１′およびプリント基板１０をリフロー炉で加熱することにより、電子部品１′の電極２ａ〜２ｅを形成する半田ボールを溶融させる。これにより、電子部品１′の電極２ａ〜２ｅとプリント基板１０の電極１２ａ〜１２ｅとが接合するため、プリント基板１０に電子部品１′を実装することができる。
特開平９−１５３５１３号公報 特開平１０−１３００７号公報
ところが、上述した従来の電子部品の実装方法の場合、以下の問題が生じる。すなわち、電子部品を形成する基板本体は、電子部品の回路を保護するための絶縁層や電極の数を少なくするための再配線層などを有する。
ここで、電子部品をプリント基板に実装する時に行なうリフロー時には、絶縁層および再配線層と基板層との間で熱膨張差が生じるため、電子部品に反りが発生する。そして、電子部品に反りが発生した場合には、この電子部品の電極とプリント基板の電極との接合に不具合が生じる。
例えば、図１１に示す電子部品１′の基板本体２′の外側部位が加熱により上方向に反る場合、複数の電極２ａ〜２ｅのうち基板本体２′の外側に位置する電極２ａ、２ｅとプリント基板１０の電極１２ａ、１２ｅとは、反りに伴って離隔する。このため、電子部品１′の電極２ａ、２ｅとプリント基板１０の電極１２ａ、１２ｅとに接合不良が発生する。
一方、図１２に示すように、電子部品１′の基板本体２′の外側部位が加熱により下方向に反る場合、複数の電極２ａ〜２ｅのうち基板本体２′の内側に位置する電極２ｂ、２ｃ、２ｄは、プリント基板１０の電極１２ｂ、１２ｃ、１２ｄと離隔する。
これにより、電子部品１′の電極２ｂ、２ｃ、２ｄとプリント基板１０の電極１２ｂ、１２ｃ、１２ｄとに接合不良が発生する。そこで、従来では、電子部品の反りを防止するために、実装機で電子部品を押さえ、反りを矯正しながら電極を接合するなどの対策が行われているが、この場合、実装作業に時間がかかるという問題がある。
開示の技術は、上述した従来技術の課題を解決するためになされたものであり、電子部品に反りが発生した場合でも、電子部品の電極とプリント配線基板の電極とを確実に接合することができる電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置を提供する。
本願に開示する電子部品の一つの態様によれば、電子部品は、電子部品を形成する基板体と、基板体に格子状に配列される一部の電極からなる電極群と、電極群の高さと異なる高さの他の電極とを備えたことを要件とする。
本願に開示する電子部品の一つの態様によれば、電子部品に反りが生じた場合でも、電子部品とプリント基板との実装時に、プリント配線基板の電極に対する電子部品の電極との接合を確実に行うことができる。
図１は、実施例１に係る電子部品の構成を示す断面図および平面図である。 図２は、図１の電子部品の要部を示す断面図である。 図３は、電子部品およびプリント基板の電極との接合を説明する図である。 図４は、電子部品の実装方法を示すフローチャートである。 図５−１は、電子部品の実装方法を説明する図である。 図５−２は、電子部品の実装方法を説明する図である。 図５−３は、電子部品の実装方法を説明する図である。 図５−４は、電子部品の実装方法を説明する図である。 図５−５は、電子部品の実装方法を説明する図である。 図５−６は、電子部品の実装方法を説明する図である。 図５−７は、電子部品の実装方法を説明する図である。 図６は、実施例２に係る電子部品の構成を示す断面図および平面図である。 図７は、電子部品およびプリント基板の電極との接合を説明する図である。 図８は、実施例３に係る電子部品の構成を示す平面図である。 図９は、実施例４に係る電子部品の構成を示す平面図である。 図１０−１は、電子部品の実装装置の構成を示す図である。 図１０−２は、電子部品の製造装置の構成を示す図である。 図１１は、従来の電子部品とプリント基板との実装状態を説明する図である。 図１２は、従来の電子部品とプリント基板との実装状態を説明する図である。
以下に添付図面を参照して、本願の開示する電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置の好適な実施例を詳細に説明する。図１は、実施例１に係る電子部品の構成を示す断面図および平面図である。また、図２は、図１の電子部品の要部を示す断面図である。また、図３は、電子部品およびプリント基板の電極との接合を説明する図である。ここで、図１および図３では、説明の簡略化のために、電子部品１を形成する基板本体２に配列された複数個の電極の集合体（電極群）を１個の半田ボールの電極３ａ〜３ｅとして図示する。
また、本実施例１では、一例として、電子部品１の基板本体２のチップサイズが３ｍｍ〜２０ｍｍであり、電極３ａ〜３ｅを形成する半田ボールの高さは、約０．０８ｍｍ、電極３ａ〜３ｅのピッチは、約、０．１５〜０．５ｍｍとして説明する。なお、この実施例１により、本発明が限定されるものではない。
まず、図１、２を用いて、実施例１に係る電子部品１の構成について説明する。図１に示すように、電子部品１は、平板形状に形成された基板本体２（請求項に記載の「基板体」）を備える。また、この基板本体２の表面部には、格子状に配列された複数の電極３ａ〜３ｅが配列される。
そして、電子部品１の基板本体２に配列された複数の電極３ａ〜３ｅのうち、基板本体２の反りが大きい外側の位置には、所定の高さを有する電極３ａ、３ｅが配置される。また、基板本体２の反りが小さい中央の位置には、加圧により外側の電極３ａ、３ｅよりも半田ボールの高さが低く潰された電極３ｂ、３ｃ、３ｄが配置される（図１中の斜線領域）。
すなわち、本実施例１の電子部品１では、複数の電極３ａ〜３ｅのうち一部の中央部に配列された電極３ｂ、３ｃ、３ｄを形成する半田ボールの高さを、他の電極３ａ、３ｅを形成する半田ボールの高さと異なるように押し潰す加圧を行う構成としている。
具体的に説明すると、加熱によって電子部品１の底面が凹状（図３）に反るものである場合は、複数の電極３ａ〜３ｅのうち、中心部の電極３ｂ、３ｃ、３ｄを加圧ヘッド４の押し潰し加圧により高さを低くする加工を行う。
図２に示すように、電子部品１の反り量をＬとし、電極３ａ〜３ｅの半田ボールを所定の高さＴ１とした場合、中央に位置する電極３ｂ、３ｃ、３ｄの半田ボールの高さＴ２を低くさせる加圧を行なう（Ｔ１＞Ｔ２）。これにより、後述するように、Ｔ１−Ｔ２程の反り量Ｌ（図２）を吸収することができる。
ここで、電極３ｂ、３ｃ、３ｄを形成する半田ボールは球形体であるため、この球形体を加圧ヘッド４により垂直に加圧し潰した場合、この半田ボールの体積自体は変化しない。また、この潰した３つの電極３ｂ、３ｃ、３ｄは、加熱による半田ボールの溶融時に表面張力および熱膨張により復元することで、プリント基板１０の３つの電極１２ｂ、１２ｃ、１２ｄと接合することができる。
すなわち、図３に示すように、電子部品１をプリント基板１０に実装させた場合、電子部品１の外側に配列された電極３ａ、３ｅは、加圧により潰されていない半田ボールであるため、プリント基板１０の電極１２ａ、１２ｅと接触する。一方、電子部品１の内側に配列された電極３ｂ、３ｃ、３ｄは、加圧により押し潰した半田ボール（潰し量ｔ）であり、半田ボールの高さが低い。このため、プリント基板１０の電極１２ｂ、１２ｃ、１２ｄと僅かに離隔し接触しない。
このため、リフローによる加熱時には、半田ボールの高さが高い電極３ａ、３ｅと高さが低い電極３ｂ、３ｃ、３ｄとを比較すると、電子部品１の加熱時に、高さの高い電極３ａ、３ｅの方が高さの低い電極３ｂ、３ｃ、３ｄの半田ボールよりも早く溶融する。これにより、電子部品１の反り側である基板本体２の外側は、内側よりも比較的早く接合する。
以下、時間経過により高さが低い電極３ｂ、３ｃ、３ｄの半田ボールも加熱により溶融するため、この高さが低い位置に配列された電極３ｂ、３ｃ、３ｄの半田ボールも溶融し接合する。この結果、電子部品１の電極３ａ〜３ｅと電極１２ａ〜１２ｅ同士は離隔などの接合不良が生じることなく確実に接合することができる。
また、加熱による半田ボールの溶融温度の観点から電子部品１の電極３ａ〜３ｅとして使用する半田ボールのうち、電極３ａ、３ｅは、電極３ｂ、３ｃ、３ｄよりも溶融温度が低い半田ボールを使用することとしてもよい。この場合、加熱により基板本体２の加熱により外側に位置する電極３ａ、３ｅの半田ボールは、電極３ｂ、３ｃ、３ｄの半田ボールよりも加熱により早く溶融させることができる。これによって、外側に配列された電極同士の接合を早く行なうことができる。
［電子部品１とプリント基板１０との実装処理手順］
次に、図４および図５−１〜図５−７を用いて、電子部品１をプリント基板１０に実装する手順を説明する。図４は、電子部品の実装方法を示すフローチャートである。また、図５−1〜図５−７は、電子部品の実装方法を説明する図である。
ここで、電子部品１は、複数の半田ボールから形成される電極３ａ〜３ｅが格子状に配列した基板本体２である。また、プリント基板１０は、基板１１の表面に複数の電極１２ａ〜１２ｅを配列したものとして、説明する。なお、実際に、電子部品１をプリント基板１０に実装する場合には、ＮＣ制御の表面実装機や部品実装機を使用して行なう。
図４のフローチャートに示すように、先ず、電子部品１の基板本体２に配列された複数の電極３ａ〜３ｅの一部を対象とする加圧を行なう（ステップＳ１）。
具体的には、図５−１に示すように、作業ステージ５の上部に電子部品1の基板本体２を載置する。そして、図５−２に示すように、加圧ヘッド４を使用して、電子部品1の基板本体２に配列された複数の電極３ａ〜３ｅのうち中央部に位置する電極３ｂ、３ｃ、３ｄを対象として加圧により所定の高さまで押し潰す処理を行なう。図５−３に示すように、この加圧ヘッド４の加圧により電極３ｂ、３ｃ、３ｄの高さは、外側に位置する電極３ａ、３ｅの高さよりも低くなる。
例えば、電子部品１の基板本体２に配列した電極３ａ〜３ｅの高さが、Ｔ１＝０．０８ｍｍとすると、中央部に配列された電極３ｂ、３ｃ、３ｄの高さＴ２を０．０３ｍｍの高さに潰す加圧を行なう。これにより、リフローによる加熱時に生じる電子部品１の反りを所定量、例えば、０．０５ｍｍ程度まで吸収することができる。
次に、電子部品１が搭載されるプリント基板１０の電極１２ａ〜１２ｅにフラックスを塗布する（ステップＳ２）。具体的には、図５−４に示すように、複数の通孔６を有するステンレス製のメタルマスク７を使用し、スキージ８を使用して、プリント基板１０の電極１２ａ〜１２ｅの表面にペーストクリームを塗布する。
ここで、プリント基板１０の電極１２ａ〜１２ｅの上面にフラックスを転写する方法としては、スキージを使用して電極１２ａ〜１２ｅの表面にフラックスを塗布する方式以外に、フラックスが塗布された複数のピンを使用して電極１２ａ〜１２ｅの表面にピンでフラックスを転写させる方式を用いることができる。
次に、プリント基板１０に電子部品１を搭載する（ステップＳ３）。具体的には、図５−５に示すように、搭載ヘッド９を使用し、プリント基板１０の上面に形成された電極１２ａ〜１２ｅと、電子部品１の基板本体２に形成された電極３ａ〜３ｅとを対向させた状態で載置する。
次に、電子部品１およびプリント基板１０に対するリフローによる加熱を行なう（ステップＳ４）。リフローとは、リフロー炉を使用し、電子部品１を搭載したプリント基板１０の下方から電子部品１の電極３ａ〜３ｅである半田ボールを所定の温度で加熱する処理である。このリフローによる加熱を行なうことにより、電極３ａ〜３ｅを形成する半田ボールが加熱され溶融する。
具体的に説明すると、図５−６に示すように、電子部品１をプリント基板１０の上部に搭載した状態で、プリント基板１０の下方からリフローによる加熱を行なう。この場合、図５−７において、半田ボールの高さが高い電極３ａ、３ｅと高さが低い電極３ｂ、３ｃ、３ｄとを比較すると、電子部品１の加熱時に、高さの高い電極３ａ、３ｅの方が高さの低い電極３ｂ、３ｃ、３ｄの半田ボールよりも早く溶融する。
これにより、電子部品１の反り側である基板本体２の外側は、内側よりも比較的早く接合する。そして、時間経過に伴い潰された状態の電極３ｂ、３ｃ、３ｄの半田ボールも加熱により溶融する。
すなわち、半田ボールの熱膨張および表面張力が作用することで、この高さが低い位置に配列された電極３ｂ、３ｃ、３ｄの半田ボールも溶融しプリント基板１０側の電極１２ｂ、１２ｃ、１２ｄとそれぞれ接合する。この結果、電子部品１の電極３ａ〜３ｅと電極１２ａ〜１２ｅ同士は離隔などの接合不良が生じることなく確実に接合することができる。
以上説明したように、本実施例１に係る電子部品の実装方法において、プリント基板１０に実装される電子部品１は、基板本体２の反り方向が大きい位置に配列した所定の高さを有する電極３ａ、３ｅを有する。また、電極３ａ、３ｅの高さよりも低くなるように加圧により潰された電極３ｂ、３ｃ、３ｄとを備える。電子部品１のリフロー加熱時には、反りが大きくなる部位に配列された電極３ａ、３ｅが、反りが小さい部位に配列された電極３ｂ、３ｃ、３ｄよりも先に溶融する。
これにより、プリント基板１０の電極１２ａ、１２ｅと接合するので、電子部品１を形成する基板本体２に反りが発生した場合でも、電子部品１をプリント基板１０に確実に接合することができる。
次に、図６を用いて、実施例２に係る電子部品３０の構成について説明する。図６は、実施例２に係る電子部品の構成を示す断面図および平面図である。また、図７は、電子部品およびプリント基板の電極との接合を説明する図である。
本実施例２では、前述した実施例１とは反対に、加熱により内側に向けて反った形状となる電子部品３０の構成について説明する。すなわち、図６に示すように、加熱によって電子部品３０の底面が凸状に反るものである場合は、複数の電極３２ａ〜３２ｅのうち、外周部の電極３２ａ、３２ｅ（図６中の斜線領域）を加圧して、中央部に配列された電極３２ｂ、３２ｃ、３２ｄの高さよりも低くする加工を行なう。
すなわち、図６に示すように、電子部品３０は、平板形状に形成された基板本体３１を備えるとともに、この基板本体３１の表面部には、格子状に配列された複数の電極３２ａ〜３２ｅを備える。また、図６に示す本実施例２の電子部品３０は、加熱により底面が凸状に反るものであるため、複数の電極３２ａ〜３２ｅのうち、外周部に配置された電極３２ａ、３２ｅを加圧ヘッド４を使用する加圧により高さを低くする加工が行われる。
図７に示すように、電子部品３０をプリント基板１０に実装させた場合、電子部品３０の内側に配列された電極３２ｂ、３２ｃ、３２ｄは、加圧により潰されていない半田ボールであるため、プリント基板１０の電極１２ｂ、１２ｃ、１２ｄと接触する。
一方、電子部品３０の外側に配列された電極３２ａ、３２ｅは、押し潰された半田ボールであり高さが低いため、プリント基板１０の電極１２ａ、１２ｅと離隔しており接触しない。このため、リフローによる加熱時には、外周部側に設けられた電子部品３０の電極３２ｂ、３２ｃ、３２ｄは、中央部に設けられた電極３２ａ、３２ｅよりも早く溶融するためプリント基板１０の電極１２ｂ、１２ｃ、１２ｄと接合させることができる。
本実施例２に係る電子部品３０によれば、電子部品３０の外側部位が加熱により下方に向けて反る場合でも、この電子部品３０の基板本体３１に配列する電極３２ａ〜３２ｅのうちの電極３２ａ、３２ｅを形成する半田ボールの高さを低くする加圧を行なう。これにより、中央部に配列された電極３２ｂ、３２ｃ、３２ｄの半田ボールの接合が早く行われる。この結果、実施例１と同様に、電子部品３０が加熱により反った場合でも、この電子部品３０の電極３２ａ〜３２ｅとプリント基板１０の電極１２ａ〜１２ｅとの接合を確実に行うことができる。
次に、図８を用いて、実施例３に係る電子部品の構成について説明する。図８は、実施例３に係る電子部品の構成を示す平面図である。本実施例３で示す電子部品４０では、この電子部品４０のリフロー時に反りが発生する部位が異なる位置で分散する例を説明する。
本実施例３では、電子部品４０の加熱時に反る方向を想定して、反りが大きい部位に配列された電極３ａ〜３ｅの半田ボールの高さよりも低くなるように該当する電極の半田ボールを潰す加圧を行なう。
すなわち、図８に示すように、電子部品４０の基板本体４１において、４箇所のＰ領域の反りが大きい部位である場合、このＰ領域に配列された電極以外の領域（図中の斜線領域）に配列されている電極を加圧により潰して高さを低くする。このように、反りが大きい部位に配列されたＰ領域以外の他の領域（図中の斜線領域）に配列された電極の半田ボールの高さを低くすることにより、Ｐ領域の電極の半田ボールを早く溶融させることができる。
従って、図８に示す電子部品４０のように、電子部品４０の反りが分散された場合でも、反りの部位に配列された電極以外の電極を対象とする加圧を行なう。これにより、電子部品４０の電極３ａ〜３ｅとプリント基板１０の電極１２ａ〜１２ｅ（図１）との接合を確実に行なうことができる。
次に、図９を用いて、実施例４に係る電子部品の構成について説明する。図９は、実施例４に係る電子部品の構成を示す平面図である。本実施例４で示す電子部品４０′では、この電子部品４０のリフロー時に反りが発生する部位が異なる位置および異なる大きさとして分散する例を説明する。
本実施例４では、電子部品４０′の加熱時に反る方向、領域を想定して、反りが大きい部位に配列された電極３ａ〜３ｅの半田ボールの高さよりも低くなるように該当する電極の半田ボールを潰す加圧を行なう。
すなわち、図９に示すように、電子部品４０′の基板本体４１′において、４箇所の範囲が異なるＰ′領域の反りが大きい部位である場合、このＰ′領域に配列された電極以外の領域（図中の斜線領域）に配列されている電極を加圧により潰して高さを低くする。このように、反りが大きい部位に配列されたＰ′領域以外の他の領域（図中の斜線領域）に配列された電極の半田ボールの高さを低くすることにより、Ｐ′領域の電極の半田ボールを早く溶融させることができる。
従って、図９に示す電子部品４０′のように、電子部品４０′の反りが異なる範囲で分散された場合でも、反りの部位に配列された電極以外の電極を対象とする加圧を行なう。これにより、電子部品４０′の電極３ａ〜３ｅとプリント基板１０の電極１２ａ〜１２ｅ（図１）との接合を確実に行なうことができる。
なお、本実施例１〜４では、加圧により押し潰す電極の選定は、基板本体２の反り状態に対応するものとしたが、パッケージサイズ、電子部品に設けられた電極および電極に接続される配線の粗密状態も考慮して行なう。
[電子部品の実装装置]
次に、電子部品の実装装置について説明する。図１０−１は、電子部品の実装装置の構成を示す図である。
図１０−１に示すように、電子部品実装装置Ａは、電子部品供給部５０と電子部品搬送部６０と、電極加圧部７０と、電子部品実装部８０とを備える。
電子部品供給部５０は、電子部品1を供給するステージ５１を備える。電子部品1は、電子部品１の上面部に複数の電極３ａ〜３ｅが配列される基板本体２を使用する。また、電子部品搬送部６０は、搬送機構により電子部品供給部５０のステージ５１に載置された電子部品1を電極加圧部７０まで搬送する。
電極加圧部７０は、加圧ヘッド７２を有する加圧機構７１と、３種類の加圧凸部７３、７４、７５とを有する加圧ステージ７６とを備える。電子部品1の基板本体２に配列された電極３ａ〜３ｅを加圧ヘッド７２により加圧する場合、３種類の形状を有する加圧凸部７３、７４、７５を適宜選択して使用することができる。
加圧凸部７３は、電子部品１の電極３ａ〜３ｅのうち複数の半田ボールを一度に潰すことができる。加圧凸部７４は、電子部品１の電極３ａ〜３ｅのうち１個単位の半田ボールを潰すことができる。加圧凸部７５は、電子部品１の電極３ａ〜３ｅのうち離隔した位置に配列した半田ボールを潰すことができる。各加圧凸部７３、７４、７５の幅は、電子部品１の幅よりも小さく設定される。
電子部品実装部８０は、プリント基板１０を上面に載置する実装ステージ８１を備える。実際には、実装ステージ８１の上面に載置されたプリント基板１０に実装された電子部品１は、リフローにより加熱される。これにより、電子部品１の電極３ａ〜３ｅが溶融され、電子部品１の電極３ａ〜３ｅとプリント基板１０の電極１２ａ〜１２ｅとが接合することで、電子部品1をプリント基板１０に実装することができる。
[電子部品の製造装置]
次に、電子部品の製造装置について説明する。図１０−２は、電子部品の製造装置の構成を示す図である。
図１０−２に示すように、電子部品製造装置Ｂは、電子部品供給部５０ａと電子部品搬送部６０ａと、電極加圧部７０ａと、加圧ステージ７６ａと、加圧ヘッド交換ユニット９０を備える。
電子部品供給部５０ａは、電子部品1を供給するステージ５１ａを備える。電子部品1は、電子部品１の上面部に複数の電極３ａ〜３ｅが配列される基板本体２を使用する。また、電子部品搬送部６０ａは、搬送機構により電子部品供給部５０ａのステージ５１ａに載置された電子部品1を電極加圧部７０ａまで搬送する。
電極加圧部７０ａは、加圧ヘッド７３ａを有する加圧機構７２を備え、加圧ヘッド７３ａにより電子部品1の基板本体２に配列された複数の電極３ａ〜３ｅの一部を押し潰す加圧を行なう。この場合、加圧ヘッド交換ユニット９０に備えた３種類の加圧ヘッド７３ａ、７３ｂ、７３ｃを適宜選択することで、押し潰し対象となる電極３ａ〜３ｅの加圧を確実に行なうことができる。各加圧ヘッド７３ａ、７３ｂ、７３ｃの幅は、電子部品１の幅よりも小さく設定される。
すなわち、加圧ヘッド交換ユニット９０には、３種類の加圧ヘッド７３ａ、７３ｂ、７３ｃを備えており、これら３種類の加圧ヘッド７３ａ、７３ｂ、７３ｃを適宜選択して使用することができる。加圧ヘッド７３ａは、電子部品１の電極３ａ〜３ｅのうち複数の半田ボールを一度に潰す時に使用する。
加圧ヘッド７３ｂは、電子部品１の電極３ａ〜３ｅのうち１個単位の半田ボールを潰す時に使用する。加圧ヘッド７３ｃは、電子部品１の電極３ａ〜３ｅのうち離隔した位置に配列した半田ボールを潰す時に使用する。
以上説明したように、電子部品製造装置Ｂにより、電子部品１の反りに応じて、加圧ヘッド交換ユニット９０に備えた３種類の加圧ヘッド７３ａ、７３ｂ、７３ｃを適宜選択することができる。これにより、プリント基板１０の電極１２ａ〜１２ｅと確実に接合できる電極３ａ〜３ｅが配列された電子部品１を製造することができる。
１、１′、２０、３０、４０、４０′ 電子部品
２、３１、４１、４１′ 基板本体
２ａ〜２ｅ、３ａ〜３ｅ、１２ａ〜１２ｅ、３２ａ〜３２ｅ 電極
４ 加圧ヘッド
６ 通孔
７ メタルマスク
８ スキージ
１０ プリント基板
１１ 基板
Ａ 電子部品実装装置
Ｂ 電子部品製造装置

Claims (7)

  1. 格子状に配列される複数の電極を備える電子部品をプリント配線基板へ実装する電子部品の実装方法であって、
    前記複数の電極のうち、当該電極を形成する一部の電極群を加圧して、当該電極群の高さを、他の電極との高さと異ならせる加圧ステップを含むことを特徴とする電子部品の実装方法。
  2. 前記加圧ステップにより加圧された前記一部の電極群と、前記他の電極とを備えた電子部品をリフローにより加熱することで、当該電子部品の電極と、前記プリント配線基板の電極とを接合する加熱ステップをさらに含むことを特徴とする請求項１に記載の電子部品の実装方法。
  3. 前記加圧ステップは、前記電子部品の底面が加熱によって凹状に反る場合には、前記複数の電極のうち、中心部の電極群を加圧して、当該電極群の高さを、他の電極の高さよりも低くすることを特徴とする請求項１または２に記載の電子部品の実装方法。
  4. 前記加圧ステップは、前記電子部品の底面が加熱によって凸状に反る場合には、前記複数の電極のうち、外周部に配列された電極群を加圧して、当該電極群の外周部の高さを、他の電極の高さよりも低くすることを特徴とする請求項１または２に記載の電子部品の実装方法。
  5. 格子状に配列される複数の電極を備える電子部品の製造方法であって、
    前記複数の電極のうち、当該電極を形成する一部の電極群を加圧して、当該電極群の高さを、他の電極との高さと異ならせる加圧ステップを含むことを特徴とする電子部品の製造方法。
  6. 電子部品を形成する基板体と、
    前記基板体に格子状に配列される一部の電極から形成される電極群および当該電極群の高さと異なる高さの他の電極を備えたことを特徴とする電子部品。
  7. 格子状に配列される複数の電極を備える電子部品の製造装置であって、
    前記電子部品が配置されるステージと、
    前記複数の電極のうち、当該電極を形成する一部の電極群を加圧して、当該電極群の高さを、他の電極との高さと異ならせる加圧機構と、
    を備えたことを特徴とする電子部品の製造装置。
JP2010113115A 2010-05-17 2010-05-17 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置 Withdrawn JP2011243683A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010113115A JP2011243683A (ja) 2010-05-17 2010-05-17 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
US13/083,815 US20110278056A1 (en) 2010-05-17 2011-04-11 Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component
TW100113883A TW201212761A (en) 2010-05-17 2011-04-21 Manufacturing method of printed circuit board unit, manufacturing apparatus thereof, manufacturing method of electronic component, and electronic component
CN2011101221347A CN102254888A (zh) 2010-05-17 2011-05-12 印刷电路板单元制造方法及设备、电子部件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010113115A JP2011243683A (ja) 2010-05-17 2010-05-17 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置

Publications (1)

Publication Number Publication Date
JP2011243683A true JP2011243683A (ja) 2011-12-01

Family

ID=44910756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010113115A Withdrawn JP2011243683A (ja) 2010-05-17 2010-05-17 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置

Country Status (4)

Country Link
US (1) US20110278056A1 (ja)
JP (1) JP2011243683A (ja)
CN (1) CN102254888A (ja)
TW (1) TW201212761A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108323A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 半導体装置製造方法および半導体装置
TWI458411B (zh) * 2012-08-27 2014-10-21 Zhen Ding Technology Co Ltd 電路板之製作方法
CN107864570A (zh) * 2017-10-31 2018-03-30 惠州市华星光电技术有限公司 一种电路板及其制造方法、电子设备
US10825759B2 (en) 2018-03-05 2020-11-03 Delta Electronics (Shanghai) Co., Ltd. Power module and production method of the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130228916A1 (en) * 2012-03-02 2013-09-05 Texas Instruments Incorporated Two-solder method for self-aligning solder bumps in semiconductor assembly
US9207275B2 (en) 2012-12-14 2015-12-08 International Business Machines Corporation Interconnect solder bumps for die testing
TWI546911B (zh) * 2012-12-17 2016-08-21 巨擘科技股份有限公司 封裝結構及封裝方法
US20150097286A1 (en) * 2013-04-12 2015-04-09 Xintec Inc. Chip package and method for fabricating the same
CN108493116A (zh) * 2018-03-13 2018-09-04 英特尔产品（成都）有限公司 置球模块的制造方法及该方法制造的置球模块
JP2019176056A (ja) * 2018-03-29 2019-10-10 富士通株式会社 電子装置
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
JP7321009B2 (ja) * 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP4797894B2 (ja) * 2006-09-11 2011-10-19 パナソニック株式会社 電子部品搭載装置および電子部品実装方法
JP2009076812A (ja) * 2007-09-25 2009-04-09 Suzuka Fuji Xerox Co Ltd 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108323A1 (ja) * 2012-01-17 2013-07-25 パナソニック株式会社 半導体装置製造方法および半導体装置
CN103959451A (zh) * 2012-01-17 2014-07-30 松下电器产业株式会社 半导体装置制造方法以及半导体装置
US9331042B2 (en) 2012-01-17 2016-05-03 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device manufacturing method and semiconductor device
TWI458411B (zh) * 2012-08-27 2014-10-21 Zhen Ding Technology Co Ltd 電路板之製作方法
CN107864570A (zh) * 2017-10-31 2018-03-30 惠州市华星光电技术有限公司 一种电路板及其制造方法、电子设备
US10825759B2 (en) 2018-03-05 2020-11-03 Delta Electronics (Shanghai) Co., Ltd. Power module and production method of the same

Also Published As

Publication number Publication date
CN102254888A (zh) 2011-11-23
TW201212761A (en) 2012-03-16
US20110278056A1 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
JP2011243683A (ja) 電子部品の実装方法、電子部品の製造方法および電子部品、電子部品の製造装置
US8017875B2 (en) Printed wiring board
KR100680022B1 (ko) 기판의 휨 저감 구조 및 기판의 휨 저감 방법
US7215026B2 (en) Semiconductor module and method of forming a semiconductor module
JP4720438B2 (ja) フリップチップ接続方法
JPH08125325A (ja) 電子部品の実装方法
US20070161224A1 (en) Semiconductor module and method of forming a semiconductor module
JP6790504B2 (ja) プリント配線板の製造方法、及びスクリーン印刷用マスク
JP5345814B2 (ja) 実装回路基板及び半導体装置
JP5889160B2 (ja) 電子機器の製造方法
JP2002057453A (ja) 半導体装置のリペア方法
JP5781825B2 (ja) 配線基板の製造方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP4913650B2 (ja) 配線基板の製造方法
JP2019062000A (ja) スクリーン印刷用マスク、及びプリント配線基板
JP2011187682A (ja) 半導体装置の製造方法、実装方法、及び製造装置
US20080061433A1 (en) Methods and substrates to connect an electrical member to a substrate to form a bonded structure
JP2001339151A (ja) バンプによる電子部品の実装方法
JP3766362B2 (ja) 半導体装置の製造方法
JP2012038991A (ja) 配線基板の製造方法
JP5884088B2 (ja) 電子部品実装方法
JP2015142024A (ja) 半田バンプ付基板の製造方法
JP2009253175A (ja) 半導体装置およびその製造方法
JP2000244110A (ja) Ｂｇａパッケージの実装方法
JP2011119580A (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130403

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130603