KR101009110B1 - 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 - Google Patents

매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101009110B1
KR101009110B1 KR1020080112359A KR20080112359A KR101009110B1 KR 101009110 B1 KR101009110 B1 KR 101009110B1 KR 1020080112359 A KR1020080112359 A KR 1020080112359A KR 20080112359 A KR20080112359 A KR 20080112359A KR 101009110 B1 KR101009110 B1 KR 101009110B1
Authority
KR
South Korea
Prior art keywords
solder bump
circuit board
printed circuit
solder
buried
Prior art date
Application number
KR1020080112359A
Other languages
English (en)
Other versions
KR20100053304A (ko
Inventor
강명삼
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080112359A priority Critical patent/KR101009110B1/ko
Priority to US12/379,056 priority patent/US8039762B2/en
Priority to JP2009030733A priority patent/JP2010118633A/ja
Publication of KR20100053304A publication Critical patent/KR20100053304A/ko
Application granted granted Critical
Publication of KR101009110B1 publication Critical patent/KR101009110B1/ko
Priority to US13/137,756 priority patent/US9021690B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것으로, 솔더 범프가 배선패턴 상에 형성되되, 상기 솔더 범프 및 배선패턴이 절연층에 매립된 구조를 가짐으로써 솔더 범프와 배선패턴의 정합도를 향상키고, 솔더 범프에 별도의 코이닝 공정이 필요 없는 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법을 제공한다.
매립, 솔더 범프, 배선패턴, 가압, 캐리어

Description

매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법{A printed circuit board having buried solder bump and a manufacturing method of the same}
본 발명은 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근, 전자산업의 발달에 따라 전자부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(system in package), 3D 패키지 등 표면 실장 부품용 기판에서도 고집적화, 박형화, 미세회로 패턴화의 요구가 대두되고 있다.
특히, 전자부품의 기판에의 표면실장 기술에 있어 반도체칩과 인쇄회로기판의 전기적 연결을 위해 와이어 본딩 방식 및 플립칩 본딩 방식이 사용되고 있다.
여기서, 와이어 본딩 방식은 인쇄회로기판에 설계회로가 인쇄된 반도체칩을 접착제를 이용하여 인쇄회로기판에 본딩시키고, 인쇄회로기판의 리드 프레임과 반도체칩의 금속 단자(즉, 패드) 간에 정보 송수신을 위해 금속 와이어로 접속시킨 후 전자소자 및 와이어를 열경화성 수지 또는 열가소성 수지 등으로 몰딩(molding) 시키는 것이다.
또한, 플립 칩 본딩 방식은 반도체칩에 금, 솔더 혹은 기타 금속 등의 소재 로 수십 ㎛ 크기에서 수백 ㎛ 크기의 외부 접속 단자(즉, 범프)를 형성하고, 기존의 와이어 본딩에 의한 실장방법과 반대로, 범프가 형성된 반도체칩을 뒤집어(flip) 표면이 기판 방향을 향하도록 실장시키는 것이다.
그러나, 와이어 본딩 방식은 다른 패키징 방식에 비해 생산성이 높지만, 와이어를 이용하여 인쇄회로기판과 연결해야 하기 때문에 모듈의 크기가 커지고 추가적인 공정이 필요한 단점이 있어, 플립칩 본딩 방식이 많이 사용되고 있는 실정이다.
도 1에는 종래기술에 따른 플립칩 본딩에 사용되는 솔더 범프를 갖는 인쇄회로기판의 단면도가 도시되어 있다.
도 1에 도시한 바와 같이, 종래기술에 따른 플립칩 본딩을 위한 인쇄회로기판(10)은 절연층(12) 상에 형성된 패드부(14)를 노출시키는 오픈부를 갖는 솔더 레지스트층(16)을 형성하고, 이 패드부(14)에 반도체칩과 인쇄회로기판(10) 사이에 개재되어 상호 간의 전기적 연결을 위한 솔더 범프(18)가 형성된 구조를 갖는다.
그러나, 종래기술에 따른 플립칩 본딩을 위한 인쇄회로기판 및 그 제조방법은 다음과 같은 문제점이 있었다.
먼저, 패드부(14)가 절연층(12) 상에 형성되되, 솔더 레지스트층(16)에 형성된 오픈부에 의해 노출되는 구조를 가지기 때문에 단차가 발생할 수 있으며, 이로 인해 솔더 범프(18)와 패드부(14)의 정합도가 떨어져 접합 신뢰성이 떨어지는 문제점이 있었다.
또한, 고밀도 기판에서 패드부(14)는 도금공정에 의해 형성되는데, 도금 공차로 인해 높낮이가 차이가 나기 때문에 프린팅 되는 솔더의 양이 적은 경우 반도체칩과 연결되지 않는 솔더 범프(18)가 만들어 지는 문제점이 있었다.
또한, 패드부(14)를 노출시키기 위해 솔더 레지스트층(16)에 오픈부를 형성하는 과정에서 패드부(14)와 오픈부 간에 단차가 발생하여 솔더 범프(18)의 인쇄가 균일하지 못한 문제점이 있었다.
또한, 반도체칩과 인쇄회로기판(10) 간의 전기적 접속 신뢰성을 확보하기 위해 솔더 범프(18)의 상면을 납작하게 하여 높이를 일정하게 하는 코이닝(coining) 공정이 실시되어야 하는데, 이러한 코이닝 공정은 유닛 각각에 진행되는 공정으로 긴 리드 타임(lead time)이 소요되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 솔더 범프와 배선패턴의 정합도를 향상시킬 수 있는 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은, 배선패턴이 매립구조로 형성되어 절연층과 동일한 표면 높이를 가짐으로써 도금 공차로 인해 높낮이차가 발생하지 않아 반도체칩과 솔더 범프의 연결 신뢰성을 향상시킬 수 있는 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은, 솔더 레지스트층에 형성되는 오픈부와 배선패턴 및 솔더 범프와 단차가 발생하지 않는 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 솔더 범프의 코이닝 공정이 필요없는 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판은, 절연층, 상기 절연층의 표면과 동일한 높이를 갖도록 매립된 솔더 범프, 상기 솔더 범프의 하면에 형성된 배선패턴, 및 상기 배선패턴과 연결되며 상기 절연층과 동일한 높이를 갖도록 매립된 회로층을 포함하는 것을 특징으로 한다.
여기서, 상기 솔더 범프 및 상기 배선패턴의 높이는 상기 회로층의 높이와 동일한 것을 특징으로 한다.
또한, 상기 솔더 범프는 표면이 평평한 구조를 갖는 것을 특징으로 한다.
또한, 상기 솔더 범프는 주석, 주석 및 은의 합금, 또는 솔더 페이스트로 형성된 것을 특징으로 한다.
또한, 상기 절연층에는 상기 솔더 범프를 노출시키는 오픈부를 갖는 솔더 레지스트층이 형성되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법은, (A) 회로층, 및 솔더 범프의 상부에 배선패턴이 형성된 캐리어부를 제작하는 단계, (B) 상기 회로층, 상기 솔더 범프, 및 상기 배선패턴이 절연층에 매립되도록 상기 절연층에 상기 캐리어부를 가압하는 단계, 및 (C) 상기 캐리어부를 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 캐리어부에 제1 감광성 레지스트를 도포하고, 회로 형성용 개구부를 갖도록 패터닝하는 단계, (A2) 상기 회로 형성용 개구부에 동도금층을 형성하고, 제2 감광성 레지스트를 도포하는 단계, (A3) 범프가 형성될 영역의 상기 제1 감광성 레지스트에 윈도우를 형성하고, 상기 윈도우에 의해 노출된 상기 동도금층을 제거하여 회로층 및 범프 형성용 개구부를 형성하는 단계, 및 (A4) 상기 범프 형성용 개구부에 솔더 범프 및 배선패턴을 차례로 형성하고, 상기 제1 감광성 레지스트 및 제2 감광성 레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (A2) 단계에서, 상기 제2 감광성 레지스트는 상기 제1 감광성 레 지스트 및 상기 동도금층 상에 형성되는 것을 한다.
또한, 상기 (A3) 단계에서, 상기 윈도우는 레이저 조사에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (A4) 단계에서, 상기 솔더 범프는 주석, 또는 주석 및 은 합금의 도금에 의해 형성되는 것을 특징으로 한다.
또한, 상기 (A4) 단계에서, 상기 솔더 범프는 솔더 페이스트를 충진하여 형성되는 것을 특징으로 한다.
또한, 상기 (C) 단계 이후에, (D) 상기 솔더 범프를 노출시키는 오픈부를 갖는 솔더레지스트층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 솔더 범프 및 상기 배선패턴의 높이는 상기 회로층의 높이와 동일한 것을 특징으로 한다.
또한, 상기 솔더 범프는 표면이 평평한 구조를 갖는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 솔더 범프가 매립된 배선패턴 상에 형성되되, 솔더 범프도 절연층과 동일한 표면 높이로 매립됨으로써 솔더 범프와 배선패턴의 정합도를 향상시키는 효과가 있다.
또한, 본 발명에 따르면, 배선패턴이 매립구조로 형성됨으로써 도금 공차로 인해 높낮이차가 발생하지 않아 반도체칩과 솔더 범프의 연결 신뢰성을 향상시키는 효과가 있다.
또한, 본 발명에 따르면, 배선패턴 및 솔더 범프가 매립구조로 형성됨으로써 솔더레지스트층에 형성되는 오픈부단차가 발생하지 않는 효과가 있다.
또한, 본 발명에 따르면, 솔더 범프가 절연층과 동일한 표면 높이를 갖도록 매립 구조로 형성됨으로써 별도의 코이닝 공정이 필요없어 리드 타임을 감소시키는 효과가 있다.
또한, 본 발명에 따르면, 솔더 범프가 매립된 구조를 가지기 때문에 솔더 레지스트층을 얇게 형성할 수 있으며, 이에 따라 박형화, 재료의 절감이 가능하게 되는 효과가 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
매립 솔더 범프를 갖는 인쇄회로기판
도 2a 및 도 2b는 각각 본 발명의 바람직한 제1 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 평면도 및 단면도이고, 도 3a및 도 3b는 각각 본 발명의 바람직한 제2 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 평면도 및 단면도이다.
이하, 이를 참조하여 본 발명의 바람직한 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판(100A, 100B)에 대해 설명하면 다음과 같다.
도 2를 참조하면, 본 발명의 바람직한 제1 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판(100A)은 절연층(120)의 표면과 동일한 높이를 갖도록 매립된 솔더 범프(116), 솔더 범프(116)의 하면에 형성된 배선패턴(118), 및 배선패턴(118)과 연결되며 절연층(120)과 동일한 높이를 갖도록 매립된 회로층(108a)을 포함하는 것을 특징으로 한다. 여기서, 본 실시예는 에어리어 어레이 타입(area array type) 의 플립칩 본딩 패드 구조로 형성된 것을 특징으로 한다.
여기서, 배선패턴(118)과 이 배선패턴(118) 상에 형성된 솔더 범프(116)는 회로층(108a)과 동일한 높이를 가진 상태로 절연층(120) 상에 매립되어 있다.
또한, 솔더 범프(116)는 절연층(120)과 동일한 표면 높이를 가지되, 평평한 구조를 가지며, 주석(Sn), 주석/은 합금, 또는 솔더 페이스트로 형성된다.
한편, 절연층(120) 상에는 솔더 범프(116)가 노출되는 오픈부(124)를 갖는 솔더 레지스트층(122)이 형성된다.
즉, 본 실시예는 솔더 범프(116)가 절연층(120)에 매립된 구조를 가지며, 절연층(120)과 동일한 표면 높이를 갖도록 형성되기 때문에 별도의 코이닝 공정이 필요없게 되고, 솔더 레지스트층(122)도 얇게 형성가능하며, 솔더 레지스트층(122)의 오픈부(124)와 단차가 발생하는 문제도 발생하지 않게 된다.
한편, 도 3을 참조하면, 본 발명의 바람직한 제2 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판(100B)은 페리페럴 타입(peripheral type)의 플립칩 본딩 패드 구조로 형성된 것을 특징으로 한다. 이를 제외하고는, 제1 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판(100A)과 유사한 구조를 가지므로 상세한 설명은 생략하기로 한다.
솔더 범프 및 배선패턴을 갖는 캐리어부를 제조하는 방법
도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 솔더 범프 및 배선패 턴을 갖는 캐리어부를 제조하는 방법을 설명하기 위한 공정단면도이다.
이하, 이를 참조하여 본 발명에 따른 솔더 범프(116) 및 배선패턴(118)을 갖는 캐리어부를 제조하는 방법을 설명하면 다음과 같다.
먼저, 도 4에 도시한 바와 같이, 메탈 베이스부(102)에 메탈 베리어층(104)이 형성된 캐리어부에 제1 감광성 레지스트(106)를 도포하고, 노광/현상 공정에 의해 회로 형성용 개구부(106a)를 갖도록 제1 감광성 레지스트(106)를 패터닝한다.
여기서, 제1 감광성 레지스트(106)는 액체상태의 감광재 또는 드라이 필름 레지스트(dry film resist)가 사용될 수 있다.
한편, 캐리어부의 메탈 베리어층(104) 상에는 무전해 동도금 공정 또는 스퍼터링 공정에 의해 시드층(미도시)이 형성될 수 있다.
다음, 도 5에 도시한 바와 같이, 회로 형성용 개구부(106a)에 전해 동도금 공정에 의해 동도금층(108)을 형성한다.
이때, 동도금층(108)은 제1 감광성 레지스트(106)와 동일한 높이로 형성되는 것이 바람직하다. 또한, 동도금층(108) 형성 후에 제1 감광성 레지스트(106)는 박리하지 않고 그대로 남겨둔다.
다음, 도 6에 도시한 바와 같이, 동도금층(108) 및 제1 감광성 레지스트(106) 상에 제2 감광성 레지스트(110)를 도포한다.
여기서, 제2 감광성 레지스트(110)는 액체상태의 감광재 또는 드라이 필름 레지스트(dry film resist)가 사용될 수 있다.
다음, 도 7에 도시한 바와 같이, 솔더 범프 형성 영역(A)의 제2 감광성 레지스트(110)에 윈도우(112)를 형성한다.
이때, 윈도우(112)는 CO2 레이저 또는 YAG 레이저와 같은 레이저를 조사하여 가공하거나, 윈도우에 상응하는 패턴을 갖는 마스크를 이용하여 노광 및 현상 공정에 의해 형성될 수 있다. 여기서, 레이저 조사에 의해 윈도우(112)를 형성할 경우에는 레이저 빔 사이즈를 제어하여 윈도우 사이즈를 조절하며, 마스크를 이용하여 윈도우(112)를 형성할 경우에는 마스크 패턴을 조절하여 윈도우 사이즈를 조절한다.
다음, 도 8에 도시한 바와 같이, 윈도우(112)에 의해 노출된 솔더 범프 형성 영역(A)의 동도금층(108)을 에칭으로 제거하여 솔더 범프(116) 및 배선패턴(118) 형성을 위한 개구부(114)를 형성한다.
이때, 에칭에 의해 제거되고 남은 동도금층은 회로층(108a)의 역할을 수행하게 된다.
다음, 도 9에 도시한 바와 같이, 개구부(114)의 일부분에 솔더 범프(116)를 형성한다.
이때, 솔더 범프(116)는 회로층(108a)의 높이보다 낮은 높이를 가지며, 그 측면이 회로층(108a)과 접촉하도록 형성된다.
또한, 솔더 범프(116)는 주석(Sn) 또는 주석/은(Sn/Ag) 합금을 도금하여 형성하거나, 솔더 페이스트를 충진함으로써 형성될 수 있다.
다음, 도 10에 도시한 바와 같이, 개구부(114)에 형성된 솔더 범프(116) 상에 배선패턴(118)을 제1 감광성 레지스트(106) 및 제2 감광성 레지스트(110)를 박리하여 솔더 범프(116) 및 배선패턴(118)을 갖는 캐리어부를 제조한다.
이때, 배선패턴(118)은 회로층(108a)과 동일한 높이를 갖도록 개구부(114)내에 도금 공정에 의해 형성되며, 그 측면이 회로층(108a)과 접촉되어 전기적으로 연결된다.
매립 솔더 범프를 갖는 인쇄회로기판의 제조방법
도 11 내지 도 14는 본 발명의 바람직한 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
이하, 이를 참조하여 본 발명에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 11에 도시한 바와 같이, 절연층(120)에 캐리어부를 가압하여 솔더 범프(116) 및 배선패턴(118)을 함침시킨다.
이때, 함침 공정은 절연층(120)을 연화 온도 이상으로 가열하면서 캐리어 부를 가압함으로써 수행된다. 여기서, 절연층(120)의 타면에는 가압을 위한 가압캐리어(미도시)를 두어 동일한 압력을 가할 수 있도록 하는 것이 좋다.
한편, 도 11에는 절연층(120)의 일면에 캐리어부를 가압하여 절연층(120)의 일면에만 솔더 범프(116) 및 배선패턴(118)을 함침시키는 것으로 개시되어 있으나, 2개의 캐리어부를 사용하여 양면에 동시에 함침시키는 것도 본 발명의 범주 내에 포함된다 할 것이다.
다음, 도 12에 도시한 바와 같이, 메탈 베이스부(102) 및 메탈 베리어층(104)을 제거한다.
이때, 메탈 베이스부(102) 및 메탈 베리어층(104)은 에칭에 의해 제거가능하며, 양자는 다른 메탈로 형성되기 때문에 다른 에칭액을 사용하여 제거된다.
마지막으로, 도 13에 도시한 바와 같이, 절연층(120) 상에 솔더 레지스트층(122)을 형성하고, 솔더 범프(116)를 노출시키는 오픈부(124)를 형성한다.
여기서, 오픈부(124)는 LDA(Laser direct ablation)등과 같은 기계적 가공을 통해 형성가능하다.
상술한 바와 같은 공정에 의해 도 2에 도시된 바와 같은 매립 솔더 범프를 갖는 인쇄회로기판(100A)이 제조된다. 한편, 도 3에 도시된 매립 솔더 범프를 갖는 인쇄회로기판(100B)의 제조방법도 이와 같은 제조공정에 의해 당업자가 용이하게 변경가능하므로 이에 대한 상세한 설명은 생략하기로 한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 플립칩 본딩에 사용되는 솔더 범프를 갖는 인쇄회로기판의 단면도이다.
도 2a 및 도 2b는 각각 본 발명의 바람직한 제1 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 평면도 및 단면도이다.
도 3a 및 도 3b는 각각 본 발명의 바람직한 제2 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 평면도 및 단면도이다.
도 4 내지 도 10은 본 발명의 바람직한 실시예에 따른 솔더 범프 및 배선패턴을 갖는 캐리어부를 제조하는 방법을 설명하기 위한 공정단면도이다.
도 11 내지 도 14는 본 발명의 바람직한 실시예에 따른 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
102 : 메탈 베이스부 104 : 메탈 베리어층
106 : 제1 감광성 레지스트 108 : 동도금층
108a : 회로층 110 : 제2 감광성 레지스트
112 : 윈도우 114 : 범프 형성용 개구부
116 : 솔더 범프 118 : 배선패턴
120 : 절연층 122 : 솔더 레지스트층
124 : 오픈부

Claims (14)

  1. 절연층;
    상기 절연층의 표면과 동일한 높이를 갖도록 상기 절연층에 매립된 솔더 범프;
    상기 솔더 범프의 하면에 형성된 배선패턴; 및
    상기 배선패턴과 연결되며 상기 절연층의 표면과 동일한 높이를 갖도록 상기 절연층에 매립된 회로층
    을 포함하는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 솔더 범프 및 상기 배선패턴의 높이는 상기 회로층의 높이와 동일한 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 솔더 범프는 표면이 평평한 구조를 갖는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 솔더 범프는 주석, 주석 및 은의 합금, 또는 솔더 페이스트로 형성된 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 절연층에는 상기 솔더 범프를 노출시키는 오픈부를 갖는 솔더 레지스트층이 형성되어 있는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판.
  6. (A) 회로층, 및 솔더 범프의 상부에 배선패턴이 형성된 캐리어부를 제작하는 단계;
    (B) 상기 회로층, 상기 솔더 범프, 및 상기 배선패턴이 절연층에 매립되도록 상기 절연층에 상기 캐리어부를 가압하는 단계; 및
    (C) 상기 캐리어부를 제거하는 단계
    를 포함하는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 (A) 단계는,
    (A1) 캐리어부에 제1 감광성 레지스트를 도포하고, 회로 형성용 개구부를 갖도록 패터닝하는 단계;
    (A2) 상기 회로 형성용 개구부에 동도금층을 형성하고, 제2 감광성 레지스트를 도포하는 단계;
    (A3) 범프가 형성될 영역의 상기 제1 감광성 레지스트에 윈도우를 형성하고, 상기 윈도우에 의해 노출된 상기 동도금층을 제거하여 회로층 및 범프 형성용 개구부를 형성하는 단계; 및
    (A4) 상기 범프 형성용 개구부에 솔더 범프 및 배선패턴을 차례로 형성하고, 상기 제1 감광성 레지스트 및 제2 감광성 레지스트를 제거하는 단계
    를 포함하는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (A2) 단계에서,
    상기 제2 감광성 레지스트는 상기 제1 감광성 레지스트 및 상기 동도금층 상에 형성되는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (A3) 단계에서,
    상기 윈도우는 레이저 조사에 의해 형성되는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (A4) 단계에서,
    상기 솔더 범프는 주석, 또는 주석 및 은 합금의 도금에 의해 형성되는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 (A4) 단계에서,
    상기 솔더 범프는 솔더 페이스트를 충진하여 형성되는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  12. 청구항 6에 있어서,
    상기 (C) 단계 이후에,
    (D) 상기 솔더 범프를 노출시키는 오픈부를 갖는 솔더레지스트층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  13. 청구항 6에 있어서,
    상기 솔더 범프 및 상기 배선패턴의 높이는 상기 회로층의 높이와 동일한 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
  14. 청구항 6에 있어서,
    상기 솔더 범프는 표면이 평평한 구조를 갖는 것을 특징으로 하는 매립 솔더 범프를 갖는 인쇄회로기판의 제조방법.
KR1020080112359A 2008-11-12 2008-11-12 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법 KR101009110B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080112359A KR101009110B1 (ko) 2008-11-12 2008-11-12 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
US12/379,056 US8039762B2 (en) 2008-11-12 2009-02-11 Printed circuit board having a buried solder bump and a circuit layer flush with an insulating layer
JP2009030733A JP2010118633A (ja) 2008-11-12 2009-02-13 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
US13/137,756 US9021690B2 (en) 2008-11-12 2011-09-09 Method of manufacturing printed circuit board having buried solder bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112359A KR101009110B1 (ko) 2008-11-12 2008-11-12 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100053304A KR20100053304A (ko) 2010-05-20
KR101009110B1 true KR101009110B1 (ko) 2011-01-18

Family

ID=42164151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112359A KR101009110B1 (ko) 2008-11-12 2008-11-12 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8039762B2 (ko)
JP (1) JP2010118633A (ko)
KR (1) KR101009110B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538782B2 (en) 2020-04-09 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
CN103129073B (zh) * 2011-11-28 2015-04-15 宸鸿光电科技股份有限公司 具有多层印刷层的装置及其印刷方法
KR102167597B1 (ko) * 2014-01-22 2020-10-19 엘지이노텍 주식회사 임베디드 인쇄회로기판
CN110920047B (zh) * 2019-10-31 2022-10-18 科升智能(深圳)有限公司 一种fpc覆盖膜自动撕膜机构
KR20220124368A (ko) * 2021-03-03 2022-09-14 스템코 주식회사 회로 기판 및 그 제조 방법, 및 상기 회로 기판을 구비하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199759A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd プリント基板
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2004140245A (ja) 2002-10-18 2004-05-13 Kyocera Corp 配線基板の製造方法
JP2008288388A (ja) 2007-05-17 2008-11-27 Tdk Corp 電子部品の実装方法および電子部品内蔵基板の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946094A (ja) 1982-09-08 1984-03-15 セイコーインスツルメンツ株式会社 プリント回路板用導体回路の製造方法
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US5261989A (en) * 1992-01-22 1993-11-16 Intel Corporation Straddle mounting an electrical conductor to a printed circuit board
US5384689A (en) * 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
JP2000260895A (ja) * 1999-03-10 2000-09-22 Sumitomo Metal Electronics Devices Inc テープパッケージとその製造方法
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP2002076598A (ja) 2000-08-30 2002-03-15 Tdk Corp 部品搭載基板の製造方法
JP2004047898A (ja) 2002-07-15 2004-02-12 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及び多層プリント配線板の製造方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
US6979636B1 (en) * 2005-02-09 2005-12-27 Compeq Manufacturing Co., Ltd. Method for forming heightened solder bumps on circuit boards
JP2006222323A (ja) * 2005-02-14 2006-08-24 Compeq Manufacturing Co Ltd ソルダーバンプの形成方法
JP4762074B2 (ja) * 2005-07-28 2011-08-31 京セラ株式会社 容器およびこれを用いた電池または電気二重層キャパシタならびに電子装置
US7906850B2 (en) * 2005-12-20 2011-03-15 Unimicron Technology Corp. Structure of circuit board and method for fabricating same
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
KR101009110B1 (ko) * 2008-11-12 2011-01-18 삼성전기주식회사 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199759A (ja) * 1990-11-29 1992-07-20 Matsushita Electric Ind Co Ltd プリント基板
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2004140245A (ja) 2002-10-18 2004-05-13 Kyocera Corp 配線基板の製造方法
JP2008288388A (ja) 2007-05-17 2008-11-27 Tdk Corp 電子部品の実装方法および電子部品内蔵基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538782B2 (en) 2020-04-09 2022-12-27 Samsung Electronics Co., Ltd. Semiconductor device
US11887957B2 (en) 2020-04-09 2024-01-30 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20120005886A1 (en) 2012-01-12
US9021690B2 (en) 2015-05-05
US20100116536A1 (en) 2010-05-13
JP2010118633A (ja) 2010-05-27
KR20100053304A (ko) 2010-05-20
US8039762B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100771467B1 (ko) 회로기판 및 그 제조방법
KR101009110B1 (ko) 매립 솔더 범프를 갖는 인쇄회로기판 및 그 제조방법
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
US7936061B2 (en) Semiconductor device and method of manufacturing the same
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
KR20100130555A (ko) 배선기판 및 그 제조방법
KR20010060304A (ko) 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ｉｃ 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법
KR20110036450A (ko) 플립칩용 기판의 제조방법 및 이를 이용하여 제조한 플립칩용 기판
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
US7964106B2 (en) Method for fabricating a packaging substrate
KR100671541B1 (ko) 함침 인쇄회로기판 제조방법
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
TW200826206A (en) Semiconductor fabrication method and structure thereof
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP4566915B2 (ja) 半導体装置の実装体、半導体装置実装体の製造方法
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR20220135499A (ko) 인쇄회로기판 제조 방법
JP2000340594A (ja) 転写バンプシートとその製造方法
CN114496937A (zh) 基板结构、封装结构及基板结构的制备方法
KR101197777B1 (ko) 리드 프레임 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee