JP3966786B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3966786B2 JP3966786B2 JP2002237127A JP2002237127A JP3966786B2 JP 3966786 B2 JP3966786 B2 JP 3966786B2 JP 2002237127 A JP2002237127 A JP 2002237127A JP 2002237127 A JP2002237127 A JP 2002237127A JP 3966786 B2 JP3966786 B2 JP 3966786B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- forming
- bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置とその製造方法に係り、更に詳細には、半導体素子内蔵型の半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来より、絶縁性基板上に配線パターンを形成し、この配線パターン上に半導体素子を実装する方式の半導体装置２００が知られている。図１３は、代表的な半導体装置の製造工程を示した図である。図１３（ａ）に示したように、この半導体装置２００では、絶縁性基板１０１のアルミ電極パッド１０２，１０２，…の上に金ワイヤをキャピラリ１０４用いて金ボールバンプ１０３，１０３，…を一つずつ形成する。次にプリント配線基板１１０の所定位置に異方性導電フィルム１０５を貼り付け、プリント配線基板１１０上面に形成した導体パッド１１１，１１１，…と金ボールバンプ１０３，１０３，…とを位置合わせし、半導体素子１００を加圧、加熱する。ことにより金ボールバンプ１０３，１０３，…と導体パッド１１１，１１１，…とを異方性導電フィルム１０５中に含まれる導電性粒子１０６を介して電気的接続を形成する。半導体素子１００とプリント配線基板１１０とを機械的に接続し、半導体装置２００を製造している。
【０００３】
しかし上記のような金ボールボンディング法による製造方法では、半導体素子１００の複数個のアルミ電極パッド１０２，１０２，…に対して一つずつ金ボールバンプ１０３，１０３，…を形成するため、手間がかかり過ぎて生産性が悪いという問題がある。この電極パッド１０２，１０２，…の個数は増加傾向にあり、半導体素子１００が大型化し、電極パッド１０２の個数が増えれば増えるほどバンプ形成の所要時間が必然的に長くなり、工数の増大と生産速度が低下するという問題を含んでいる。
【０００４】
また、上記のような金ボールバンプ法では、半導体素子１００の実装時に金ボールバンプ１０３と半導体素子１００のアルミ電極パッド間で金属拡散する温度まで圧力を加えて加熱（約３００℃以上）しなければならず、この加熱により半導体素子１００が劣化する可能性が増大するという半導体装置の信頼性の問題がある。
【０００５】
更に金ボールバンプ法では高価な金ワイヤを必須とするため、半導体装置の材料コストが上昇し、ひいては半導体装置の製造コストが増大するという問題がある。
【０００６】
【発明が解決しようとする課題】
上記したように、従来の方法では、製造時の工数が増大したり、半導体装置の品質や信頼性が低下したり、製造コストが増大するという問題があった。
【０００７】
本発明は、上記従来の問題を解消するためになされた発明である。すなわち、本発明は、製造時の工数が少なくて済み、半導体装置の品質や信頼性を高い水準に維持することができ、製造コストを安価に抑えることができる半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法で製造される半導体装置は、絶縁性基板と、前記絶縁性基板上に配設された配線パターンと、前記配線パターン上の所定位置に配設された半導体素子と、前記半導体素子の電極板と前記配線パターンとの間に介挿され、前記電極板と前記配線パターンとを電気的に接続する略円錐形の導体バンプと、前記半導体素子と前記絶縁性基板との間を封止する封止材料層と、を具備することを特徴とする。
【０００９】
上記半導体装置において、前記導体バンプの例として、底面半径２５〜４０μｍ、高さ１０〜４０μｍ、及び、アスペクト比１：５〜１：２を有するものを挙げることができる。
【００１０】
上記半導体装置において、前記導体バンプの例として、バンプ表面を被覆するバリアメタル層と、前記バリアメタル層表面を被覆する溶接性金属層とを有するものを挙げることができる。
【００１１】
上記半導体装置において、前記封止材料層の例として、異方導電性組成物からなるものを挙げることができる。
【００１２】
また、本発明の半導体装置の製造方法は、複数の半導体素子の実装された半導体装置の製造方法であって、第１の面と第２の面を有する絶縁性基板の第１の面に、実装される複数の半導体素子の各電極と対応する位置に電極パッドを有する配線パターンが形成され、第２の面には複数の電極板が形成され、前記配線パターンと前記各電極板が前記絶縁性基板を貫通する層間接続導体により接続された配線基板を形成する工程と、前記配線基板の第１の面の前記配線パターンの電極パッド上に一括して導体バンプを形成する工程と、前記配線基板の第１の面の前記導体バンプの形成された電極パッド上に異方導電性組成物を塗布する工程と、前記配線基板の第１の面の電極パッドと実装すべき半導体素子の電極とを位置合わせする工程と、位置合わせの行われた前記半導体素子と前記配線基板とを加熱下に加圧して前記導体バンプと前記電極とを接合する工程と、前記配線基板の第２の面に形成した複数の電極板上に他の配線基板に接続するための外部接続端子を設ける工程とを具備することを特徴とする。
【００１３】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、孔を備えた型板の上から導電ペーストをすりこみ、しかる後に前記型板を剥がすことにより導電ペーストバンプを形成する方法を挙げることができる。
【００１４】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、前記配線パターン形成面上にバンプ形成用の孔を備えたマスキングを形成し、前記マスキングの孔内に金属を析出することによりメッキバンプを形成する方法を挙げることができる。
【００１５】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、金属板上のバンプ頭部相当位置にマスキングを形成し、前記マスキングの上からエッチング液を供給することによりエッチングバンプを形成する方法を挙げることができる。
【００１６】
上記半導体装置の製造方法において、前記バンプ形成後、前記バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層表面に溶接金属層を形成する工程を更に具備していても良い。
【００１７】
本発明では、半導体素子をプリント配線基板上に実装するのに、上記のような導体バンプを用いているので、製造工数を減少させ、半導体装置の品質や信頼性を高水準に維持でき、しかも製造コストを安価に抑えることのできる半導体装置及びその製造方法を提供することができる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造について説明する。図１及び図２は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図３、図４及び図５は、製造途中の本実施形態に係る半導体装置の断面図である。
【００１９】
本実施形態に係る半導体装置を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる２層板を用意する。この２層板の製造方法のフローチャートを示したのが図１であり、製造途中の２層板の断面図を示したのが図３である。この２層板を製造するには、最初に図３（ａ）に示したように銅箔などの導体板１０を用意する。この導体板１０の上に印刷技法を用いて導体バンプ２０，２０…を形成する。
【００２０】
この導体バンプ２０，２０，…の形成方法としては、例えば、バンプ形成部分に孔を設けたマスキングを施す。（ステップ１）次いでこの孔内に導電性ペースト、例えば銀粉や銅粉などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する。（ステップ２）しかる後、マスキング上面からスキージ（ステップ３）し、前記マスキングを剥離する（ステップ４）。このようにして、図３（ｂ）に示したような、略円錐形の導体バンプ２０，２０，…を形成した後、この導体バンプ２０，２０，…を乾燥させ、硬化する（ステップ５）。
【００２１】
次に、図３（ｃ）に示したように、導体バンプ２０，２０，…の上にプリプレグ（絶縁基板前駆体）３０、すなわちガラス繊維マットのような補強材料中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを重ねる。更にこのプリプレグ３０の上にもう１枚の銅箔などの導体板４０を重ね合わせ（ステップ６）、この状態でヒートプレス、すなわち加熱下で加圧する（ステップ７）。
【００２２】
このヒートプレスすることにより導体バンプ２０，２０，…は、プリプレグ３０を貫通して導体板１０と導体板４０との間が電気的に接続される。それと同時にプリプレグ３０が硬化して、図３（ｄ）に示したような、２層型プリント配線基板５０が得られる。この２層型配線基板５０表面の導体板１０，４０に例えばエッチング処理等によるパターニング（ステップ８）を施すことにより配線パターン１１，４１が形成された２層板５１が形成される。
【００２３】
次いで、２層板５１上の配線パターン４１のうち、図３（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に実装バンプとして、銀ペーストバンプのような実装バンプ６０，６０，…を形成する。この実装バンプ６０，６０，…の形成方法は上記導体バンプ２０，２０，…の形成方法と実質的に同じである。
【００２４】
すなわち、バンプ形成部分に孔を設けたマスキングを施し（ステップ１ａ）、この孔内に導電性ペースト、例えば銀粉や銅粉などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填し（ステップ２ａ）、マスキング上面からスキージ（ステップ３ａ）し、前記マスキングを剥離する（ステップ４ａ）ことからなる方法である。
【００２５】
但し、ここで形成する銀ペーストバンプ６０，６０，…の大きさは、高さが１０〜４０μｍ、底面半径が２５〜４０μｍである。これは半導体素子７０ａ〜７０ｃの大きさに対応させるためである。実装バンプ６０，６０，…の大きさの更に好ましい範囲は、高さが１５〜２５μｍ、底面半径が３０〜３５μｍである。
【００２６】
次にマスキング剥離後、実装バンプ６０，６０，…を硬化させ（ステップ５ａ）、然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理を施すことにより、実装バンプ６０，６０，…、その底部の電極パッド４１ｂ表面に、図４（ｈ）に示したような、バリアメタル層としてのＮｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層６１の上からＡｕメッキ処理（ステップ７ａ）を施すことによりＡｕ層６２を形成する。こうして図４（ｈ）に示したようなバンプ付基板５２が得られる。
【００２７】
次に、こうして得られたバンプ付基板５２の実装バンプ６０，６０，…形成面上に、図４（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃを形成し、電極パッド４１ｂ，４１ｂ，…に対して電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…がそれぞれ対向するように半導体素子７０ａ〜７０ｃを位置合わせする（ステップ８ａ）。
【００２８】
次いで、この状態で半導体素子７０ａ〜７０ｃとバンプ付基板５２とを押圧すると、図５（ｊ）に示したように、実装バンプ６０，６０，…がＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃをそれぞれ貫通し、電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…に加圧される（ステップ９ａ）。このとき実装バンプ６０，６０，…の表面にはＡｕ層６２，６２，…が形成されており、電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…はＡｌで出来ているので、実装バンプ６０，６０，…と電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド４１ｂ，４１ｂ，…と電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…との間がＡｕ層６２，Ｎｉ層６１，実装バンプ６０，ＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃを介してそれぞれ電気的に接合される。こうして、図５（ｊ）に示したような半導体素子７０ａ〜７０ｃが実装された半導体装置５３が得られる。次いで、ＡＣＦ６３ａ〜６３ｃの樹脂を硬化させることにより、図５（ｊ）に示したような半導体装置５３が得られる。
【００２９】
次いで、こうして得られた半導体装置５３下面側の電極板１１，１１，…上にハンダペーストボール１２，１２，…を付着させ、この状態でマザーボード１３上の電極板１４，１４，…に対して位置合わせし（ステップ１０ａ）、加熱下に加圧することにより、図５（ｌ）に示したように、半導体装置５３がマザーボード１３上にマウントされる（ステップ１１ａ）。
【００３０】
なお、このマザーボード１３上にマウントする際に、上記ハンダペーストボール１２，１２，…の代わりに電極板１１，１１，…或いは電極板１４，１４，…上に導電性ペーストを印刷して導電ペーストバンプを形成しておき、この導電ペーストバンプを介して電極板１１，１１，…と電極板１４，１４，…との間を電気的に接合してもよい。
【００３１】
以上説明したように、本実施形態に係る半導体装置５３では、半導体素子７０ａ〜７０ｃを２層板５１上に実装する際に電極パッド４１ｂ，４１ｂ，…上に導電性ペーストを印刷して形成した実装バンプ６０，６０，…を介して接合している。よって、多数個の実装バンプ６０，６０，…を同時に形成できるので、工数を減らし、生産速度を向上させることができる。
【００３２】
また、実装バンプ６０，６０，…を介して実装する場合には金ボールバンプを介して実装する場合のような高温に加熱する必要がないので、実装時の加熱による半導体素子７０の劣化や２層板５１のヒートショックを可及的に低く抑えることができ、高品質で信頼性の高い半導体装置を得ることができる。
【００３３】
更に、本実施形態では金ワイヤに比較して安価な導電性ペーストを用いて実装バンプ６０，６０，…を形成するので、材料コスト、ひいては製造コストを安価に抑えることができる。
【００３４】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。図６は本実施形態に係る半導体装置の断面図である。
【００３５】
本実施形態に係る半導体装置では、絶縁性基板の両面に半導体素子を実装する構造とした。すなわち図６に示したように、本実施形態に係る半導体装置１Ａでは、絶縁性基板３０の表裏両面に配線パターン４２，４３が形成されており、これら配線パターン４２，４３の上に形成された実装バンプ６０ａ，６０ａ，…及び６０ｂ，６０ｂ，…を介して半導体素子７０ａ〜７０ｄがそれぞれ実装されている。
【００３６】
このように、絶縁性基板３０の両面に半導体素子７０ａ〜７０ｅを実装することにより、より集積度の高いマルチチップモジュールを作成することができる。
【００３７】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造方法について説明する。図７は本実施形態に係る半導体装置の製造方法のフローチャートであり、図８及び図９は製造途中の本実施形態に係る半導体装置の断面図である。
【００３８】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態の図３（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５１を形成する。
【００３９】
次いで、２層板５１の表面に感光性樹脂を塗布などの方法により適用して、図８（ｆ）に示したような、感光性樹脂層８０を形成する（ステップ１ｂ）。次いで２層板５１上の配線パターン４１ａのうち、図８（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置の感光性樹脂層８０上面上にメッキホール８１，８１，…を形成する。このメッキホールの形成方法としては、例えば、電極パッド４１ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）を形成し（ステップ２ｂ）、このマスキングの上から露光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステップ４ｂ）する方法などが挙げられる。
【００４０】
メッキホールを形成した感光性樹脂層８０の上から、電解メッキや無電解メッキなどのメッキ処理を施すことにより、図８（ｈ）に示したような、メッキバンプ６４，６４，…を形成する（ステップ５ｂ）。次いで、図８（ｉ）に示したように感光性樹脂層８０を除去し（ステップ６ｂ）、メッキバンプ６４，６４，…を露出させ、このメッキバンプ６４，６４，…の上にＮｉメッキ（ステップ７ｂ）を施して、図８（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成し、更に、その上からＡｕメッキ（ステップ８ｂ）を施して、図８（ｋ）に示したような、Ａｕ層６２を形成する。
【００４１】
以下、上記第１の実施形態と同様にして、図９（ｌ）に示したように、ＡＣＦ６３を形成し、半導体素子７０ａ及び７０ｂを位置合わせし（ステップ９ｂ）、次いで図９（ｍ）に示したように押圧して実装する（ステップ１０ｂ）ことにより、図９（ｍ）に示したような半導体装置（マルチチップモジュール）１Ｂが得られる。
【００４２】
本実施形態によれば、金属製のメッキバンプ６４を用いて半導体素子７０ａ，７０ｂを実装するので、より確実に実装することができる。
【００４３】
（第４の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図１０は本実施形態に係る半導体装置の製造方法のフローチャートであり、図１１及び図１２は製造途中の本実施形態に係る半導体装置の断面図である。
【００４４】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態の図１（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５１を形成する。
【００４５】
次いで図１１（ｆ）に示したように、２層板５１の表面に銅箔などの金属板又は金属層を貼り付けやメッキなどの方法によりＣｕ層６５を形成する（ステップ１ｃ）。次いで、配線パターン４１ａのうち、図１１（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置のＣｕ層６５上面上にマスキング８２，８２，…を形成する（ステップ２ｃ）。
【００４６】
マスキング８２，８２，…を形成したＣｕ層６５の上からエッチング処理を施すことにより、図１１（ｈ）に示したような、エッチングバンプ６６，６６，…を形成する（ステップ３ｃ）。次いで図１１（ｉ）に示したように、マスキング８２，８２，…を除去し（ステップ４ｃ）、エッチングバンプ６６，６６，…を露出させ、このエッチングバンプ６６，６６，…の上にＮｉメッキ（ステップ５ｃ）を施す。次に、図１１（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成し、更に、その上からＡｕメッキ（ステップ６ｃ）を施して図１１（ｋ）に示したようなＡｕ層６２を形成する。
【００４７】
以下、上記第１の実施形態と同様にして、図１２（ｌ）に示したように、ＡＣＦ６３を形成し、半導体素子７０ａ及び７０ｂを位置合わせをする（ステップ７ｃ）。次いで、図１２（ｍ）に示したように、押圧して実装する（ステップ８ｃ）ことにより、図１２（ｍ）に示したような半導体装置（マルチチップモジュール）１Ｃが得られる。
【００４８】
本実施形態によれば、金属製のエッチングバンプ６６を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００４９】
【発明の効果】
本発明によれば、導電性ペーストを印刷して形成した実装バンプを介して半導体素子を２層板上に実装しているので、高い生産速度、高い品質、及び、安価な製造コストで半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図６】第２の実施形態に係る半導体装置の断面図である。
【図７】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１０】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１１】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１３】従来の半導体装置の断面図である。
【符号の説明】
１…半導体装置、５１…２層板、４１ａ…配線パターン、４１ｂ…電極パッド、６０…実装バンプ、６１…Ｎｉ層（バリアメタル層）、６２…Ａｕ層、６３…ＡＣＦ、６４…ＡＣＦ、７０…半導体素子、７１…電極板。
【発明の属する技術分野】
本発明は半導体装置とその製造方法に係り、更に詳細には、半導体素子内蔵型の半導体装置とその製造方法に関する。
【０００２】
【従来の技術】
従来より、絶縁性基板上に配線パターンを形成し、この配線パターン上に半導体素子を実装する方式の半導体装置２００が知られている。図１３は、代表的な半導体装置の製造工程を示した図である。図１３（ａ）に示したように、この半導体装置２００では、絶縁性基板１０１のアルミ電極パッド１０２，１０２，…の上に金ワイヤをキャピラリ１０４用いて金ボールバンプ１０３，１０３，…を一つずつ形成する。次にプリント配線基板１１０の所定位置に異方性導電フィルム１０５を貼り付け、プリント配線基板１１０上面に形成した導体パッド１１１，１１１，…と金ボールバンプ１０３，１０３，…とを位置合わせし、半導体素子１００を加圧、加熱する。ことにより金ボールバンプ１０３，１０３，…と導体パッド１１１，１１１，…とを異方性導電フィルム１０５中に含まれる導電性粒子１０６を介して電気的接続を形成する。半導体素子１００とプリント配線基板１１０とを機械的に接続し、半導体装置２００を製造している。
【０００３】
しかし上記のような金ボールボンディング法による製造方法では、半導体素子１００の複数個のアルミ電極パッド１０２，１０２，…に対して一つずつ金ボールバンプ１０３，１０３，…を形成するため、手間がかかり過ぎて生産性が悪いという問題がある。この電極パッド１０２，１０２，…の個数は増加傾向にあり、半導体素子１００が大型化し、電極パッド１０２の個数が増えれば増えるほどバンプ形成の所要時間が必然的に長くなり、工数の増大と生産速度が低下するという問題を含んでいる。
【０００４】
また、上記のような金ボールバンプ法では、半導体素子１００の実装時に金ボールバンプ１０３と半導体素子１００のアルミ電極パッド間で金属拡散する温度まで圧力を加えて加熱（約３００℃以上）しなければならず、この加熱により半導体素子１００が劣化する可能性が増大するという半導体装置の信頼性の問題がある。
【０００５】
更に金ボールバンプ法では高価な金ワイヤを必須とするため、半導体装置の材料コストが上昇し、ひいては半導体装置の製造コストが増大するという問題がある。
【０００６】
【発明が解決しようとする課題】
上記したように、従来の方法では、製造時の工数が増大したり、半導体装置の品質や信頼性が低下したり、製造コストが増大するという問題があった。
【０００７】
本発明は、上記従来の問題を解消するためになされた発明である。すなわち、本発明は、製造時の工数が少なくて済み、半導体装置の品質や信頼性を高い水準に維持することができ、製造コストを安価に抑えることができる半導体装置及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法で製造される半導体装置は、絶縁性基板と、前記絶縁性基板上に配設された配線パターンと、前記配線パターン上の所定位置に配設された半導体素子と、前記半導体素子の電極板と前記配線パターンとの間に介挿され、前記電極板と前記配線パターンとを電気的に接続する略円錐形の導体バンプと、前記半導体素子と前記絶縁性基板との間を封止する封止材料層と、を具備することを特徴とする。
【０００９】
上記半導体装置において、前記導体バンプの例として、底面半径２５〜４０μｍ、高さ１０〜４０μｍ、及び、アスペクト比１：５〜１：２を有するものを挙げることができる。
【００１０】
上記半導体装置において、前記導体バンプの例として、バンプ表面を被覆するバリアメタル層と、前記バリアメタル層表面を被覆する溶接性金属層とを有するものを挙げることができる。
【００１１】
上記半導体装置において、前記封止材料層の例として、異方導電性組成物からなるものを挙げることができる。
【００１２】
また、本発明の半導体装置の製造方法は、複数の半導体素子の実装された半導体装置の製造方法であって、第１の面と第２の面を有する絶縁性基板の第１の面に、実装される複数の半導体素子の各電極と対応する位置に電極パッドを有する配線パターンが形成され、第２の面には複数の電極板が形成され、前記配線パターンと前記各電極板が前記絶縁性基板を貫通する層間接続導体により接続された配線基板を形成する工程と、前記配線基板の第１の面の前記配線パターンの電極パッド上に一括して導体バンプを形成する工程と、前記配線基板の第１の面の前記導体バンプの形成された電極パッド上に異方導電性組成物を塗布する工程と、前記配線基板の第１の面の電極パッドと実装すべき半導体素子の電極とを位置合わせする工程と、位置合わせの行われた前記半導体素子と前記配線基板とを加熱下に加圧して前記導体バンプと前記電極とを接合する工程と、前記配線基板の第２の面に形成した複数の電極板上に他の配線基板に接続するための外部接続端子を設ける工程とを具備することを特徴とする。
【００１３】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、孔を備えた型板の上から導電ペーストをすりこみ、しかる後に前記型板を剥がすことにより導電ペーストバンプを形成する方法を挙げることができる。
【００１４】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、前記配線パターン形成面上にバンプ形成用の孔を備えたマスキングを形成し、前記マスキングの孔内に金属を析出することによりメッキバンプを形成する方法を挙げることができる。
【００１５】
上記半導体装置の製造方法において、前記導体バンプを形成する工程の例として、金属板上のバンプ頭部相当位置にマスキングを形成し、前記マスキングの上からエッチング液を供給することによりエッチングバンプを形成する方法を挙げることができる。
【００１６】
上記半導体装置の製造方法において、前記バンプ形成後、前記バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層表面に溶接金属層を形成する工程を更に具備していても良い。
【００１７】
本発明では、半導体素子をプリント配線基板上に実装するのに、上記のような導体バンプを用いているので、製造工数を減少させ、半導体装置の品質や信頼性を高水準に維持でき、しかも製造コストを安価に抑えることのできる半導体装置及びその製造方法を提供することができる。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る半導体装置の製造について説明する。図１及び図２は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図３、図４及び図５は、製造途中の本実施形態に係る半導体装置の断面図である。
【００１９】
本実施形態に係る半導体装置を製造するには、まず絶縁基板の両面に配線パターンを形成した、いわゆる２層板を用意する。この２層板の製造方法のフローチャートを示したのが図１であり、製造途中の２層板の断面図を示したのが図３である。この２層板を製造するには、最初に図３（ａ）に示したように銅箔などの導体板１０を用意する。この導体板１０の上に印刷技法を用いて導体バンプ２０，２０…を形成する。
【００２０】
この導体バンプ２０，２０，…の形成方法としては、例えば、バンプ形成部分に孔を設けたマスキングを施す。（ステップ１）次いでこの孔内に導電性ペースト、例えば銀粉や銅粉などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填する。（ステップ２）しかる後、マスキング上面からスキージ（ステップ３）し、前記マスキングを剥離する（ステップ４）。このようにして、図３（ｂ）に示したような、略円錐形の導体バンプ２０，２０，…を形成した後、この導体バンプ２０，２０，…を乾燥させ、硬化する（ステップ５）。
【００２１】
次に、図３（ｃ）に示したように、導体バンプ２０，２０，…の上にプリプレグ（絶縁基板前駆体）３０、すなわちガラス繊維マットのような補強材料中にエポキシ樹脂などの絶縁性樹脂を含浸させたものを重ねる。更にこのプリプレグ３０の上にもう１枚の銅箔などの導体板４０を重ね合わせ（ステップ６）、この状態でヒートプレス、すなわち加熱下で加圧する（ステップ７）。
【００２２】
このヒートプレスすることにより導体バンプ２０，２０，…は、プリプレグ３０を貫通して導体板１０と導体板４０との間が電気的に接続される。それと同時にプリプレグ３０が硬化して、図３（ｄ）に示したような、２層型プリント配線基板５０が得られる。この２層型配線基板５０表面の導体板１０，４０に例えばエッチング処理等によるパターニング（ステップ８）を施すことにより配線パターン１１，４１が形成された２層板５１が形成される。
【００２３】
次いで、２層板５１上の配線パターン４１のうち、図３（ｆ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に実装バンプとして、銀ペーストバンプのような実装バンプ６０，６０，…を形成する。この実装バンプ６０，６０，…の形成方法は上記導体バンプ２０，２０，…の形成方法と実質的に同じである。
【００２４】
すなわち、バンプ形成部分に孔を設けたマスキングを施し（ステップ１ａ）、この孔内に導電性ペースト、例えば銀粉や銅粉などの金属微粒子をエポキシ樹脂のような液状樹脂中に分散させたペースト状組成物を充填し（ステップ２ａ）、マスキング上面からスキージ（ステップ３ａ）し、前記マスキングを剥離する（ステップ４ａ）ことからなる方法である。
【００２５】
但し、ここで形成する銀ペーストバンプ６０，６０，…の大きさは、高さが１０〜４０μｍ、底面半径が２５〜４０μｍである。これは半導体素子７０ａ〜７０ｃの大きさに対応させるためである。実装バンプ６０，６０，…の大きさの更に好ましい範囲は、高さが１５〜２５μｍ、底面半径が３０〜３５μｍである。
【００２６】
次にマスキング剥離後、実装バンプ６０，６０，…を硬化させ（ステップ５ａ）、然る後に、例えば電解メッキや無電解メッキなどのＮｉメッキ処理を施すことにより、実装バンプ６０，６０，…、その底部の電極パッド４１ｂ表面に、図４（ｈ）に示したような、バリアメタル層としてのＮｉ層６１を形成する（ステップ６ａ）。次いでＮｉ層６１の上からＡｕメッキ処理（ステップ７ａ）を施すことによりＡｕ層６２を形成する。こうして図４（ｈ）に示したようなバンプ付基板５２が得られる。
【００２７】
次に、こうして得られたバンプ付基板５２の実装バンプ６０，６０，…形成面上に、図４（ｉ）に示したように、ＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃを形成し、電極パッド４１ｂ，４１ｂ，…に対して電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…がそれぞれ対向するように半導体素子７０ａ〜７０ｃを位置合わせする（ステップ８ａ）。
【００２８】
次いで、この状態で半導体素子７０ａ〜７０ｃとバンプ付基板５２とを押圧すると、図５（ｊ）に示したように、実装バンプ６０，６０，…がＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃをそれぞれ貫通し、電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…に加圧される（ステップ９ａ）。このとき実装バンプ６０，６０，…の表面にはＡｕ層６２，６２，…が形成されており、電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…はＡｌで出来ているので、実装バンプ６０，６０，…と電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…との間にはＡｌ−Ａｕ接合が形成され、電極パッド４１ｂ，４１ｂ，…と電極板７１ａ，７１ａ，…、７１ｂ，７１ｂ，…、７１ｃ，７１ｃ，…との間がＡｕ層６２，Ｎｉ層６１，実装バンプ６０，ＡＣＦ（異方性導電接着剤層）６３ａ〜６３ｃを介してそれぞれ電気的に接合される。こうして、図５（ｊ）に示したような半導体素子７０ａ〜７０ｃが実装された半導体装置５３が得られる。次いで、ＡＣＦ６３ａ〜６３ｃの樹脂を硬化させることにより、図５（ｊ）に示したような半導体装置５３が得られる。
【００２９】
次いで、こうして得られた半導体装置５３下面側の電極板１１，１１，…上にハンダペーストボール１２，１２，…を付着させ、この状態でマザーボード１３上の電極板１４，１４，…に対して位置合わせし（ステップ１０ａ）、加熱下に加圧することにより、図５（ｌ）に示したように、半導体装置５３がマザーボード１３上にマウントされる（ステップ１１ａ）。
【００３０】
なお、このマザーボード１３上にマウントする際に、上記ハンダペーストボール１２，１２，…の代わりに電極板１１，１１，…或いは電極板１４，１４，…上に導電性ペーストを印刷して導電ペーストバンプを形成しておき、この導電ペーストバンプを介して電極板１１，１１，…と電極板１４，１４，…との間を電気的に接合してもよい。
【００３１】
以上説明したように、本実施形態に係る半導体装置５３では、半導体素子７０ａ〜７０ｃを２層板５１上に実装する際に電極パッド４１ｂ，４１ｂ，…上に導電性ペーストを印刷して形成した実装バンプ６０，６０，…を介して接合している。よって、多数個の実装バンプ６０，６０，…を同時に形成できるので、工数を減らし、生産速度を向上させることができる。
【００３２】
また、実装バンプ６０，６０，…を介して実装する場合には金ボールバンプを介して実装する場合のような高温に加熱する必要がないので、実装時の加熱による半導体素子７０の劣化や２層板５１のヒートショックを可及的に低く抑えることができ、高品質で信頼性の高い半導体装置を得ることができる。
【００３３】
更に、本実施形態では金ワイヤに比較して安価な導電性ペーストを用いて実装バンプ６０，６０，…を形成するので、材料コスト、ひいては製造コストを安価に抑えることができる。
【００３４】
（第２の実施の形態）
以下、本発明の第２の実施の形態に係る半導体装置の製造方法について説明する。図６は本実施形態に係る半導体装置の断面図である。
【００３５】
本実施形態に係る半導体装置では、絶縁性基板の両面に半導体素子を実装する構造とした。すなわち図６に示したように、本実施形態に係る半導体装置１Ａでは、絶縁性基板３０の表裏両面に配線パターン４２，４３が形成されており、これら配線パターン４２，４３の上に形成された実装バンプ６０ａ，６０ａ，…及び６０ｂ，６０ｂ，…を介して半導体素子７０ａ〜７０ｄがそれぞれ実装されている。
【００３６】
このように、絶縁性基板３０の両面に半導体素子７０ａ〜７０ｅを実装することにより、より集積度の高いマルチチップモジュールを作成することができる。
【００３７】
（第３の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造方法について説明する。図７は本実施形態に係る半導体装置の製造方法のフローチャートであり、図８及び図９は製造途中の本実施形態に係る半導体装置の断面図である。
【００３８】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態の図３（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５１を形成する。
【００３９】
次いで、２層板５１の表面に感光性樹脂を塗布などの方法により適用して、図８（ｆ）に示したような、感光性樹脂層８０を形成する（ステップ１ｂ）。次いで２層板５１上の配線パターン４１ａのうち、図８（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置の感光性樹脂層８０上面上にメッキホール８１，８１，…を形成する。このメッキホールの形成方法としては、例えば、電極パッド４１ｂ，４１ｂ，…の真上の位置にマスキング（図示省略）を形成し（ステップ２ｂ）、このマスキングの上から露光し（ステップ３ｂ）、溶剤中に浸漬して現像（ステップ４ｂ）する方法などが挙げられる。
【００４０】
メッキホールを形成した感光性樹脂層８０の上から、電解メッキや無電解メッキなどのメッキ処理を施すことにより、図８（ｈ）に示したような、メッキバンプ６４，６４，…を形成する（ステップ５ｂ）。次いで、図８（ｉ）に示したように感光性樹脂層８０を除去し（ステップ６ｂ）、メッキバンプ６４，６４，…を露出させ、このメッキバンプ６４，６４，…の上にＮｉメッキ（ステップ７ｂ）を施して、図８（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成し、更に、その上からＡｕメッキ（ステップ８ｂ）を施して、図８（ｋ）に示したような、Ａｕ層６２を形成する。
【００４１】
以下、上記第１の実施形態と同様にして、図９（ｌ）に示したように、ＡＣＦ６３を形成し、半導体素子７０ａ及び７０ｂを位置合わせし（ステップ９ｂ）、次いで図９（ｍ）に示したように押圧して実装する（ステップ１０ｂ）ことにより、図９（ｍ）に示したような半導体装置（マルチチップモジュール）１Ｂが得られる。
【００４２】
本実施形態によれば、金属製のメッキバンプ６４を用いて半導体素子７０ａ，７０ｂを実装するので、より確実に実装することができる。
【００４３】
（第４の実施の形態）
以下、本発明の第３の実施の形態に係る半導体装置の製造について説明する。図１０は本実施形態に係る半導体装置の製造方法のフローチャートであり、図１１及び図１２は製造途中の本実施形態に係る半導体装置の断面図である。
【００４４】
本実施形態に係る半導体装置を製造するには、上記第１の実施形態の図１（ａ）〜（ｅ）に示したステップ１〜８の工程に従って２層板５１を形成する。
【００４５】
次いで図１１（ｆ）に示したように、２層板５１の表面に銅箔などの金属板又は金属層を貼り付けやメッキなどの方法によりＣｕ層６５を形成する（ステップ１ｃ）。次いで、配線パターン４１ａのうち、図１１（ｇ）に示すように、半導体素子の電極に対応する位置に形成した電極パッド４１ｂ，４１ｂ，…上に対応する位置のＣｕ層６５上面上にマスキング８２，８２，…を形成する（ステップ２ｃ）。
【００４６】
マスキング８２，８２，…を形成したＣｕ層６５の上からエッチング処理を施すことにより、図１１（ｈ）に示したような、エッチングバンプ６６，６６，…を形成する（ステップ３ｃ）。次いで図１１（ｉ）に示したように、マスキング８２，８２，…を除去し（ステップ４ｃ）、エッチングバンプ６６，６６，…を露出させ、このエッチングバンプ６６，６６，…の上にＮｉメッキ（ステップ５ｃ）を施す。次に、図１１（ｊ）に示したような、バリアメタル層としてのＮｉ層６１を形成し、更に、その上からＡｕメッキ（ステップ６ｃ）を施して図１１（ｋ）に示したようなＡｕ層６２を形成する。
【００４７】
以下、上記第１の実施形態と同様にして、図１２（ｌ）に示したように、ＡＣＦ６３を形成し、半導体素子７０ａ及び７０ｂを位置合わせをする（ステップ７ｃ）。次いで、図１２（ｍ）に示したように、押圧して実装する（ステップ８ｃ）ことにより、図１２（ｍ）に示したような半導体装置（マルチチップモジュール）１Ｃが得られる。
【００４８】
本実施形態によれば、金属製のエッチングバンプ６６を用いて半導体素子７０を実装するので、より確実に実装することができる。
【００４９】
【発明の効果】
本発明によれば、導電性ペーストを印刷して形成した実装バンプを介して半導体素子を２層板上に実装しているので、高い生産速度、高い品質、及び、安価な製造コストで半導体装置を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図２】第１の実施形態に係る半導体装置の製造方法のフローチャートである。
【図３】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図４】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図５】第１の実施形態に係る半導体装置の製造途中のもの断面図である。
【図６】第２の実施形態に係る半導体装置の断面図である。
【図７】第３の実施形態に係る半導体装置の製造方法のフローチャートである。
【図８】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図９】第３の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１０】第４の実施形態に係る半導体装置の製造方法のフローチャートである。
【図１１】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１２】第４の実施形態に係る半導体装置の製造途中のものの断面図である。
【図１３】従来の半導体装置の断面図である。
【符号の説明】
１…半導体装置、５１…２層板、４１ａ…配線パターン、４１ｂ…電極パッド、６０…実装バンプ、６１…Ｎｉ層（バリアメタル層）、６２…Ａｕ層、６３…ＡＣＦ、６４…ＡＣＦ、７０…半導体素子、７１…電極板。
Claims (6)
- 第１の面と第２の面を有する絶縁性基板の第１の面に、実装される複数の半導体素子の各電極と対応する位置に電極パッドを有する配線パターンが形成され、第２の面には複数の電極板が形成され、前記配線パターンと前記各電極板が前記絶縁性基板を貫通する層間接続導体により接続された配線基板を形成する工程と、
前記配線基板の第１の面の前記配線パターンの電極パッド上に一括して導体バンプを形成する工程と、
前記配線基板の第１の面の前記導体バンプの形成された電極パッド上に異方導電性組成物を塗布する工程と、
前記配線基板の第１の面の電極パッドと実装すべき半導体素子の電極とを位置合わせする工程と、
位置合わせの行われた前記半導体素子と前記配線基板とを加熱下に加圧して前記導体バンプと前記電極とを接合する工程と、
前記配線基板の第２の面に形成した複数の電極板上に他の配線基板に接続するための外部接続端子を設ける工程と
を具備することを特徴とする複数の半導体素子の実装された半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記外部接続端子を設ける工程がハンダペーストボールを付着させる工程であることを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記外部接続端子を設ける工程が印刷により導電ペーストバンプを形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法であって、
前記導体バンプを形成する工程が、孔を備えた型板の上から導電ペーストをすりこみ、しかる後に前記型板を剥がすことにより導電ペーストバンプを形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法であって、
前記導体バンプを形成する工程が、前記配線パターン形成面上にバンプ形成用の孔を備えたマスキングを形成し、前記マスキングの孔内に金属を析出することによりメッキバンプを形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法であって、前記バンプ形成後、前記バンプ表面にバリアメタル層を形成する工程と、前記バリアメタル層表面に溶接金属層を形成する工程を更に具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002237127A JP3966786B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-298291 | 2001-09-27 | ||
| JP2001298291 | 2001-09-27 | ||
| JP2002237127A JP3966786B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174060A JP2003174060A (ja) | 2003-06-20 |
| JP3966786B2 true JP3966786B2 (ja) | 2007-08-29 |
Family
ID=26623159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002237127A Expired - Fee Related JP3966786B2 (ja) | 2001-09-27 | 2002-08-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3966786B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109383A1 (ja) * | 2005-04-05 | 2006-10-19 | Nec Corporation | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 |
-
2002
- 2002-08-15 JP JP2002237127A patent/JP3966786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003174060A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4431123B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP3889856B2 (ja) | 突起電極付きプリント配線基板の製造方法 | |
| KR100495957B1 (ko) | 배선회로기판 및 그 제조방법 | |
| JP4418833B2 (ja) | 回路基板の製造方法 | |
| US8152953B2 (en) | Method of making printed wiring board and method of making printed circuit board unit | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| KR20080066607A (ko) | 다층 배선 기판의 제조 방법 | |
| US20090294160A1 (en) | Method of making printed wiring board and electrically-conductive binder | |
| JP2002050871A (ja) | ビルドアップ回路基板およびその製造方法 | |
| JPH06120670A (ja) | 多層配線基板 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| JP2013512581A (ja) | プリント回路基板及びその製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
| JP3966786B2 (ja) | 半導体装置の製造方法 | |
| JP4593599B2 (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP2009212160A (ja) | 配線基板およびその製造方法 | |
| JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
| JP4794714B2 (ja) | 半導体集積回路装置とその製造方法 | |
| JP3682500B2 (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
| JP4330855B2 (ja) | 配線板の製造方法 | |
| JP4161463B2 (ja) | チップキャリアの製造方法 | |
| JP4040388B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050811 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060215 Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070529 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140608 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |