JP2011091186A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳｉＣ層上に形成されたＳｉＯ₂膜において高い信頼性および絶縁強度を実現でき、デバイスの閾値電圧を制御可能にした炭化珪素半導体装置の製造方法を提供する。
【解決手段】ＳｉＣ層の表面に形成されたＳｉＯ₂膜を有する半導体装置の製造において、当該ＳｉＯ₂膜としてＣＶＤ法により堆積したＣＶＤ酸化膜を用いる。ＳｉＣ層の表面にＣＶＤ酸化膜を堆積した後に、そのＣＶＤ酸化膜およびＳｉＣ層に対し、窒化処理および水蒸気を含んだ酸素雰囲気での熱処理を行う。
【選択図】図６

Description

本発明は、炭化珪素半導体装置の製造方法に関し、特に、炭化珪素層上に形成された二酸化珪素膜を備える炭化珪素半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は優れた物性値を有し、高耐圧で低損失なパワーデバイスの実現を可能にする材料として注目されている。ＳｉＣは珪素（Ｓｉ）と同様に、表面を熱酸化することで二酸化珪素（ＳｉＯ₂）膜を形成することができる。しかし、熱酸化直後のＳｉＣ／ＳｉＯ₂界面には、多くの界面準位が存在する。例えば、ＳｉＣ層を熱酸化して形成したＳｉＯ₂膜（以下「熱酸化膜」と称す）をゲート絶縁膜として有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）では、この伝導帯に近い界面準位により、チャネル移動度がバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。

ＳｉＣ層と熱酸化膜との界面に多くの界面準位が生じるのは、熱酸化膜中に炭素原子が析出することが原因の１つと考えられている。また熱酸化膜の形成過程で、ＳｉＣ層に含まれる転位欠陥がＳｉＯ₂の均一な成長を妨げるため、ＳｉＣ層に形成した熱酸化膜は、Ｓｉ層上に形成した熱酸化膜よりも信頼性に乏しいことが報告されている（非特許文献１）。

ＳｉＣ／ＳｉＯ₂界面での界面準位密度を低減させるためには、一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ₂Ｏ）などの窒素酸化ガス雰囲気中、あるいはアンモニア（ＮＨ３）ガス雰囲気中で熱処理（窒化処理）を行い、ＳｉＣ／ＳｉＯ₂界面を窒化させるとよい。中でもＮＯガスによる酸窒化処理が効果的である。この窒化処理は、ＳｉＣ層上にＳｉＯ₂膜を形成した後に、ＳｉＣ層とＳｉＯ₂膜との界面に発生した界面準位を電気的に不活性化するというものである。但し、この手法では、界面準位の減少に伴ってＳｉＯ₂膜中に多くのホールトラップが形成されるため、絶縁強度の低下を伴う。

例えばＭＯＳＦＥＴのゲート絶縁膜である熱酸化膜に対して窒化処理を行うと、オン抵抗を低くすることができる。また窒化処理によってアクセプタ型の界面準位が減少するのに伴い、当該ＭＯＳＦＥＴの閾値電圧が低下して理論値へと近づくことも報告されている（非特許文献２）。

ＳｉＣ半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が最優先である。これを実現するためには、閾値電圧がある程度大きいことが必要である。蓄積型チャネルＭＯＳＦＥＴなどの比較的複雑な構造のデバイスに上記の窒化処理を行うと、オン抵抗の低減は図れるものの、閾値電圧が低くなりすぎて、パワーデバイスとして致命的な結果を招く。悪い場合には、ノーマリ・オン特性となる。

このような背景から、ＳｉＣにより構成されるＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）の開発において、チャネル移動度の向上、ゲート絶縁膜の信頼性の向上と共に、閾値電圧を適切に制御できる技術の確立が急務となっている。

下記の特許文献１には、熱酸化膜のゲート絶縁膜に対して窒化処理を行った後にＳｉＣ−ＭＯＳＦＥＴの閾値電圧を上昇させる方法として、水蒸気（Ｈ₂Ｏ）を含む酸素（Ｏ₂）雰囲気で熱処理を行う手法が開示されている。これによれば、８００℃以上１１００℃未満の温度範囲が特に効果的とされており、例えば９５０℃、１時間の熱処理によって閾値電圧は＋８Ｖと大幅に増加する。

特開２００５−２２３００３号公報

K. Fujihira, N. Miura, K. Shiozawa, M. Imaizumi, K. Ohtsuka, and T. Takami, "Successful Enhancement of Lifetime for SiO2 on 4H-SiC by N2O Anneal," Electron Device Lett., 25, 734-736 (2004). G. Y. Chung, J. R. Williams, C. C. Tin, K. McDonald, D. Farmer, R. K. Chanana, S. T. Pantelides, O. W. Holland, L. C. Feldman, "Interface state density and channel mobility for 4H-SiC MOSFETs with nitrogen passivation," Applied Surface Science 184, 399-403 (2001).

上記したように、ＳｉＣ層を熱酸化して形成するＳｉＯ₂膜（熱酸化膜）は、転位欠陥の影響などにより信頼性に乏しい。またＳｉＣ／ＳｉＯ₂界面には界面準位が多く存在し、それがＳｉＣの本来有する物性値から期待される素子特性、特に低いチャネル移動度を実現する妨げとなっている。界面準位を減少させる手法の１つとして窒化処理があるが、界面準位の減少に伴いＳｉＯ₂膜中に多くのホールトラップが形成されるため、絶縁強度の低下を伴う。またパワーデバイスとして用いられるＳｉＣ−ＭＯＳＦＥＴに対して行うと、閾値電圧が低下するため高耐圧特性を維持できなくなる場合がある。

本発明は以上のような課題を解決するためになされたものであり、炭化珪素層上に形成された二酸化珪素膜において高い信頼性および高い絶縁強度を実現でき、デバイスの閾値電圧を制御可能にした炭化珪素半導体装置の製造方法を提供することを目的とする。

本発明にかかる炭化珪素半導体装置の製造方法は、（ａ）ＳｉＣ層の表面にＣＶＤ法によりＳｉＯ₂膜を堆積する工程と、（ｂ）前記ＳｉＯ₂膜および前記ＳｉＣ層に対し、窒化処理を行う工程と、（ｃ）前記ＳｉＯ₂膜および前記ＳｉＣ層に対し、水蒸気を含んだ酸素雰囲気での熱処理を行う工程とを含むものである。

ＣＶＤ酸化膜を用いることで熱酸化膜よりも高い信頼性が得られる。また窒化処理によりキャリア移動度を向上させることができる。窒化処理を行うとＣＶＤ膜の絶縁強度が低下するが、水蒸気を含んだ酸素雰囲気での熱処理によって、その低下した絶縁強度を改善させることができる。また窒化処理は、デバイスの閾値電圧を下げるように作用するが、水蒸気を含んだ酸素雰囲気での熱処理は、閾値電圧を上げる働きもあり、その音頭および時間を調整することで閾値電圧の制御も可能である。

実施の形態１に係るＭＯＳＦＥＴの概略断面図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法におけるゲート絶縁膜の形成工程を示すフロー図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴの製造方法の工程図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜への窒化処理が閾値電圧およびチャネル移動度に与える影響を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜への窒化処理が当該ゲート絶縁膜の絶縁強度に与える影響を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜の熱処理温度と閾値電圧との関係を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜の熱処理温度とチャネル移動度との関係を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜の熱処理時間と閾値電圧との関係を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜の熱処理時間とチャネル移動度との関係を示す図である。 実施の形態１に係るＭＯＳＦＥＴのゲート絶縁膜の絶縁強度を示す図である。 実施の形態２に係る縦型ＭＯＳＦＥＴの終端部の概略断面図である。 実施の形態２に係るｐｎダイオードおよび素子分離領域の概略断面図である。

本発明においては、ＳｉＣ層上に設けるＳｉＯ₂膜として、熱酸化膜の代わりに化学的気相成長（ＣＶＤ）法により堆積させたＳｉＯ₂膜（以下「ＣＶＤ酸化膜」と称す）を使用する。ＣＶＤ酸化膜は、熱酸化膜に比べてＳｉＣ層との界面における界面準位密度が低い。そのため例えばＳｉＣ−ＭＯＳＦＥＴのゲート絶縁膜にＣＶＤ酸化膜を用いれば、チャネル移動度を向上させることができる。またＣＶＤ酸化膜は、ＳｉＣ層に含まれる転位欠陥等の影響を受けないため熱酸化膜よりも高い信頼性が期待できる。

しかし、ＳｉＣ−ＭＯＳＦＥＴのゲート絶縁膜にＣＶＤ酸化膜を用いた場合でもチャネル移動度は理想的な値になるとまでは言えず、またＣＶＤ酸化膜は多孔質であるため、耐圧（絶縁強度）に関しては熱酸化膜よりも劣るといった課題が残る。

そこで本発明では、ＳｉＣ層上に形成したＣＶＤ酸化膜に対し、窒化処理、並びに水蒸気（Ｈ₂Ｏ）を含む酸素（Ｏ₂）雰囲気での熱処理を行うことにより、ＣＶＤ酸化膜の電気的特性および信頼性の向上を図り、それによりＳｉＣ半導体装置の性能向上を図る。

＜実施の形態１＞
図１は、実施の形態１に係るＳｉＣ半導体装置であるＳｉＣ−ＭＯＳＦＥＴの概略断面図である。ここではＭＯＳＦＥＴの一例として、横型のｎチャネル型ＭＯＳＦＥＴを示す。

当該ＭＯＳＦＥＴは、ｎ型のＳｉＣ基板１上に成長させたｐ型のＳｉＣエピタキシャル層２に形成される。エピタキシャル層２の上部には、ｎ型のドレイン領域３とソース領域４が間隔をあけて形成されている。またソース領域４に隣接する部分にｐ型のウェルコンタクト領域５が形成されている。

エピタキシャル層２の上面には、ゲート絶縁膜６が形成されており、ゲート絶縁膜６の上には、ドレイン領域３、ソース領域４およびその間のエピタキシャル層２（チャネル領域）を跨ぐようにゲート電極７が形成されている。またゲート絶縁膜６において、ドレイン領域３上の領域と、ソース領域４およびウェルコンタクト領域５上の領域には開口が設けられている。ドレイン領域３の上の開口には、当該ドレイン領域３に電気的に接続するドレイン電極８が形成され、ソース領域４およびウェルコンタクト領域５の上の開口には、それらソース領域４およびウェルコンタクト領域５に電気的に接続するソース電極９が形成されている。

図１のＭＯＳＦＥＴは、ゲート電極７に閾値電圧以上の電圧が印加されるとオン状態（導通状態）となる。このときゲート電極７の下方のエピタキシャル層２（チャネル領域）の表面部分に、ドレイン領域３とソース領域４との間の電流経路となる反転チャネル層が形成され、ドレイン領域３とソース領域４との間が導通する。ｎチャネル型ＭＯＳＦＥＴの場合、多数キャリアは電子であり、ソース領域４からエピタキシャル成長層２の表面部（上記の反転チャネル層）へ流れ込む電子は、ドレイン電極８とソース電極９の間の電圧によって生じる電界に従って、ドレイン領域３に到達する。これにより、ドレイン電極８とソース電極９との間に電流が流れる。

また、ゲート電極７の電圧が閾値電圧よりも低いときは、反転チャネル層が形成されないため、ＭＯＳＦＥＴはオフ状態（非導通状態）となり、ドレイン電極８とソース電極９との間に電流は流れない。

図２〜図８は、図１のＭＯＳＦＥＴの製造方法を説明するための図である。これらの図を参照しつつ、図１のＭＯＳＦＥＴの製造方法について説明する。

まずｎ型のＳｉＣ基板１の上に、エピタキシャル結晶成長法を用いてｐ型のＳｉＣから成るエピタキシャル層２を形成する（図２）。エピタキシャル層２の厚さは１〜５０μｍ程度、不純物濃度は１×１０¹⁵〜１×１０¹⁸ｃｍ^-3程度であればよい。なお、ＳｉＣ基板１は、例えば４Ｈ、６Ｈ、３Ｃ等のポリタイプを有し、面方位が例えば（０００１）、（０００−１）、（１１−２０）等のものを用いることができる。

次に、写真製版技術を用いて、ドレイン領域３およびソース領域４の形成領域上を開口したマスク（不図示）をエピタキシャル層２上に形成する。当該マスクを注入阻止膜にしてｎ型不純物をイオン注入することで、エピタキシャル層２にドレイン領域３およびソース領域４を形成し、マスクを除去する（図３）。

ドレイン領域３およびソース領域４は、エピタキシャル層２の厚さより浅く形成する。ドレイン領域３およびソース領域４の形成に用いるｎ型不純物としては、例えばリン（Ｐ）、窒素（Ｎ）などが挙げられ、その注入濃度は例えば１×１０¹⁸〜１×１０²¹ｃｍ^-3程度でよい。

再び写真製版技術を用いて、今度はウェルコンタクト領域５の形成領域上を開口したマスク（不図示）をエピタキシャル層２上に形成する。当該マスクを注入阻止膜にしてｐ型不純物をイオン注入することでウェルコンタクト領域５を形成し、マスクを除去する（図４）。

ウェルコンタクト領域５の形成に用いるｐ型不純物としては、例えばボロン（Ｂ）、アルミニウム（Ａｌ）などが挙げられ、その注入濃度は、例えば１×１０¹⁸〜１×１０²¹ｃｍ^-3程度でよい。なお、上記の各マスクは、例えばレジスト、二酸化珪素、窒化珪素等を用いることができる。

ここで熱処理装置を用い、ＳｉＣ基板１に対して例えば１３００〜１９００℃の高温条件下で、例えば３０秒〜１時間程度の熱処理を行う。これにより、ドレイン領域３、ソース領域４およびウェルコンタクト領域５の形成のために注入した不純物イオンが、電気的に活性化される。

続いて図５の如く、エピタキシャル層２上にゲート絶縁膜６を形成するが、この工程では図６のフロー図に示す処理が行われる手順で行われる。まず、ＳｉＣ基板１をＣＶＤ炉内に移動させ、ＣＶＤ法により、ＳｉＯ₂膜（ＣＶＤ酸化膜）であるゲート絶縁膜６を５０ｎｍ程度の膜厚でエピタキシャル層２上に形成する（ステップＳ１）。

本実施の形態では、ゲート絶縁膜６として、８００℃〜９００℃程度の減圧（ＬＰ）ＣＶＤ炉内にてモノシラン（ＳｉＨ₄）とＮ₂Ｏ、あるいはジクロルシラン（ＳｉＨ₂Ｃｌ₂）とＮ₂Ｏを用い、真空度０．５〜５Ｔｏｒｒの条件下にて堆積される「ＨＴＯ（High Temperature Oxide）膜」と称されるＳｉＯ₂膜を用いた。

このゲート絶縁膜６の形成工程では、ゲート絶縁膜６となるＣＶＤ酸化膜を堆積させる前に、酸素を含む雰囲気または窒素酸化ガス雰囲気でエピタキシャル層２（ＳｉＣ層）の表面を予め酸化させる前処理を行ってもよい。

続いて、ＳｉＣ基板１をＣＶＤ炉から取り出すために一旦温度を下げ、その後、窒化処理炉へ導入させる。そしてＳｉＣ基板１に対し、一酸化窒素（ＮＯ）や一酸化二窒素（Ｎ₂Ｏ）、二酸化窒素（ＮＯ₂）などの窒素酸化ガス雰囲気中、あるいはアンモニア（ＮＨ３）ガス雰囲気中での熱処理を行うことで、ゲート絶縁膜６の窒化処理を行う（ステップＳ２）。

本実施の形態においては、窒化処理炉内を昇温させ、所定の処理温度に到達した時点で炉内の雰囲気を窒素酸化ガス雰囲気に切り替え、この窒素酸化ガス雰囲気および処理温度を所定時間維持することによって、ゲート絶縁膜６の窒化処理を行った。なお、窒素酸化ガス雰囲気については、ＮＯガス、Ｎ₂ＯガスまたはＮＯ₂ガスのみの雰囲気に限られず、それらの２以上が混在する雰囲気であってもよいし、窒素酸化ガスを不活性ガス（窒素、アルゴン、ヘリウム、クリプトン等）で希釈した雰囲気であってもよい。

窒化処理工程における処理温度としては、９００℃〜１４５０℃であるのが望ましい。９００℃以下の低温では窒化速度が非常に遅く、窒素原子による界面準位の不活性化が殆ど進行せず、１４５０℃以上の高温ではＮＯ、Ｎ₂Ｏ、Ｎ₂Ｏが分解して生じた酸素によるＳｉＣ層の熱酸化が進行し、新たな界面準位を生み出す結果となるためである。また窒化処理の時間は、１０分〜１０時間程度が望ましい。

この窒化処理により、エピタキシャル層２（ＳｉＣ層）とゲート絶縁膜６（ＣＶＤ酸化膜）との界面が窒化され、当該界面における界面準位が電気的に不活性化される。但しこの段階では、界面準位の減少に伴ってＳｉＯ₂膜中に多くのホールトラップが形成されるため、ゲート絶縁膜６の絶縁強度が低下する。

窒化処理を行った後は、窒化処理炉内を不活性ガス雰囲気に切り替えつつ、所定時間、窒化処理の温度を保持する。そして窒化処理炉内の温度を下げ、ＳｉＣ基板１の温度が所定温度まで下がったら、ＳｉＣ基板１を窒化処理炉から取り出す。

続いてＳｉＣ基板１を酸化炉へ移動させ、水蒸気（Ｈ₂Ｏ）を含む酸素（Ｏ₂）雰囲気での熱処理を行う（ステップＳ３）。この熱処理の温度は、ＳｉＣ基板１の表面が熱酸化する温度よりも充分に低いことが重要であり、好ましくは５００℃以上１０５０℃以下である。

Ｈ₂Ｏを含むＯ₂雰囲気での熱処理により、ＣＶＤ酸化膜（ゲート絶縁膜６）に多量のＯＨ基が取り込まれ、窒化処理によって生じたホールトラップが中和される。また同熱処理によって、多孔質であったＣＶＤ酸化膜の密度が高くなる。その結果、窒化処理工程で低下したゲート絶縁膜６の絶縁強度が改善される。

ゲート絶縁膜６に対する各処理が行われた後、ゲート絶縁膜６上にゲート電極７の材料である導電性膜を形成し、写真製版技術を用いてパターニングすることにより、ゲート電極７を形成する（図７）。ゲート電極７は、両端部がドレイン領域３およびソース領域４の情報に上に位置し、ドレイン領域３、ソース領域４およびその間のエピタキシャル層２上に跨るパターンとなる。

ゲート電極７の材料としては、ｎ型またはｐ型の多結晶Ｓｉ（ポリシリコン）、ｎ型またはｐ型の多結晶ＳｉＣ、あるいはアルミニウム、チタン、モリブデン、タンタル、ニオブ、タングステン等の低抵抗高融点金属およびその窒化物などが挙げられる。

ゲート電極７を形成した後、写真製版技術を用いてゲート絶縁膜６をパターニングし、ドレイン領域３、ソース領域４およびウェルコンタクト領域５の上面を露出させる（図８）。このときゲート電極７の下のゲート絶縁膜６は、ゲート電極７より長い形状にパターニングされる。これにより、ゲート電極７とこの後形成するドレイン電極８およびソース電極９との間が確実に分離される。

そして、ドレイン電極８およびソース電極９の材料である導電性膜を成膜し、写真製版技術を用いてパターニングすることによって、露出したドレイン領域３上にドレイン電極８を形成すると共に、露出したソース領域４およびウェルコンタクト領域５上にソース電極９を形成する。以上により、図１に示したＭＯＳＦＥＴの構成が完成する。

ドレイン電極８およびソース電極９の材料としては、アルミニウム、ニッケル、チタン、金およびこれらの複合物を用いることができる。また、ドレイン領域３、ソース領域４およびウェルコンタクト領域５とのオーミック接触を得るために、ドレイン電極８およびソース電極９を形成した後に、１０００℃程度の熱処理を行ってもよい。

上の説明では、ゲート絶縁膜６の形成工程において、ＣＶＤ法によるゲート絶縁膜６の形成工程（図６のステップＳ１）と、窒化処理工程（ステップＳ２）と、Ｈ₂Ｏを含むＯ₂雰囲気での熱処理工程（ステップＳ３）とが、それぞれ個別の装置によって行われると仮定したが、それらの工程は、単一の装置内で連続的または同時に行われてもよい。この場合、ＳｉＣ基板１を他の装置に移動させる必要が無いため、ＳｉＣ基板１の温度を一旦下げる必要が無くなりプロセス時間を短縮されると共に、その移動の際にＳｉＣ基板１が汚染されることも防止できる。

本実施の形態によれば、ゲート絶縁膜６としてＣＶＤ酸化膜を用いるため、ゲート絶縁膜６の信頼性は高い。またゲート絶縁膜６の窒化処理により、エピタキシャル層２（ＳｉＣ層）とゲート絶縁膜６（ＣＶＤ酸化膜）との界面における界面準位が電気的に不活性化されるため、チャネル移動度が向上して、ＭＯＳＦＥＴのオン抵抗を低くすることができる。

但し、窒化処理では、ＣＶＤ酸化膜に多くのホールトラップが形成されるため、熱酸化膜よりも絶縁強度が低いＣＶＤ酸化膜の絶縁強度がさらに低下する。またＭＯＳＦＥＴの閾値電圧を低下させる傾向があり、ＭＯＳＦＥＴの耐圧特性が劣化するといった問題が残る。

そこで本発明では、窒化処理が施されたＣＶＤ酸化膜（ゲート絶縁膜６）に対して、Ｈ₂Ｏを含むＯ₂雰囲気での熱処理を行う。これにより、ＣＶＤ酸化膜に多量のＯＨ基が取り込まれ、窒化処理によって生じたホールトラップが中和されると共に、多孔質であったＣＶＤ酸化膜の密度が高くなる。よって、窒化処理工程で低下したゲート絶縁膜６の絶縁強度が改善される。また、当該熱処理は、ＭＯＳＦＥＴの閾値電圧を高める作用があり、窒化処理によりＭＯＳＦＥＴの耐圧特性が劣化する問題も解決できる。なお、ＭＯＳＦＥＴの閾値電圧は、この熱処理の温度や時間を調整することにより制御することができる。

本発明者は、本発明の効果を裏付けるべく各種の実験を行った。以下、その実験結果を示す。

図９は、ゲート絶縁膜への窒化処理が閾値電圧およびチャネル移動度に与える影響を示す図である。この実験では、ゲート絶縁膜に対してＨ₂Ｏを含むＯ₂雰囲気での熱処理は行っていない。ＣＶＤ酸化膜のゲート絶縁膜に対して窒化処理を行うと、ＭＯＳＦＥＴのチャネル移動度は約４倍に向上したことが確認できた。しかし、閾値電圧は１１Ｖ程度低下した。

図１０は、ゲート絶縁膜への窒化処理が当該ゲート絶縁膜の絶縁強度に与える影響を示す図である。この実験でも、ゲート絶縁膜に対してＨ₂Ｏを含むＯ₂雰囲気での熱処理は行っていない。ＣＶＤ酸化膜のゲート絶縁膜に窒化処理を行うと、窒化処理前（ＣＶＤ酸化膜の堆積直後）に比べ、ゲート絶縁膜の絶縁強度が低下することが分かる。

図１１および図１２は、ゲート絶縁膜に対するＨ₂Ｏを含むＯ₂雰囲気での熱処理の温度と、閾値電圧およびチャネル移動度との関係を示す図である。この実験では、熱処理の時間は３０分間とした。熱処理温度を高くするほど閾値電圧を高くすることができる（図１１）。しかし、熱処理温度が高くなるとチャネル移動度は低下することに留意すべきである（図１２）。例えば６５０℃の熱処理を行うと、熱処理を行わない場合（破線）に比べ、閾値電圧を２．３Ｖ程度上昇させることができた。このときチャネル移動度は約４ｃｍ²／Ｖｓ低下したが、これは窒化処理による上昇分（図９参照）に比べて小さいため、ＣＶＤ酸化膜の堆積直後の状態よりも高いチャネル移動度は確保されている。

図１３および図１４は、ゲート絶縁膜に対するＨ₂Ｏを含むＯ₂雰囲気での熱処理の時間と、閾値電圧およびチャネル移動度との関係を示す図である。この実験では、熱処理の温度は７５０℃とした。熱処理時間を長くするほど閾値電圧を高くすることができる（図１３）。しかし、熱処理時間が長くなるとチャネル移動度は低下する（図１４）。例えば１０分間の熱処理を行うと、熱処理を行わない場合に比べ、閾値電圧を２．６Ｖ程度上昇させることができた。このときチャネル移動度は約５ｃｍ²／Ｖｓ低下したが、これも窒化処理による上昇分（図９参照）に比べて小さいため、ＣＶＤ酸化膜の堆積直後の状態よりも高いチャネル移動度は確保されている。

図１５は、本実施の形態に係るＭＯＳＦＥＴのゲート絶縁膜の絶縁強度を示す図である同図には比較のため、熱酸化膜のゲート絶縁膜に窒化処理を施した場合と、ＣＶＤ酸化膜のゲート電極に窒化処理のみを施した場合の実験結果も示している。本実施の形態のゲート電極（ＣＶＤ酸化膜に窒化処理とＨ₂Ｏを含むＯ₂雰囲気での熱処理の両方を施したもの）は、絶縁強度が最も優れていることが確認できた。つまり、窒化処理により低下した絶縁強度がＨ₂Ｏを含むＯ₂雰囲気での熱処理によって改善されたことが確認できた。

以上のように、本実施の形態に係るＭＯＳＦＥＴの製造方法によれば、高い信頼性および高い絶縁強度のゲート絶縁膜を実現でき、デバイスの閾値電圧を適切に制御可能なＳｉＣ−ＭＯＳＦＥＴが得られる。

＜実施の形態２＞
実施の形態１では、ＳｉＣ半導体装置の例としてＭＯＳＦＥＴを示したが、本発明は、ＳｉＣ層上に形成されたＳｉＯ₂膜を有する構造の半導体装置に広く適用可能である。例えばＩＧＢＴなどの絶縁ゲート型トランジスタ素子のゲート電極はもちろん、各種半導体素子の終端構造および素子分離構造に対しても適用可能である。以下、それ幾つかの例を示す。

図１６は、縦型ＭＯＳＦＥＴの終端部の概略断面図である。図１６においては、図１に示したものと同一の機能を有する要素については、同一符号を付している。縦型ＭＯＳＦＥＴでは、ドレイン電極８がＳｉＣ基板１の裏面に配設される。この構造のＭＯＳＦＥＴにおいても、ゲート絶縁膜６としてＣＶＤ酸化膜を用い、そのゲート絶縁膜６に対して窒化処理とＨ₂Ｏを含むＯ₂雰囲気での熱処理を施すことにより、実施の形態１と同様の効果が得られる。

ここで、図１６に示すＭＯＳＦＥＴの終端部では、ＳｉＣ基板１の上部にｐ型の不純物領域である終端領域１１が形成され、ＳｉＣ基板１の上に熱酸化膜であるフィールド酸化膜１２が形成されている。窒化処理とＨ₂Ｏを含むＯ₂雰囲気での熱処理は、熱酸化膜に対しても有効であるため、それらの処理をゲート絶縁膜６と共にフィールド酸化膜１２にも施してもよい。それにより、ゲート絶縁膜６とＳｉＣ基板１の界面における界面準位密度の低減、およびゲート絶縁膜６の絶縁強度の向上も図ることができる。

図１７は、ｐｎダイオードおよび素子分離領域の概略断面図である。当該ｐｎダイオードは、ＳｉＣ基板１の上部に形成されたｐ型領域２１およびそれに接続するアノード電極２３と、ｐ型領域２１の上部に形成されたｎ型領域２２およびそれに接続するカソード電極２４とから構成される。

ここで、図１７に示すｐｎダイオードは、シャロートレンチ分離（ＳＴＩ）法の素子分離構造により規定される領域に形成されている。この素子分離構造は、ＳｉＣ基板１の上部に形成されたトレンチ内にＣＶＤ酸化膜である分離酸化膜２５が埋め込まれて成っている。本発明は、分離酸化膜２５に対しても適用できる。つまり、分離酸化膜２５に対して窒化処理とＨ₂Ｏを含むＯ₂雰囲気での熱処理を施すことにより、分離酸化膜２５とＳｉＣ基板１の界面における界面準位密度の低減、および分離酸化膜２５の絶縁強度の向上を図ることができる。

また、窒化処理とＨ₂Ｏを含むＯ₂雰囲気での熱処理を施した本発明に係るＣＶＤ酸化膜は、絶縁強度が高いため、パワーデバイスの表面保護膜として利用することも可能である。

１ ＳｉＣ基板、２ エピタキシャル層、３ ドレイン領域、４ ソース領域、５ ウェルコンタクト領域、６ ゲート絶縁膜、７ ゲート電極、８ ドレイン電極、９ ソース電極、１１ 終端領域、１２ フィールド酸化膜、２１ ｐ型領域、２２ ｎ型領域、２３ アノード電極、２４ カソード電極、２５ 分離酸化膜。

Claims (7)

1. （ａ）ＳｉＣ層の表面にＣＶＤ法によりＳｉＯ₂膜を堆積する工程と、
   （ｂ）前記ＳｉＯ₂膜および前記ＳｉＣ層に対し、窒化処理を行う工程と、
   （ｃ）前記ＳｉＯ₂膜および前記ＳｉＣ層に対し、水蒸気を含んだ酸素雰囲気での熱処理を行う工程と
   を含むことを特徴とする炭化珪素半導体装置の製造方法。
2. 前記工程（ｃ）は、
   前記熱処理の温度および時間の少なくとも片方を調整することにより炭化珪素半導体装置の閾値電圧を制御する工程を含む
   請求項１記載の炭化珪素半導体装置の製造方法。
3. 前記工程（ａ）は、
   前記ＳｉＯ₂膜を堆積する前に、酸素を含む雰囲気または窒素酸化ガス雰囲気で前記ＳｉＣ層の表面を予め酸化させる工程を含む
   請求項１または請求項２記載の炭化珪素半導体装置の製造方法。
4. 前記窒化処理は、窒素酸化ガス雰囲気での熱処理である
   請求項１から請求項３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
5. 前記窒素酸化ガスは、ＮＯガス、Ｎ₂ＯガスおよびＮＯ₂ガスの１種以上を含む
   請求項４記載の炭化珪素半導体装置の製造方法。
6. 前記窒化処理は、アンモニアガス雰囲気での熱処理である
   請求項１から請求項３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
7. 工程（ｃ）における熱処理の温度は、５００℃から１０５０℃の間である
   請求項１から請求項６のいずれか１つに記載の炭化珪素半導体装置の製造方法。

Images