JP2013004643A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013004643A JP2013004643A JP2011132850A JP2011132850A JP2013004643A JP 2013004643 A JP2013004643 A JP 2013004643A JP 2011132850 A JP2011132850 A JP 2011132850A JP 2011132850 A JP2011132850 A JP 2011132850A JP 2013004643 A JP2013004643 A JP 2013004643A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- heat treatment
- temperature
- rate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】チャネル移動度の低下を抑制しつつ閾値電圧を制御する炭化珪素半導体装置の製造方法の提供を目的とする。
【解決手段】本発明の炭化珪素半導体装置の製造方法は、(b)二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備える。工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含む。工程(c1)は、窒化処理直後のチャネル移動度をμch、昇温又は降温開始時刻をt=0、熱処理開始時刻をt=t1、熱処理終了時刻をt=t2、熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける熱処理炉の温度をT(K)とした場合に、式(1)により求められる炭化珪素基板中のチャネル移動度の低下率が10%以下となるように昇温速度及び/又は降温速度を決定する。
【選択図】図1
【解決手段】本発明の炭化珪素半導体装置の製造方法は、(b)二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備える。工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含む。工程(c1)は、窒化処理直後のチャネル移動度をμch、昇温又は降温開始時刻をt=0、熱処理開始時刻をt=t1、熱処理終了時刻をt=t2、熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける熱処理炉の温度をT(K)とした場合に、式(1)により求められる炭化珪素基板中のチャネル移動度の低下率が10%以下となるように昇温速度及び/又は降温速度を決定する。
【選択図】図1
Description
本発明は炭化珪素半導体装置の製造方法に関するものであり、特に閾値電圧の制御に関する。
炭化珪素は優れた物性値を持ち、高耐圧で低損失なパワーデバイスの実現を可能にする。しかしながら、熱酸化直後の炭化珪素/二酸化珪素界面には多くの界面準位が存在する。この界面準位により、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなってしまう。
この界面準位が発生する原因として、二酸化珪素膜中に炭化珪素中の炭素原子が析出することが考えられる。
そこで、炭化珪素層上に二酸化珪素膜を形成した後、一酸化窒素(NO)や一酸化二窒素(N2O)等の窒素酸化ガス雰囲気やアンモニア(NH3)ガス雰囲気で熱処理を行うことにより、界面準位の低減が図られており、中でも一酸化窒素ガスによる酸窒化処理が効果的である。一酸化窒素ガス雰囲気で熱処理を行うことにより、炭化珪素層と二酸化珪素膜の界面に発生した界面準位が電気的に不活性化される。
ところで、炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が最優先となる。これを実現するため、閾値電圧にはある程度の大きさが必要である。ところが、低抵抗デバイスを実現するために蓄積型MOSFETなどの比較的構造の複雑なデバイスに上述の窒化処理を行うと、アクセプタ型の界面準位の減少に伴い、閾値電圧は理論値へと近づいて低下し(非特許文献1参照)、パワーデバイスとして低すぎるか、悪い場合にはノーマリ・オン特性となってしまう。
このような理由から、炭化珪素MOSFETの開発においては、チャネル移動度の向上と共に閾値電圧を制御することが急務となっている。特許文献1では、窒化処理後の炭化珪素半導体装置の閾値電圧を上昇させる手段として、窒化処理の後に水蒸気(H2O)を含む酸素(O2)雰囲気において熱処理を行う手法が開示されている。温度範囲は800℃以上1100℃未満が特に良いとされており、例えば950℃、1時間の熱処理により閾値電圧は+8Vと大幅に増加する。
G. Y. Chung他, "Interface state density and channel mobility for 4H−SiC MOSFETs with nitrogen passivation," Applied Surface Science 184, pp.399-403 , 2001.
しかしながら、窒化処理後から水蒸気を含む酸素雰囲気での熱処理を行うまでの間に、炭化珪素半導体装置が500℃以上の不活性ガス雰囲気に曝されると、窒化処理により低減した界面準位が再び活性化し、チャネル移動度が低下するという問題点がある。
本発明は上述の問題点に鑑み、チャネル移動度の低下を抑制しつつ閾値電圧を制御する炭化珪素半導体装置の製造方法の提供を目的とする。
本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に二酸化珪素膜を形成する工程と、(b)二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、
により求められる工程(c1)における炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように昇温速度及び/又は降温速度を決定する。
本発明の炭化珪素半導体装置の製造方法は、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、(1)式により求められる工程(c1)における炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を抑制しながら閾値電圧を制御することが可能である。
(前提技術)
図1に、水蒸気を含んだ酸素雰囲気における熱処理のプロセスシーケンスを示す。二酸化珪素膜を形成した炭化珪素基板に窒化処理を行って界面準位を不活性化した後、水蒸気を含んだ酸素雰囲気における熱処理を行って閾値電圧を上げる。
図1に、水蒸気を含んだ酸素雰囲気における熱処理のプロセスシーケンスを示す。二酸化珪素膜を形成した炭化珪素基板に窒化処理を行って界面準位を不活性化した後、水蒸気を含んだ酸素雰囲気における熱処理を行って閾値電圧を上げる。
この熱処理を行う炉に炭化珪素基板を投入して、基板投入温度から熱処理温度まで昇温する。熱処理温度に達すると、不活性ガスから水蒸気を含んだ酸素ガスへと流入ガスを切り換えて熱処理を行う。熱処理が終わると、再び流入ガスを不活性ガスに切り換えて、熱処理温度から基板取出温度まで降温する。
このように、熱処理工程の前後の昇温工程および降温工程(図1の斜線領域)において、炭化珪素基板は高温の不活性ガス雰囲気に曝露されており、この領域の増加に伴いチャネル移動度は低下する。
図2に、炭化珪素基板を950℃の不活性ガス雰囲気に曝したときの曝露時間に対するチャネル移動度の変化を示す。温度が一定である場合、チャネル移動度は時間の一次関数で表され、曝露時間が長くなるほどチャネル移動度の低下が促進する。曝露時間に対するチャネル移動度の低下は反応律速となる。
図3に、曝露温度に対するチャネル移動度の変化を、曝露時間30分と1時間のそれぞれについて示す。暴露時間が長くなるほど、また曝露温度が高くなるほど、チャネル移動度の低下が促進することが分かる。
ここで、チャネル移動度の低下量はアレニウスの式で表される。界面準位の活性化エネルギーは1.05eVであるので、曝露温度をT[K]とすると、チャネル移動度はexp(−1.05/kT)[cm2/Vs]に比例して低下する。さらに、曝露時間をt[s]とすると、チャネル移動度の低下量はt×750×exp(−1.05/kT)[cm2/Vs]と表される。図1の斜線で示した昇降温工程において、曝露温度T[K]は時間t[s]の関数となるので、チャネル移動度の低下量は∫750×exp(−1.05/kT)dt[cm2/Vs]と表される。
本発明はこのことを考慮し、閾値電圧制御のための熱処理工程の前後に行われる不活性ガス雰囲気の曝露時間を調整することにより、チャネル移動度が許容量を超えて低下することを防ぐものである。
(実施の形態1)
<構成>
図4は、本発明に係る炭化珪素半導体装置の一例として、nチャネル横型MOSFET(Metal-Oxide-Semiconductor Field-effect Transistor)の構造を示す断面図である。このnチャネル横型MOSFETは、n型の炭化珪素基板1、p型の炭化珪素からなるエピタキシャル層2、n型のドレイン領域3及びソース領域4、p型のウェルコンタクト5を備えている。エピタキシャル層2は炭化珪素基板1の表面に形成される。ドレイン領域3及びソース領域4は、エピタキシャル層2の表面から所定深さまで、互いに離間して形成される。ウェルコンタクト5はソース領域4に隣接してエピタキシャル層2の表面に形成される。
<構成>
図4は、本発明に係る炭化珪素半導体装置の一例として、nチャネル横型MOSFET(Metal-Oxide-Semiconductor Field-effect Transistor)の構造を示す断面図である。このnチャネル横型MOSFETは、n型の炭化珪素基板1、p型の炭化珪素からなるエピタキシャル層2、n型のドレイン領域3及びソース領域4、p型のウェルコンタクト5を備えている。エピタキシャル層2は炭化珪素基板1の表面に形成される。ドレイン領域3及びソース領域4は、エピタキシャル層2の表面から所定深さまで、互いに離間して形成される。ウェルコンタクト5はソース領域4に隣接してエピタキシャル層2の表面に形成される。
さらにnチャネル横型MOSFETは、ゲート酸化膜6、ゲート電極7、ドレイン電極8、ソース電極9を備える。ゲート酸化膜6は、エピタキシャル層2、ドレイン領域3、及びソース領域4上に形成される。ドレイン電極8はドレイン領域3上に形成され、ソース電極9はソース領域4とウェルコンタクト5上に形成される。ゲート電極7は、ゲート平面視において両端がドレイン領域3およびソース領域4と重複するようにして酸化膜6上に形成される。
<動作>
ゲート電極7に電圧が印加されると、ゲート電極7直下のエピタキシャル層2表面に反転チャネル層が形成され、ドレイン領域3とソース領域4の間に電荷の流れる経路が形成される。nチャネルMOSFETでは電子が多数キャリアであり、ソース領域4からエピタキシャル層2表面へ流れ込む電子は、ドレイン電極8の印加電圧により形成される電界に従い、エピタキシャル層2表面を介してドレイン電極8に到達する。したがって、ゲート電極7に電圧を印加することにより、ドレイン電極8からソース電極9に電流が流れる。
ゲート電極7に電圧が印加されると、ゲート電極7直下のエピタキシャル層2表面に反転チャネル層が形成され、ドレイン領域3とソース領域4の間に電荷の流れる経路が形成される。nチャネルMOSFETでは電子が多数キャリアであり、ソース領域4からエピタキシャル層2表面へ流れ込む電子は、ドレイン電極8の印加電圧により形成される電界に従い、エピタキシャル層2表面を介してドレイン電極8に到達する。したがって、ゲート電極7に電圧を印加することにより、ドレイン電極8からソース電極9に電流が流れる。
<製造工程>
図5〜図8は、図4に示すnチャネル横型MOSFETの製造工程を示す図である。まず、n型の炭化珪素基板1上に、エピタキシャル結晶成長法を用いてp型の炭化珪素からなるエピタキシャル層2を形成する(図5)。エピタキシャル層2の厚さは1〜50μm程度であればよく、不純物濃度は1×1015〜1×1018cm-3程度であればよい。
図5〜図8は、図4に示すnチャネル横型MOSFETの製造工程を示す図である。まず、n型の炭化珪素基板1上に、エピタキシャル結晶成長法を用いてp型の炭化珪素からなるエピタキシャル層2を形成する(図5)。エピタキシャル層2の厚さは1〜50μm程度であればよく、不純物濃度は1×1015〜1×1018cm-3程度であればよい。
炭化珪素基板1の面方位としては、(0001)面、(000−1)面、(11−20)面などを用いることができる。また、炭化珪素基板1には、ポリタイプとして4H、6H、又は3Cのいずれかを用いることができる。
次に、エピタキシャル層2表面に、ドレイン領域3およびソース領域4を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素、または窒化珪素などによりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対のn型のドレイン領域3およびソース領域4を形成する(図6)。図6では、イオン注入用のマスクを除去した後の断面構造を示している。
次いで、ウェルコンタクト5を形成する部分が露出するように、写真製版技術を用いてエピタキシャル層2、ソース領域4、およびドレイン領域5の表面にマスクを形成する。このマスクを不純物注入阻止膜としてp型不純物をイオン注入し、ソース領域4に隣接してウェルコンタクト5を形成する(図7)。図7では、ウェルコンタクト5形成用のマスクを除去した後の断面構造を示している。
ドレイン領域3およびソース領域4に導入されるn型不純物には、例えばリン(P)または窒素(N)などを用いることができ、その不純物濃度は、例えば1×1018〜1×1021cm-3程度であればよい。ドレイン領域3およびソース領域4は、エピタキシャル層2よりも浅く形成される。また、ウェルコンタクト5に導入されるp型不純物には、例えばボロン(B)またはアルミニウム(Al)などを用いることができ、その不純物濃度は、例えば1×1018〜1×1021cm-3程度であればよい。
続いて熱処理装置により、炭化珪素基板1を例えば1300〜1900℃の高温条件下で例えば30秒から1時間程度熱処理を行う。この熱処理により、ドレイン領域3、ソース領域4及びウェルコンタクト5に注入したイオンが電気的に活性化される。なお、以下の説明では、炭化珪素基板1の表面にエピタキシャル層2を形成した状態、さらにはエピタキシャル層2の表面に各種のイオン注入を行った状態、さらにはゲート酸化膜6を形成した状態のものを、文脈に応じて単に炭化珪素基板と称する。
次に、炭化珪素基板上にゲート酸化膜6を形成する(図8)。本実施の形態の炭化珪素半導体装置の製造方法では、熱酸化によりゲート酸化膜6として二酸化珪素膜を形成した後、窒化処理する工程と、その後さらに、水蒸気を含む酸素雰囲気で熱処理する工程とを備える。なお、以下の説明では、二酸化珪素膜をゲート酸化膜6と同様に二酸化珪素膜6と表記する。
二酸化珪素膜6は、酸素原子を含んだ雰囲気で炭化珪素基板を熱酸化する他、化学的気相成長法によっても形成することが出来る。また、酸素を含む雰囲気又は窒素酸化ガス雰囲気で炭化珪素基板の表面を酸化した後、化学的気相成長法により二酸化珪素膜6を形成しても良い。
二酸化珪素膜6を形成した後、炭化珪素基板を熱処理炉から取り出し、窒化処理炉へ導入する。そして窒化処理炉を昇温し、炉内が処理温度に到達した時点で、流入ガスを一酸化窒素ガスや一酸化二窒素ガス雰囲気に切り替え、この状態で処理温度を所定の時間維持する。このような窒化処理工程を実施することにより、二酸化珪素膜6(ゲート酸化膜6)と炭化珪素のエピタキシャル層2の界面準位が不活性化し、チャネル移動度が上昇する。
なお、窒化処理炉内の流入ガスには、窒素、アルゴン、ヘリウムまたはクリプトンなどの不活性ガスで希釈した一酸化窒素ガスまたは一酸化二窒素ガスが用いられてもよく、また一酸化窒素ガスと一酸化二窒素ガスが混在する雰囲気が用いられてもよい。また、二酸化窒素ガスやアンモニアガスを用いても良く、窒素元素を含むガスを用いて発生させたプラズマに炭化珪素基板を曝露しても良い。
また、窒化処理温度は900℃〜1450℃であるのが望ましい。これは、900℃以下の低温では窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しないためである。また、1450℃以上の高温条件下では一酸化窒素または一酸化二窒素の分解により生じる酸素によって熱酸化が進行し、新たな界面準位が増加するためである。窒化処理時間は、10分〜10時間程度が望ましい。窒化処理の後、炉内を基板取出温度まで降温してから炭化珪素基板を取り出す。
二酸化珪素膜6の形成と窒化処理が終了すると、次に水蒸気を含んだ酸素雰囲気での熱処理を行うため、炭化珪素基板を熱処理炉へ移動して、炉内を基板投入温度から熱処理温度まで昇温する。ここで熱処理温度は、炭化珪素基板が熱酸化する温度より十分低いことが重要である。熱処理炉内は窒素ガスなどの不活性ガスで満たされており、熱処理開始直前まで炭化珪素基板は不活性ガス雰囲気に曝される。
炉内温度が熱処理温度に近づいたら、流入ガスを不活性ガスから水蒸気を含んだ酸素ガスへと切り替えて熱処理を行う。
水蒸気を含んだ酸素雰囲気での熱処理終了後、熱処理炉内を基板取出温度まで降温し、炭化珪素基板を炉外へ取り出す。
水蒸気を含んだ酸素雰囲気での熱処理工程の前後の昇降温工程で、炭化珪素基板は不活性ガス雰囲気に曝されることにより、エピタキシャル層2と二酸化珪素膜6の界面準位が活性化し、チャネル移動度が低下する。そのため、炭化珪素基板を不活性ガス雰囲気に長時間曝すことは望ましくない。そこで、熱処理炉の昇温速度及び降温速度を制御することにより、チャネル移動度の低下が許容量を超えないようにする。
すなわち、窒化処理直後のチャネル移動度をμch、熱処理炉への基板投入時刻をt=0[s]、熱処理開始時刻をt=t1[s]、熱処理終了時刻をt=t2[s]、熱処理炉からの基板取り出し時刻をt=t3[s]、ボルツマン定数をk、時刻tにおける熱処理炉の温度をT[K]とした場合に、アレニウスの式に基づく
により求められるチャネル移動度の低下率が許容値以下となるように、熱処理炉の昇温速度及び降温速度を決定する。
例えば、昇温速度と降温速度がそれぞれ毎分10℃と毎分3℃である場合、(1)式より、熱処理温度が800℃以上になると、チャネル移動度の低下率は1%を超える。
そこで、チャネル移動度の低下許容率を1%とする場合には、炉内温度が800℃になった時点で、流入ガスを不活性ガスから水蒸気を含んだ酸素ガスに切り替える。
昇降温速度が変化すると、チャネル移動度の低下許容率を満たす熱処理温度も(1)式により変化する。例えば、昇温速度と降温速度が共に毎分10℃である場合、熱処理温度が860℃以上になると、チャネル移動度の低下率は1%を超える。
また、チャネル移動度の低下許容率が変わると、(1)式に従い当該チャネル移動度の低下許容率を満たす熱処理温度の上限も変化する。例えば、昇温速度と降温速度をそれぞれ毎分10℃と毎分3℃とし、チャネル移動度の低下許容率を3%とすると、熱処理温度の上限は890℃となる。同じ昇降温速度条件でチャネル移動度の低下許容率を5%まで緩和すると、熱処理温度の上限は940℃まで上昇する。
当然チャネル移動度の低下率は小さい方が良い。しかし、閾値電圧を大きくするためには一定の高い熱処理温度を実現する必要があり、昇降温速度は有限の値であることから、チャネル移動度の低下率には一定の値を許容する必要がある。これらのことを考慮して、実用上の検証を行った結果、チャネル移動度の低下許容率は5%が望ましいことが分かった。なお、チャネル移動度の低下をより抑制する場合には3%、または1%でも良いし、より閾値電圧を大きくする場合には10%でも良い。
なお、ゲート酸化膜6に関する上記の一連の処理工程においては、二酸化珪素膜6の形成と、窒化処理と、水蒸気を含む酸素雰囲気での熱処理をそれぞれ異なる処理炉で行うものとして説明している。しかし、これらの工程は、同一炉内で連続的に実施されてもよい。同一炉内で処理することにより、プロセス時間を短縮するととともに、装置間移動に伴う基板汚染が低減される。
次に、ゲート酸化膜6上にゲート電極7を成膜し、次いで写真製版技術を用いてゲート電極7をパターニングする(図9)。ゲート電極7は、平面視においてドレイン領域3及びソース領域4がその両端と重複し、ドレイン領域3とソース領域4の間に露出したエピタキシャル層2がその中央に位置するような形状にパターニングされる。
ゲート電極7の素材には、n型またはp型の多結晶珪素(ポリシリコン)を用いることが出来る。その他、n型またはp型の多結晶炭化珪素であってもよい。さらに、アルミニウム、またはチタン、モリブデン、タンタル、ニオブおよびタングステンなどの低抵抗高融点金属でもよく、高融点低抵抗金属の窒化物を用いてもよい。
ゲート電極7をパターニングした後、ゲート酸化膜6の不要部分を、写真製版技術を用いたパターニングおよびウェットまたはドライエッチングにより除去し、ドレイン領域3、ソース領域4およびウェルコンタクト5の表面を露出する(図10)。ゲート酸化膜6は、ゲート電極7よりも長く形成され、次工程で形成されるドレイン電極およびソース電極とゲート電極7の間を確実に電気的に分離する。
次いで、ドレイン領域3、ソース領域4、及びウェルコンタクト5の露出部分に、ドレイン電極8およびソース電極9を成膜およびパターニングにより形成する。
ドレイン電極8およびソース電極9の素材には、アルミニウム、ニッケル、チタン、および金などまたはこれらの複合物を用いることができる。また、ドレイン領域3、ソース領域4およびウェルコンタクト5に対するオーミック接触を得るため、ドレイン電極8ならびにソース電極9を形成した後に1000℃程度の熱処理を行っても良い。
以上の工程を経て、図4に断面構造を示すMOSFETの主要部が完成する。
以上の説明では、本発明の炭化珪素半導体装置としてMOSFETを採り上げたが、その他、炭化珪素層上に形成される二酸化珪素膜をゲート絶縁膜として有する絶縁ゲート型トランジスタ素子として、IGBTに適用しても良い。また、この絶縁ゲート型トランジスタ素子としては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子に対しても、ソースおよびゲート電極とドレイン電極が基板を挟んで形成される縦型半導体素子であっても良い。
<効果>
本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に二酸化珪素膜6を形成する工程と、(b)二酸化珪素膜6が形成された炭化珪素基板を窒化処理する工程と、(c)前記窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、前記工程(c)は、(c1)前記窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、前記工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、(1)式により求められる前記工程(c1)における前記炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に二酸化珪素膜6を形成する工程と、(b)二酸化珪素膜6が形成された炭化珪素基板を窒化処理する工程と、(c)前記窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、前記工程(c)は、(c1)前記窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、前記工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、(1)式により求められる前記工程(c1)における前記炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
また、前記工程(c1)では、チャネル移動度の低下率が5%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
また、前記工程(c1)では、チャネル移動度の低下率が3%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
また、前記工程(c1)では、チャネル移動度の低下率が1%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
また、前記工程(b)の窒化処理と、前記工程(c)の熱処理を同一炉内で行うことにより、プロセス時間を短縮するととともに、装置間移動に伴う基板汚染が低減することが出来る。
また、前記工程(c)では、大気圧で熱処理を行うので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
また、前記工程(a)では、酸素原子を含む雰囲気で炭化珪素基板1を熱酸化することにより、炭化珪素基板上に二酸化珪素膜6を形成することが出来る。
あるいは、前記工程(a)では、化学的気相成長法により炭化珪素基板上に二酸化珪素膜6を形成することが出来る。
あるいは、前記工程(a)では、酸素を含む雰囲気又は窒素酸化ガス雰囲気で炭化珪素基板1の表面を酸化した後に化学的気相成長法を適用しても、炭化珪素基板上に二酸化珪素膜6を形成することが出来る。
また、前記工程(b)では、一酸化窒素ガス、一酸化二窒素ガス、及び二酸化窒素ガスから選択された少なくとも一つを含むガス雰囲気で炭化珪素基板を熱処理することにより、窒化処理を施す。
あるいは、前記工程(b)では、アンモニアガス雰囲気で炭化珪素基板を熱処理することにより、窒化処理を施す。
あるいは、前記工程(b)では、窒素元素を含むガスを用いて発生させたプラズマに炭化珪素基板を曝露することにより、窒化処理を施す。
この発明は、炭化珪素基板層上に形成される二酸化珪素膜をゲート絶縁膜として有するMOSFET、IGBTなどの絶縁ゲート型トランジスタ素子に適用することができる。この発明によれば、窒化処理後の水蒸気を含んだ酸素雰囲気での熱処理工程において、余分なチャネル移動度の低下を抑えることが可能となる。
1 基板、2 エピタキシャル層、3 ドレイン領域、4 ソース領域、5 ウェルコンタクト、6 ゲート酸化膜、7 ゲート電極、8 ドレイン電極、9 ソース電極。
Claims (12)
- (a)炭化珪素基板上に二酸化珪素膜を形成する工程と、
(b)前記二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、
(c)前記窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、
前記工程(c)は、
(c1)前記窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、
前記工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、
炭化珪素半導体装置の製造方法。 - 前記工程(c1)は、前記チャネル移動度の低下率が、5%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記工程(c1)は、チャネル移動度の低下率が、3%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記工程(c1)は、チャネル移動度の低下率が、1%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)の窒化処理と、前記工程(c)の熱処理は同一炉内で行われる、
請求項1〜4のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(c)は、大気圧で前記熱処理を行う工程である、
請求項1〜5のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(a)は、酸素原子を含む雰囲気で前記炭化珪素基板を熱酸化することにより、前記二酸化珪素膜を形成する工程である、
請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(a)は、化学的気相成長法により前記二酸化珪素膜を形成する工程である、
請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(a)は、酸素を含む雰囲気又は窒素酸化ガス雰囲気で前記炭化珪素基板の表面を酸化した後、化学的気相成長法により前記二酸化珪素膜を形成する工程である、
請求項8に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)は、一酸化窒素ガス、一酸化二窒素ガス、及び二酸化窒素ガスから選択された少なくとも一つを含むガス雰囲気で前記炭化珪素基板を熱処理する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)は、アンモニアガス雰囲気で前記炭化珪素基板を熱処理する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)は、窒素元素を含むガスを用いて発生させたプラズマに前記炭化珪素基板を曝露する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132850A JP2013004643A (ja) | 2011-06-15 | 2011-06-15 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132850A JP2013004643A (ja) | 2011-06-15 | 2011-06-15 | 炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013004643A true JP2013004643A (ja) | 2013-01-07 |
Family
ID=47672927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011132850A Pending JP2013004643A (ja) | 2011-06-15 | 2011-06-15 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013004643A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203904A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2016058659A (ja) * | 2014-09-11 | 2016-04-21 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167782A (ja) * | 1997-08-26 | 1999-03-09 | Tokyo Electron Ltd | 熱処理方法 |
JP2001210637A (ja) * | 1999-11-18 | 2001-08-03 | Denso Corp | 炭化珪素半導体装置の製造方法 |
JP2005019951A (ja) * | 2003-06-06 | 2005-01-20 | Japan Science & Technology Agency | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2005223003A (ja) * | 2004-02-03 | 2005-08-18 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US20080203402A1 (en) * | 2007-02-28 | 2008-08-28 | Denso Corporation | SiC semiconductor device and method for manufacturing the same |
JP2009158933A (ja) * | 2007-12-04 | 2009-07-16 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
JP2011091186A (ja) * | 2009-10-22 | 2011-05-06 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
-
2011
- 2011-06-15 JP JP2011132850A patent/JP2013004643A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167782A (ja) * | 1997-08-26 | 1999-03-09 | Tokyo Electron Ltd | 熱処理方法 |
JP2001210637A (ja) * | 1999-11-18 | 2001-08-03 | Denso Corp | 炭化珪素半導体装置の製造方法 |
US6482704B1 (en) * | 1999-11-18 | 2002-11-19 | Denso Corporation | Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances |
JP2005019951A (ja) * | 2003-06-06 | 2005-01-20 | Japan Science & Technology Agency | SiC半導体装置の製造方法及びSiC半導体装置 |
JP2005223003A (ja) * | 2004-02-03 | 2005-08-18 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
US20080203402A1 (en) * | 2007-02-28 | 2008-08-28 | Denso Corporation | SiC semiconductor device and method for manufacturing the same |
JP2008244455A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2009158933A (ja) * | 2007-12-04 | 2009-07-16 | Sumitomo Electric Ind Ltd | 炭化ケイ素半導体装置およびその製造方法 |
EP2357671A1 (en) * | 2008-11-20 | 2011-08-17 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method for manufacturing the same |
JP2011091186A (ja) * | 2009-10-22 | 2011-05-06 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014203904A1 (ja) * | 2013-06-21 | 2014-12-24 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
JP2015005669A (ja) * | 2013-06-21 | 2015-01-08 | 独立行政法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
US9960040B2 (en) | 2013-06-21 | 2018-05-01 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor device |
JP2016058659A (ja) * | 2014-09-11 | 2016-04-21 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5306193B2 (ja) | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
JP6052911B2 (ja) | セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 | |
JP5603008B2 (ja) | 大きな反転層移動度を有するSiCMOSFETの形成方法 | |
JP5119806B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3987796B2 (ja) | N2oを用いた、炭化ケイ素層上への酸化物層の製造方法 | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
JP4911263B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5800107B2 (ja) | 炭化珪素半導体装置 | |
US9627488B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4867333B2 (ja) | 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法 | |
JP2012038919A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2012151400A (ja) | SiC半導体装置、SiC半導体装置の製造方法 | |
JP5197474B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6066874B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2013004643A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2007201343A (ja) | 炭化珪素半導体素子の製造方法 | |
JP2011146580A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 | |
JP4016954B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5687220B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP4016928B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP7331683B2 (ja) | 炭化珪素半導体装置の製造方法、炭化珪素半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141202 |