JP2012151400A - ＳｉＣ半導体装置、ＳｉＣ半導体装置の製造方法 - Google Patents

Abstract

【課題】ＳｉＣ／ＳｉＯ₂界面のトラップ準位を大幅に低減し、高絶縁耐力、低リーク電流で、かつ閾値電圧が安定したＳｉＣ半導体装置の提供を目的とする。
【解決手段】本発明のＳｉＣ半導体装置は、ＳｉＣ基板１と、ＳｉＣ基板１上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極７とを備えるＳｉＣ半導体装置であって、前記ゲート絶縁膜は、ＳｉＣ基板１上に形成されたリンを添加したＳｉＯ₂よりなる第１絶縁膜５と、第１絶縁膜５上に形成された、ＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣよりも大きなバンドギャップを持つ材質よりなる第２絶縁膜６とを備える。
【選択図】図１

Description

本発明は、低チャネル抵抗かつ信頼性の高いＳｉＣ半導体装置に関する。

炭化珪素（ＳｉＣ）は珪素（Ｓｉ）と同様に、熱酸化により二酸化珪素（ＳｉＯ₂）膜を形成することができる。ＳｉＣは優れた物性値を持ち、高耐圧、低損失なパワーデバイスの実現を可能にする。しかしながら、ＳｉＣ／ＳｉＯ₂界面には多くの界面準位が存在する。この伝導帯に近い界面準位により、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Semiconductor）のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなる。

界面準位を不活性化する為に、通常、ゲート酸化膜を形成した後に再び熱酸化を行う再酸化処理や、窒素酸化系ガス（ＮＯ_x）やアンモニア（ＮＨ₃）ガスなどの窒素系ガス雰囲気中での熱処理が行われる。これらの他に、塩化ホスホリル（ＰＯＣｌ₃）雰囲気での熱処理によりゲート酸化膜にリン元素をドープすることで、界面準位密度が低下することが知られている（非特許文献１参照）。塩化ホスホリル雰囲気で熱処理を行うと、一酸化窒素（ＮＯ）雰囲気で熱処理を行う場合に比べてチャネル移動度が３倍程度高くなる。

Dai Okamoto, "Improved Inversion Channel Mobility in 4H-SiC MOSFETs on Si Face Utilizing Phosphorus-Doped Gate Oxide", IEEE Electron Device Letters, VOL.31, NO.7, July 2010, pp. 710-712.

界面準位密度を低減するには、１×１０²¹（ｃｍ^-3）よりも高い濃度のリン元素が必要である。リン元素はＳｉＯ₂膜中を拡散しやすいことから、ＳｉＯ₂膜の全域に高濃度のリンが存在することになる。ＳｉＯ₂は高濃度のリンを添加したことによって絶縁破壊強度が低下し、ゲート絶縁膜として用いた場合にリーク電流が増加するという問題がある。

また、リン元素を含んだＳｉＯ₂膜は吸湿性が非常に高く、吸湿によりＳｉＯ₂から酸化リン（Ｐ₂Ｏ₅）が溶出してリン酸を形成し、ゲート絶縁膜中の水素イオン濃度が増加する結果、半導体装置の閾値電圧が変化するという問題もある。

また、ゲート電極に多結晶Ｓｉを用いた場合、ＳｉＯ₂／Ｓｉ境界でのリン元素の偏析係数は１０であり、ＳｉＯ₂膜から多結晶Ｓｉへリン元素が放出し、ＳｉＯ₂膜中のリン濃度の低下とＳｉＣ／ＳｉＯ₂界面での欠陥準位の増加が懸念される。

本発明は上述の問題点に鑑み、ＳｉＣ／ＳｉＯ₂界面のトラップ準位を大幅に低減すると共に、絶縁耐力の向上とリーク電流の低減を図り、かつ閾値電圧が安定したＳｉＣ半導体装置及びその製造方法の提供を目的とする。

本発明のＳｉＣ半導体装置は、ＳｉＣ基板と、前記ＳｉＣ基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ゲート絶縁膜は、前記ＳｉＣ基板上に形成されたリンを添加したＳｉＯ₂よりなる第１絶縁膜と、前記第１絶縁膜上に形成された、ＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣよりも大きなバンドギャップを持つ材質よりなる第２絶縁膜とを備える。

本発明のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ基板を準備する工程と、（ｂ）前記ＳｉＣ基板上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程とを備え、前記工程（ｂ）は、（ｄ）前記ＳｉＣ基板上にリンを添加したＳｉＯ₂よりなる第１絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上にＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣに比べて大きなバンドギャップを持つ第２絶縁膜を形成する工程とを備える。

本発明のＳｉＣ半導体装置において、ゲート絶縁膜は、前記ＳｉＣ基板上に形成されたリンを添加したＳｉＯ₂よりなる第１絶縁膜と、前記第１絶縁膜上に形成された、ＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣよりも大きなバンドギャップを持つ材質よりなる第２絶縁膜とを備える。第１絶縁膜に添加したリンにより、ＳｉＣ基板との間に生じるトラップ準位を大幅に低減すると共に、第２絶縁膜により第１絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減され、閾値電圧が安定する。

本発明のＳｉＣ半導体装置の製造方法において、（ｂ）ＳｉＣ基板上にゲート絶縁膜を形成する工程は、（ｄ）前記ＳｉＣ基板上にリンを添加したＳｉＯ₂よりなる第１絶縁膜を形成する工程と、（ｅ）前記第１絶縁膜上にＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣに比べて大きなバンドギャップを持つ第２絶縁膜を形成する工程とを備える。リンを添加した第１絶縁膜を形成することにより、ＳｉＣ基板との間に生じるトラップ準位を大幅に低減する。また、第２絶縁膜を形成することにより、第１絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するＳｉＣ半導体装置の製造が可能である。

実施の形態１に係るＳｉＣ半導体装置の構成を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態１に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態２に係るＳｉＣ半導体装置の構成を示す断面図である。 実施の形態２に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態２に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態２に係るＳｉＣ半導体装置の製造工程を示す断面図である。 実施の形態２に係るＳｉＣ半導体装置の製造工程を示す断面図である。

（実施の形態１）
以下の説明において、半導体層の導電型として「第１導電型」と「第２導電型」という語を用いるが、第１導電型がｎ型であれば第２導電型はｐ型であり、第１導電型がｐ型であれば第２導電型はｎ型である。

＜構成＞
図１は、実施の形態１に係るＳｉＣ半導体装置であるＭＯＳＦＥＴの構造を示す断面図である。

本実施の形態に係るＭＯＳＦＥＴにおいて、第１導電型のＳｉＣ基板１の表面に、第１導電型のＳｉＣからなるドリフト層２が形成される。ドリフト層２の表面には、互いに離間した第２導電型のベース領域３ａ，３ｂが形成される。ベース領域３ａ，３ｂの表面には、第１導電型のソース領域４ａ，４ｂが夫々形成される。

また、ゲート絶縁膜が、ベース領域３ａ，３ｂの間から露出したドリフト層２上、ベース領域３ａ，３ｂ上、さらにはソース領域４ａ，４ｂ上の一部と重なるように形成される。ゲート絶縁膜は、下層の第１絶縁膜５と上層の第２絶縁膜６からなる。第１絶縁膜５はリンを添加したＳｉＯ₂膜であり、第２絶縁膜６は、例えば酸窒化珪素（ＳｉＯＮ）膜などのＳｉＯ₂膜よりもリン元素が拡散しにくい絶縁膜で形成される。

第１絶縁膜５ではＳｉＯ₂膜にリンを添加することによって、ＳｉＣ層との界面に生じるトラップ準位を抑制している。また、第１絶縁膜５上に第２絶縁膜６としてＳｉＯＮ膜を形成することにより、第１絶縁膜５のリンが第２絶縁膜６に拡散しないようにし、ゲート絶縁膜全体として絶縁耐力が低下するのを避けている。

ソース領域４ａ，４ｂ上にはソース電極８ａ，８ｂがそれぞれ形成される。ＳｉＯＮ膜６上にはゲート電極７が形成される。ＳｉＣ基板１と、ドリフト層２と、ベース領域３ａ，３ｂと、ソース領域４ａ，４ｂとにより基体が構成される。基体の裏面にはドレイン電極９が形成される。

＜動作＞
ゲート電極７に電圧が印加されると、ゲート電極７直下のベース領域３ａ，３ｂ表面に反転チャネル層が形成され、ソース領域４ａ，４ｂとドリフト層２との間に電荷の流れる経路が形成される。本実施の形態のＭＯＳＦＥＴがｎチャネルＭＯＳＦＥＴである場合、多数キャリアは電子であり、ソース領域４ａ，４ｂからドリフト層２へ流れ込む電子は、ドレイン電極９に印加される電圧により形成される電界に従ってドリフト層２及び基板１を介してドレイン電極９に到達する。したがって、ゲート電極７に電圧を印加することにより、ドレイン電極９からソース電極８ａ，８ｂに電流が流れる。

本実施の形態のＭＯＳＦＥＴがｐチャネルＭＯＳＦＥＴである場合、多数キャリアは正孔であり、ドレイン電極9から注入される正孔が、ドリフト層２を介してベース領域３ａ，３ｂに到達し、次いで、ベース領域３ａ，３ｂ表面に形成された反転チャネル層を介してソース電極８ａ，８ｂに印加される電圧により形成される電界に従ってソース領域４ａ，４ｂに流れ込む。これにより、正孔がドレイン電極９からソース電極８ａ，８ｂに流れる。

＜製造工程＞
以下、図１に示すＳｉＣ−ＭＯＳＦＥＴの製造工程について、図２〜図９に沿って説明する。

まず、図２を参照して、第１導電型のＳｉＣ基板１上に、エピタキシャル成長法を用いて第１導電型のＳｉＣエピタキシャル層からなるドリフト層２を形成する。このドリフト層２の厚さは５〜５０μｍ程度であればよく、また不純物濃度は１×１０¹⁵〜１×１０¹⁸ｃｍ^-3である。この条件でドリフト層２を形成することにより、数百Ｖないし３ｋＶ以上の耐圧を有する縦型高耐圧ＭＯＳＦＥＴを実現する。

ＳｉＣ基板１のエピタキシャル成長させる面としては、（０００１）面、（０００−１）面、（１１−２０）面などを用いることができる。また、このＳｉＣ基板１のポリタイプとしては、４Ｈ、６Ｈ、または３Ｃのいずれかを用いることができる。

次に、ドリフト層２の表面にベース領域を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素、または窒化珪素などによりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対の第２導電型のベース領域３ａ，３ｂを形成する。図３では、このイオン注入時に用いられるマスクを除去した後の素子の断面構造を示している。

ベース領域３ａ，３ｂに導入する第２導電型不純物としては、ｎチャネルＭＯＳＦＥＴを製造する場合、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）が利用可能であり、ｐチャネルＭＯＳＦＥＴを製造する場合、例えばリン（Ｐ）または窒素（Ｎ）を利用することができる。

ベース領域３ａ，３ｂの深さは、ドリフト層２の厚さを超えないことが要求され、例えば０．５〜３μｍ程度あればよい。

また、ベース領域３ａ，３ｂの不純物濃度は、ドリフト層２における第１導電型不純物濃度を超える濃度に設定し、例えば１×１０¹⁷〜１×１０¹⁹ｃｍ^-3程度であればよい。

次いで、写真製版技術を用いて基体表面にマスクを形成し、ソース領域形成部分を露出させ、このマスクを不純物注入阻止膜としてベース領域３ａ，３ｂ内に第１導電型不純物をイオン注入し、第１導電型のソース領域４ａ，４ｂをそれぞれ形成する。図４には、ソース領域４ａ，４ｂ形成用のマスクを除去した後の装置の断面を示している。

ソース領域４ａ，４ｂ内に導入される第1導電型の不純物としては、ｎチャネルＭＯＳＦＥＴを製造する場合、例えばリン（Ｐ）または窒素（Ｎ）を利用することができ、ｐチャネルＭＯＳＦＥＴを製造する場合、例えばボロン（Ｂ）またはアルミニウム（Ａｌ）を利用することができる。

ソース領域４ａ，４ｂは、ベース領域３ａ，３ｂよりも浅く形成する。ソース領域４ａ，４ｂに導入される第１導電型の不純物濃度は、例えば１×１０¹⁸〜１×１０²¹ｃｍ^-3程度であればよい。

続いて、熱処理装置により、ＳｉＣ基体を例えば１３００〜１９００℃の高温条件下で１０秒から１時間程度熱処理を行うことにより、ベース領域３ａ，３ｂやソース領域４ａ，４ｂに注入したイオンが電気的に活性化される。

次に、ＳｉＣ基体の表面を、例えば水（Ｈ₂Ｏ）を含んだ水蒸気雰囲気中で加熱して熱酸化させる。これにより、ＳｉＣ基体表面に平均厚さが例えば約１０ｎｍのＳｉＯ₂膜を形成する。熱酸化時の酸化温度は１０００℃以上であり、好ましくは１１００℃以上１３００℃以下である。

なお、上記のＳｉＯ₂膜の形成方法は、酸素ガス雰囲気中での加熱や化学気相法を用いたものでもよい。

ＳｉＯ₂膜を形成した後、石英管炉内にＳｉＣ基体を導入し、処理温度を所定の温度に設定して、塩化ホスホリル（ＰＯＣｌ₃）と酸素（Ｏ₂）、窒素（Ｎ₂）からなる混合ガス中での熱処理により、第１絶縁膜５としてリンを添加したＳｉＯ₂膜を形成する（図５）。ここで、ＳｉＯ₂膜にリン元素を導入する方法としては、ＰＯＣｌ₃雰囲気で熱処理を行う他、ＳｉＯ₂膜にリン元素をイオン注入しても良い。また、ＳｉＯ₂膜形成前にリン元素をＳｉＣ基体にイオン注入し、イオン注入された領域を熱酸化して、第１絶縁膜５を形成しても良いし、ＳｉＣ基体上にリンを添加したポリＳｉを堆積させた後、低温でポリＳｉを酸化して第１絶縁膜５を形成しても良い。

ＳｉＯ₂膜にリン元素をイオン注入する場合、例えばＳｉＯ₂膜の膜厚を１０ｎｍとすれば、イオンの加速エネルギーはＳｉＣ基板にリン元素が到達しない２．５ｋｅＶ以下であることが望ましい。

ＳｉＯ₂膜を形成する前段階でリン元素をＳｉＣ基体にイオン注入し、イオン注入された領域を熱酸化して第１絶縁膜５を形成する場合、第１絶縁膜５の膜厚を１０ｎｍとすれば、加速エネルギーは０．５ｋｅＶ程度が望ましい。

第１絶縁膜５は、通常のＳｉＯ₂／ＳｉＣ界面のＳｉＯ₂側にて観察される炭素原子の析出深さ相当の膜厚があればよく、膜厚は５ｎｍ以上あることが望ましい。

次に、図６を参照して、化学的気相成長炉（ＣＶＤ炉）内にＳｉＣ基体を導入し、処理温度を所定の温度に設定してＣＶＤ法により、第１絶縁膜５上に、第２絶縁膜６として酸窒化珪素（ＳｉＯＮ）膜を化学気相法により形成する。このＣＶＤ炉における材料ガスには、珪素源として例えば、シラン（ＳｉＨ₄）、ジクロロシラン（ＳｉＨ₂Ｃｌ₂）、四塩化ケイ素（ＳｉＣｌ₄）などを用いることができる。また、窒素源として、例えば窒素（Ｎ、Ｎ₂）、アンモニア（ＮＨ₃）を用いる。

第１絶縁膜が一般的なＰＳＧ（Phosphorus silicate glass）であってリン濃度が６〜８ｗｔ％である場合、リン濃度に応じておよそ９５０〜１１００℃以上でリフローが起こる。この温度以上になると、堆積されたＳｉＯＮ膜６中にリン元素が拡散しやすくなる。ＳｉＯ₂膜に比べてＳｉＯＮ膜６中でのリン元素の拡散係数は小さいものの、リフローが起こらない温度領域でＳｉＯＮ膜６を堆積することにより、さらにリンの拡散を防ぐことが出来る。

ＳｉＯＮ膜６における窒素濃度は、リン元素の拡散防止と、バンドギャップ幅の維持の双方を考慮し、１×１０²⁰〜１×１０²¹（ｃｍ^-3）とすることが望ましい。

なお、第２絶縁膜６としてＳｉＯＮ膜を形成する代わりに、ＳｉＯ₂膜よりリン元素が拡散しにくく、ＳｉＣよりもバンドギャップ幅が大きな絶縁膜を形成してもよい。

第１絶縁膜５と第２絶縁膜６の合計膜厚がゲート絶縁膜の膜厚となる。ＭＯＳＦＥＴではゲート絶縁膜厚が閾値電圧や絶縁信頼性に大きく影響を及ぼすことから、合計膜厚は１０〜１００ｎｍ程度とすることが望ましい。

また、ＳｉＣ／ＳｉＯ₂界面での欠陥準位の低減には５ｗｔ％程度のリン濃度が必要であり、このリン濃度のＳｉＯ₂膜５は１１５０℃以上でリフローが起こる。そのため、ゲート絶縁膜を形成した後は、１１５０℃以上の温度遷移をとらないことが望ましい。

次いで、ＳｉＯＮ膜６上にゲート電極７を成膜し、写真製版技術を用いてゲート電極７のパターニングを行う（図７）。ゲート電極７は、平面視においてベース領域３ａ，３ｂならびにソース領域４ａ，４ｂがその両端部に位置し、ベース領域３ａ，３ｂ間の露出したドリフト層２がその中央に位置するような形状にパターニングされる。

またゲート電極７は、平面視において、一対のソース領域４ａ，４ｂと例えば１０ｎｍ〜５μｍの範囲で重なり合うように形成されるのが望ましい。これにより、ゲート電極７の端部で生じるフリンジ効果の影響を抑制して、均一にベース領域３ａ，３ｂの表面に電圧を印加して、確実に反転チャネル層を形成することができる。

ゲート電極７の素材としては、ｎ型またはｐ型のポリＳｉもしくはポリＳｉＣや、アルミニウム、チタン、モリブデン、タンタル、ニオブ、またはタングステンなどの高融点低抵抗金属を用いることができ、また、高融点低抵抗金属の窒化物が用いられてもよい。

ゲート電極７をパターニングした後、リンを添加したＳｉＯ₂膜５およびＳｉＯＮ膜６の不要部分を、写真製版技術を用いたパターニングやウェットまたはドライエッチングで除去することにより、図８に示すように、ソース領域４ａ及び４ｂの表面が露出される。リンを添加したＳｉＯ₂膜５およびＳｉＯＮ膜６は、ゲート電極７よりも長く形成され、次工程で形成されるソース電極８ａ，８ｂとゲート電極７との間を確実に電気的に分離する。

次いで、ソース領域４ａ，４ｂの露出した部分に、ソース電極８ａ，８ｂを成膜、パターニングにより形成する（図９）。

この後、ＳｉＣ基板１の裏面にドレイン電極９を形成することにより、図１に示す素子構造を有するＳｉＣ−ＭＯＳＦＥＴの主要部が完成する。

ソース電極８ａ，８ｂとドレイン電極９の素材としては、アルミニウム、ニッケル、チタン、および金などまたはこれらの複合物を用いることができる。また、ソース領域４ａ，４ｂとＳｉＣ基板1に対するオーミック接触を得るために、ソース電極８ａ，８ｂならびにドレイン電極９を形成した後に、１０００℃程度の熱処理を行ってもよい。

＜効果＞
以上のように、本発明に従う炭化珪素半導体装置の製造方法によれば、酸窒化珪素膜を追加することにより、リン元素がゲート絶縁膜全体に拡散することを防ぎ、ゲート絶縁膜の絶縁破壊強度が著しく低下することはない。また、酸窒化珪素膜が存在することにより、水蒸気がゲート絶縁膜に触れることを防ぎ、ゲート絶縁膜の吸湿による値電圧の変化を抑制することができる。

本発明のＳｉＣ半導体装置は、ＳｉＣ基板１と、ＳｉＣ基板１上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極７とを備え、前記ゲート絶縁膜は、ＳｉＣ基板１上に形成されたリンを添加したＳｉＯ₂よりなる第１絶縁膜５と、第１絶縁膜５上に形成された、ＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣよりも大きなバンドギャップを持つ材質よりなる第２絶縁膜６とを備える。第１絶縁膜５にリンを添加することによって、ＳｉＣ層との間に発生する界面準位を抑制し、第２絶縁膜６により第１絶縁膜５に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減される。また、第２絶縁膜６により水蒸気が第１絶縁膜５に触れることを防ぎ、第１絶縁膜５の吸湿を防ぐので、閾値電圧が安定する。

また、第２絶縁膜６をＳｉＯＮ膜とすることにより、第１絶縁膜５に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、リーク電流が低減され、閾値電圧が安定する。

本実施の形態のＳｉＣ半導体装置の製造方法は、（ａ）ＳｉＣ基板１を準備する工程と、（ｂ）ＳｉＣ基板１上にゲート絶縁膜を形成する工程と、（ｃ）前記ゲート絶縁膜上にゲート電極７を形成する工程とを備え、前記工程（ｂ）は、（ｄ）ＳｉＣ基板１上にリンを添加したＳｉＯ₂よりなる第１絶縁膜５を形成する工程と、（ｅ）第１絶縁膜５上にＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣに比べて大きなバンドギャップを持つ第２絶縁膜６を形成する工程とを備える。工程（ｄ）でリンを添加した第１絶縁膜５を形成するので、ＳｉＣ基板との間に生じるトラップ準位を大幅に低減する。また、工程（ｅ）で第２絶縁膜を形成することにより、第１絶縁膜中のリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するＳｉＣ半導体装置となる。また、第２絶縁膜６により第１絶縁膜５の吸湿を防ぐので、閾値電圧が安定する。

また、前記工程（ｅ）では第２絶縁膜６としてＳｉＯＮ膜を形成することにより、第１絶縁膜５に添加したリンが拡散することを防ぐので、高い絶縁耐力を保ち、低リーク電流で、安定した閾値電圧を有するＳｉＣ半導体装置の製造が可能である。

また、前記工程（ｄ）では、（ｇ）熱酸化またはＣＶＤ法によりＳｉＣ基板１上にＳｉＯ₂膜を形成する工程と、（ｈ）前記工程（ｇ）の後、前記ＳｉＯ₂膜を塩化ホスホリル（ＰＯＣｌ₃）含有雰囲気で熱処理する工程とを備えるので、ＳｉＣ層との間に生じるトラップ準位を大幅に低減する。

あるいは、前記工程（ｄ）では、（ｉ）前記ＳｉＣ基板１上にリン元素をイオン注入する工程と、（ｊ）前記工程（ｉ）の後、前記ＳｉＣ基板１を熱酸化する工程とを備えるので、ＳｉＣ層との間に生じるトラップ準位を大幅に低減する。

あるいは、前記工程（ｄ）では、（ｋ）熱酸化またはＣＶＤ法により前記ＳｉＣ基板１上にＳｉＯ₂膜を形成する工程と、（ｌ）前記工程（ｋ）の後、前記ＳｉＯ₂膜にリン元素をイオン注入する工程と、（ｍ）前記工程（ｌ）の後、前記ＳｉＯ₂膜を熱処理する工程とを備えるので、ＳｉＣ層との間に生じるトラップ準位を大幅に低減する。

あるいは、前記工程（ｄ）は、（ｎ）ＳｉＣ基板１にリン元素をドープしたポリＳｉ膜を堆積する工程と、（ｏ）前記工程（ｎ）の後、前記ポリＳｉ膜を熱酸化する工程とを備えるので、ＳｉＣ層との間に生じるトラップ準位を大幅に低減する。

（実施の形態２）
＜構成＞
図１０は、実施の形態２に係るＳｉＣ半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。実施の形態１ではゲート絶縁膜を、リンを添加したＳｉＯ₂膜５とＳｉＯＮ膜６の積層構造としていたが、実施の形態２ではＳｉＯＮ膜６の上にさらにノンドープのＳｉＯ₂膜１０を形成し、この３層でゲート絶縁膜を構成する。これ以外の点は実施の形態１と同様であるため、説明を省略する。

＜製造工程＞
図１１〜図１４に沿って実施の形態２に係るＭＯＳＦＥＴの製造工程を説明する。ＳｉＣ基体にリンを添加したＳｉＯ₂膜５上にＳｉＯＮ膜６を形成するまでの工程は、図２〜図５に示す実施の形態１と同様であるため、説明を省略する。

ＳｉＯＮ膜６の上面に、ＳｉＯ₂膜１０を堆積する（図１１）。次いで、ＳｉＯ₂膜１０上にゲート電極７を成膜する（図１２）。ゲート電極７の形成位置は、ＳｉＯＮ膜６上にＳｉＯ₂膜１０が存在することを除き、実施の形態１と同様である。また、ゲート電極７の素材も実施の形態１と同様である。

その後は、実施の形態１と同様に、ＳｉＯ₂膜１０、ＳｉＯＮ膜６、リンを添加したＳｉＯ₂膜５の所定部分を除去してソース電極４ａ，４ｂの表面を露出し（図１３）、露出した部分にソース電極８ａ，８ｂを成膜及びパターニングにより形成する（図１４）。

この後、ＳｉＣ基板１の裏面にドレイン電極９を形成することにより、図１０に示す素子構造を有するＳｉＣ−ＭＯＳＦＥＴを形成する。

＜効果＞
本実施の形態のＳｉＣ半導体装置において、ゲート絶縁膜は、第２絶縁膜６上に形成されたＳｉＯ₂よりなる第３絶縁膜１０をさらに備えるので、バンドギャップ幅が小さいＳｉＯＮからなる第２絶縁膜の膜厚を薄くすることができ、ゲート絶縁膜の絶縁破壊強度をゲート絶縁膜がＳｉＯ₂膜のみからなる場合に近づけることが出来る。また、第２絶縁膜６と第３絶縁膜１０の膜厚比を調整することにより、所望の閾値を得ることができる。

本実施の形態のＳｉＣ半導体装置の製造方法は、第２絶縁膜６上にＳｉＯ₂よりなる第３絶縁膜１０を形成する工程を備えるので、ゲート絶縁膜の絶縁破壊強度をゲート絶縁膜がＳｉＯ₂膜のみからなる場合に近づけることが出来る。また、第２絶縁膜６と第３絶縁膜１０の膜厚比を調整することにより、所望の閾値を得ることができる。

この発明は、ＳｉＣ基板層上に形成されるＳｉＯ₂膜をゲート絶縁膜として有するＭＯＳＦＥＴ、ＩＧＢＴなどの絶縁ゲート型トランジスタ素子に適用することができる。また、この絶縁ゲート型トランジスタとしては、ソース、ゲートおよびドレイン電極が同一主面上に形成される横型半導体素子に対しても適用することができ、高い移動度を有し高速動作するパワーデバイスを本発明により実現することが出来る。また、本発明による効果は、シャロートレンチ分離（ＳＴＩ）法やＬＯＣＯＳ法による素子分離界面での界面準位の低減にも応用できる。

１ ＳｉＣ基板、２ ドリフト層、３ａ，３ｂ ベース領域、４ａ，４ｂ ソース領域、５ 第１絶縁膜、６ 第２絶縁膜、７ ゲート電極、８ａ，８ｂ ソース電極、９ ドレイン電極、１０ 第３絶縁膜。

Claims (10)

1. ＳｉＣ基板と、
   前記ＳｉＣ基板上に形成されたゲート絶縁膜と、
   前記ゲート絶縁膜上に形成されたゲート電極とを備えるＳｉＣ半導体装置であって、
   前記ゲート絶縁膜は、
   前記ＳｉＣ基板上に形成されたリンを添加したＳｉＯ₂よりなる第１絶縁膜と、
   前記第１絶縁膜上に形成された、ＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣよりも大きなバンドギャップを持つ材質よりなる第２絶縁膜とを備える、
   ＳｉＣ半導体装置。
2. 前記第２絶縁膜はＳｉＯＮ膜である、
   請求項１に記載のＳｉＣ半導体装置。
3. 前記ゲート絶縁膜は、前記第２絶縁膜上に形成されたＳｉＯ₂よりなる第３絶縁膜をさらに備える、
   請求項１又は２に記載のＳｉＣ半導体装置。
4. （ａ）ＳｉＣ基板を準備する工程と、
   （ｂ）前記ＳｉＣ基板上にゲート絶縁膜を形成する工程と、
   （ｃ）前記ゲート絶縁膜上にゲート電極を形成する工程と
   を備え、
   前記工程（ｂ）は、
   （ｄ）ＳｉＣ基板上にリンを添加したＳｉＯ₂よりなる第１絶縁膜を形成する工程と、
   （ｅ）前記第１絶縁膜上にＳｉＯ₂よりもリン元素の拡散速度が低く、ＳｉＣに比べて大きなバンドギャップを持つ第２絶縁膜を形成する工程と
   を備える、ＳｉＣ半導体装置の製造方法。
5. 前記工程（ｅ）は、前記第２絶縁膜としてＳｉＯＮ膜を形成する工程である、
   請求項４に記載のＳｉＣ半導体装置の製造方法。
6. （ｆ）前記第２絶縁膜上にＳｉＯ₂よりなる第３絶縁膜を形成する工程をさらに備える、
   請求項４又は５に記載のＳｉＣ半導体装置の製造方法。
7. 前記工程（ｄ）は、
   （ｇ）熱酸化またはＣＶＤ法により前記ＳｉＣ基板１上にＳｉＯ₂膜を形成する工程と、
   （ｈ）前記工程（ｇ）の後、前記ＳｉＯ₂膜を塩化ホスホリル（ＰＯＣｌ₃）含有雰囲気で熱処理する工程と、
   を備える、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。
8. 前記工程（ｄ）は、
   （ｉ）前記ＳｉＣ基板上にリン元素をイオン注入する工程と、
   （ｊ）前記工程（ｉ）の後、前記ＳｉＣ基板を熱酸化する工程と
   を備える、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。
9. 前記工程（ｄ）は、
   （ｋ）熱酸化またはＣＶＤ法により前記ＳｉＣ基板上にＳｉＯ₂膜を形成する工程と、
   （ｌ）前記工程（ｋ）の後、前記ＳｉＯ₂膜にリン元素をイオン注入する工程と、
   （ｍ）前記工程（ｌ）の後、前記ＳｉＯ₂膜を熱処理する工程と
   を備える、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。
10. 前記工程（ｄ）は、
    （ｎ）前記ＳｉＣ基板１にリン元素をドープしたポリＳｉ膜を堆積する工程と、
    （ｏ）前記工程（ｎ）の後、前記ポリＳｉ膜を熱酸化する工程と
    を備える、請求項４〜６のいずれかに記載のＳｉＣ半導体装置の製造方法。

Images