JP2003209251A - 炭化珪素半導体素子及びその絶縁膜の形成方法 - Google Patents
炭化珪素半導体素子及びその絶縁膜の形成方法Info
- Publication number
- JP2003209251A JP2003209251A JP2002003834A JP2002003834A JP2003209251A JP 2003209251 A JP2003209251 A JP 2003209251A JP 2002003834 A JP2002003834 A JP 2002003834A JP 2002003834 A JP2002003834 A JP 2002003834A JP 2003209251 A JP2003209251 A JP 2003209251A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- insulating film
- sic
- semiconductor device
- annealing treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 炭化珪素半導体素子の絶縁膜/炭化珪素界面
において、半導体素子として十分な界面準位密度を減少
させた絶縁膜及びその形成方法。 【解決手段】 表面に２原子層以上の高さを有するステ
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含み、酸化膜と炭化珪素の界面準位密
度が１．５×１０12ｃｍ-2以下であることを特徴とす
る、炭化珪素半導体素子、および酸素を含む雰囲気下で
複数の設定温度に保ってアニール処理を施す炭化珪素半
導体素子の絶縁膜の形成方法であって、１回目のアニー
ル処理に続いて、上記１回目のアニール処理設定温度よ
りも低い設定温度で２回目のアニール処理を施し、少な
くとも２つ以上の異なる設定温度で保たれた酸素を含む
雰囲気下でのn回(ｎ≧２)のアニール処理を行う、炭化
珪素半導体素子の絶縁膜の形成方法。
において、半導体素子として十分な界面準位密度を減少
させた絶縁膜及びその形成方法。 【解決手段】 表面に２原子層以上の高さを有するステ
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含み、酸化膜と炭化珪素の界面準位密
度が１．５×１０12ｃｍ-2以下であることを特徴とす
る、炭化珪素半導体素子、および酸素を含む雰囲気下で
複数の設定温度に保ってアニール処理を施す炭化珪素半
導体素子の絶縁膜の形成方法であって、１回目のアニー
ル処理に続いて、上記１回目のアニール処理設定温度よ
りも低い設定温度で２回目のアニール処理を施し、少な
くとも２つ以上の異なる設定温度で保たれた酸素を含む
雰囲気下でのn回(ｎ≧２)のアニール処理を行う、炭化
珪素半導体素子の絶縁膜の形成方法。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素により構
成される炭化珪素半導体素子、特にパワーMOS半導体素
子のゲート絶縁膜及びその形成方法に関する物で、特
に、高速・高耐圧・低損失のパワー半導体素子を実現可
能にするものである。
成される炭化珪素半導体素子、特にパワーMOS半導体素
子のゲート絶縁膜及びその形成方法に関する物で、特
に、高速・高耐圧・低損失のパワー半導体素子を実現可
能にするものである。
【０００２】
【従来の技術】従来例１として述べる従来の炭化珪素に
より構成される絶縁ゲート型半導体素子２１は、図２の
ごとく、ｎ型の基板２２上にｎ型のエピタキシャル成長
層（ｎ型層）２３を形成し、その一部に例えばAlの様な
ｐ型半導体を形成する不純物を拡散又はイオン打ち込み
することによりｐ型の部分２４を形成し、ｐ型の部分の
表面近傍の一部に例えばNの様なｎ型半導体を形成する
不純物を拡散又はイオン打ち込みすることによりｎ型の
部分２５を形成する。上記ｎ型層２３が表面に達してい
る部分と上記ｎ型の部分２５とに挟まれたｐ型の部分２
４の表面に酸化絶縁膜２６を形成し、更にその表面にゲ
ート電極２７aを設ける。ドレイン電極２7cは基板裏面
に形成し、ソース電極２7bはｎ型の部分２５、ｐ型の部
分２４にコンタクトして形成される。この絶縁ゲート型
半導体素子は、ゲート電極２7aへのバイアスによってｐ
型の部分２４の表面に形成される反転層がチャンネルと
して作用して機能する。
より構成される絶縁ゲート型半導体素子２１は、図２の
ごとく、ｎ型の基板２２上にｎ型のエピタキシャル成長
層（ｎ型層）２３を形成し、その一部に例えばAlの様な
ｐ型半導体を形成する不純物を拡散又はイオン打ち込み
することによりｐ型の部分２４を形成し、ｐ型の部分の
表面近傍の一部に例えばNの様なｎ型半導体を形成する
不純物を拡散又はイオン打ち込みすることによりｎ型の
部分２５を形成する。上記ｎ型層２３が表面に達してい
る部分と上記ｎ型の部分２５とに挟まれたｐ型の部分２
４の表面に酸化絶縁膜２６を形成し、更にその表面にゲ
ート電極２７aを設ける。ドレイン電極２7cは基板裏面
に形成し、ソース電極２7bはｎ型の部分２５、ｐ型の部
分２４にコンタクトして形成される。この絶縁ゲート型
半導体素子は、ゲート電極２7aへのバイアスによってｐ
型の部分２４の表面に形成される反転層がチャンネルと
して作用して機能する。
【０００３】この従来技術の内容は、例えば Silicon C
arbide; A Review of FundamentalQuestions and Appli
cations to Current Device Technology, edited by W.
J.Choyke,H.Matsunami, and G.Pensl, Akademie Verlag
1997 の Vol.II pp.369-388 に開示されている。炭化
珪素半導体素子は、炭化珪素が有する物性の、ワイドギ
ャップ性・高絶縁耐圧・十分な移動度・高い熱伝導性を
生かして、低損失の高温でも動作する省エネルギーに寄
与する半導体素子を提供することが期待されている。
arbide; A Review of FundamentalQuestions and Appli
cations to Current Device Technology, edited by W.
J.Choyke,H.Matsunami, and G.Pensl, Akademie Verlag
1997 の Vol.II pp.369-388 に開示されている。炭化
珪素半導体素子は、炭化珪素が有する物性の、ワイドギ
ャップ性・高絶縁耐圧・十分な移動度・高い熱伝導性を
生かして、低損失の高温でも動作する省エネルギーに寄
与する半導体素子を提供することが期待されている。
【０００４】しかし、従来の炭化珪素半導体素子、特に
MOSFET等の酸化絶縁膜/炭化珪素界面を含む半導体素子
は、上記酸化絶縁膜/炭化珪素界面の特性が不十分で、
実用に耐えるモノではなかった。上記絶縁ゲート型半導
体素子を形成する場合にチャンネル部の表面に形成され
る酸化絶縁膜2６は、イオン打ち込み等で素子パターン
が形成された炭化珪素基板を酸化処理することにより形
成される。更に、酸化絶縁膜を形成した後の酸化絶縁膜
を形成した場合の温度よりも低温での酸素を含む雰囲気
での処理をする再酸化アニールが、酸化絶縁膜及び酸化
絶縁膜/炭化珪素界面を高性能化することは報告されて
いる。
MOSFET等の酸化絶縁膜/炭化珪素界面を含む半導体素子
は、上記酸化絶縁膜/炭化珪素界面の特性が不十分で、
実用に耐えるモノではなかった。上記絶縁ゲート型半導
体素子を形成する場合にチャンネル部の表面に形成され
る酸化絶縁膜2６は、イオン打ち込み等で素子パターン
が形成された炭化珪素基板を酸化処理することにより形
成される。更に、酸化絶縁膜を形成した後の酸化絶縁膜
を形成した場合の温度よりも低温での酸素を含む雰囲気
での処理をする再酸化アニールが、酸化絶縁膜及び酸化
絶縁膜/炭化珪素界面を高性能化することは報告されて
いる。
【０００５】このような従来の酸化膜形成法は、例えば
文献P-type SiC MOS reliability with improved oxida
tion procedures and aluminum or boron p-type dopan
ts,L.A.Lipkin and J.W.Palmour , proceedings of hig
h temperature electronicsXIV-15-XIV-20にもあるよう
に、酸化温度よりも低い温度の酸化雰囲気に、形成され
た酸化膜を曝し、界面近傍に存在する残留不純物を再度
酸化して電気特性低下の原因となる界面準位密度を減少
させようとする試み（再酸化）である。これまで再酸化
に利用する温度は一種類に限られていた。
文献P-type SiC MOS reliability with improved oxida
tion procedures and aluminum or boron p-type dopan
ts,L.A.Lipkin and J.W.Palmour , proceedings of hig
h temperature electronicsXIV-15-XIV-20にもあるよう
に、酸化温度よりも低い温度の酸化雰囲気に、形成され
た酸化膜を曝し、界面近傍に存在する残留不純物を再度
酸化して電気特性低下の原因となる界面準位密度を減少
させようとする試み（再酸化）である。これまで再酸化
に利用する温度は一種類に限られていた。
【０００６】これらの従来の炭化珪素半導体素子の絶縁
膜の形成方法は、酸化絶縁膜/炭化珪素界面の界面準位
密度を減少させることは確かであるが、半導体素子とし
て十分な界面準位密度までには、更にもう一桁以上の減
少が必要で、絶縁膜の形成方法としては不十分であっ
た。更に耐圧に関しても、１MVcm-1以下の場合が多く、
不十分であった。高耐圧素子実現のためには10MVcm-1程
度の耐圧は必要である。また、上記従来例の酸化絶縁膜
/炭化珪素界面の界面準位密度Ｎｉｔは１×１０1 3ｃｍ
-2以上有り、この絶縁膜を用いて形成した図２の炭化珪
素半導体素子ＭＯＳＦＥＴは、１０ｃｍ2／Ｖｓ程度の
低いチャンネル移動度を示し、実用に耐えるような半導
体素子のためには不十分であった。
膜の形成方法は、酸化絶縁膜/炭化珪素界面の界面準位
密度を減少させることは確かであるが、半導体素子とし
て十分な界面準位密度までには、更にもう一桁以上の減
少が必要で、絶縁膜の形成方法としては不十分であっ
た。更に耐圧に関しても、１MVcm-1以下の場合が多く、
不十分であった。高耐圧素子実現のためには10MVcm-1程
度の耐圧は必要である。また、上記従来例の酸化絶縁膜
/炭化珪素界面の界面準位密度Ｎｉｔは１×１０1 3ｃｍ
-2以上有り、この絶縁膜を用いて形成した図２の炭化珪
素半導体素子ＭＯＳＦＥＴは、１０ｃｍ2／Ｖｓ程度の
低いチャンネル移動度を示し、実用に耐えるような半導
体素子のためには不十分であった。
【０００７】
【発明が解決しようとする課題】実用に耐える炭化珪素
半導体素子実現のためには、最低でも２×１０12ｃｍ-2
以下の界面準位密度Ｎｉｔ、１００ｃｍ2／Ｖｓ以上の
チャンネル移動度が必要である。このチャンネル移動度
が達成されれば、ＭＯＳＦＥＴのチャンネル抵抗が減少
して、数百ボルト耐圧のパワー素子の場合のドリフト移
動度とコンパラになり、パワー素子として実用に耐える
半導体素子となる。
半導体素子実現のためには、最低でも２×１０12ｃｍ-2
以下の界面準位密度Ｎｉｔ、１００ｃｍ2／Ｖｓ以上の
チャンネル移動度が必要である。このチャンネル移動度
が達成されれば、ＭＯＳＦＥＴのチャンネル抵抗が減少
して、数百ボルト耐圧のパワー素子の場合のドリフト移
動度とコンパラになり、パワー素子として実用に耐える
半導体素子となる。
【０００８】この従来技術の課題を克服し、本発明は、
炭化珪素などのワイドギャップ半導体の性質を生かした
低損失・高耐圧半導体素子を実現することを目的とす
る。
炭化珪素などのワイドギャップ半導体の性質を生かした
低損失・高耐圧半導体素子を実現することを目的とす
る。
【０００９】
【課題を解決するための手段】上記従来例において、酸
化絶縁膜の絶縁耐圧が小さく不十分であること、および
準位密度が大きく不十分であることに対して、本発明者
らが検討した結果、次のようなことが明らかとなった。
つまり、現在使用されている炭化珪素半導体基板の表面
がα-SiC(0001)offcut面を用いており、表面にα-SiC(0
001)テラスと(1-210)ステップを含むことが、絶縁耐圧
が低く準位密度が大きいことの原因となっていること
を、本発明者らは発見し、この発見に基づき本発明の絶
縁膜の形成方法を発明した。
化絶縁膜の絶縁耐圧が小さく不十分であること、および
準位密度が大きく不十分であることに対して、本発明者
らが検討した結果、次のようなことが明らかとなった。
つまり、現在使用されている炭化珪素半導体基板の表面
がα-SiC(0001)offcut面を用いており、表面にα-SiC(0
001)テラスと(1-210)ステップを含むことが、絶縁耐圧
が低く準位密度が大きいことの原因となっていること
を、本発明者らは発見し、この発見に基づき本発明の絶
縁膜の形成方法を発明した。
【００１０】α-SiC(0001)面(Si面)と(1-210)面におい
て、酸化速度が異なることは、例えばSilicon Carbide;
A Review of Fundamental Questions and Application
s to Current Device Technology, edited by W.J.Choy
ke,H.Matsunami, and G.Pensl,Akademie Verlag 1997
の Vol.II pp.369-388 に開示されており知られている
が、酸化絶縁膜/炭化珪素界面の特性に対しての評価は
不十分であった。酸化絶縁膜の形成方法に対しても、そ
の評価に基づいた最適化はされておらず、本発明者らに
よって初めて明らかとなった評価結果に基づき、最適な
絶縁膜の形成方法が確立され、さらにこれを用いた従来
無かった炭化珪素半導体素子が発明された。
て、酸化速度が異なることは、例えばSilicon Carbide;
A Review of Fundamental Questions and Application
s to Current Device Technology, edited by W.J.Choy
ke,H.Matsunami, and G.Pensl,Akademie Verlag 1997
の Vol.II pp.369-388 に開示されており知られている
が、酸化絶縁膜/炭化珪素界面の特性に対しての評価は
不十分であった。酸化絶縁膜の形成方法に対しても、そ
の評価に基づいた最適化はされておらず、本発明者らに
よって初めて明らかとなった評価結果に基づき、最適な
絶縁膜の形成方法が確立され、さらにこれを用いた従来
無かった炭化珪素半導体素子が発明された。
【００１１】本発明の炭化珪素半導体素子は、２原子層
（モノレイヤー）以上の高さを有するステップを含む炭
化珪素基板と、上記炭化珪素基板表面に形成された酸化
膜を含み、酸化膜と炭化珪素の界面準位密度Ｎｉｔが
１．５×1012ｃｍ-2以下であることを特徴とする。
（モノレイヤー）以上の高さを有するステップを含む炭
化珪素基板と、上記炭化珪素基板表面に形成された酸化
膜を含み、酸化膜と炭化珪素の界面準位密度Ｎｉｔが
１．５×1012ｃｍ-2以下であることを特徴とする。
【００１２】上記発明の炭化珪素半導体素子において、
２原子層以上の高さを有するステップを含む炭化珪素基
板が、β-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiC
のSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC
(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶
面の１度以上のオフカット面を表面とする炭化珪素基板
であると好ましい。
２原子層以上の高さを有するステップを含む炭化珪素基
板が、β-SiC(111)、6H,4H等のα-SiC(0001)、15R-SiC
のSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα-SiC
(1-100)及び／又はα-SiC(11-20)の内から選ばれる結晶
面の１度以上のオフカット面を表面とする炭化珪素基板
であると好ましい。
【００１３】本発明の炭化珪素半導体素子の絶縁膜の形
成方法は、２原子層以上の高さを有するステップを含む
炭化珪素基板と、上記炭化珪素基板表面に形成された酸
化膜を含む炭化珪素半導体素子を、酸素を含む雰囲気下
で複数の設定温度に保ってアニール処理を施す炭化珪素
半導体素子の絶縁膜の形成方法であって、１回目のアニ
ール処理に続いて、上記１回目のアニール処理設定温度
よりも低い設定温度で２回目のアニール処理を施し、少
なくとも２つ以上の異なる設定温度で保たれた酸素を含
む雰囲気下でのn回(n≧２)のアニール処理を含むことを
特徴とする。
成方法は、２原子層以上の高さを有するステップを含む
炭化珪素基板と、上記炭化珪素基板表面に形成された酸
化膜を含む炭化珪素半導体素子を、酸素を含む雰囲気下
で複数の設定温度に保ってアニール処理を施す炭化珪素
半導体素子の絶縁膜の形成方法であって、１回目のアニ
ール処理に続いて、上記１回目のアニール処理設定温度
よりも低い設定温度で２回目のアニール処理を施し、少
なくとも２つ以上の異なる設定温度で保たれた酸素を含
む雰囲気下でのn回(n≧２)のアニール処理を含むことを
特徴とする。
【００１４】上記発明の炭化珪素半導体素子の絶縁膜の
形成方法において、１回目の酸素を含む雰囲気下でのア
ニール処理が９００℃以上であり、設定温度が８５０℃
以下であるｎ回目のアニール処理を少なくとも含むと好
ましい。
形成方法において、１回目の酸素を含む雰囲気下でのア
ニール処理が９００℃以上であり、設定温度が８５０℃
以下であるｎ回目のアニール処理を少なくとも含むと好
ましい。
【００１５】さらに上記発明の炭化珪素半導体素子の絶
縁膜の形成方法において、少なくともｎ回目の酸素を含
む雰囲気下でのアニール処理がウェット酸素雰囲気であ
ることと好ましい。
縁膜の形成方法において、少なくともｎ回目の酸素を含
む雰囲気下でのアニール処理がウェット酸素雰囲気であ
ることと好ましい。
【００１６】
【発明の実施の形態】本発明の炭化珪素半導体素子は、
図１(a)の絶縁膜/炭化珪素界面の拡大図に示したよう
な、２原子層以上の高さを有するステップ２を含む炭化
珪素基板１と、上記炭化珪素基板表面に形成された酸化
膜４を含み、酸化絶縁膜４と炭化珪素１の界面３での界
面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であるこ
とを特徴とする絶縁膜４を含むことを特徴とする。
図１(a)の絶縁膜/炭化珪素界面の拡大図に示したよう
な、２原子層以上の高さを有するステップ２を含む炭化
珪素基板１と、上記炭化珪素基板表面に形成された酸化
膜４を含み、酸化絶縁膜４と炭化珪素１の界面３での界
面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下であるこ
とを特徴とする絶縁膜４を含むことを特徴とする。
【００１７】２モノレイヤー以上の高さを有するステッ
プ２を含むオフカット炭化珪素基板１を利用した半導体
素子、特に高パワー用の縦型絶縁ゲート型半導体素子(M
OSFET)において、上記絶縁膜/炭化珪素の低い界面準位
密度は、本発明により初めて実現されたもので、界面準
位密度Ｎｉｔが１．５×１０12ｃｍ-2以下の範囲でチャ
ンネル抵抗がドリフト抵抗と同レベルとなることが初め
て確認された。
プ２を含むオフカット炭化珪素基板１を利用した半導体
素子、特に高パワー用の縦型絶縁ゲート型半導体素子(M
OSFET)において、上記絶縁膜/炭化珪素の低い界面準位
密度は、本発明により初めて実現されたもので、界面準
位密度Ｎｉｔが１．５×１０12ｃｍ-2以下の範囲でチャ
ンネル抵抗がドリフト抵抗と同レベルとなることが初め
て確認された。
【００１８】この低界面準位密度の絶縁膜／炭化珪素界
面を利用することにより、大電流制御可能なＭＯＳ半導
体素子が実現できることを確認した。界面準位密度Ｎｉ
ｔが１．５×１０12ｃｍ-2以上となると、ＭＯＳＦＥＴ
半導体素子を形成した場合に、チャンネル抵抗がドリフ
ト抵抗よりも一桁以上大きくなり、損失が大きくなり、
大電流制御パワー半導体素子として適さないことを確認
した。
面を利用することにより、大電流制御可能なＭＯＳ半導
体素子が実現できることを確認した。界面準位密度Ｎｉ
ｔが１．５×１０12ｃｍ-2以上となると、ＭＯＳＦＥＴ
半導体素子を形成した場合に、チャンネル抵抗がドリフ
ト抵抗よりも一桁以上大きくなり、損失が大きくなり、
大電流制御パワー半導体素子として適さないことを確認
した。
【００１９】上記本発明の炭化珪素半導体素子におい
て、２原子層以上の高さを有するステップを含む炭化珪
素基板が、β-SiC(111)、6H,4H等のα-SiC(0001)、１５
R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα
-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる
結晶面の１度以上のオフカット面を表面とする炭化珪素
基板であると好ましいことを確認した。ここで、オフカ
ットの角度が１度以下の基板に対しては良好な結晶性の
エピタキシャル膜を成長させることが難しいため、好ま
しくなかった。また、オフカットの角度が１０度以下の
基板に対して本発明の実現が容易であることを確認し
た。ここで炭化珪素基板の１０度以上のオフ角度につい
ては良好なエピタキシャル膜を得ることが難しく、本発
明の良好な絶縁膜を形成することも難しい場合があっ
た。
て、２原子層以上の高さを有するステップを含む炭化珪
素基板が、β-SiC(111)、6H,4H等のα-SiC(0001)、１５
R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα
-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる
結晶面の１度以上のオフカット面を表面とする炭化珪素
基板であると好ましいことを確認した。ここで、オフカ
ットの角度が１度以下の基板に対しては良好な結晶性の
エピタキシャル膜を成長させることが難しいため、好ま
しくなかった。また、オフカットの角度が１０度以下の
基板に対して本発明の実現が容易であることを確認し
た。ここで炭化珪素基板の１０度以上のオフ角度につい
ては良好なエピタキシャル膜を得ることが難しく、本発
明の良好な絶縁膜を形成することも難しい場合があっ
た。
【００２０】本発明の炭化珪素半導体素子の絶縁膜の形
成方法は、炭化珪素の酸化処理中に図１(b)の様に、酸
化処理温度を変化させる。通常１０００℃以上の高温で
の酸化処理７の後に、（再酸化）アニール処理を施す。
つまり、一般に使われているSiCエピ膜は、3.5度から８
度程度（１１−２０）方向へのOFF角をもった炭化珪素
基板上１に成長されており、その表面３は物理的には図
１(a)に示したように（０００１）面５と（１１−２
０）面６から構成される。特に２原子層以上の高さを有
するステップ２を含む炭化珪素基板１において、（００
０１）面５からのOFF角が８度にも及ぶ基板では、図１
(a)に示したように基板表面の１４％が（１１−２０）
面６によって構成される。SiCエピ膜の酸化速度は、
（０００１）面に比べて（１１−２０）面では３倍ほど
早く厚い酸化絶縁膜が形成され、従来例の説明で述べた
残留する不純物を消失させるための再酸化アニール処理
における最適な酸化温度も異なっている。
成方法は、炭化珪素の酸化処理中に図１(b)の様に、酸
化処理温度を変化させる。通常１０００℃以上の高温で
の酸化処理７の後に、（再酸化）アニール処理を施す。
つまり、一般に使われているSiCエピ膜は、3.5度から８
度程度（１１−２０）方向へのOFF角をもった炭化珪素
基板上１に成長されており、その表面３は物理的には図
１(a)に示したように（０００１）面５と（１１−２
０）面６から構成される。特に２原子層以上の高さを有
するステップ２を含む炭化珪素基板１において、（００
０１）面５からのOFF角が８度にも及ぶ基板では、図１
(a)に示したように基板表面の１４％が（１１−２０）
面６によって構成される。SiCエピ膜の酸化速度は、
（０００１）面に比べて（１１−２０）面では３倍ほど
早く厚い酸化絶縁膜が形成され、従来例の説明で述べた
残留する不純物を消失させるための再酸化アニール処理
における最適な酸化温度も異なっている。
【００２１】本発明の炭化珪素半導体素子の絶縁膜の形
成方法は、（０００１）面に対して酸素を含む雰囲気下
での再酸化アニール処理８を行った後、（１１−２０）
面に対して酸素を含む雰囲気下での再酸化アニール処理
９を行う２段アニーリングを基本とする。（０００１）
面は（１１−２０）面に比べ酸化されにくいため、（０
００１）面に対する再酸化アニール処理は高温を必要と
する。この（０００１）面に対する高温の設定温度での
１回目の再酸化アニール処理８を行った後、この１回目
の再酸化アニール処理８の設定温度よりも低い温度で
（１１−２０）面を再酸化アニール処理９を行うことが
有効であった。
成方法は、（０００１）面に対して酸素を含む雰囲気下
での再酸化アニール処理８を行った後、（１１−２０）
面に対して酸素を含む雰囲気下での再酸化アニール処理
９を行う２段アニーリングを基本とする。（０００１）
面は（１１−２０）面に比べ酸化されにくいため、（０
００１）面に対する再酸化アニール処理は高温を必要と
する。この（０００１）面に対する高温の設定温度での
１回目の再酸化アニール処理８を行った後、この１回目
の再酸化アニール処理８の設定温度よりも低い温度で
（１１−２０）面を再酸化アニール処理９を行うことが
有効であった。
【００２２】上述の(11-20)面については、(0001)面と
直交する面で有れば、例えば(1-100)面でも同様の効果
が確認され、本発明は有効であった。つまり、本発明の
上記２段アニール処理を施すことにより、高耐圧の準位
密度の少ない炭化珪素上の酸化絶縁膜が形成可能となっ
た。この後に、アニール処理を更に付加して、ｎ回のア
ニール処理を施してもｎが２以上で有れば本発明は実現
できた。
直交する面で有れば、例えば(1-100)面でも同様の効果
が確認され、本発明は有効であった。つまり、本発明の
上記２段アニール処理を施すことにより、高耐圧の準位
密度の少ない炭化珪素上の酸化絶縁膜が形成可能となっ
た。この後に、アニール処理を更に付加して、ｎ回のア
ニール処理を施してもｎが２以上で有れば本発明は実現
できた。
【００２３】上には、(0001)Si面のオフカット面の炭化
珪素基板の場合を示したが、一般には上述の（０００
１）面と（１１−２０）面、更には(0001)面と直交する
例えば(1-100)面などの同等の面から構成されるオフカ
ット面に対して本発明は有効であることを確認した。つ
まり、本発明の炭化珪素半導体素子およびその絶縁膜の
形成方法は、表面に形成された酸化膜を含み、β-SiC(1
11)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC
(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又
はα-SiC(11-20)の内から選ばれる結晶面の１度以上の
オフカット面を表面とする炭化珪素基板について有効で
あることを確認した。
珪素基板の場合を示したが、一般には上述の（０００
１）面と（１１−２０）面、更には(0001)面と直交する
例えば(1-100)面などの同等の面から構成されるオフカ
ット面に対して本発明は有効であることを確認した。つ
まり、本発明の炭化珪素半導体素子およびその絶縁膜の
形成方法は、表面に形成された酸化膜を含み、β-SiC(1
11)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-SiC
(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／又
はα-SiC(11-20)の内から選ばれる結晶面の１度以上の
オフカット面を表面とする炭化珪素基板について有効で
あることを確認した。
【００２４】つまり、上記オフカット面であり、図１
(a)に示したように、２原子層以上の高さを有するステ
ップ２を含む炭化珪素基板１と、上記炭化珪素基板表面
３に形成された酸化膜４を含む炭化珪素半導体素子を、
酸素を含む雰囲気下で複数の設定温度に保ってアニール
処理を施す炭化珪素半導体素子の絶縁膜の形成方法であ
って、１回目のアニール処理に続いて、上記１回目のア
ニール処理設定温度よりも低い設定温度で２回目のアニ
ール処理を施し、少なくとも２つ以上の異なる設定温度
で保たれた酸素を含む雰囲気下でのn回(ｎ≧２)のアニ
ール処理を含むと有効であることを確認した。
(a)に示したように、２原子層以上の高さを有するステ
ップ２を含む炭化珪素基板１と、上記炭化珪素基板表面
３に形成された酸化膜４を含む炭化珪素半導体素子を、
酸素を含む雰囲気下で複数の設定温度に保ってアニール
処理を施す炭化珪素半導体素子の絶縁膜の形成方法であ
って、１回目のアニール処理に続いて、上記１回目のア
ニール処理設定温度よりも低い設定温度で２回目のアニ
ール処理を施し、少なくとも２つ以上の異なる設定温度
で保たれた酸素を含む雰囲気下でのn回(ｎ≧２)のアニ
ール処理を含むと有効であることを確認した。
【００２５】さらに、酸素を含む雰囲気下でのアニール
処理を１０００℃以下で行うと、本発明の実現が容易で
あることを確認した。ここで酸素を含む雰囲気下でのア
ニール処理を１０００℃以上で行うと、上記アニール処
理中に酸化膜/炭化珪素界面で酸化が進み、界面に残留
する不純物が増加してしまい、本発明の良好な絶縁膜を
形成するが出来ないことも確認した。
処理を１０００℃以下で行うと、本発明の実現が容易で
あることを確認した。ここで酸素を含む雰囲気下でのア
ニール処理を１０００℃以上で行うと、上記アニール処
理中に酸化膜/炭化珪素界面で酸化が進み、界面に残留
する不純物が増加してしまい、本発明の良好な絶縁膜を
形成するが出来ないことも確認した。
【００２６】また、本発明の炭化珪素半導体素子および
その絶縁膜の形成方法は、１回目の酸素を含む雰囲気下
でのアニール処理８の設定温度が９００℃以上であり、
２回目以降のアニール処理９の設定温度が８５０℃以下
であると好ましい。１回目の酸素を含む雰囲気下でのア
ニール処理８の設定温度が９００℃以下となると、（０
００１）面に対して酸素を含む雰囲気下での再酸化アニ
ールにより残留する不純物を消失させることが十分出来
ず、本発明の良好な絶縁膜の形成が難しい。また、２回
目以降のアニール処理９の設定温度が８５０℃以上であ
ると、(0001)面と垂直な例えば（１１−２０）面を再酸
化アニール処理を行い不純物を消失させる間に、一回目
の再酸化アニールにより正常化された酸化膜/炭化珪素
界面の酸化が進み界面が再びあれてしまい、本発明の良
好な絶縁膜の形成が難しかった。
その絶縁膜の形成方法は、１回目の酸素を含む雰囲気下
でのアニール処理８の設定温度が９００℃以上であり、
２回目以降のアニール処理９の設定温度が８５０℃以下
であると好ましい。１回目の酸素を含む雰囲気下でのア
ニール処理８の設定温度が９００℃以下となると、（０
００１）面に対して酸素を含む雰囲気下での再酸化アニ
ールにより残留する不純物を消失させることが十分出来
ず、本発明の良好な絶縁膜の形成が難しい。また、２回
目以降のアニール処理９の設定温度が８５０℃以上であ
ると、(0001)面と垂直な例えば（１１−２０）面を再酸
化アニール処理を行い不純物を消失させる間に、一回目
の再酸化アニールにより正常化された酸化膜/炭化珪素
界面の酸化が進み界面が再びあれてしまい、本発明の良
好な絶縁膜の形成が難しかった。
【００２７】さらに、本発明の炭化珪素半導体素子およ
びその絶縁膜の形成方法は、１回目の酸素を含む雰囲気
下でのアニール処理８がウェット酸素雰囲気であり、２
回目以降のアニール処理９もウェット酸素雰囲気である
と好ましい。酸素を含む雰囲気下でのアニール処理が水
蒸気を含むウェット酸素雰囲気であると、上記ウェット
酸素雰囲気でのアニール処理がｎ回の内の１回のみであ
っても、上記界面に残留する不純物の除去の効率が高く
なり、有効であった。
びその絶縁膜の形成方法は、１回目の酸素を含む雰囲気
下でのアニール処理８がウェット酸素雰囲気であり、２
回目以降のアニール処理９もウェット酸素雰囲気である
と好ましい。酸素を含む雰囲気下でのアニール処理が水
蒸気を含むウェット酸素雰囲気であると、上記ウェット
酸素雰囲気でのアニール処理がｎ回の内の１回のみであ
っても、上記界面に残留する不純物の除去の効率が高く
なり、有効であった。
【００２８】上述の本発明の炭化珪素半導体素子の絶縁
膜の形成方法を用いて、初めて、絶縁膜と炭化珪素の界
面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下である酸
化絶縁膜が形成された。この低い界面準位密度（Ｎｉｔ
が１．５×１０12ｃｍ-2以下）を有する絶縁膜は、例え
ば図２に示したような構造の、移動度の高い大電流を制
御可能な炭化珪素半導体素子MOSFETを初めて実現した。
膜の形成方法を用いて、初めて、絶縁膜と炭化珪素の界
面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以下である酸
化絶縁膜が形成された。この低い界面準位密度（Ｎｉｔ
が１．５×１０12ｃｍ-2以下）を有する絶縁膜は、例え
ば図２に示したような構造の、移動度の高い大電流を制
御可能な炭化珪素半導体素子MOSFETを初めて実現した。
【００２９】
【実施例】（実施例１）実施例１として本発明の炭化珪
素半導体素子の第一の実施例を図２を用いて説明する。
本発明の炭化珪素半導体素子の実施例１の絶縁ゲート型
半導体素子２１は、図２のごとく、5×1018cm-3のドー
プ濃度のｎ型の基板２２上に5×1015cm-3のドープ濃度
のｎ型のエピタキシャル成長層（ｎ型層）２３を１０ミ
クロンの厚さで形成し、その一部にAl（ｐ型半導体を形
成する不純物）イオン打ち込みすることによりｐ型の部
分２４を5×1017cm-3の濃度で２ミクロンの厚さで形成
し、ｐ型の部分の表面近傍の一部にｎ型半導体を形成す
るN不純物をイオン打ち込みすることにより1019cm-3の
ドープ濃度のｎ型の部分２５を0.3ミクロンの厚さで形
成する。上記ｎ型層２３が表面に達している部分と上記
ｎ型の部分２５とに挟まれたｐ型の部分の表面に、本発
明の２原子層以上の高さを有するステップを含む炭化珪
素基板表面に形成された酸化膜であり、上記酸化膜と炭
化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以
下である酸化絶縁膜２６を25nmの厚みで形成した。更に
その表面にAlのゲート電極２７aを設けた。ドレイン電
極２7cは基板裏面にNiを蒸着してアロイ化（熱処理１０
００℃、５分）してオーミック電極として形成し、ソー
ス電極２7bはｎ型の部分２５とｐ型の部分２４にオーミ
ックコンタクトするようにNiにより形成された。この絶
縁ゲート型半導体素子２１は、ゲート電極２7aへのバイ
アスによってｐ型の部分２４の表面に形成される反転層
がチャンネル領域２８として作用して、ドレインからソ
ースに向かって電流が流れ、ゲート電圧によってソース
・ドレイン電流が変調されFET動作をした。
素半導体素子の第一の実施例を図２を用いて説明する。
本発明の炭化珪素半導体素子の実施例１の絶縁ゲート型
半導体素子２１は、図２のごとく、5×1018cm-3のドー
プ濃度のｎ型の基板２２上に5×1015cm-3のドープ濃度
のｎ型のエピタキシャル成長層（ｎ型層）２３を１０ミ
クロンの厚さで形成し、その一部にAl（ｐ型半導体を形
成する不純物）イオン打ち込みすることによりｐ型の部
分２４を5×1017cm-3の濃度で２ミクロンの厚さで形成
し、ｐ型の部分の表面近傍の一部にｎ型半導体を形成す
るN不純物をイオン打ち込みすることにより1019cm-3の
ドープ濃度のｎ型の部分２５を0.3ミクロンの厚さで形
成する。上記ｎ型層２３が表面に達している部分と上記
ｎ型の部分２５とに挟まれたｐ型の部分の表面に、本発
明の２原子層以上の高さを有するステップを含む炭化珪
素基板表面に形成された酸化膜であり、上記酸化膜と炭
化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以
下である酸化絶縁膜２６を25nmの厚みで形成した。更に
その表面にAlのゲート電極２７aを設けた。ドレイン電
極２7cは基板裏面にNiを蒸着してアロイ化（熱処理１０
００℃、５分）してオーミック電極として形成し、ソー
ス電極２7bはｎ型の部分２５とｐ型の部分２４にオーミ
ックコンタクトするようにNiにより形成された。この絶
縁ゲート型半導体素子２１は、ゲート電極２7aへのバイ
アスによってｐ型の部分２４の表面に形成される反転層
がチャンネル領域２８として作用して、ドレインからソ
ースに向かって電流が流れ、ゲート電圧によってソース
・ドレイン電流が変調されFET動作をした。
【００３０】この場合の、本発明の炭化珪素半導体素子
の実施例１として、ゲート長が２ミクロンでゲート幅が
５００ミクロンの素子を形成した。ゲート電圧が10Vの
時の、10V印可時のソース・ドレインの電流は20mA以上
あった。一方、従来の絶縁膜つまり酸化膜と炭化珪素の
界面準位密度が１０13ｃｍ-2以上である炭化珪素半導体
素子においては、上記本発明の第一の実施例の半導体素
子の実施例１と同様の大きさの半導体素子において同様
の条件で１ｍＡ以下の電流が流れるのみであることが確
認された。
の実施例１として、ゲート長が２ミクロンでゲート幅が
５００ミクロンの素子を形成した。ゲート電圧が10Vの
時の、10V印可時のソース・ドレインの電流は20mA以上
あった。一方、従来の絶縁膜つまり酸化膜と炭化珪素の
界面準位密度が１０13ｃｍ-2以上である炭化珪素半導体
素子においては、上記本発明の第一の実施例の半導体素
子の実施例１と同様の大きさの半導体素子において同様
の条件で１ｍＡ以下の電流が流れるのみであることが確
認された。
【００３１】本発明者等は、本発明の半導体素子の酸化
絶縁膜は、上記酸化膜と炭化珪素の界面準位密度Ｎｉｔ
が１．５×１０12ｃｍ-2以下であることを実施例２に述
べる方法により確認した。この低い界面準位密度Ｎｉｔ
＝１．５×１０12ｃｍ-2以上である場合には、上記ソー
ス・ドレイン電流値が著しく減少し、１ｍＡ以下となっ
てしまうことも確認した。つまり、上記酸化膜と炭化珪
素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以上で
あると、半導体素子の性能が著しく悪化し、実用に耐え
ないモノになってしまうことも確認した。
絶縁膜は、上記酸化膜と炭化珪素の界面準位密度Ｎｉｔ
が１．５×１０12ｃｍ-2以下であることを実施例２に述
べる方法により確認した。この低い界面準位密度Ｎｉｔ
＝１．５×１０12ｃｍ-2以上である場合には、上記ソー
ス・ドレイン電流値が著しく減少し、１ｍＡ以下となっ
てしまうことも確認した。つまり、上記酸化膜と炭化珪
素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2以上で
あると、半導体素子の性能が著しく悪化し、実用に耐え
ないモノになってしまうことも確認した。
【００３２】この場合、炭化珪素半導体素子の表面は、
SiC(0001)結晶面に対して８度オフカットした面であ
り、基板表面（絶縁膜/炭化珪素界面）に必ずステップ
を有する。ここで、上記絶縁膜/炭化珪素界面のステッ
プがバンチングしており、２原子層以上の高さのステッ
プを有する場合に、上記界面準位密度Ｎｉｔが１．５×
１０12ｃｍ-2以下であることが特に重要であることを確
認した。本発明により、ソース・ドレイン電流の著しい
増大が確認され、本発明の実用に耐える炭化珪素半導体
素子が実現された。
SiC(0001)結晶面に対して８度オフカットした面であ
り、基板表面（絶縁膜/炭化珪素界面）に必ずステップ
を有する。ここで、上記絶縁膜/炭化珪素界面のステッ
プがバンチングしており、２原子層以上の高さのステッ
プを有する場合に、上記界面準位密度Ｎｉｔが１．５×
１０12ｃｍ-2以下であることが特に重要であることを確
認した。本発明により、ソース・ドレイン電流の著しい
増大が確認され、本発明の実用に耐える炭化珪素半導体
素子が実現された。
【００３３】また、２原子層以上の高さを有するステッ
プを含む炭化珪素基板と、上記炭化珪素基板表面に形成
された酸化膜を含み、酸化膜と炭化珪素の界面準位密度
Ｎｉｔが１．５×１０12ｃｍ-2以下である本発明の半導
体素子において、上記実施例１の半導体素子のチャンネ
ル部分２８にｎ型層を挿入したＡＣＣＵＦＥＴを形成し
た場合には、１００ｃｍ2／Ｖｓ以上のチャンネル移動
度が確認された。従来の同様な炭化珪素半導体素子のチ
ャンネル移動度は１０ｃｍ2／Ｖｓ以下であり、本発明
により実用に耐える炭化珪素半導体素子が実現できるこ
とが確認された。本実施例１において形成されたＭＯＳ
ＦＥＴは、そのｏｎ時のチャネル抵抗およびドリフト抵
抗を見積もると、ほぼ同等の桁の値となっており、低損
失のパワー素子が形成されていることが確認された。従来
の絶縁膜/炭化珪素界面を用いて、界面準位密度が1.5×1
012cm-2以上と大きい場合は、チャンネル抵抗がドリフト
抵抗に対して一桁以上大きな値となり、実用に耐えるも
のではなかった。
プを含む炭化珪素基板と、上記炭化珪素基板表面に形成
された酸化膜を含み、酸化膜と炭化珪素の界面準位密度
Ｎｉｔが１．５×１０12ｃｍ-2以下である本発明の半導
体素子において、上記実施例１の半導体素子のチャンネ
ル部分２８にｎ型層を挿入したＡＣＣＵＦＥＴを形成し
た場合には、１００ｃｍ2／Ｖｓ以上のチャンネル移動
度が確認された。従来の同様な炭化珪素半導体素子のチ
ャンネル移動度は１０ｃｍ2／Ｖｓ以下であり、本発明
により実用に耐える炭化珪素半導体素子が実現できるこ
とが確認された。本実施例１において形成されたＭＯＳ
ＦＥＴは、そのｏｎ時のチャネル抵抗およびドリフト抵
抗を見積もると、ほぼ同等の桁の値となっており、低損
失のパワー素子が形成されていることが確認された。従来
の絶縁膜/炭化珪素界面を用いて、界面準位密度が1.5×1
012cm-2以上と大きい場合は、チャンネル抵抗がドリフト
抵抗に対して一桁以上大きな値となり、実用に耐えるも
のではなかった。
【００３４】さらに、２原子層以上の高さを有するステ
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含む半導体素子においては、酸化膜と
炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2
以下であると、酸化絶縁膜の絶縁耐圧が10MVcm-1以上と
なることも確認した。従来の２原子層以上の高さを有す
るステップを含む炭化珪素基板と上記炭化珪素基板表面
に形成された界面準位密度の大きな酸化膜を含む炭化珪
素半導体素子においては、絶縁耐圧が1MVcm-1以下であ
り、本発明の半導体素子においてはじめて、実用に耐え
る十分な絶縁耐圧が達成された。
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含む半導体素子においては、酸化膜と
炭化珪素の界面準位密度Ｎｉｔが１．５×１０12ｃｍ-2
以下であると、酸化絶縁膜の絶縁耐圧が10MVcm-1以上と
なることも確認した。従来の２原子層以上の高さを有す
るステップを含む炭化珪素基板と上記炭化珪素基板表面
に形成された界面準位密度の大きな酸化膜を含む炭化珪
素半導体素子においては、絶縁耐圧が1MVcm-1以下であ
り、本発明の半導体素子においてはじめて、実用に耐え
る十分な絶縁耐圧が達成された。
【００３５】本発明の炭化珪素半導体素子は、炭化珪素
が有する物性の、ワイドギャップ性・高絶縁耐圧・十分
な移動度・高い熱伝導性を生かして、低損失の高温でも
動作する省エネルギーに寄与する半導体素子を提供す
る。
が有する物性の、ワイドギャップ性・高絶縁耐圧・十分
な移動度・高い熱伝導性を生かして、低損失の高温でも
動作する省エネルギーに寄与する半導体素子を提供す
る。
【００３６】実施例１においては、SiC(0001)の８度オ
フカット面を基板として用い、その表面に形成された炭
化珪素半導体素子について述べたが、２原子層以上の高
さを有するステップを含む炭化珪素基板が、他のβ-SiC
(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-Si
C(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／
又はα-SiC(11-20)の内から選ばれる結晶面の１度以上
のオフカット面を表面とする炭化珪素基板であっても本
発明は有効であることを確認した。
フカット面を基板として用い、その表面に形成された炭
化珪素半導体素子について述べたが、２原子層以上の高
さを有するステップを含む炭化珪素基板が、他のβ-SiC
(111)、6H,4H等のα-SiC(0001)、15R-SiCのSi面、β-Si
C(100)、β-SiC(110)、6H,4H等のα-SiC(1-100)及び／
又はα-SiC(11-20)の内から選ばれる結晶面の１度以上
のオフカット面を表面とする炭化珪素基板であっても本
発明は有効であることを確認した。
【００３７】（実施例２）実施例2として本発明の炭化
珪素半導体素子の絶縁膜の製造方法の実施例を図１(b)
を用いて説明する。金属-酸化膜-半導体(MOS)試料を作
製するために用いた単結晶ウエファは、市販のn型の4周
期六方晶炭化珪素(4H-SiC)である。この単結晶ウエファ
は、直径2インチで(0001)面に対して8°のoff角を持って
おり、結晶表面には不純物濃度5×1015cm-3のエピタキシ
ャル膜が成長させてある。この単結晶を、5mm×5mm角に切
断してMOS試料作製用の基板とした。試料作製前、基板の
表面を有機洗浄した直後に1100℃の酸素中に水素を吹き
込んで生成した高温水蒸気で酸化を行い(水素燃焼酸
化)、その単結晶表面を犠牲酸化した。その酸化膜を3%の
薄いフッ酸を用いて溶融させて洗浄表面を露出させた。
この洗浄表面を有する炭化珪素4H-SiC基板のシリコン面
に対して、1100℃で1時間の水素燃焼酸化を行い、25nmの
厚さのゲ-ト酸化膜を形成した。
珪素半導体素子の絶縁膜の製造方法の実施例を図１(b)
を用いて説明する。金属-酸化膜-半導体(MOS)試料を作
製するために用いた単結晶ウエファは、市販のn型の4周
期六方晶炭化珪素(4H-SiC)である。この単結晶ウエファ
は、直径2インチで(0001)面に対して8°のoff角を持って
おり、結晶表面には不純物濃度5×1015cm-3のエピタキシ
ャル膜が成長させてある。この単結晶を、5mm×5mm角に切
断してMOS試料作製用の基板とした。試料作製前、基板の
表面を有機洗浄した直後に1100℃の酸素中に水素を吹き
込んで生成した高温水蒸気で酸化を行い(水素燃焼酸
化)、その単結晶表面を犠牲酸化した。その酸化膜を3%の
薄いフッ酸を用いて溶融させて洗浄表面を露出させた。
この洗浄表面を有する炭化珪素4H-SiC基板のシリコン面
に対して、1100℃で1時間の水素燃焼酸化を行い、25nmの
厚さのゲ-ト酸化膜を形成した。
【００３８】続いて、酸化温度を950℃まで低下させて3
時間水素燃焼酸化雰囲気(酸素と水蒸気を含むウエット
酸素雰囲気)での一回目アニール処理を行った。 引き続
いて温度を800℃まで低下させて、さらに3時間の水素燃
焼酸化雰囲気(酸素と水蒸気を含むウエット酸素雰囲気)
での2回目のアニール処理を行った。多段アニール処理終
了後、試料を反応管から引き出し、試料温度を室温まで急
速冷却してSiO2/6H-SiC界面付近の化学反応を中断させ
た。ゲ-ト酸化膜を作製直後、アルミニウム(Al)を蒸着し
て直径0.5mmの電極を持つMOS構造を形成した。また、オ-
ミック電極は、裏面表層に成長した酸化膜を除去してか
ら、その露出した4H-SiC基板表面上にAlを蒸着して作製
した。
時間水素燃焼酸化雰囲気(酸素と水蒸気を含むウエット
酸素雰囲気)での一回目アニール処理を行った。 引き続
いて温度を800℃まで低下させて、さらに3時間の水素燃
焼酸化雰囲気(酸素と水蒸気を含むウエット酸素雰囲気)
での2回目のアニール処理を行った。多段アニール処理終
了後、試料を反応管から引き出し、試料温度を室温まで急
速冷却してSiO2/6H-SiC界面付近の化学反応を中断させ
た。ゲ-ト酸化膜を作製直後、アルミニウム(Al)を蒸着し
て直径0.5mmの電極を持つMOS構造を形成した。また、オ-
ミック電極は、裏面表層に成長した酸化膜を除去してか
ら、その露出した4H-SiC基板表面上にAlを蒸着して作製
した。
【００３９】4H-SiCMOS構造の容量-重量(C-V)特性は、低
周波容量測定／高周波容量測定・同時測定装置(パッケ-
ジ82;ケスレ-社製)を用いて、室温、暗状態で測定した。こ
のC-V特性の取得においては、反転領域から蓄積領域へ電
圧を掃引(順方向掃引)と蓄積領域から反転領域へと測定
電圧を掃引する(逆方向掃引)を行った。順方向掃引にお
いては、掃引開始前に紫外線を試料ゲ-ト電極表面に照射
し、反転層を形成させた。反転層が形成された後、紫外線
照射を止めてから室温、暗状態にて測定を行っている。一
方、逆方向掃引を行うときは、紫外線照射は行っていな
い。
周波容量測定／高周波容量測定・同時測定装置(パッケ-
ジ82;ケスレ-社製)を用いて、室温、暗状態で測定した。こ
のC-V特性の取得においては、反転領域から蓄積領域へ電
圧を掃引(順方向掃引)と蓄積領域から反転領域へと測定
電圧を掃引する(逆方向掃引)を行った。順方向掃引にお
いては、掃引開始前に紫外線を試料ゲ-ト電極表面に照射
し、反転層を形成させた。反転層が形成された後、紫外線
照射を止めてから室温、暗状態にて測定を行っている。一
方、逆方向掃引を行うときは、紫外線照射は行っていな
い。
【００４０】図３(a)に、ゲート酸化膜作製後に本発明の
炭化珪素半導体素子の絶縁膜の形成方法のアニール処理
の実施例である950℃3時間と800℃3時間の水蒸気アニー
ル処理を続けて行ったときのC-V特性、図３(b)に、従来の
炭化珪素半導体素子の絶縁膜の形成方法のアニール処理
である950℃3時間の水蒸気アニ-ル処理しか行わなかっ
たときのC-V特性を示す。
炭化珪素半導体素子の絶縁膜の形成方法のアニール処理
の実施例である950℃3時間と800℃3時間の水蒸気アニー
ル処理を続けて行ったときのC-V特性、図３(b)に、従来の
炭化珪素半導体素子の絶縁膜の形成方法のアニール処理
である950℃3時間の水蒸気アニ-ル処理しか行わなかっ
たときのC-V特性を示す。
【００４１】図３(a)では、高周波C-V曲線が−13Vから＋
10Vまで掃引されている。掃引電圧が減少して行くと、容
量が一旦減少(少数キャリアの再分布)する。その後電圧0
V近辺から容量の増大がはじまるが、すぐに容量の増大が
抑止され、折れ曲がっている(キャパシタンスレッジ)の
が解る。また、準静状態C-V曲線では、 キャパシタンスレ
ッジが現れる0Vの電圧領域で、楔形の大きな容量の減少
を引き起こしているのが解る。これらの事実は、SiO2/4H-
SiC界面の界面準位が少ないことを示している。
10Vまで掃引されている。掃引電圧が減少して行くと、容
量が一旦減少(少数キャリアの再分布)する。その後電圧0
V近辺から容量の増大がはじまるが、すぐに容量の増大が
抑止され、折れ曲がっている(キャパシタンスレッジ)の
が解る。また、準静状態C-V曲線では、 キャパシタンスレ
ッジが現れる0Vの電圧領域で、楔形の大きな容量の減少
を引き起こしているのが解る。これらの事実は、SiO2/4H-
SiC界面の界面準位が少ないことを示している。
【００４２】これに対して、図３(b)の950℃3時間の水蒸
気アニール処理しか行わなかった試料では、高周波C-V特
性における、少数キャリアの再分布やキャパシタンスレ
ッジが明確ではない。また、準静状態C-V曲線の容量減少
も明確ではなく、界面準位量が多いことを示している。
気アニール処理しか行わなかった試料では、高周波C-V特
性における、少数キャリアの再分布やキャパシタンスレ
ッジが明確ではない。また、準静状態C-V曲線の容量減少
も明確ではなく、界面準位量が多いことを示している。
【００４３】図３(a)と(b)の比較において明らかなよう
に、本発明の炭化珪素半導体素子の絶縁膜の形成方法で
ある多段水蒸気アニール処理には界面準位減少の効果の
あることが解る。この結果は、（０００１）面に対して
再酸化効果がある９５０℃で3時間の酸化雰囲気アニー
ル処理につづいて、（１１−２０）面に対して再酸化効
果がある８００℃で3時間の酸化雰囲気アニール処理を
行った結果である。その結果、低周波CV特性の形状が楔
形に変化しており、従来の炭化珪素半導体素子の絶縁膜
の形成方法である単一温度のアニール処理よりも界面準
位量の低下が計られいることが判る。
に、本発明の炭化珪素半導体素子の絶縁膜の形成方法で
ある多段水蒸気アニール処理には界面準位減少の効果の
あることが解る。この結果は、（０００１）面に対して
再酸化効果がある９５０℃で3時間の酸化雰囲気アニー
ル処理につづいて、（１１−２０）面に対して再酸化効
果がある８００℃で3時間の酸化雰囲気アニール処理を
行った結果である。その結果、低周波CV特性の形状が楔
形に変化しており、従来の炭化珪素半導体素子の絶縁膜
の形成方法である単一温度のアニール処理よりも界面準
位量の低下が計られいることが判る。
【００４４】本発明の炭化珪素半導体素子の絶縁膜の形
成方法の実施例の界面準位密度Nitは、Nit=1.09×1012c
m-2であり、従来の実施例の界面準位密度Nit=5.15×10
12cm -2に比べて非常に小さくなっており、本発明の絶縁
膜の形成方法の有効性が確認された。
成方法の実施例の界面準位密度Nitは、Nit=1.09×1012c
m-2であり、従来の実施例の界面準位密度Nit=5.15×10
12cm -2に比べて非常に小さくなっており、本発明の絶縁
膜の形成方法の有効性が確認された。
【００４５】実施例２においては、4H-SiC(0001)の８度
オフカット面を基板として用い、その表面に形成する炭
化珪素半導体素子の絶縁膜の製造方法について述べた
が、２原子層以上の高さを有するステップを含む炭化珪
素基板が、他のβ-SiC(111)、6H,4H等のα-SiC(0001)、
15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等の
α-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれ
る結晶面の１度以上のオフカット面を表面とする炭化珪
素基板であっても本発明は有効であることを確認した。
オフカット面を基板として用い、その表面に形成する炭
化珪素半導体素子の絶縁膜の製造方法について述べた
が、２原子層以上の高さを有するステップを含む炭化珪
素基板が、他のβ-SiC(111)、6H,4H等のα-SiC(0001)、
15R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等の
α-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれ
る結晶面の１度以上のオフカット面を表面とする炭化珪
素基板であっても本発明は有効であることを確認した。
【００４６】本実施例２においては、アニール処理が２
回の場合を述べたが、更に多くのｎ回の設定温度の変更
を含むｎ回のアニール処理を施した場合であっても、本
発明の２原子層以上の高さを有するステップを含む炭化
珪素基板と、上記炭化珪素基板表面に形成された酸化膜
を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複
数の設定温度に保ってアニール処理を施す炭化珪素半導
体素子の絶縁膜の形成方法であって、１回目のアニール
処理に続いて、上記１回目のアニール処理設定温度より
も低い設定温度で２回目のアニール処理を施し、少なく
とも２つ以上の異なる設定温度で保たれた酸素を含む雰
囲気下でのn回(n≧２)のアニール処理を含めば、有効で
あることを確認した。
回の場合を述べたが、更に多くのｎ回の設定温度の変更
を含むｎ回のアニール処理を施した場合であっても、本
発明の２原子層以上の高さを有するステップを含む炭化
珪素基板と、上記炭化珪素基板表面に形成された酸化膜
を含む炭化珪素半導体素子を、酸素を含む雰囲気下で複
数の設定温度に保ってアニール処理を施す炭化珪素半導
体素子の絶縁膜の形成方法であって、１回目のアニール
処理に続いて、上記１回目のアニール処理設定温度より
も低い設定温度で２回目のアニール処理を施し、少なく
とも２つ以上の異なる設定温度で保たれた酸素を含む雰
囲気下でのn回(n≧２)のアニール処理を含めば、有効で
あることを確認した。
【００４７】本実施例２においては、１回目のアニール
処理の設定温度が９５０℃、２回目のアニール処理の設
定温度が８００℃の場合を述べたが、本発明の炭化珪素
半導体素子の絶縁膜の形成方法であって、１回目の酸素
を含む雰囲気下でのアニール処理が９００℃以上であ
り、設定温度が８５０℃以下であるｎ回目のアニール処
理を少なくとも含めば、有効であることも確認した。
処理の設定温度が９５０℃、２回目のアニール処理の設
定温度が８００℃の場合を述べたが、本発明の炭化珪素
半導体素子の絶縁膜の形成方法であって、１回目の酸素
を含む雰囲気下でのアニール処理が９００℃以上であ
り、設定温度が８５０℃以下であるｎ回目のアニール処
理を少なくとも含めば、有効であることも確認した。
【００４８】本実施例２においては、アニール処理をウ
ェット酸素雰囲気の一種である水素燃焼酸化雰囲気で行
った場合を述べたが、本発明の炭化珪素半導体素子の絶
縁膜の形成方法であって、少なくともｎ回目の酸素を含
む雰囲気下でのアニール処理が水蒸気と酸素を少なくと
も含むウェット酸素雰囲気で行われると有効であること
を確認した。
ェット酸素雰囲気の一種である水素燃焼酸化雰囲気で行
った場合を述べたが、本発明の炭化珪素半導体素子の絶
縁膜の形成方法であって、少なくともｎ回目の酸素を含
む雰囲気下でのアニール処理が水蒸気と酸素を少なくと
も含むウェット酸素雰囲気で行われると有効であること
を確認した。
【００４９】
【発明の効果】以上説明した通り、本発明の炭化珪素半
導体素子によれば、高パワーを制御する低損失・高耐圧
の制御素子を実現でき、例えば、エアコンなどを制御す
る高性能インバータ等に用いられる、実用に耐える省エ
ネパワー素子を提供する。
導体素子によれば、高パワーを制御する低損失・高耐圧
の制御素子を実現でき、例えば、エアコンなどを制御す
る高性能インバータ等に用いられる、実用に耐える省エ
ネパワー素子を提供する。
【００５０】また、本発明の炭化珪素半導体素子の絶縁
膜の形成方法によれば、低損失パワー素子のゲート絶縁
膜として応用可能な、高い絶縁耐圧・低い固定電荷密度
・低い界面準位密度を有する、炭化珪素半導体素子の絶
縁膜が得られ、耐圧が高く電流容量も大きい大電力用に
適した高速な低損失半導体素子を形成可能とするもので
ある。
膜の形成方法によれば、低損失パワー素子のゲート絶縁
膜として応用可能な、高い絶縁耐圧・低い固定電荷密度
・低い界面準位密度を有する、炭化珪素半導体素子の絶
縁膜が得られ、耐圧が高く電流容量も大きい大電力用に
適した高速な低損失半導体素子を形成可能とするもので
ある。
【図１】(a)本発明の炭化珪素半導体素子の絶縁膜/炭化
珪素界面の拡大図である。 (b)本発明の炭化珪素半導体素子の絶縁膜の形成方法を
示す図である。
珪素界面の拡大図である。 (b)本発明の炭化珪素半導体素子の絶縁膜の形成方法を
示す図である。
【図２】絶縁ゲート型半導体素子の構造を示す図であ
る。
る。
【図３】(a)本発明の炭化珪素半導体素子及びその絶縁
膜の形成方法による酸化絶縁膜/炭化珪素界面のC-V特性
を示す図である。 (b)従来例の絶縁膜の形成方法による酸化絶縁膜/炭化珪
素界面 のC-V特性を示す図である。
膜の形成方法による酸化絶縁膜/炭化珪素界面のC-V特性
を示す図である。 (b)従来例の絶縁膜の形成方法による酸化絶縁膜/炭化珪
素界面 のC-V特性を示す図である。
１ 基板
２ ステップ
３ 絶縁膜/炭化珪素基板界面
４ 酸化絶縁膜
５ (0001)テラス面
６ (11-20)面
７ 酸化設定温度
８ １回目のアニール設定温度
９ ２回目のアニール設定温度
２１ 絶縁ゲート型半導体素子
２２ n型基板
２３ n型エピタキシャル成長層（ｎ型層）
２４ p型の部分（ｐ型層）
２５ n+型層
２６ 酸化絶縁膜
２７a ゲート電極
２７b ソース電極のオーミック接合の部分
２７c ドレイン電極
２７d ソース電極のショットキー接合の部分
２８ チャンネル領域
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 伊藤 久義
群馬県高崎市綿貫町1233番地 日本原子力
研究所高崎研究所内
(72)発明者 北畠 真
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 山下 賢哉
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 楠本 修
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 内田 正雄
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 高橋 邦方
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 宮永 良子
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 5F058 BA20 BC02 BF56 BF63 BH03
BH20 BJ01
Claims (5)
- 【請求項１】 表面に２原子層以上の高さを有するステ
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含み、酸化膜と炭化珪素の界面準位密
度Ｎｉｔが１．５×１０12ｃｍ-2以下であることを特徴
とする、炭化珪素半導体素子。 - 【請求項２】 請求項１記載の炭化珪素半導体素子であ
って、２原子層以上の高さを有するステップを含む炭化
珪素基板が、β-SiC(111)、6H,4H等のα-SiC(0001)、15
R-SiCのSi面、β-SiC(100)、β-SiC(110)、6H,4H等のα
-SiC(1-100)及び／又はα-SiC(11-20)の内から選ばれる
結晶面の１度以上のオフカット面を表面とする炭化珪素
基板であることを特徴とする、炭化珪素半導体素子。 - 【請求項３】 表面に２原子層以上の高さを有するステ
ップを含む炭化珪素基板と、上記炭化珪素基板表面に形
成された酸化膜を含む炭化珪素半導体素子を、酸素を含
む雰囲気下で複数の設定温度に保ってアニール処理を施
す炭化珪素半導体素子の絶縁膜の形成方法であって、１
回目のアニール処理に続いて、上記１回目のアニール処
理設定温度よりも低い設定温度で２回目のアニール処理
を施し、少なくとも２つ以上の異なる設定温度で保たれ
た酸素を含む雰囲気下でのn回(n≧２)のアニール処理を
含むことを特徴とする、炭化珪素半導体素子の絶縁膜の
形成方法。 - 【請求項４】 請求項３記載の炭化珪素半導体素子の絶
縁膜の形成方法であって、１回目の酸素を含む雰囲気下
でのアニール処理が９００℃以上であり、設定温度が８
５０℃以下であるｎ回目のアニール処理を少なくとも含
むことを特徴とする炭化珪素半導体素子の絶縁膜の形成
方法。 - 【請求項５】 請求項３記載の炭化珪素半導体素子の絶
縁膜の形成方法であって、少なくともｎ回目の酸素を含
む雰囲気下でのアニール処理がウェット酸素雰囲気であ
ることを特徴とする炭化珪素半導体素子の絶縁膜の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003834A JP3697211B2 (ja) | 2002-01-10 | 2002-01-10 | 炭化珪素半導体素子及びその絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002003834A JP3697211B2 (ja) | 2002-01-10 | 2002-01-10 | 炭化珪素半導体素子及びその絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209251A true JP2003209251A (ja) | 2003-07-25 |
| JP3697211B2 JP3697211B2 (ja) | 2005-09-21 |
Family
ID=27643321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002003834A Expired - Lifetime JP3697211B2 (ja) | 2002-01-10 | 2002-01-10 | 炭化珪素半導体素子及びその絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697211B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| JP2005310886A (ja) * | 2004-04-19 | 2005-11-04 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2011091186A (ja) * | 2009-10-22 | 2011-05-06 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2012049491A (ja) * | 2010-07-26 | 2012-03-08 | Sumitomo Electric Ind Ltd | 半導体装置 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
-
2002
- 2002-01-10 JP JP2002003834A patent/JP3697211B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053034A1 (ja) * | 2003-11-25 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | 半導体素子 |
| US7214984B2 (en) | 2003-11-25 | 2007-05-08 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| US7381993B2 (en) | 2003-11-25 | 2008-06-03 | Matsushita Electric Industrial Co., Ltd. | High-breakdown-voltage insulated gate semiconductor device |
| JP2005310886A (ja) * | 2004-04-19 | 2005-11-04 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP4635470B2 (ja) * | 2004-04-19 | 2011-02-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| JP2011091186A (ja) * | 2009-10-22 | 2011-05-06 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP2012049491A (ja) * | 2010-07-26 | 2012-03-08 | Sumitomo Electric Ind Ltd | 半導体装置 |
| CN113035709A (zh) * | 2021-03-01 | 2021-06-25 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
| CN113035709B (zh) * | 2021-03-01 | 2022-11-08 | 同辉电子科技股份有限公司 | 一种改善SiC器件界面特征的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3697211B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5603008B2 (ja) | 大きな反転層移動度を有するＳｉＣＭＯＳＦＥＴの形成方法 | |
| TWI404131B (zh) | 具平緩通道之碳化矽裝置之製造方法 | |
| JP5306193B2 (ja) | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
| TWI330894B (en) | Vertical jfet limited silicon carbide power metal-oxide semiconductor field effect transistors and methods of fabricating vertical jfet limited silicon carbide metal-oxide semiconductor field effect transistors | |
| KR100271106B1 (ko) | 실리콘 카바이드로 형성된 파워 mosfet(power mosfet in silicon carbide) | |
| EP2740148B1 (en) | Forming sic mosfets with high channel mobility by treating the oxide interface with cesium ions | |
| JP2002261275A (ja) | Ｍｏｓデバイス | |
| JP2007115875A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4188637B2 (ja) | 半導体装置 | |
| JP2005166930A (ja) | ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法 | |
| EP3756225B1 (en) | A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same | |
| TW201108388A (en) | Insulated gate field effect transistor | |
| JP4957005B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| JP3697211B2 (ja) | 炭化珪素半導体素子及びその絶縁膜の形成方法 | |
| JP2003517204A (ja) | 炭化ケイ素半導体装置においてより高い反転層移動度を得る方法 | |
| EP4016644A1 (en) | Power semiconductor device and method for manufacturing a power semiconductor device | |
| EP1908118B1 (en) | Method for producing a semiconductor device | |
| Chowdhury et al. | Effect of carrier lifetime enhancement on the performance of ultra-high voltage 4H-SiC PiN diodes | |
| KR20230076967A (ko) | 기능기가 부착된 그래핀 나노시트를 이용하여 표면 조도가 개선된 반도체 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050603 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3697211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |