JP2013247141A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013247141A JP2013247141A JP2012117624A JP2012117624A JP2013247141A JP 2013247141 A JP2013247141 A JP 2013247141A JP 2012117624 A JP2012117624 A JP 2012117624A JP 2012117624 A JP2012117624 A JP 2012117624A JP 2013247141 A JP2013247141 A JP 2013247141A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide substrate
- carbide semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
【課題】本発明は、閾値電圧の低下を抑制しつつ、チャネル移動度を向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明は、(a)炭化珪素基板1表面にゲルマニウムをイオン注入する工程と、(b)工程(a)の後、炭化珪素基板1上に絶縁膜としてのゲート酸化膜7を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、工程(b)でゲート酸化膜7を形成した炭化珪素基板1を熱処理する工程とを備える。
【選択図】図1
【解決手段】本発明は、(a)炭化珪素基板1表面にゲルマニウムをイオン注入する工程と、(b)工程(a)の後、炭化珪素基板1上に絶縁膜としてのゲート酸化膜7を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、工程(b)でゲート酸化膜7を形成した炭化珪素基板1を熱処理する工程とを備える。
【選択図】図1
Description
本発明は、炭化珪素半導体装置の製造方法に関し、特に、高耐圧および低損失を両立して実現する炭化珪素半導体装置の製造方法に関する。
炭化珪素は優れた物性値を持ち、高耐圧、低損失な炭化珪素半導体装置(パワーデバイス)の実現を可能にする。
しかしながら、炭化珪素基板上に絶縁膜(酸化膜)を形成した場合に、例えば炭化珪素/二酸化珪素界面には多くの界面準位が形成される。この伝導帯に近い界面準位により、MOSFET(metal oxide semiconductor field effect transistor)のチャネル移動度はバルク中の電子移動度に比べて極めて低くなり、オン抵抗値が理想的な値よりも高くなる。
炭化珪素基板上に二酸化珪素膜を形成した場合に、炭化珪素/二酸化珪素界面に欠陥準位が発生する原因としては、界面での炭素原子の析出が考えられている。炭化珪素/二酸化珪素界面での界面準位を低減するには、一酸化窒素(NO)や一酸化二窒素(N2O)等の窒素酸化ガス雰囲気やアンモニア(NH3)ガス雰囲気での熱処理(窒化処理)が有効である。中でも一酸化窒素ガスによる窒化処理が効果的である(特許文献1〜4参照)。
上記の窒化処理により、炭化珪素と二酸化珪素との界面に発生した界面準位は電気的に不活性となる。
しかしこの窒化処理を行った場合には、界面準位を不活性化することによりMOSFETのチャネル移動度は向上するが、閾値電圧が低下してしまいオフ耐圧が低下する。閾値電圧を上昇させるためにはアクセプタ濃度(不純物濃度)を高めることができるが、そうするとチャネル移動度が著しく低下してしまう。
一方で、窒素酸化ガス雰囲気やアンモニアガス雰囲気での熱処理(窒化処理)のほかの、SiC−MOSFETのチャネル移動度向上と高耐圧とを実現する手段として、炭化珪素基板へのゲルマニウムドープがある(特許文献5〜8参照)。
ここで例えば特許文献5に記載されたゲルマニウムドープの比率は、シリコン(Si):炭素(C):ゲルマニウム(Ge)=0.9:1:0.1である。これほど高濃度のゲルマニウムをドープするためには、炭化珪素基板のエピタキシャル成長時に当該ドープを行う必要がある。
しかし、エピタキシャル成長中のゲルマニウムドープはあまり一般的ではなく、このような処理を実施した半導体ウエハを安定的に供給することは困難である。
炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が重要となる。これを実現するためには、閾値電圧にはある程度の大きさが必要となり、炭化珪素MOSFETの開発において、チャネル移動度の向上とともに閾値電圧の制御技術の確立が急務となっている。
上記のように、炭化珪素基板とその表面に形成された二酸化珪素膜との界面では欠陥準位密度が高くなり、炭化珪素MOSFETのチャネル移動度は低くなってしまう。
このチャネル移動度を高めるためには、二酸化珪素膜形成後、比較的高温で窒化処理を行うことにより界面準位密度を低減し界面準位を不活性化することが有効な手段となる。しかしこの窒化処理を行うと、MOSFETのチャネル移動度は向上するがオフ耐圧に寄与する閾値電圧が低下してしまう。一方で閾値電圧を高めるためにアクセプタ濃度を高めると、チャネル移動度が著しく低下してしまうという問題があった。
本発明は、上記のような問題を解決するためになされたものであり、閾値電圧の低下を抑制しつつ、チャネル移動度を向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置の製造方法は、(a)炭化珪素基板表面にゲルマニウムをイオン注入する工程と、(b)前記工程(a)の後、前記炭化珪素基板上に絶縁膜を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、前記工程(b)で前記絶縁膜を形成した前記炭化珪素基板を熱処理する工程とを備えることを特徴とする。
本発明の一態様に関する炭化珪素半導体装置の製造方法によれば、(a)炭化珪素基板表面にゲルマニウムをイオン注入する工程と、(b)前記工程(a)の後、前記炭化珪素基板上に絶縁膜を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、前記工程(b)で前記絶縁膜を形成した前記炭化珪素基板を熱処理する工程とを備えることにより、炭化珪素半導体装置の閾値電圧の低下を抑制しつつ、そのチャネル移動度を向上させることができる。
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
<実施形態>
<構成>
本発明の実施形態に関する炭化珪素半導体装置の構成について説明する。
<構成>
本発明の実施形態に関する炭化珪素半導体装置の構成について説明する。
図1は、本発明の実施形態に関する炭化珪素半導体装置の構成を示す断面図である。具体的には、金属層−酸化物層−半導体層の構成である電界効果トランジスタ(MOSFET)のデバイス断面構造を示す図である。
図1に示されるように炭化珪素半導体装置は、第1導電型の炭化珪素基板1上に形成された第1導電型の炭化珪素からなるエピタキシャル層2と、エピタキシャル層2表面に所定の深さで形成された第2導電型のベース領域3と、ベース領域3表面に互いに離間して形成された第1導電型のドレイン領域4およびソース領域5と、ソース領域5に隣接してベース領域3表面に形成された第2導電型のウェルコンタクト領域6と、ベース領域3上に形成されたゲート酸化膜7と、ドレイン領域4と電気的に接触してドレイン領域4上に形成されたドレイン電極9と、ソース領域5と電気的に接触してソース領域5上に形成されたソース電極10と、ゲート酸化膜7を介して、ドレイン領域4からソース領域5に亘る領域上に形成されたゲート電極8とを備える。
上記のうち、炭化珪素基板1、エピタキシャル層2、ベース領域3、ドレイン領域4、ソース領域5、ゲート酸化膜7、ゲート電極8が、基本的構成である。
図1に示される炭化珪素半導体装置において、ゲート電極8に電圧が印加されると、ゲート電極8直下のベース領域3表面に反転チャネル層が形成される。そして、ドレイン領域4とソース領域5との間に電荷の流れる経路(チャネル)が形成される。
炭化珪素MOSFETがnチャネルMOSFETである場合、上記の電荷が流れる経路(チャネル)に流れるキャリアは電子である。ソース領域5からベース領域3へ流れ込む電子は、ドレイン電極9に印加される電圧により形成される電界に従ってドレイン領域4を介してドレイン電極9に到達する。したがって、ゲート電極8に電圧を印加することにより、ドレイン電極9からソース電極10に電流が流れる。
炭化珪素MOSFETがpチャネルMOSFETである場合、電荷が流れる経路(チャネル)に流れるキャリアは正孔である。ドレイン電極9から注入される正孔は、ドレイン領域4を介してベース領域3に到達する。次いで正孔は、ベース領域3表面に形成された反転チャネル層を介してソース電極10の電位に従ってソース領域5に流れ込む。したがって、正孔がドレイン電極9からソース電極10に流れる。
このようにして、炭化珪素半導体装置が動作する。
<製造方法>
次に、図2〜図12を参照しつつ、本発明の本実施形態に関する炭化珪素半導体装置の製造方法について説明する。なお図3〜図6、図8〜図10は、炭化珪素半導体装置の製造方法の工程断面図である。
次に、図2〜図12を参照しつつ、本発明の本実施形態に関する炭化珪素半導体装置の製造方法について説明する。なお図3〜図6、図8〜図10は、炭化珪素半導体装置の製造方法の工程断面図である。
まず、炭化珪素半導体装置の製造方法の概要を説明する。図2は、本実施形態に関する炭化珪素半導体装置の製造方法を示すフローチャートである。
図2に示されるように、炭化珪素基板1表面に対して、ゲルマニウムのイオン注入を行う(ステップS1)。
次に、炭化珪素基板1上において、熱酸化または化学気相成長法(CVD法:Chemical Vapor Deposition)により絶縁膜を形成する(ステップS2)。
次に、炭化珪素基板1上において、窒素酸化ガス雰囲気で熱処理(窒化処理)を行う(ステップS3)。
以下、上記各工程を含む製造方法の詳細について図を参照しつつ説明する。
図3〜図7は、ゲルマニウムのイオン注入までの工程(ステップS1)を説明する図である。
まず、炭化珪素基板1上に、エピタキシャル結晶成長法を用いて第1導電型のエピタキシャル層2が形成される(図3参照)。このエピタキシャル層2の厚さは、5〜50μm程度であればよく、また不純物濃度は1×1015〜1×1018cm−3程度であればよい。
炭化珪素基板1の面方位としては(0001)面、(000−1)面、(11−20)面等を用いることができる。また、この炭化珪素からなる炭化珪素基板1のポリタイプとしては、4H、6H、および3Cのいずれかを用いることができる。
次に、このエピタキシャル層2表面にマスク(図示せず)を形成する。当該マスクは、ベース領域3を形成する領域が露出するように形成される。また当該マスクは、写真製版技術を用いてレジスト、二酸化珪素、または窒化珪素等により生成される。
このマスクを不純物注入阻止膜として上方から不純物をイオン注入し、第2導電型のベース領域3を形成する(図4参照)。図4においては、このイオン注入時に用いられるマスクを除去した後の素子の断面構造が示されている。
この炭化珪素半導体装置がnチャネルMOSFETの場合、ベース領域3に導入される第2導電型不純物としては、ボロン(B)またはアルミニウム(Al)が利用可能である。また、この炭化珪素半導体装置がpチャネルMOSFETの場合には、この第2導電型注入不純物として、リン(P)または窒素(N)を利用することができる。
ベース領域3の深さは、エピタキシャル層2の厚さを超えないことが要求され、その深さとしては、例えば0.5〜3μm程度あればよい。
横型MOSFETを作成する場合には、エピタキシャル層2をエピタキシャル結晶成長させる時に第2導電型の不純物をドープすることにより、ベース領域3の形成を省略しても良い。
また、ベース領域3の第2導電型の不純物濃度は、エピタキシャル層2における第1導電型不純物濃度を超える濃度に設定し、例えば1×1017〜1×1019cm−3程度であればよい。
通常、ベース領域3の第2導電型の不純物濃度を高めることにより、MOSFETの閾値電圧を高くすることができる。
次いで、写真製版技術を用いて炭化珪素基板1上にマスク(図示せず)を形成し、ソース領域形成部分を露出させ、このマスクを用いてベース領域3内に第1導電型不純物をイオン注入して、第1導電型のドレイン領域4とソース領域5とをそれぞれ形成する(図5参照)。図5においては、このドレイン領域およびソース領域形成用のマスク除去後の装置の断面構造が示されている。
ドレイン領域4およびソース領域5内に導入される第1導電型の不純物としては、この炭化珪素半導体装置がnチャネルMOSFETの場合、例えばリン(P)または窒素(N)等を利用することができる。また、この炭化珪素半導体装置がpチャネルMOSFETの場合、例えばボロン(B)またはアルミニウム(Al)等を利用することができる。
ドレイン領域4およびソース領域5の深さは、ベース領域3の深さよりも浅く形成される。このドレイン領域4およびソース領域5に導入される第1導電型の不純物濃度は、例えば1×1018〜1×1021cm−3程度であればよい。
次いで、写真製版技術を用いて炭化珪素基板1表面にマスク(図示せず)を形成し、ウェルコンタクト領域形成部分を露出させ、このマスクを用いてベース領域3内に第2導電型不純物をイオン注入して、ソース領域5と隣接した第2導電型のウェルコンタクト領域6を形成する(図6参照)。図6においては、このウェルコンタクト領域6形成用のマスク除去後の装置の断面構造が示されている。
ウェルコンタクト領域6内に導入される第2導電型の不純物としては、この炭化珪素半導体装置がnチャネルMOSFETの場合、例えばボロン(B)またはアルミニウム(Al)等を利用することができ、また、この炭化珪素半導体装置がpチャネルMOSFETの場合、例えばリン(P)または窒素(N)等を利用することができる。
続いて、熱処理装置により、炭化珪素基体を例えば1300〜1900℃の高温条件下で例えば30秒〜1時間程度熱処理を行うことにより、注入イオンが電気的に活性化される。
続いて、炭化珪素基板1表面を熱酸化した後、フッ酸を用いて炭化珪素基板1を再度露出させる。露出した炭化珪素基板1表面にゲルマニウムをイオン注入する。
本実施形態では、ゲルマニウムイオン注入条件として、加速エネルギーを30keV、ドーズ量を5.0×1012cm−2または2.0×1013cm−2とした。
図7は、上記の注入条件によって得られるゲルマニウム濃度分布のTRIM(the Transport of Ions in Matter)計算結果を示す図である。図7において、縦軸はゲルマニウム濃度[cm−3]、横軸は炭化珪素基板1表面からの深さ[Å]を示している。
図7に示されるように、ドーズ量が5.0×1012cm−2である方はピーク濃度が3.2×1018cm−3であり、ドーズ量が2.0×1013cm−2である方はピーク濃度が1.3×1019cm−3である。ゲルマニウムのイオン注入によって得られる炭化珪素基板1表面におけるゲルマニウム濃度としては、5×1017〜1×1020cm−3が望ましい。
図8は、絶縁膜を形成する工程(ステップS2)、および、窒素酸化ガス雰囲気で熱処理する工程(ステップS3)を説明する図である。本実施形態では、酸素を含む雰囲気での熱酸化により二酸化珪素膜(ゲート酸化膜7)を形成し、さらに、一酸化窒素ガス雰囲気により窒化処理を実施した。
絶縁膜としての二酸化珪素膜の形成工程では、酸素を含む雰囲気での熱酸化以外にも、化学的気相成長法(CVD法)により二酸化珪素膜を形成してもよい。
一方で窒化処理を実施する際には、まず二酸化珪素膜形成後の炭化珪素基板1を炉内から取り出す。その後、炭化珪素基板1を窒化処理炉へ導入する。
この窒化処理炉を昇温し、炉内が処理温度に到達した時点で、反応炉内を一酸化窒素ガスまたは一酸化二窒素ガス雰囲気に切り替える。そして、窒素酸化ガス雰囲気および処理温度を所定の時間維持することにより、炭化珪素基板1に対して窒化処理を行う。
このような窒化処理工程を実施することにより、二酸化珪素/炭化珪素界面が良好に形成される。すなわち、当該界面における界面準位が低減され、チャネル移動度が向上する。
なお、この窒化処理用反応炉内における窒化処理中の雰囲気としては、窒素ガス、アルゴンガス、ヘリウムガス等の不活性ガスで希釈した一酸化窒素ガス、一酸化二窒素ガス、二酸化窒化ガスのうち少なくとも1種のガスが用いられてもよく、また一酸化窒素ガスと一酸化二窒素ガスが混在する雰囲気が用いられてもよい。
窒化処理温度としては、900℃〜1450℃であるのが望ましく、特に1150℃〜1350℃であることが望ましい。これは、1150℃以下の低温では、窒化速度が遅く、窒素原子による界面準位の不活性化が良好に進行しないためである。また、1350℃以上の高温条件下では、一酸化窒素または一酸化二窒素の分解により生じる酸素によって熱酸化が進行し、新たな界面準位が増加する場合があるためである。また、窒化処理時間としては10分〜10時間程度が望ましい。
次いで、ゲート酸化膜7上にゲート電極8を成膜し、次いで写真製版技術を用いてパターニングする。ゲート電極8は、ドレイン領域4およびソース領域5がその両端部に位置し、ベース領域3がその中央に位置するような形状にパターニングされる(図9参照)。
また、ゲート電極8は、ドレイン領域4およびソース領域5と例えば10nm〜5μmの範囲で平面的に見て重なり合うように形成されるのが望ましい。ゲート電極8の端部におけるフリンジ効果の影響を抑制して、均一にベース領域3表面に電圧を印加して、ベース領域3表面に確実に、反転チャネル層を形成する。
このゲート電極8の素材としては、n型またはp型の多結晶珪素(ポリシリコン)であってもよく、またn型またはp型の多結晶炭化珪素であってもよく、また、アルミニウム、またはチタン、モリブデン、タンタル、ニオブおよびタングステン等の低抵抗高融点金属であってもよく、また、高融点低抵抗金属の窒化物が用いられてもよい。
このゲート電極8のパターニング後、ゲート酸化膜7の不要部分を、写真製版技術を用いたパターニングおよびウェットまたはドライエッチングにより除去することにより、ドレイン領域4およびソース領域5の表面が露出される(図10参照)。
ゲート酸化膜7は、ゲート電極8よりも横方向に長く形成され、次工程で形成されるソース電極10とゲート電極8との間を確実に電気的に分離する。
次いで、図1に示されるように、このドレイン領域4およびソース領域5の露出した部分に、ドレイン電極9およびソース電極10が成膜およびパターニングにより形成される。
ドレイン電極9およびソース電極10の素材としては、アルミニウム、ニッケル、チタン、銅、および金等またはこれらの複合物を用いることができる。また、ドレイン領域4およびソース領域5に対するオーミック接触を得るために、ドレイン電極9およびソース電極10を形成した後に、1000℃程度の熱処理が行われてもよい。
<特性>
図11は、上記の製造方法で製造された炭化珪素半導体装置(MOSFET)のゲート電圧−ドレイン電流特性を示す図である。図11において、縦軸はドレイン電流[μA]を示し、横軸はゲート電圧[V]を示す。なお図11(a)は、サンプル1およびサンプル2に所定の処理を施す前のゲート電圧−ドレイン電流特性を示す図であり、図11(b)は、サンプル1およびサンプル2に所定の処理を施した後のゲート電圧−ドレイン電流特性を示す図である。また、MOSFETのチャネル長は10μm、チャネル幅は100μmであり、ドレイン電圧は0.1Vである。
図11は、上記の製造方法で製造された炭化珪素半導体装置(MOSFET)のゲート電圧−ドレイン電流特性を示す図である。図11において、縦軸はドレイン電流[μA]を示し、横軸はゲート電圧[V]を示す。なお図11(a)は、サンプル1およびサンプル2に所定の処理を施す前のゲート電圧−ドレイン電流特性を示す図であり、図11(b)は、サンプル1およびサンプル2に所定の処理を施した後のゲート電圧−ドレイン電流特性を示す図である。また、MOSFETのチャネル長は10μm、チャネル幅は100μmであり、ドレイン電圧は0.1Vである。
元々、閾値電圧5.5V、実効移動度22〜23cm2/Vsで同程度の特性を示す2種類のMOSFET(図11(a)参照)について、ベース領域3の第2導電型の不純物原子であるアルミニウムの濃度を高めた場合(サンプル1)と、炭化珪素基板1表面にゲルマニウムを注入した場合(サンプル2)とを比較した。
この結果図11(b)に示されるように、アルミニウムの濃度を高めたサンプル1では、MOSFETの閾値電圧が7.8〜8V程度(特性曲線の接線で示される)に上昇したのに対し、ゲルマニウムを注入したサンプル2では、MOSFETの閾値電圧が9.6〜9.8V程度(特性曲線の接線で示される)に上昇しており、サンプル1の場合に比べておよそ2V閾値電圧が高くなった。なお、図11(b)に示されたMOSFETは、実効移動度が15cm2/Vs程度である。
図12は、上記のサンプル1およびサンプル2の、閾値電圧と実行移動度との関係を示す図である。ただし、サンプル1におけるアルミニウム濃度、および、サンプル2におけるゲルマニウム注入量については、数種類の異なる値を用いている。なお図12において、縦軸は実行移動度[cm2/Vs]を示し、横軸は閾値電圧[V]を示す。
図12に示されるように、サンプル1およびサンプル2ともに、閾値電圧と実行移動度とはトレードオフの関係にあることが分かる。しかし、サンプル1の場合よりもサンプル2の方が、同じ実行移動度における閾値電圧は高く実現されていることが分かる。よって、サンプル2のようにゲルマニウムをイオン注入した炭化珪素半導体装置であれば、閾値電圧の低下を抑制しつつ、チャネル移動度を向上させることができる。
本発明は、炭化珪素基板1上に形成される二酸化珪素膜をゲート絶縁膜として有するMOSFETやIGBT等の絶縁ゲート型トランジスタ素子に適用することができる。また、この絶縁ゲート型トランジスタとしては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子に対しても、ソースおよびゲート電極とドレイン電極が炭化珪素基板1を挟んで形成される縦型半導体素子に対しても適用することができる。
<効果>
本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法は、(a)炭化珪素基板1表面にゲルマニウムをイオン注入する工程と、(b)工程(a)の後、炭化珪素基板1上に絶縁膜としてのゲート酸化膜7を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、工程(b)でゲート酸化膜7を形成した炭化珪素基板1を熱処理する工程とを備える。
本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法は、(a)炭化珪素基板1表面にゲルマニウムをイオン注入する工程と、(b)工程(a)の後、炭化珪素基板1上に絶縁膜としてのゲート酸化膜7を形成する工程と、(c)窒素酸化ガスを含んだ雰囲気で、工程(b)でゲート酸化膜7を形成した炭化珪素基板1を熱処理する工程とを備える。
このような炭化珪素半導体装置の製造方法によれば、炭化珪素半導体装置の閾値電圧の低下を抑制しつつ、そのチャネル移動度を向上させることができる。また、炭化珪素基板のエピタキシャル成長中にゲルマニウムドープを行う必要がなく工程が容易であるので、安定的に上記の炭化珪素半導体装置を供給することができる。
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
なお本発明は、その発明の範囲内において、本実施形態における任意の構成要素の変形もしくは省略が可能である。
本発明は、炭化珪素基板1上に形成される二酸化珪素膜をゲート絶縁膜として有する縦型MOSFET、IGBT等の絶縁ゲート型トランジスタ素子に適用することができる。
1 炭化珪素基板、2 エピタキシャル層、3 ベース領域、4 ドレイン領域、5 ソース領域、6 ウェルコンタクト領域、7 ゲート酸化膜、8 ゲート電極、9 ドレイン電極、10 ソース電極。
Claims (7)
- (a)炭化珪素基板表面にゲルマニウムをイオン注入する工程と、
(b)前記工程(a)の後、前記炭化珪素基板上に絶縁膜を形成する工程と、
(c)窒素酸化ガスを含んだ雰囲気で、前記工程(b)で前記絶縁膜を形成した前記炭化珪素基板を熱処理する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。 - 前記工程(a)が、前記イオン注入により、炭化珪素基板中に5×1017〜1×1020cm−3のゲルマニウムイオンを存在させる工程であることを特徴とする、
請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)が、前記炭化珪素基板上に前記絶縁膜としての二酸化珪素膜を形成する工程であることを特徴とする、
請求項1または2に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)が、酸素を含む雰囲気中で熱酸化することにより前記炭化珪素基板上に前記二酸化珪素膜を形成する工程であることを特徴とする、
請求項3に記載の炭化珪素半導体装置の製造方法。 - 前記工程(b)が、化学的気相成長法により前記炭化珪素基板上に前記二酸化珪素膜を堆積する工程であることを特徴とする、
請求項3に記載の炭化珪素半導体装置の製造方法。 - 前記工程(c)が、前記窒素酸化ガスとしての、一酸化窒素ガス、一酸化二窒素ガス、二酸化窒化ガスのうちの少なくとも1種のガスを含んだ雰囲気で、前記炭化珪素基板を熱処理する工程であることを特徴とする、
請求項1〜5のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記工程(c)が、1150℃〜1350℃の温度範囲で、前記炭化珪素基板を熱処理する工程であることを特徴とする、
請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117624A JP2013247141A (ja) | 2012-05-23 | 2012-05-23 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012117624A JP2013247141A (ja) | 2012-05-23 | 2012-05-23 | 炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013247141A true JP2013247141A (ja) | 2013-12-09 |
Family
ID=49846720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012117624A Pending JP2013247141A (ja) | 2012-05-23 | 2012-05-23 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013247141A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015137420A1 (ja) * | 2014-03-11 | 2017-04-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JPWO2016071990A1 (ja) * | 2014-11-06 | 2017-04-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2020061475A (ja) * | 2018-10-11 | 2020-04-16 | 株式会社豊田中央研究所 | 炭化珪素半導体装置とその製造方法 |
-
2012
- 2012-05-23 JP JP2012117624A patent/JP2013247141A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2015137420A1 (ja) * | 2014-03-11 | 2017-04-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
JPWO2016071990A1 (ja) * | 2014-11-06 | 2017-04-27 | 三菱電機株式会社 | 炭化珪素半導体装置およびその製造方法 |
US9935170B2 (en) | 2014-11-06 | 2018-04-03 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and method for manufacturing same |
KR101915916B1 (ko) * | 2014-11-06 | 2018-11-06 | 미쓰비시덴키 가부시키가이샤 | 탄화규소 반도체 장치 및 그 제조 방법 |
DE112014007144B4 (de) | 2014-11-06 | 2022-08-11 | Mitsubishi Electric Corporation | Siliziumkarbid-halbleitervorrichtung |
JP2020061475A (ja) * | 2018-10-11 | 2020-04-16 | 株式会社豊田中央研究所 | 炭化珪素半導体装置とその製造方法 |
JP7082558B2 (ja) | 2018-10-11 | 2022-06-08 | 株式会社豊田中央研究所 | 炭化珪素半導体装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5306193B2 (ja) | p型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
JP5603008B2 (ja) | 大きな反転層移動度を有するSiCMOSFETの形成方法 | |
JP5119806B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6052911B2 (ja) | セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するSiC MOSFETの形成 | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2011082454A (ja) | 絶縁膜構造体及びこれを用いた半導体装置 | |
CA2738385A1 (en) | Mosfet and method for manufacturing mosfet | |
JP2007242744A (ja) | 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置 | |
JP2008117878A (ja) | 半導体装置の製造方法 | |
JPWO2009110229A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2006210818A (ja) | 半導体素子およびその製造方法 | |
JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JPWO2012131898A1 (ja) | 炭化珪素半導体装置 | |
WO2015015672A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2014222735A (ja) | 半導体装置及びその製造方法 | |
JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
JP2004533727A (ja) | 炭化珪素金属酸化膜半導体電界効果型トランジスタの反転層の移動度を高める方法 | |
JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
JP4867333B2 (ja) | 炭化珪素半導体装置、及び炭化珪素半導体装置の製造方法 | |
US8536583B2 (en) | MOSFET and method for manufacturing MOSFET | |
JP2012038919A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5197474B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2012151400A (ja) | SiC半導体装置、SiC半導体装置の製造方法 | |
JP2008034464A (ja) | 半導体装置の製造方法 | |
JP2013247141A (ja) | 炭化珪素半導体装置の製造方法 |