JP2005537677A - 炭化ケイ素層上に形成される窒化酸化物層の処理方法 - Google Patents

炭化ケイ素層上に形成される窒化酸化物層の処理方法 Download PDF

Info

Publication number
JP2005537677A
JP2005537677A JP2004536050A JP2004536050A JP2005537677A JP 2005537677 A JP2005537677 A JP 2005537677A JP 2004536050 A JP2004536050 A JP 2004536050A JP 2004536050 A JP2004536050 A JP 2004536050A JP 2005537677 A JP2005537677 A JP 2005537677A
Authority
JP
Japan
Prior art keywords
oxide layer
annealing
processing method
environment containing
substantially oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004536050A
Other languages
English (en)
Other versions
JP4558489B2 (ja
Inventor
ウィリアム サクスラー アダム
カンティ ダス ムリナル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2005537677A publication Critical patent/JP2005537677A/ja
Application granted granted Critical
Publication of JP4558489B2 publication Critical patent/JP4558489B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

炭化ケイ素層上に形成される窒化酸化物層は、実質的に無酸素の窒素を含有した環境下での窒化酸化物層のアニーリングによって処理される。アニーリングは、約９００℃より高い温度で、例えば、約１１００℃の温度で、約１２００℃の温度で、又は約１３００℃の温度で実施することができる。窒化酸化物層のアニーリングは、約１気圧より低い圧力で、例えば、約０．０１気圧から約１気圧までの圧力で、又は具体的には約０．２気圧の圧力で実施することができる。窒化酸化物層は、Ｎ２Ｏ及び／又はＮＯを含有した環境下で成長させた酸化物層、Ｎ２Ｏ及び／又はＮＯを含有した環境下でアニールされた酸化物層、あるいはＮ２Ｏ及び／又はＮＯを含有した環境下で成長しアニールされた酸化物層とすることができる。

Description

本発明は、炭化ケイ素層上に形成される窒化酸化物層の処理方法に関し、より詳細には、ＳｉＯ２／ＳｉＣ構造中の界面状態の窒素不動態化を実施する方法に関する。
本特許出願は、表題が「Nitrogen Passivation of Interface States in SiO2/SiC Structures」の２００２年８月３０日に出願された米国特許仮出願第６０／４０６，７５３号明細書に関し、それによって優先権を主張するものであり、その開示は、全体が本明細書に組み込まれる。
本発明は、海軍研究所（ｔｈｅ Ｏｆｆｉｃｅ ｏｆ Ｎａｖａｌ Ｒｅｓｅａｒｃｈ）から与えられた契約番号Ｎ０００１４−０２−Ｃ−０３０２に基づく米国政府の助成によってなされたものである。米国政府は、一定の権利を本発明に対して有する。
「窒化物形成」とも呼ばれる窒素不動態化は、ＳｉＯ２／ＳｉＣ界面における界面状態電荷密度（ｔｈｅ ｄｅｎｓｉｔｙ ｏｆ ｉｎｔｅｒｆａｃｅ ｓｔａｔｅｓ；ＤＩＴ）を低減する有効な方法として知られている。成長及び酸化後アニーリングを含め、窒化物形成方法については、特許文献１乃至３に詳細に開示されている（「Method of Fabricating An Oxide Layer On A Silicon Carbide Layer Utilizing An Anneal In A Hydrogen Environment」という名称で２００２年８月１日公開の特許文献１、「Method of N2O Growth of An Oxide Layer On A Silicon Carbide Layer」という名称で２００１年１０月１日出願の特許文献２及び「Method of N2O Annealing An Oxide Layer On A Silicon Carbide Layer」という名称で２００１年４月１２日出願の特許文献３参照）。それらの特許は、それぞれ一般に本発明の譲受人に譲渡され、本明細書に完全に述べられているかのように、参照により本明細書に組み込まれる。
米国特許公開第２００２／０１０２３５８号明細書 米国特許公開第２００２／００７２２４７号明細書 米国特許出願第０９／８３４，２８３号明細書 米国特許出願第１０／０４５，５４２号明細書 米国特許第５，９７２，８０１号明細書 Chung et al. See, e.g. "Effects of anneals in ammonia on the interface trap density near the band edges in 4H-silicon carbide metal-oxide-semiconductor capacitors," Appl. Phys. Let., Vol. 77, No. 22, pp. 3601-3603 (November 2000) Chung et al., "Passivation of the 4H-SiC/SiO2 interface with Nitric Oxide," Materials Science Forum, Vols. 389-393, pp. 967-972 (2002)
窒化物形成プロセスは、簡単に言うと、普通なら層中に不要なエネルギー状態を生成することになる界面における少なくともいくらかの濃度の「トラップ（ｔｒａｐ）」を、不動態化（ｐａｓｓｉｖａｔｅ）又は中和するのに十分な濃度で、ＳｉＯ２／ＳｉＣ界面に窒素を注入することである。この「トラップ」とは、自由電気キャリア（ｆｒｅｅ ｅｌｅｃｔｒｉｃａｌ ｃａｒｒｉｅｒ）を引き付ける又は「トラップ」することができる、半導体材料内の局所化された領域である。ＳｉＯ２とＳｉＣなどの異種金属間の界面において、終端されていない又はぶら下がっている電気化学的結合部によって、トラップが生じ得る。トラップは、界面近傍における他のタイプの格子欠陥によっても、生成されることがある。不要なエネルギー状態は、ＳｉＯ２／ＳｉＣ界面近傍の材料の電気的特性を損ない、ＭＯＳＦＥＴ、キャパシタ及び他のデバイスなど、そのような界面を組み込んだ電子デバイスの性能を低下させる恐れがある。トラップは、電界終端（ｆｉｅｌｄ ｔｅｒｍｉｎａｔｉｏｎ）及び／又はクーロン散乱を生じることによって、デバイスの電気的機能性も損なう恐れがある。
ＳｉＣ表面において局所的な非一様性があると、電荷が界面近傍で一様でない分布になることもある。通常のＳｉＯ２／ＳｉＣ構造では、一様でない電荷分布があると、ＳｉＣ表面における表面電位が、著しい不安定さを表す約４ｋＴの標準偏差を有し、変動することになり得る。これとは違って、シリコン中の表面電位の変化は、１．５ｋＴより小さくなる。表面電位の変化は、有害な特性を電子デバイス中に生じる恐れがある。例えば、表面電位変化によって、ＳｉＯ２／ＳｉＣ界面を組み込んだＭＯＳＦＥＴが、普通ならそうならないような、より高くよりなだらかなターンオン電圧を有するようになる。
Ｎ２Ｏ及び／又はＮＯを使用した成長及び／又は酸化後アニーリングによって行われる窒化物形成は、許容可能な酸化物強度を維持しながら、ＳｉＯ２／ＳｉＣ構造中の界面状態電荷密度（ＤＩＴ）の低下に成功することが示されているが、実験の結果によると、そのような方法によって達成できるＤＩＴ低下には限度があることが示されている。正確な理由は不明であるが、Ｎ２Ｏ及びＮＯアニーリングは、トラップを不動態化するために窒素を供給しながら、ＳｉＯ２／ＳｉＣ界面に酸素も供給するので、界面がＳｉＣ中にさらに成長して、追加のトラップを生成することがあり、それによって不動態化によって得られる利益が相殺されると考えられる。
アニール用ガスとしてアンモニア（ＮＨ３）を使用したＳｉＯ２／ＳｉＣ界面の不動態化アニーリングが、チャン（Ｃｈｕｎｇ）他によって研究されている（例えば、非特許文献１参照）。チャン他は、標準の湿式酸化方法を使用して４Ｈ−ＳｉＣウェハ上に４０ｎｍの酸化物層を生成した。次いで、１０５０℃と１１７５℃の間の温度で２時間、１気圧のＮＨ３中で、このウェハをアニールした。チャン他は、伝導帯域端（ｃｏｎｄｕｃｔｉｏｎ ｂａｎｄ ｅｄｇｅ）近傍の界面状態電荷密度（ｉｎｔｅｒｆａｃｅ ｓｔａｔｅ ｄｅｎｓｉｔｙ）が低下したことを発見した。非特許文献２において、チャン他は、アンモニアが、伝導帯域端近傍において界面状態電荷密度（ＤＩＴ）を低減する点において、まさにＮＯと同様に有効的であるように見えると言及している。しかし、チャン他は、ＮＨ３を用いて不動態化された酸化物層の場合、破壊電界強度（すなわち、絶縁耐力）が著しくより低いことが判明したと特に述べている。
本発明のいくつかの実施形態では、Ｎ２Ｏ及び／又はＮＯ中で成長した及び／又は窒化された二酸化ケイ素／炭化ケイ素界面を、窒素を含み実質的に無酸素の環境下でアニールすることによって、ＳｉＯ２／ＳｉＣ構造中の界面状態（ｉｎｔｅｒｆａｃｅ ｓｔｓｔｅ）の窒素不動態化（Ｎｉｔｒｏｇｅｎ ｐａｓｓｉｖａｔｉｏｎ）を実施する。いくつかの実施形態では、アニール用ガスは、アンモニア（ＮＨ３）である。いくつかの実施形態では、窒化物形成の第１段階は、Ｎ２Ｏ及び／又はＮＯを含有した雰囲気中で酸化物層を成長させる、かつ／又はアニールすることによって、実施される。次いで、第２段階で、炭化ケイ素／酸化物界面を、実質的に無酸素の環境下で、いくつかの実施形態ではアニール用ガスとしてＮＨ３を使用して、窒化する。第１及び第２の窒化物形成段階は、同じ反応槽中で実施できるが、通常は別の反応槽中で実施される。
具体的な実施形態では、アニーリングは、界面状態電荷密度を低下させるのに十分な時間、大気圧より低い圧力で、約１０００℃より高いが約１４００℃より低い温度で、これを行う。本発明のいくつかの実施形態では、酸化物層の破壊電界強度を実質的に低下させずに、ＮＯ、Ｎ２Ｏ又はＮＨ３による窒化物形成のみの場合について報告されているレベルを超えて界面状態電荷密度を低減することができる。本発明のいくつかの実施形態では、酸化物層中の電荷分布の一様性を向上させることもできる。
本発明の他の実施形態では、実質的に無酸素の窒素を含有した環境下で窒化酸化物層をアニールすることによって、炭化ケイ素層上の窒化酸化物層を処理する。このアニーリングは、約９００℃より高い温度で行うことができる。また、他の実施形態では、アニーリングは、約１０００℃より高い温度、例えば、約１１００℃の温度、約１２００℃の温度、又は約１３００℃の温度で行われる。
本発明の他の実施形態では、窒化酸化物層のアニーリングを、実質的に無酸素の窒素含有環境下で約１気圧より低い圧力で実施する。例えば、約０．０１気圧から１気圧の圧力で実質的に無酸素の窒素含有環境下において、窒化酸化物層をアニールすることができる。本発明の具体的な実施形態では、実質的に無酸素の窒素含有環境下で約０．２気圧の圧力で、窒化酸化物層をアニールする。
本発明の追加の実施形態では、窒化酸化物層は、Ｎ２Ｏ及び／又はＮＯを含有した環境下で成長した酸化物層である。本発明の他の実施形態では、窒化酸化物層は、Ｎ２Ｏ及び／又はＮＯ含有環境下でアニールされた酸化物層である。本発明の他の実施形態では、窒化酸化物層は、Ｎ２Ｏ及び／又はＮＯ含有環境下で成長し、アニールされた酸化物層である。
本発明の他の実施形態では、実質的に無酸素の窒素を含有した環境は、ＮＨ３を含有した環境である。実質的に無酸素の窒素含有環境は、ＮＨ３及び少なくとも１つの不活性ガスでもよい。例えば、実質的に無酸素の窒素含有環境は、ＮＨ３と、Ｎ２及びＡｒの一方又は両方、及び／又はＨｅとすることができる。本発明の具体的な実施形態では、実質的に無酸素の窒素含有環境は、約１対３の割合でＮＨ３及びＮ２を含んでいる。また、実質的に無酸素の窒素含有環境は、ＮＨ３及びＨ２を含んでいる。実質的に無酸素の窒素含有環境は、ＮＨ３及びＳｉＨ４を含むこともできる。そのような実施形態では、ＳｉＨ４及びＮＨ３は、ＳｉＨ４及びＮＨ３が、反応チャンバの窒化酸化物層の直前の領域に達するまで互いに交じり合わないように、窒化酸化物層を収容する反応チャンバ中に供給することができる。
本発明のいくつかの実施形態では、ＮＨ３の流量（ｆｌｏｗ ｒａｔｅ）は、約１から約１０の標準リットル／分（ＳＬＭ；：Ｓｔａｎｄａｒｄ Ｌｉｔｅｒｓ ｐｅｒ Ｍｉｎｕｔｅ）である。さらに、このＮＨ３の流量によって、約０．１ｃｍ／秒から約１０００ｃｍ／秒までのガス流速を得ることができる。例えば、このＮＨ３の流量によって、約１ｃｍ／秒から約１００ｃｍ／秒までのガス流速を得ることができる。
本発明の他の実施形態では、窒化酸化物層は、熱的に成長した酸化物層及び／又は堆積された酸化物層である。
以下、図面を参照して本発明の実施態様について説明するが、本発明は、多くの異なる形で実施することができ、本明細書で述べられた実施形態に限定されるものと解釈すべきでない。むしろ、これらの実施形態は、ここでの開示が詳細で完全なものになり、当業者に本発明の範囲が十分に伝わるように、提示されたものである。図面では、明快さのために、層の厚さや領域が誇張されている。同じ参照番号は、全体にわたって同じ要素を示している。層、領域又は基板などの要素が、他の要素「上にある」又は「に延びて上にある」として言及されたとき、他の要素上に直接にある、又は他の要素に延びてその上に直接にあることもあり、あるいは、その間に介在する要素が存在しても良いということを理解されたい。これとは違って、要素が、他の要素「上に直接にある」又は「に延びて上に直接にある」として言及されたとき、その間に介在する要素は存在しない。
本発明のいくつかの実施形態によれば、ＳｉＯ２層がＮ２Ｏ及び／又はＮＯ環境下でその上で成長したＳｉＣ基板を、実質的に無酸素の環境で、例えば、ＮＨ３をアニール用ガスとして使用して窒化する。アニール用ガスは、酸素を含有しないので、ＳｉＯ２層は、窒化物形成プロセス中、成長を持続しない。それによって、酸化物の破壊電界強度に悪影響を及ぼさず、界面状態電荷密度（ＤＩＴ）を低下させることができる。
本発明の追加の実施形態によれば、従来の熱による酸化物及び／又は他の成長法を使用してＳｉＣ層上にＳｉＯ２層を成長させる。次いで、従来の方法に従って従来のＮ２Ｏ又はＮＯアニール用ガスを使用して、窒化物形成を実施する。次いで、実質的に無酸素の環境で、いくつかの実施形態ではアニール用ガスとしてＮＨ３を使用してＳｉＯ２／ＳｉＣ界面を窒化する。
本明細書で使用されているように、実質的に無酸素の環境とは、酸素を含有した原料ガスを反応チャンバ中に意図的に注入しない場合の環境を言う。したがって、用語「実質的に無酸素」は、いくらか酸素が存在しても、意図的には酸素を注入しない環境又はプロセスを指すために使用される。
具体的な実施形態では、実質的に無酸素の、例えば、ＮＨ３アニーリングを使用した窒化物形成は、約９００℃より高い温度で、他の実施形態では少なくとも約１０００℃で行うことができる。いくつかの実施形態では、実質的に無酸素の窒化物形成用のアニーリングは、１気圧で又はそれより低い圧力で、あるいは他の実施形態では約０．２気圧で実施される。
以下、図面を参照して本発明の具体的な実施態様について説明する。
図１は、本発明に係る炭化ケイ素層上に形成される窒化酸化物層の処理方法の実施形態を説明するためのフローチャートを示す図である。
図１に示すように、本発明のいくつかの実施形態では、二酸化ケイ素／炭化ケイ素境界における界面状態電荷密度を低減するために、酸化物層の実質的に無酸素の窒化物形成用のアニーリングを利用する。
図１を参照すると、まず、ステップ５０で、炭化ケイ素層を設ける。炭化ケイ素層は、炭化ケイ素基板又は基板上に炭化ケイ素エピタキシャル層を含んでいる。基板は、炭化ケイ素でもよく、又は他の材料、例えば、シリコンでもよい。次に、ステップ５２で、炭化ケイ素層上に酸化物層を設ける。この酸化物層は、従来の湿式及び／又は乾式酸化法を使用して成長させ、かつ／あるいはＣＶＤ法を使用して堆積させることができ、それらのすべては当業界で周知である。次に、ステップ５４で、二酸化ケイ素／炭化ケイ素界面に、界面を窒化するために、Ｎ２Ｏ及び／又はＮＯ中で酸化後アニーリングを施す。そのようなアニーリングは、例えば、本明細書で引用された特許文献に記載されているように実施することができる。次に、ステップ５６で、炭化ケイ素層上の酸化物層を、窒素を含有し、実質的に無酸素の環境下でアニールする。このアニーリングは、二酸化ケイ素／炭化ケイ素界面の界面状態電荷密度を低減するのに十分な時間、９００℃より高い温度で、いくつかの実施形態では約１０００℃を超えた温度で実施することができる。いくつかの実施形態では、この環境はＮＨ３を含んでいる。
図２は、本発明に係る炭化ケイ素層上の窒化酸化物層の処理方法の他の実施形態を説明するためのフローチャートを示す図である。
図２に示すように、まず、ステップ６０で、ＳｉＣ層を設ける。炭化ケイ素層は、図１を参照して上述したような炭化ケイ素層でよい。次に、ステップ６２で、窒化酸化物層をＳｉＣ層上に成長させる。窒化酸化物層は、Ｎ２Ｏ及び／又はＮＯ環境下で成長させることができる。Ｎ２Ｏ及び／又はＮＯでの酸化物成長は、例えば、本明細書で引用された特許文献に記載されているように実施することができる。次に、ステップ６４で、二酸化ケイ素／炭化ケイ素界面を、窒素を含有し実質的に無酸素の環境下でアニールする。このアニーリングは、二酸化ケイ素／炭化ケイ素界面における界面状態電荷密度を低減するのに十分な時間、９００℃より高い温度で、いくつかの実施形態では約１０００℃を超えた温度で実施することができる。いくつかの実施形態では、この環境はＮＨ３を含んでいる。
図３は、本発明の実施形態に従って処理することができる構造体の概略図である。この図３に、従来の方法を使用して、ＳｉＯ２を含む酸化物層１２をその上に成長させた基板１０を示す。基板１０は、炭化ケイ素基板６と、炭化ケイ素基板６上の炭化ケイ素エピタキシャル層８、又は非炭化ケイ素基板６上の炭化ケイ素エピタキシャル層８とを備えている。構造体１は、炭化ケイ素上のＳｉＯ２層を利用したＭＯＳＦＥＴ、キャパシタ及び他のデバイスなど様々な電子デバイスの製造用前駆体（ｐｒｅｃｕｒｓｏｒ）とすることができる。上述したように、炭化ケイ素基板１０と酸化物層１２の間の界面１４における欠陥及び不完全な結合は、構造体中に「トラップ」を発生させることができ、それによって不要な電気的状態を引き起こすことがある。そのような不要な状態の電荷密度ＤＩＴは、界面１４中に存在するトラップを不動態化（又は中和）することによって、低減させることができる。
図４は、本発明の実施形態で使用するのに適した反応槽の概略図である。
図４から分かるように、反応槽２０は、基板１０を支持するためのサセプタ２６が設けられたチャンバ２２を備えている。ＲＦ誘導巻き線２４が、チャンバ２２を囲繞し、サセプタ２６を加熱するためのＲＦエネルギーを供給する。加熱は、抵抗性加熱要素を用いて行うこともできる。アニール用ガスが、ガス入口３２Ａ、３２Ｂからチャンバに供給される。ガスは、反応槽からガス出口３４を通り排気される。チャンバ２２内の圧力は、真空ポンプ３５及び絞り弁３６によって調節される。反応チャンバ２２中へのガス流量は、質量流量制御器３０Ａ、３０Ｂによって制御される。いくつかの実施形態では、反応槽２０は、反応チャンバ２２内で約１０００℃を超える基板温度を発生する能力がある。
本発明のいくつかの実施形態によれば、ＳｉＯ２を含む酸化物層１２がその上に成長した炭化ケイ素基板１０が提供される。この基板１０は、反応チャンバ２２中のサセプタ２６上に配置される。反応チャンバの圧力は、約１気圧又はそれより低い圧力にポンプ３５で減圧される。窒素を含有するが酸素を含まないアニール用ガスが、ガス入口３２Ａ、３２Ｂからチャンバ２２に注入され、一方、チャンバ２２中の圧力は、約１気圧より低い圧力に、いくつかの実施形態では約０．０１から１気圧の間の圧力に、他の実施形態では約０．２気圧の圧力に維持される。いくつかの実施形態では、アニール用ガスは、ＮＨ３を含んでいる。ＮＨ３アニーリングは、Ｎ２、Ａｒ、及び／又はＨｅ、あるいはキャリアを含まないガスなどの不活性キャリアガスを使用して実施することができる。酸化物層の厚さをその形成中に加速的に減少させ、ＳｉＨ４などのガスを加速的に除去できるはずのＨ２などのガスではなく、不活性ガスを使用することができる。主にコストが低く入手性が良いので、いくつかの実施形態では、キャリアガスとして窒素を使用することができる。ＮＨ３対Ｎ２の比率は、約１対３が好ましい。さらに、いくつかの実施形態では、わずかな量のＨ２が、チャンバ２２中に存在しても良い。
さらに、厚さの減少の程度を低下させるかつ／又は制限する、厚さを減少させない、あるいは所望の場合ＳｉＯＸＮＹ及び／又はＳｉＮＺを追加して成長さえさせるようにするために、例えば、ガス入口３２ＡからＳｉＨ４ガスを流入することができる。いくつかの実施形態では、予備反応を防止するために、基板１０に接近するまで、ＳｉＨ４及びＮＨ３が互いに混じり合わないようにする。そのために、例えば、ガスが基板１０に接近するまでチャンバ２２中に注入されたガスが互いに混じり合わないように、ガス入口３２Ａ及び３２Ｂを構成して、ＳｉＨ４をガス入口３２Ａから供給し、ＮＨ３をガス入口３２Ｂから供給することができる。いくつかの実施形態では、アニーリングは、より高い温度で、安定流の条件を満たすように減圧下で行われる。アニーリングのシステム設計は、通常ＩＩＩ族窒化物のエピタキシャル成長のために使われるものとすることができる。通常の範囲及び特有の範囲は、この説明において提供されるが、正確なアニーリング条件は、反応槽のシステム形状に応じて変化することがあり、したがって、所与のシステム形状について最適化できることを当業者は理解されたい。したがって、本発明の実施形態は、本明細書に示された通常の及び／又は特有のプロセス値、パラメータ及び範囲に限定されるべきでない。
しかし、ＮＨ３流量は、使用される具体的な装置に依存し、具体的な実施形態では、流量は、アニーリング処理中、約１から約１０標準リットル／分（ＳＬＭ）の間に維持される。具体的なシステムの場合、０．１ｃｍ／秒ぐらいの遅い速度、又は１０００ｃｍ／秒ぐらいの速い速度のガス流量が適していることがあるが、約１ｃｍ／秒から約１００ｃｍ／秒までのガス流量が使用されることもある。
次いで、反応チャンバ２２は、酸化物層１２への損傷を低減する又は防止するために、約９００℃を超える温度に、具体的な実施形態では約１０００℃を越えるが約１４００℃より低い温度に加熱し、約９００℃を超える所定の温度プロフィールを、具体的な実施形態では約１０００℃を越える所定の温度プロフィールを維持する。いくつかの実施形態では、アニーリング中、チャンバ２２の温度を約１０００℃から約１３００℃までに維持する。アニーリングは、約３０分間実施することができる。しかし、約５分間から約５時間又はもっと長い時間のアニーリングを使用することがある。次いで、反応チャンバ２２を室温まで冷えるように放置し、チャンバ２２から基板１０を取り出す。本発明のいくつかの実施形態では、加熱及び／又は冷却の期間をアニーリング時間に含める。しかし、本発明の他の実施形態では、アニーリング時間は、酸化物層１２が、窒素含有無酸素環境下で約１０００℃を越える温度にある時間である。
いくつかの実施形態では、無酸素環境下でのアニーリングに先立ち、Ｎ２Ｏ又はＮＯを使用して、酸化物層１２を窒化する。酸化物層の窒化物形成は、上述した特許文献１に記載されているように、Ｎ２Ｏ及び／又はＮＯ環境下での成長及び／又はＮ２Ｏ及び／又はＮＯ環境下での成長後のアニーリングによって、達成することができる。
上述したＮＯ成長及び／又はアニーリングだけを、あるいはそれとＮ２Ｏ成長及び／又はアニーリングとを組み合わせたものを使用することができる。Ｎ２Ｏ環境下での成長及び／又はアニーリングによって、窒化酸化物層を形成する場合、そのような成長及び／又はアニーリングは、本明細書で説明するような所定の温度及び所定の流量で実施することができる。
Ｎ２Ｏアニーリングの場合、Ｎ２Ｏが所定の流量範囲内の流量プロフィールで供給されたチャンバ中で、約１１００℃より高いアニーリング温度を含む所定の温度プロフィールを使用して、酸化物をアニールすることができる。アニーリング温度は、約１１７５℃、又はいくつかの実施形態ではそれより高い温度であり、約１３００℃が他の実施形態で利用されることがある。Ｎ２Ｏの流量範囲は、プロセスに使用される具体的な装置に基づいて選択することができる。しかし、具体的な実施形態では、Ｎ２Ｏの流量範囲は、２標準リットル／分（ＳＬＭ）程度の少ない、又は８ＳＬＭ程度の多い範囲とすることができる。他の実施形態では、約３から約５ＳＬＭまでの流量範囲が使用されることがある。具体的な炉の場合、０．３７ｃｍ／秒ぐらいの遅い、又は１．４６ｃｍ／秒ぐらいの速いガス流速、あるいは約０．５５ｃｍ／秒から約０．９５ｃｍ／秒までのガス流量が、適していることがある。Ｎ２Ｏ及び／又はＮＯアニーリングは、約３時間行うことができるが、約３０分間から約６時間までのアニーリングも利用でき、あるいはそれより短い又はそれより長い時間も利用することができる。
Ｎ２Ｏ成長の場合、Ｎ２Ｏが所定の流量範囲内の流量プロフィールで供給されたチャンバ中で、約１２００℃より高い酸化温度を含む所定の温度プロフィールを使用して、ＳｉＣ基板１０を酸化させることができる。酸化温度は、約１２００℃より高い、例えば、約１３００℃とすることができる。Ｎ２Ｏの流量範囲は、プロセスに使用される具体的な装置に基づいて選択することができる。しかし、具体的な実施形態では、Ｎ２Ｏの流量範囲は、２標準リットル／分（ＳＬＭ）程度の少ない、又は６ＳＬＭ程度の多い、又はそれより多い流量範囲とすることができる。他の実施形態では、約３．５ＳＬＭから約４ＳＬＭまでの流量範囲が好まれることがある。したがって、具体的な装置の場合、いくつかの実施形態では約０．３７ｃｍ／秒の遅い、又は約１．１１ｃｍ／秒の速いガス流速が利用されることがあり、一方、他の実施形態では約０．６５ｃｍ／秒から約０．７４ｃｍ／秒までのガス流速が使用されることがある。Ｎ２Ｏ酸化は、所望の酸化物層の厚さに応じた時間だけ実施することができる。例えば、約３時間又はそれより長い酸化時間が利用されることがある。本明細書で使用するように、Ｎ２Ｏは、純Ｎ２Ｏ、あるいは蒸気、Ｏ２及び／又は不活性ガスなど他の酸化剤と組み合わせたＮ２Ｏを言う。
ＮＯ及び／又はＮ２Ｏ環境下での酸化、及び／又はＮＯ及び／又はＮ２Ｏ環境下でのアニーリングの後に、アルゴン、水素、及び／又はＮ２などの不活性ガス又はガス中、又は他のガスとそれらとの組合せ中での任意選択のアニーリングを行うことができる。そのようなアニーリングは、約３０分間行うことができるが、約３時間までの時間、又はそれより長い時間も利用することができる。水素中のそのような窒化物形成後のアニーリングは、"Method of Fabricating An Oxide Layer On A Silicon Carbide Layer Utilizing An Anneal In A Hydrogen Environment"という名称で２００１年１０月２６日出願の特許文献４に記載されているように実施することができ、その特許の開示は、全体が述べられているかのように参照により本明細書に組み込まれる。
以下の実施例及び実験結果は、ただ例示的と見なすものとし、本発明を限定すると解釈しないものとする。第１の実験では、１９９９年１０月２６日発行の特許文献５に記載されたプロセスによる再酸化を含め、従来の乾式酸化方法によって、厚さが４５０ÅのＳｉＯ２層を、クリー社（Ｃｒｅｅ，Ｉｎｃ．）が製造した４Ｈ−ＳｉＣのｎ型ウェハ上に形成した。なお、この特許は、本発明の譲受人に譲渡され、本明細書に完全に述べられているかのように参照によって本明細書に組み込まれる。次いで、上述した「Method of N2O Annealing An Oxide Layer On A Silicon Carbide Layer」という名称で２００１年４月１２日出願の特許文献３に記載されたプロセスに従って、ＳｉＯ２／ＳｉＣ界面を窒化した。具体的に言うと、Ｎ２Ｏの流量が４ＳＬＭで１３００℃の炎管中において３時間、この界面をアニールした。その後、炎管からこのウェハを取り出した。
減圧する能力があるアニール用チャンバ中で、ＮＨ３アニーリングを実施した。（比較する目的のために、１個のウェハは、Ｎ２Ｏアニーリングを施さず、Ｎ２Ｏアニールされたウェハのうちの１個は、ＮＨ３アニーリングを省いた）。
アニール用チャンバを０．２気圧まで減圧し、ＮＨ３を６ＳＬＭの流量でチャンバに注入した。チャンバ温度を９００℃まで上げてウェハをアニールした。アニーリング時間が３０分から６０分の範囲で、１０００℃、１１００℃及び１２００℃のＮＨ３アニーリング温度を使用して、このプロセスを繰り返した。
アルミニウムのドットを酸化物層上に堆積させ、金属酸化物半導体キャパシタ（ＭＯＳ−Ｃ）を形成し、それから以下の測定値を得た。
図５は、いくつかのアニーリング条件について、ＳｉＯ２／ＳｉＣ界面におけるバンドギャップの伝導帯域端近傍の界面トラップ電荷密度（ＤＩＴ）対エネルギー準位のプロフィールを示す図である。ＤＩＴは、当業者には周知の任意の方法を使用して、測定することができる。この場合、界面状態のトラップ及びトラップ解除に起因する信号損失を直接に測定するので、ＭＯＳ構造上の界面状態電荷密度の敏感で正確な測定法として十分に確立されている導電率法（ｃｏｎｄｕｃｔａｎｃｅ ｔｅｃｈｎｉｑｕｅ）を使用して、これらの結果を得た。
図５に示すように、ＤＩＴは、帯域端において指数関数的に変化する。したがって、伝導帯域（Ｅｃ−Ｅ＝０．２ｅＶ）から０．２ｅＶにおけるＤＩＴ値を引用するのが一般的な方法である。というのは、この点が、導電率法が正確さを失い始めるフラットバンド条件と一致するからである。図５に示すように、「乾式酸化物＋Ｎ２Ｏアニールされた界面」は、Ｅｃ−Ｅ＝０．２ｅＶにおいて約６Ｅ１１ｅＶ−１ｃｍ−２のＤＩＴの値を示し、この値は、Ｎ２Ｏ及びＮＯ窒化物形成をするための現状技術レベルと互角である。Ｎ２Ｏアニーリングに続いて９００℃までの温度でＮＨ３アニールしても、界面状態電荷密度の著しい改善を示さなかった。９００℃を超えるＮＨ３アニール温度において、ＤＩＴの著しい低下が起きた。「乾式酸化物＋Ｎ２Ｏ＋１２００℃でのＮＨ３アニールされた界面」の場合、約２．３Ｅ１１ｅＶ−１ｃｍ−２の最小のＤＩＴを得た。これとの比較として、「乾式酸化物＋１１００℃でのＮＨ３アニールされた界面」についての測定で、約１Ｅ１２ｅＶ−１ｃｍ−２のＤＩＴの値を得た。
図６は、上記のように処理された２つのウェハについての並列当量導電率（ＧＰ／ω）対周波数のグラフを示す図である。両方のウェハは、乾式酸化物方法を使用して熱的に成長させた酸化物層を含み、上記のようにＮ２Ｏアニーリングを使用して、両方のウェハを窒化した。一方のウェハは、１０００℃でＮＨ３中においてアニールし、他方のウェハは、１１００℃でＮＨ３中においてアニールした。
並列当量導電率のガウス曲線のピーク値は、ＤＩＴに比例し、一方その幅は、表面電位変動（ｓｕｒｆａｃｅ ｐｏｔｅｎｔｉａｌ ｆｌｕｃｔｕａｔｉｏｎ）の標準偏差（σ）の測定値となる。上述したように、表面電位変動は、酸化物中及び界面に存在する局所的な非一様性に起因する。これによって、この当量導電率対周波数の曲線は、隣接するエネルギー準位が信号に応答し始めるので、幅がより広くなる。通常、このような測定値は、「乾式酸化物＋Ｎ２Ｏ＋１０００℃でのＮＨ３アニールされた界面の場合のＳｉＣのＭＯＳ−Ｃ曲線」に対して、σが３から４という非常に幅が広い曲線を示している。「乾式酸化物＋Ｎ２Ｏ＋１１００℃でのＮＨ３アニールされた界面」は、著しくよりタイトな分布（σ＝１）を示し、これは、この構造が非常により高い電荷一様性を有していることを表わしている。
これまでは窒化されなかった酸化物のＮＨ３による窒化物形成についての１つの起こり得る欠点は、チャン他が述べているように酸化物層の絶縁耐力が低下していたことである。通常、熱的に成長させた二酸化ケイ素は、破壊電界強度が約１０ＭＶ／ｃｍである。ＮＨ３アニールした酸化物の場合、約４．５ＭＶ／ｃｍの破壊電界強度が観測されていた。
図７は、本発明の実施形態に従って処理された酸化物についての漏れ電流対電界強度のグラフを示す図である。図７に示すように、「乾式酸化物＋Ｎ２Ｏ＋１２００℃でのＮＨ３アニールされた酸化物」は、約９．５ＭＶ／ｃｍの酸化物電界で破壊されるまで、従来のファウラー・ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）特性（直線部）に従っていることが示されており、本発明の実施形態が、酸化物層の絶縁耐力を劣化させるとは限らないことを表している。
図８は、いくつかのアニーリング条件について、ＳｉＯ２／ＳｉＣ界面におけるバンドギャップの伝導帯域端近傍の界面トラップ電荷密度（ＤＩＴ）対エネルギー準位のさらにもう１つのプロフィールを示す図である。具体的には、図８は、「乾式酸化物」のＤＩＴ値８００、「乾式酸化物＋Ｎ２Ｏ」のＤＩＴ値８０２、「乾式酸化物＋Ｎ２Ｏ＋１１００℃でのＮＨ３アニール」のＤＩＴ値８０４、「乾式酸化物＋Ｎ２Ｏ＋１３００℃でのＮＨ３アニール」のＤＩＴ値８０６を示す。図８から分かるように、１３００℃でのＮＨ３アニーリングによって、１．８６Ｅ１１ｅＶ−１ｃｍ−２のＤＩＴ値が得られた。
図９及び図１０は、本発明の実施形態に従って製造されたゲート酸化物を組み込んだＭＯＳＦＥＴについてのチャネル移動度（黒丸）及びドレイン電流（白丸）を示す図である。図９に、１３００℃でＮ２Ｏアニールされ１３００℃でＮＨ３アニールされた乾式酸化物を示す。図９のデバイスの場合、２Ｖの閾値電圧ＶＴ及び５０ｃｍ２／Ｖ−ｓのμが得られた。図１０に、１３００℃でＮ２Ｏアニールされ１３００℃でＮＨ３アニールされた低温酸化物（ＬＴＯ：ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）を示す。図１０のデバイスの場合、０．６Ｖの閾値電圧ＶＴ及び７３ｃｍ２／Ｖ−ｓのμが得られた。１３００℃でのＮＨ３アニーリングを組み込むと、熱的酸化物ＭＯＳＦＥＴ及び堆積された酸化物ＭＯＳＦＥＴのチャネル移動度（ｃｈａｎｎｅｌ ｍｏｂｉｌｉｔｙ）が、それぞれ２倍及び３倍になった。
ＮＯ中のアニーリングの後に１３００℃でのＮＨ３アニーリングを実施すると、Ｎ２Ｏアニーリングの後に１３００℃でのＮＨ３アニーリングを実施したときよりもより一層改善が得られる。
図面及び明細書によって本発明の実施形態を開示しており、具体的な用語を使用しているが、これらは、汎用の記述的な意味のみで使用しており、限定する目的のために使用されているものではない。
本発明に係る炭化ケイ素層上の窒化酸化物層の処理方法の実施形態を説明するためのフローチャートを示す図である。 本発明に係る炭化ケイ素層上の窒化酸化物層の処理方法の他の実施形態を説明するためのフローチャートを示す図である。 本発明の実施形態に従って処理することができる構造の概略図である。 本発明の実施形態で使用するのに適した反応槽の概略図である。 いくつかのアニーリング条件について、ＳｉＯ２／ＳｉＣ界面におけるバンドギャップの伝導帯域端近傍の界面トラップ電荷密度（ＤＩＴ）対エネルギー準位のプロフィールを示す図である。 ２つのウェハについての並列当量導電率（ＧＰ／ω）対周波数のグラフを示す図である。 本発明の実施形態に従って処理された酸化物についての漏れ電流対電界強度のグラフを示す図である。 いくつかのアニーリング条件について、ＳｉＯ２／ＳｉＣ界面におけるバンドギャップの伝導帯域端近傍の界面トラップ電荷密度（ＤＩＴ）対エネルギー準位のプロフィールを示す図である。 本発明の実施形態を使用して製造されたＭＯＳＦＥＴについてのドレイン電流（白丸）及びチャネル移動度（黒丸）のグラフを示す図（その１）である。 本発明の実施形態を使用して製造されたＭＯＳＦＥＴについてのドレイン電流（白丸）及びチャネル移動度（黒丸）のグラフを示す図（その２）である。

Claims (26)

  1. 炭化ケイ素層上に形成される窒化酸化物層の処理方法であって、
    前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップを含むことを特徴とする処理方法。
  2. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約９００℃より高い温度で実施されることを特徴とする請求項１に記載の処理方法。
  3. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約１０００℃より高い温度で実施されることを特徴とする請求項１に記載の処理方法。
  4. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約１１００℃より高い温度で実施されることを特徴とする請求項１に記載の処理方法。
  5. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約１２００℃より高い温度で実施されることを特徴とする請求項１に記載の処理方法。
  6. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約１気圧より低い圧力で実施されることを特徴とする請求項１に記載の処理方法。
  7. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約０．０１気圧から約１気圧までの圧力で実施されることを特徴とする請求項１に記載の処理方法。
  8. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約０．２気圧の圧力で実施されることを特徴とする請求項１に記載の処理方法。
  9. 前記窒化酸化物層を設けるために、Ｎ２Ｏ及び／又はＮＯを含有した環境下で酸化物層を成長させるステップをさらに含むことを特徴とする請求項１に記載の処理方法。
  10. 前記窒化酸化物層を設けるために、Ｎ２Ｏ及び／又はＮＯを含有した環境下で酸化物層をアニールするステップをさらに含むことを特徴とする請求項１に記載の処理方法。
  11. Ｎ２Ｏ及び／又はＮＯを含有した環境下で酸化物層を成長させるステップと、
    前記窒化酸化物層を設けるために、Ｎ２Ｏ及び／又はＮＯを含有した環境下で前記成長させた酸化物層をアニールするステップをさらに含むことを特徴とする請求項１に記載の処理方法。
  12. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３を含有した環境を含むことを特徴とする請求項１に記載の処理方法。
  13. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３と、少なくとも１つの不活性ガスを含むことを特徴とする請求項１２に記載の処理方法。
  14. 前記ＮＨ３の流量は、約１から約１０の標準リットル／分（ＳＬＭ）であることを特徴とする請求項１２に記載の処理方法。
  15. 前記ＮＨ３の流量は、約０．１ｃｍ／秒から約１０００ｃｍ／秒までのガス流速を提供することを特徴とする請求項１２に記載の処理方法。
  16. 前記ＮＨ３の流量は、約１ｃｍ／秒から約１００ｃｍ／秒までのガス流速を提供することを特徴とする請求項１２に記載の処理方法。
  17. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３と、Ｎ２、Ａｒのうちの一方又は両方、及び／又はＨｅを含むことを特徴とする請求項１２に記載の処理方法。
  18. 前記実質的に無酸素の窒素を含有した環境は、約１対３の比率でＮＨ３とＮ２を含むことを特徴とする請求項１２に記載の処理方法。
  19. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３とＨ２を含むことを特徴とする請求項１２に記載の処理方法。
  20. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３とＳｉＨ４を含むことを特徴とする請求項１２に記載の処理方法。
  21. 前記ＳｉＨ４及びＮＨ３は、前記ＳｉＨ４及びＮＨ３が、反応チャンバの前記窒化酸化物層の直前の領域に達するまで互いに交じり合わないように、前記窒化酸化物層を収容する前記反応チャンバ中に供給されることを特徴とする請求項２０に記載の処理方法。
  22. 前記窒化酸化物層は、熱的に成長させた酸化物層を含むことを特徴とする請求項１に記載の処理方法。
  23. 前記窒化酸化物層は、堆積させた酸化物層を含むことを特徴とする請求項１に記載の処理方法。
  24. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、実質的に無酸素の窒素を含有した環境下で、約１０００℃より高い温度で、かつ１気圧より低い圧力で前記窒化酸化物層をアニールするステップを含むことを特徴とする請求項１に記載の処理方法。
  25. 前記実質的に無酸素の窒素を含有した環境は、ＮＨ３を含むことを特徴とする請求項２４に記載の処理方法。
  26. 前記窒化酸化物層を、実質的に無酸素の窒素を含有した環境下でアニールするステップは、約１３００℃の温度で実施されることを特徴とする請求項１に記載の処理方法。
JP2004536050A 2002-08-30 2003-08-25 炭化ケイ素層上に形成される窒化酸化物層の処理方法 Expired - Lifetime JP4558489B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40675302P 2002-08-30 2002-08-30
US10/640,934 US7022378B2 (en) 2002-08-30 2003-08-14 Nitrogen passivation of interface states in SiO2/SiC structures
PCT/US2003/026605 WO2004025719A2 (en) 2002-08-30 2003-08-25 Nitrogen passivation of interface states in sio2/sic structures

Publications (2)

Publication Number Publication Date
JP2005537677A true JP2005537677A (ja) 2005-12-08
JP4558489B2 JP4558489B2 (ja) 2010-10-06

Family

ID=31997680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004536050A Expired - Lifetime JP4558489B2 (ja) 2002-08-30 2003-08-25 炭化ケイ素層上に形成される窒化酸化物層の処理方法

Country Status (9)

Country Link
US (1) US7022378B2 (ja)
EP (1) EP1532672B1 (ja)
JP (1) JP4558489B2 (ja)
KR (1) KR20050035285A (ja)
CN (1) CN100405558C (ja)
AU (1) AU2003272239A1 (ja)
CA (1) CA2495530A1 (ja)
TW (1) TWI312176B (ja)
WO (1) WO2004025719A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156478A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014527717A (ja) * 2011-08-03 2014-10-16 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するＳｉＣＭＯＳＦＥＴの形成
JP2016219832A (ja) * 2009-03-11 2016-12-22 三菱電機株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939756B1 (en) * 2000-03-24 2005-09-06 Vanderbilt University Inclusion of nitrogen at the silicon dioxide-silicon carbide interace for passivation of interface defects
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP4790607B2 (ja) * 2004-04-27 2011-10-12 パナソニック株式会社 Ｉｉｉ族元素窒化物結晶製造装置およびｉｉｉ族元素窒化物結晶製造方法
FR2871936B1 (fr) * 2004-06-21 2006-10-06 Commissariat Energie Atomique Procede de metallisation de la surface prealablement passivee d'un materiau semi conducteur et materiau obtenu par ce procede
US7132372B2 (en) * 2004-07-29 2006-11-07 Freescale Semiconductor, Inc. Method for preparing a semiconductor substrate surface for semiconductor device fabrication
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
WO2007003576A1 (fr) * 2005-06-30 2007-01-11 Commissariat A L'energie Atomique Nanostructures a resistance differentielle negative et leur procede de fabrication
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
FR2888399B1 (fr) * 2005-07-05 2008-03-14 Commissariat Energie Atomique Substrat, notamment en carbure de silicium, recouvert par une couche mince de nitrure de silicium stoechiometrique, pour la fabrication de composants electroniques, et procede d'obtention d'une telle couche
FR2888398B1 (fr) * 2005-07-05 2007-12-21 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US7635655B2 (en) 2006-03-30 2009-12-22 Tokyo Electron Limited Method for replacing a nitrous oxide based oxidation process with a nitric oxide based oxidation process for substrate processing
JP5283147B2 (ja) * 2006-12-08 2013-09-04 国立大学法人東北大学 半導体装置および半導体装置の製造方法
ITTO20070099A1 (it) * 2007-02-09 2008-08-10 St Microelectronics Srl Procedimento per la realizzazione di un'interfaccia tra carburo di silicio e ossido di silicio con bassa densita' di stati
JP5626037B2 (ja) * 2011-03-09 2014-11-19 住友電気工業株式会社 半導体装置の製造方法
CN102810465B (zh) * 2011-06-02 2015-09-30 中国科学院微电子研究所 一种在SiC材料上生长SiO2钝化层的方法
JP2013128028A (ja) 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
CN105304498A (zh) * 2015-10-15 2016-02-03 大连理工大学 一种降低SiO2/SiC界面态密度的方法
CN107305842B (zh) * 2016-04-25 2021-08-17 联华电子股份有限公司 栅介电层的制造方法
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
WO2019074674A1 (en) * 2017-10-12 2019-04-18 Applied Materials, Inc. METHOD FOR REDUCING PLASMA INDUCED DAMAGE
CN109801840A (zh) * 2018-12-04 2019-05-24 中国科学院微电子研究所 一种改善SiC器件界面特征的方法及SiC器件
CN115295407B (zh) * 2022-09-29 2023-07-07 浙江大学杭州国际科创中心 一种SiC功率器件的栅氧结构制备方法和栅氧结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP2001077107A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 熱酸化膜形成方法、この熱酸化膜を用いた半導体装置の製造方法及び半導体装置
WO2002029874A2 (en) * 2000-10-03 2002-04-11 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3924024A (en) * 1973-04-02 1975-12-02 Ncr Co Process for fabricating MNOS non-volatile memories
US4466172A (en) * 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4875083A (en) * 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) * 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5170455A (en) * 1991-10-30 1992-12-08 At&T Bell Laboratories Optical connective device
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) * 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
US5587870A (en) * 1992-09-17 1996-12-24 Research Foundation Of State University Of New York Nanocrystalline layer thin film capacitors
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
KR100305123B1 (ko) * 1992-12-11 2001-11-22 비센트 비.인그라시아, 알크 엠 아헨 정적랜덤액세스메모리셀및이를포함하는반도체장치
BE1007148A3 (fr) * 1993-05-17 1995-04-11 Solvay Support pour catalyseurs, procede pour la fabrication d'un gel precurseur d'un support pour catalyseurs, procede de preparation d'un support pour catalyseurs, catalyseur pour la polymerisation d'olefines et procede pour la polymerisation d'olefines au moyen de ce catalyseur.
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5510630A (en) * 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5877045A (en) * 1996-04-10 1999-03-02 Lsi Logic Corporation Method of forming a planar surface during multi-layer interconnect formation by a laser-assisted dielectric deposition
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5939763A (en) * 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6028012A (en) * 1996-12-04 2000-02-22 Yale University Process for forming a gate-quality insulating layer on a silicon carbide substrate
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US6063698A (en) * 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
CN1267397A (zh) * 1997-08-20 2000-09-20 西门子公司 具有预定的α碳化硅区的半导体结构及此半导体结构的应用
US6239463B1 (en) * 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) * 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6627539B1 (en) 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6100169A (en) * 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
US5960289A (en) * 1998-06-22 1999-09-28 Motorola, Inc. Method for making a dual-thickness gate oxide layer using a nitride/oxide composite region
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) * 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
JP2000201050A (ja) * 1998-11-02 2000-07-18 Ngk Insulators Ltd 表面弾性波装置用基板およびその製造方法
US6190973B1 (en) * 1998-12-18 2001-02-20 Zilog Inc. Method of fabricating a high quality thin oxide
US6228720B1 (en) * 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
JP3443589B2 (ja) 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
JP2000349081A (ja) * 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) * 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) * 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP2001077107A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 熱酸化膜形成方法、この熱酸化膜を用いた半導体装置の製造方法及び半導体装置
WO2002029874A2 (en) * 2000-10-03 2002-04-11 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing n2o

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156478A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP4549167B2 (ja) * 2004-11-25 2010-09-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2016219832A (ja) * 2009-03-11 2016-12-22 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2011091186A (ja) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014527717A (ja) * 2011-08-03 2014-10-16 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． セシウムイオンで酸化物界面を処理することによって高チャネル移動度を有するＳｉＣＭＯＳＦＥＴの形成
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions

Also Published As

Publication number Publication date
AU2003272239A1 (en) 2004-04-30
KR20050035285A (ko) 2005-04-15
EP1532672B1 (en) 2012-10-31
WO2004025719A2 (en) 2004-03-25
CA2495530A1 (en) 2004-03-25
CN100405558C (zh) 2008-07-23
TWI312176B (en) 2009-07-11
TW200411772A (en) 2004-07-01
US20040101625A1 (en) 2004-05-27
CN1679149A (zh) 2005-10-05
WO2004025719A3 (en) 2004-06-03
US7022378B2 (en) 2006-04-04
AU2003272239A8 (en) 2004-04-30
EP1532672A2 (en) 2005-05-25
JP4558489B2 (ja) 2010-10-06

Similar Documents

Publication Publication Date Title
JP4558489B2 (ja) 炭化ケイ素層上に形成される窒化酸化物層の処理方法
EP1378006B1 (en) Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
Carter et al. Passivation and interface state density of SiO2/HfO2-based/polycrystalline-Si gate stacks
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
JP5105627B2 (ja) 複数のアニールステップを用いた酸窒化シリコンゲート誘電体の形成
US8119539B2 (en) Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US20020172774A1 (en) Method of n2o annealing an oxide layer on a silicon carbide layer
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP4256340B2 (ja) 基板処理方法
JP7412765B2 (ja) ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子
WO2004010465A2 (en) Thin dielectric formation by steam oxidation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090727

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100625

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100721

R150 Certificate of patent or registration of utility model

Ref document number: 4558489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20110607

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term