JP2002329670A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2002329670A
JP2002329670A JP2001131497A JP2001131497A JP2002329670A JP 2002329670 A JP2002329670 A JP 2002329670A JP 2001131497 A JP2001131497 A JP 2001131497A JP 2001131497 A JP2001131497 A JP 2001131497A JP 2002329670 A JP2002329670 A JP 2002329670A
Authority
JP
Japan
Prior art keywords
layer
sic
substrate
concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001131497A
Other languages
English (en)
Other versions
JP3811624B2 (ja
Inventor
Kunimasa Takahashi
邦方 高橋
Toshiya Yokogawa
俊哉 横川
Makoto Kitahata
真 北畠
Masao Uchida
正雄 内田
Osamu Kusumoto
修 楠本
Masaya Yamashita
賢哉 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001131497A priority Critical patent/JP3811624B2/ja
Priority to US10/127,126 priority patent/US6600203B2/en
Priority to EP02009601A priority patent/EP1255281A3/en
Publication of JP2002329670A publication Critical patent/JP2002329670A/ja
Application granted granted Critical
Publication of JP3811624B2 publication Critical patent/JP3811624B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 基板中のマイクロパイプ欠陥がＳｉＣ膜に引
き継がれることを抑制する手段を講じ、マイクロパイプ
欠陥が少なく、結晶性が良好なＳｉＣ薄膜を備えた半導
体装置及びその製造方法を提供することを目的とする。 【解決手段】 ＣＶＤ法により、不純物を導入しないＳ
ｉＣ層であるアンドープ層２２をエピタキシャル成長さ
せる工程と、パルス状に窒素を導入したＳｉＣ層である
不純物ドープ層２３をエピタキシャル成長させる工程と
を交互に繰り返し、抑制層３０をＳｉＣ基板３ｂ上に形
成する。抑制層３０中の窒素の濃度プロファイルは急峻
になっているため、マイクロパイプの引継ぎを抑制でき
る。抑制層３０の上に活性領域となるＳｉＣ層を堆積
し、半導体装置を形成することにより、ＳｉＣの高耐圧
性、高温動作性を生かした半導体装置を製造することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特にＳｉＣ層を備えた半導体装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】炭化珪素（シリコンカーバイド、Ｓｉ
Ｃ）は、珪素（Ｓｉ）に比べてバンドギャップが大きい
半導体であることから、高い絶縁耐性を有し、また、高
温においても安定な半導体であることから、次世代のパ
ワーデバイスや高周波デバイス、高温動作デバイス等へ
の応用が期待されている。ＳｉＣの結晶は、立方晶系の
３Ｃ−ＳｉＣ、六方晶系の６Ｈ−ＳｉＣ，４Ｈ−ＳｉＣ
や菱面体系の１５Ｒ−ＳｉＣ等複数のタイプを有する。
この中で、実用的なＳｉＣの半導体デバイスを作製する
ために一般的に使用されているのが６Ｈ−ＳｉＣ及び４
Ｈ−ＳｉＣである。また、ｃ軸の結晶軸に垂直な（００
０１）面にほぼ一致する面を主面とする基板が広く用い
られている。
【０００３】図１１は、従来のＳｉＣの縦型薄膜成長装
置の断面図である。同図に示すように、従来のＳｉＣの
縦型薄膜成長装置は、反応炉１００と、ガス供給系１０
７と、ガス排気系１１１と、試料を加熱するためのコイ
ル１０３とから構成されている。ドーピングガス１０６
は、ガス供給系１０７から管を通じて反応炉１００内の
上部へ供給され、ガス供給系１０７からそれぞれ別の管
によって送られた原料ガス１０４と希釈ガス１０５と
は、互いに混合された後、反応炉１００内の上部に供給
される。原料ガス１０４，希釈ガス１０５及びドーピン
グガス１０６を反応炉１００に供給する管には、流量を
調節する流量計１０８，１０９，１１０がそれぞれ備え
られている。また、反応炉１００の内側には、反応炉１
００の下面から垂直に伸びた支持軸１１４と、支持軸１
１４により支えられたサセプタ１０１とが備えられてい
る。また、原料ガス１０４と、希釈ガス１０５と、ドー
ピングガス１０６とは反応炉１００内に導入された後、
矢印１１２に示すように、ガス排気系１１１により排気
される。反応炉１００内の圧力はバルブ１１３によって
調節される。また、支持軸１１４により支えられたサセ
プタ１０１は、反応炉１００の周りに巻かれたコイル１
０３を用いた高周波誘導加熱により加熱される。反応炉
１００の周辺部１１５には冷却水が循環されている。
【０００４】従来のＳｉＣ結晶層の形成は、上述の薄膜
成長装置を用いたＣＶＤ法により行なっていた。以下に
その手順を示す。
【０００５】まず、ＳｉＣ基板１０２を反応炉１００内
のサセプタ１０１上にセットする。次に、反応炉１００
の上部より水素ガスを導入して、反応炉内の圧力を大気
圧または大気圧以下に調整する。この状態で、コイル１
０３に高周波電力を印加して基板１０２を加熱し、基板
温度を１５００℃以上に保持する。
【０００６】続いて、炭素を含むガス（例えばプロパ
ン）及び珪素を含むガス（例えばシラン）を導入するこ
とにより、基板１０２の表面にＳｉＣ結晶を成長させる
ことができる。
【０００７】ここで、ドープ層を形成する場合には、ド
ーピングガス１０６（ｎ型ドープ層の場合には例えば窒
素、ｐ型ドープ層の場合には例えばアルミニウム）を反
応炉１００の上部よりガス供給系１０７から流量計１１
０を通して供給する。
【０００８】次に、結晶成長の終了後、原料ガス１０４
の供給を止め、コイル１０３への高周波電力の印加を停
止して加熱を終了し、基板１０２を冷却する。これによ
り、ＳｉＣ基板上にＳｉＣ結晶層が形成される。
【０００９】図１２は、従来のＳｉＣ結晶層の成長工程
において、原料ガス，希釈ガスの流量及び基板温度の時
間変化のプロセスを示す図である。基板を加熱させなが
ら希釈ガスの供給を開始し、基板温度が所望の温度に達
した後に、原料ガスを供給する。
【００１０】
【発明が解決しようとする課題】ところで、ＳｉＣウエ
ハにはマイクロパイプと呼ばれる基板を貫通する欠陥
（マイクロパイプ欠陥と称す）が存在しており、このウ
エハ全体の結晶性が良好というわけではない。ＳｉＣウ
エハ内部のマイクロパイプ欠陥を減らすための研究も行
なわれているが、現在の技術では、ＳｉＣウエハ内部で
のマイクロパイプ欠陥の発生を抑制することは困難であ
る。
【００１１】従って、従来の技術では、このウエハを基
板として用いて半導体素子を作製する際に、熱化学的気
相成長（ＣＶＤ）法によって基板上に成長されるＳｉＣ
薄膜が基板中のマイクロパイプ欠陥を引き継いでしま
い、結晶性が悪くなるという不具合があった。このため
に、ＳｉＣを基板として素子を作製しても、その優れた
物性値から期待されるような高温動作性、高耐圧性とい
った特性を得ることが困難であった。
【００１２】本発明の目的は、基板中のマイクロパイプ
欠陥がＳｉＣ膜に引き継がれることを抑制する手段を講
ずることにより、ＳｉＣの高温動作性、高耐圧性を生か
した半導体装置の製造を可能にすることにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
ＳｉＣ基板と、上記ＳｉＣ基板上に形成され，高濃度の
不純物を含む少なくとも１つの高濃度ＳｉＣ層を含む，
マイクロパイプの引継ぎを抑制する機能を持つ抑制層
と、上記抑制層の上に形成された活性領域とを備えてい
る。
【００１４】これにより、ＳｉＣ基板中に含まれるマイ
クロパイプ欠陥の上方への成長が、抑制層によって抑制
されるので、活性領域中のマイクロパイプ欠陥の密度を
低下させることができる。このことにより、半導体装置
の耐圧性、高温動作性等の性能を向上させることができ
る。
【００１５】また、上記抑制層は、上記高濃度ＳｉＣ層
よりも低濃度の不純物を含む少なくとも１つの低濃度Ｓ
ｉＣ層をさらに有し、上記高濃度ＳｉＣ層と上記低濃度
ＳｉＣ層とが交互に形成されていることより、高濃度Ｓ
ｉＣ層と低濃度ＳｉＣ層との間に不純物濃度の急峻な変
化が形成され、マイクロパイプの成長をより効果的に抑
制することができるようになる。
【００１６】また、上記活性領域は、キャリア走行領域
として機能する少なくとも１つの第１のＳｉＣ層と、上
記第１のＳｉＣ層よりも高濃度のキャリア用不純物を含
み、上記第１のＳｉＣ層よりも膜厚が薄く量子効果によ
る上記第１のＳｉＣ層へのキャリアの浸みだしが可能な
少なくとも１つの第２のＳｉＣ層とを積層して構成され
ていることにより、活性領域中のキャリア移動度が向上
するので、半導体装置の性能をより向上させることがで
きる。
【００１７】本発明の半導体装置の製造方法は、ＳｉＣ
基板上に設けられ，マイクロパイプの引継ぎを抑制する
ための抑制層と、上記抑制層の上に設けられた活性領域
とを備えた半導体装置の製造方法であって、上記抑制層
の形成は、ＣＶＤ法により、不純物をパルス状に導入し
ながら高濃度ＳｉＣ層をエピタキシャル成長させる少な
くとも１回の工程により行なっている。
【００１８】この方法により、ＳｉＣ基板中に含まれる
マイクロパイプ欠陥の上方への成長が、抑制層によって
抑制されるので、活性領域中のマイクロパイプ欠陥の密
度を低下させることができる。このことにより、半導体
装置の耐圧性、高温動作性等の性能を向上させることが
できる。
【００１９】上記抑制層の形成は、上記高濃度ＳｉＣ層
よりも含有する不純物濃度が低い低濃度ＳｉＣ層を、上
記不純物を導入せずにエピタキシャル成長させる工程を
さらに含み、上記高濃度ＳｉＣ層を形成する工程と、上
記低濃度ＳｉＣ層を形成する工程とを各１回以上交互に
繰り返すことにより行われる。
【００２０】この方法により、抑制層中に不純物の急峻
な濃度変化を持たせることができるので、マイクロパイ
プ欠陥の成長を効果的に抑制する抑制層を形成すること
ができる。マイクロパイプ欠陥は、まわりの結晶構造を
乱すなどして半導体装置の性能を劣化させたり、半導体
装置の製造工程において歩留まりを下げたりするが、こ
の方法により、マイクロパイプ欠陥の成長を抑制するこ
とによって、ＳｉＣ本来の耐圧性、高温動作性を生かし
た半導体装置を製造することができ、且つ半導体装置の
歩留まりも向上させることができる。
【００２１】また、本発明の半導体装置の製造方法にお
いて、上記不純物が、窒素（Ｎ），リン（Ｐ），アルミ
ニウム（Ａｌ），ボロン（Ｂ），ネオン（Ｎｅ）のうち
から選ばれた１つであることにより、これらの原子がＳ
ｉＣ結晶の格子内あるいは格子間に入り込み、効果的に
マイクロパイプ欠陥の成長を抑制することができる。
【００２２】
【発明の実施の形態】図７は、本実施形態のＳｉＣ膜の
成長に使用される縦型結晶成長装置の構造を概略的に示
す図である。同図に示すように、この縦型結晶成長装置
は、反応炉１の中に、基板３ａを載置するためのカーボ
ン製サセプタ４と、サセプタ４を支持するための支持軸
５と、反応炉１の石英管２と、石英管２の外側に巻きつ
けられ、サセプタ４を高周波電流により誘導加熱するた
めのコイル６とを備えている。石英管２は、二重石英管
等からなり、冷却水を流せるように構成されている。ま
た、反応炉１に供給する各種ガスのボンベ等を配置した
ガス供給系８と、反応炉１から各種ガスを排出するため
の真空ポンプ等を配置したガス排出システム１５とが設
けられている。ガス供給系８と反応炉１とは、原料ガス
を供給するための原料ガス供給管７と、水素等の希釈ガ
スを供給するための希釈ガス供給管９と、不活性ガスや
ドーピングガスなどの添加ガスを供給するための添加ガ
ス供給管１２とによって接続されており、原料ガス供給
管７と希釈ガス供給管９とは、途中で合流して反応炉１
に接続されている。そして、原料ガス供給管７及び希釈
ガス供給管９の合流前の部位には、それぞれガス流量を
調整するための流量計１０，１１が介設されている。ま
た、ガス排出システム１５と反応炉１とは排気管１４に
よって接続され、排気管１４には、排出されるガスの流
量によって反応炉１内の圧力を調節するための圧力調整
バルブ１６が介設されている。
【００２３】ここで、この結晶成長装置の特徴は、添加
ガス供給管１２にパルスバルブ２０が介設されているこ
とと、反応炉１内には添加ガス供給管１２の先端から直
径が約２ｃｍのガス導入管１３が延び、このガス導入管
１３の先端が基板３の上面よりも約５ｃｍ上方に位置す
る部位で開口していることである。
【００２４】サセプタ４には、高温に加熱された時に脱
ガスが起こらないように厚みが約１００μｍのＳｉＣ膜
がコーティングされている。ただし、このＳｉＣ膜の厚
みは脱ガスの発生を防止できる厚みよりも厚ければいく
らでもよい。
【００２５】この装置において、ガス供給系８から原料
ガス供給管７を通って供給される原料ガスと、希釈ガス
供給管９を通って供給される希釈ガスとは合流した後、
反応炉１の上部から反応炉１内に導入される。そのと
き、原料ガス及び希釈ガスの流量は、各流量計１０，１
１によって調整される。
【００２６】一方、添加ガス供給管１２を経て供給され
るドーピングガスや不活性ガスなどの添加ガスは、パル
スバルブ２０の周期的な開閉に応じてパルス状に基板３
の表面に供給される。このパルスバルブ２０が開いてい
る期間（パルス幅）及び閉じている期間（パルスとパル
スの間隔）は任意に設定することができ、例えばパルス
バルブ２０が開いている期間が１００μｓ、閉じている
期間が４ｍｓの場合には、１秒間におよそ２４０回の開
閉が繰り返されることになる。ガス導入管１３の先端と
基板３ａとの距離は接近している方が好ましいが、接近
しすぎると狭い範囲にしかガスをパルス状で供給する効
果が発揮できないので、５ｃｍ程度の間隔を持っている
ことが好ましい。
【００２７】そして、原料ガス，希釈ガス及び添加ガス
は、排気管１４を通ってガス排気系１５により外部に排
気される。
【００２８】（第１の実施形態）本発明の第１の実施形
態であるショットキーダイオードについて、以下に説明
する。
【００２９】図１は、本発明の第１の実施形態に係るシ
ョットキーダイオードに使用されるＳｉＣ基板を示す断
面図である。
【００３０】同図に示すように、本実施形態に係るショ
ットキーダイオードに使用されるＳｉＣ基板は、ＳｉＣ
からなる原基板３ｂと、原基板３ｂの上に形成され、Ｓ
ｉＣからなる厚さ１００ｎｍのアンドープ層２２（低濃
度ＳｉＣ層）とアンドープ層２２に比べて高濃度の窒素
を含むＳｉＣからなる厚さ２０ｎｍの不純物ドープ層２
３（高濃度ＳｉＣ層）とが交互に各５層ずつ積層された
抑制層３０と、抑制層３０の上に形成された厚さ３μｍ
のＳｉＣからなるアンドープＳｉＣ層２４とを備えてい
る。
【００３１】また、原基板３ｂの内部には、約１００個
ｃｍ-2のマイクロパイプ欠陥２５が含まれており、マイ
クロパイプ欠陥２５のうち一部は抑制層３０を貫通して
アンドープＳｉＣ層２４に到達している。
【００３２】次に、図２は、本実施形態に係るパワー半
導体デバイスであるショットキーダイオードの概略的な
断面図である。ここで、基板として、マイクロパイプ欠
陥２５の引継ぎを抑制する機能を持つ抑制層３０とアン
ドープＳｉＣ層２４とが原基板３ｂ上に設けられたもの
を用いる。この基板を以下デバイス用基板３５とする。
【００３３】図２に示すように、４Ｈ−ＳｉＣ基板であ
るデバイス用基板３５の主面上には、以下に説明する方
法により形成されたアンドープ層３６とｎ型ドープ層３
７（δドープ層）とを交互に５０層ずつ積層した活性領
域４０が設けられている。ここで、デバイス用基板３５
の厚さは約１００μｍである。ｎ型ドープ層３７の厚さ
は約１０ｎｍで、ｎ型ドープ層３７中の窒素のピーク濃
度は１×１０18atoms・ｃｍ-3である。アンドープ層３
６の厚さは約５０ｎｍで、アンドープ層３６中の窒素濃
度は約５×１０15atoms ・ｃｍ-2であって、活性領域４
０全体の厚さは約３０００ｎｍ（３μｍ）である。活性
領域４０の最上部はアンドープ層３６によって構成され
ており、活性領域４０の最上部のアンドープ層３６の上
には、シリコン酸化膜からなるガードリング３１と、ガ
ードリング３１に設けられた開口部において活性領域４
０の最上部のアンドープ層３６にショットキーコンタク
トするＮｉ合金からなるショットキー電極３２とが設け
られている。また、デバイス用基板３５の裏面には、デ
バイス用基板３５にオーミックコンタクトするＮｉ合金
からなるオーミック電極３３が設けられている。このオ
ーミック電極３３は、デバイス用基板３５のいずれかに
接触していればよく、デバイス用基板３５の側面に接触
していてもよい。
【００３４】次に、本発明の第１の実施形態に係るショ
ットキーダイオードの製造方法について以下に説明す
る。
【００３５】原基板３ｂとして、[ 1 1 -2 0]方向に８
度のオフ角度がついた直径５０ｍｍのｎ型の（０００
１）面ＳｉＣ基板（４Ｈ−ＳｉＣ基板）を用いる。この
ときに、原基板３ｂの表面を観察したところ、約１００
個ｃｍ-3の密度でマイクロパイプ欠陥２５が観測され
た。
【００３６】まず、原基板３ｂを、流量５（Ｌ／ｍｉ
ｎ）で酸素をバブリングされた水蒸気雰囲気中に置き、
１１００℃で３時間ほどの熱酸化処理により、原基板３
ｂの表面に約４０ｎｍ（４００Å）の熱酸化膜を形成し
た後、バッファードフッ化水素酸（フッ化水素酸：フッ
化アンモニウム水溶液＝１：７）により、その熱酸化膜
を除去した。その後、表面の熱酸化膜が除去された原基
板３ｂをサセプタ４に設置し、反応炉１を１×１０-6Ｐ
ａ（≒１×１０-8Torr）程度の真空度になるまで排気し
た。
【００３７】次に、希釈ガスとして水素ガスを流量２
（Ｌ／ｍｉｎ）で、アルゴンガスを流量１Ｌ／ｍｉｎ
で、それぞれガス供給系８より供給して反応炉１内の圧
力を９．３×１０4 Ｐａ（７×１０2 Torr）とする。反
応炉１内の圧力は、バルブ１６を調節することにより制
御される。この流量を維持しながら、誘導加熱装置を用
いて、コイル６に２０．０ｋＨｚ、２０ｋＷの高周波電
力を印加して、サセプタ４を加熱する。原基板３ｂの温
度は１６００℃で一定に制御しておく。
【００３８】次に、水素ガスとアルゴンガスの流量をそ
れぞれ２（Ｌ／ｍｉｎ）と１（Ｌ／ｍｉｎ）として一定
に保ったまま、炭素（Ｃ）の原料ガスとしてプロパンガ
スを流量２（ｍＬ／ｍｉｎ）で、シリコン（Ｓｉ）の原
料ガスとしてシランガスを流量３（ｍＬ／ｍｉｎ）でそ
れぞれ反応炉１のガス供給口より供給する。原料ガス
は、それぞれ流量５０（ｍＬ／ｍｉｎ）の水素ガスで希
釈して供給する。プロパンガスとシランガスを、上述の
流量で加熱されたサセプタ４上の原基板３ｂに供給する
ことにより、原基板３ｂ上に厚さ約１００ｎｍの不純物
を加えない４Ｈ−ＳｉＣ結晶の薄膜（アンドープ層２
２；低濃度ドープ層）をエピタキシャル成長させる。こ
のとき、窒素ガスなどを使用しなくても、残留ガスなど
によって窒素などのキャリア用不純物がある程度導入さ
れることがあるので、本実施形態及び後述する各実施形
態においては、製造工程上窒素を導入する処理を行なっ
て形成されたものではないという意味で、「アンドー
プ」という文言を用いることとする。
【００３９】続いて、プロパンガス，シランガス及び水
素ガスの流量を保持したまま、不純物ドーピングガスと
して窒素を導入することによって、厚さ約２０ｎｍの不
純物ドープ層２３（高濃度ドープ層）を上記アンドープ
層２２の上に形成する。この際、不純物ドープ層２３の
厚みは、パルスバルブ１を動作する時間によって調節す
る。本実施形態においては、パルスバルブが開いている
時間を１０２μｓ、閉じている時間を４ｍｓとする。こ
の条件のもとでは、不純物濃度が１×１０18atoms・ｃ
ｍ-3であることが、二次イオン質量分析（ＳＩＭＳ）に
よって確認されている。
【００４０】続いて、パルスバルブの動作を停止した状
態で不純物ドープ層２３の上に厚みが約１００ｎｍのア
ンドープ層２２を成長させた。その後、再度上述の条件
でパルスバルブを動作させて、アンドープ層２２の上に
不純物ドープ層２３を形成する。以下同様に、アンドー
プ層２２と不純物ドープ層２３の形成を繰り返して、厚
みが約２０ｎｍの不純物ドープ層２３と厚みが約１００
ｎｍのアンドープ層２２とを、各５層ずつ交互に形成す
る。ここで、アンドープ層２２とアンドープ層２３が積
層されている部分を抑制層３０とする。
【００４１】次に、この抑制層３０の上に、厚みが約３
μｍの不純物を導入しないアンドープＳｉＣ層２４を上
述の結晶成長装置を用いて形成する。これにより、本実
施形態のショットキーダイオードに用いられるＳｉＣ薄
膜を備えたＳｉＣ基板が作製される。
【００４２】図９に、不純物ドープ層とアンドープ層と
を交互に形成して積層構造にするＳｉＣ薄膜の成長方法
において、不純物（窒素）を含むガス，原料ガス（プロ
パンガスとシランガス）及び希釈ガス（水素ガス）の流
量と基板温度の時間変化のプロセスについて示す。同図
を参照すると、ＳｉＣの結晶成長過程において、基板温
度を上昇させながら希釈ガスの供給を開始し、一定量の
供給を保持する。基板温度が１６００℃程度に達した
後、原料ガスの供給を開始する。その後、不純物を含む
ガスをパルス状に供給する。
【００４３】この方法によって形成されたＳｉＣ薄膜中
に含まれる不純物の深さ方向の濃度分布を、ＳＩＭＳに
より測定した。
【００４４】図８は、ＳＩＭＳによって測定された、Ｓ
ｉＣ薄膜における窒素濃度の深さ方向の分布を示す図で
ある。パルスバルブ２０を開いている時間を１０２μ
ｓ、閉じている時間を４ｍｓの条件で測定している。同
図から、本実施形態において形成された不純物ドープ層
内の窒素の濃度分布は、アンドープ層との境界部分で極
めて急峻な変化をしていることが分かる。
【００４５】図１０（ａ）、（ｂ）は、それぞれ本実施
形態において成長された薄膜表面と、窒素を導入せずに
成長されたＳｉＣ薄膜表面とを、レーザ顕微鏡を用いて
撮影した写真図である。窒素を導入せずに成長されたＳ
ｉＣ薄膜表面には、マイクロパイプ欠陥が観測されてい
るが（図１０（ｂ）参照）、本実施形態において形成さ
れたＳｉＣ薄膜表面では、消滅したマイクロパイプ欠陥
が観測されている（図１０（ａ）参照）。このように、
本実施形態において形成されたＳｉＣ薄膜では、マイク
ロパイプ欠陥の密度が大幅に減少することが確認され
た。窒素を導入せずに成長させたＳｉＣ薄膜表面のマイ
クロパイプ欠陥の密度は、原基板の表面での密度（約１
００個ｃｍ-2）と比べてあまり変化しておらず、約９０
個ｃｍ-2であったのに対し、本実施形態のＳｉＣ薄膜の
成長方法により形成されたＳｉＣ薄膜表面では、マイク
ロパイプ欠陥の密度は約３０個ｃｍ-2であった。これら
の結果より、本実施形態のＳｉＣ薄膜の成長方法を用い
ることによってＳｉＣ薄膜内のマイクロパイプ欠陥を減
らすことが可能となることが分かる。
【００４６】ここで、本実施形態において、ＳｉＣ薄膜
内でマイクロパイプ欠陥の成長が抑制される理由は、２
つ考えられる。
【００４７】１つは、ＳｉＣの結晶中に導入された窒素
等の不純物の影響である。マイクロパイプ欠陥は、Ｓｉ
Ｃ結晶中のらせん転位が重なることにより生じると考え
られるが、炭素原子より大きい窒素原子がＳｉＣ結晶中
に導入されることにより、マイクロパイプ欠陥は平面欠
陥に変形され、結果としてマイクロパイプ欠陥の成長が
抑制されると考えられている。
【００４８】もう１つは、本発明で新たに用いられた不
純物ドープ層の影響である。窒素を高濃度で含む不純物
ドープ層とアンドープ層の界面には、結晶の歪みが存在
すると考えられ、発明者らは、この歪みがマイクロパイ
プ欠陥の成長を抑制すると推定している。このため、マ
イクロパイプ欠陥の成長を抑制するためには、不純物ド
ープ層とアンドープ層を積層する構造の利用が有効であ
ると考えられる。
【００４９】尚、ＳｉＣ基板を製造する際などに、Ｓｉ
Ｃを減圧下で昇華させてから再結晶させる昇華法がよく
用いられるが、結晶の成長速度が速いため、本実施形態
で行なうような急峻な不純物濃度の変化を実現できな
い。よって、本実施形態では、ＳｉＣの結晶成長にＣＶ
Ｄ法を用いる。
【００５０】次に、本実施形態に係るショットキーダイ
オードは、以下の手順により形成される。
【００５１】尚、デバイス用基板３５としては、上述し
たＳｉＣ薄膜を備えたＳｉＣ基板、つまり、マイクロパ
イプ欠陥の引継ぎを抑制するための抑制層が形成された
ＳｉＣ基板を使用する。
【００５２】まず、デバイス用基板３５を図７に示す結
晶成長装置内に設置し、先に説明した結晶成長装置を用
いたＣＶＤを行なって、デバイス用基板３５の上に、厚
み約５０ｎｍのアンドープ層３６と厚み約１０ｎｍのｎ
型ドープ層３７とを交互にエピタキシャル成長させて、
活性領域４０を形成する。その後、基板上にシリコン酸
化膜を形成した後、その一部を開口してガードリング３
１を形成する。次に、デバイス用基板３５の裏面にＮｉ
合金からなるオーミック電極３３を形成し、基板上のガ
ードリング３１の開口領域の上に、Ｎｉ合金からなるシ
ョットキー電極３２を形成する。これにより、本実施形
態に係るショットキーダイオードが形成される。
【００５３】本実施形態に係るショットキーダイオード
のデバイス用基板３５において、原基板３ｂ上にアンド
ープ層とドープ層とが交互に５層ずつ形成されるが、こ
れに限らず、何層であってもマイクロパイプ欠陥の成長
を抑制する効果を発揮することができる。アンドープ層
とドープ層が各１層ずつであっても、窒素濃度の急峻な
変化により、マイクロパイプ欠陥の成長を抑制する効果
があると考えられる。
【００５４】また、本実施形態においてデバイス用基板
３５中のアンドープ層の厚さを１００ｎｍとしたが、好
ましい厚さの範囲は、１０ｎｍ以上で且つ１０００ｎｍ
以下である。ドープ層についても、本実施形態において
は厚さを２０ｎｍとしたが、アンドープ層と同様に、１
０ｎｍ以上で且つ１０００ｎｍ以下であることが望まし
い。これは、ドープ層の厚さが１０ｎｍより薄い場合、
不純物によるマイクロパイプ欠陥の緩和機能が働かず、
１０００ｎｍを越えた場合、ドープ層中の不純物（本実
施形態では窒素）がＳｉＣ薄膜の結晶性を低下させる可
能性があるからである。また、ドープ層は、アンドープ
層に比べて薄いことが望ましい。これは、不純物元素を
導入されたＳｉＣ層に生じる格子不整合による格子の歪
み等を、アンドープ層において緩和するために、ドープ
層よりも厚いアンドープ層が必要であるからである。
【００５５】また、本実施形態において、ドープ層に導
入された窒素濃度は１×１０18ａｔｏｍｓ・ｃｍ-3程度
であるが、パルスバルブを開ける時間を長くすることに
より、１×１０19ａｔｏｍｓ・ｃｍ-3程度に濃くするこ
ともできる。これにより、マイクロパイプ欠陥を抑制す
る効果がさらに大きくできると考えられる。
【００５６】尚、本実施形態において、ドープ層に導入
する不純物として窒素を用いたが、他にもＰ，Ａｌ，
Ｂ，Ｎｅ等を含むガスを用いてこれらの不純物をドープ
層に導入してもよい。
【００５７】デバイス用基板３５中のアンドープＳｉＣ
層内では、従来のＳｉＣ基板に比べてマイクロパイプ欠
陥の密度が大きく減少しているので、この基板上に堆積
したＳｉＣ層中でのマイクロパイプ欠陥の密度も低く抑
えられている。これにより、本実施形態に係るショトキ
ーダイオードの活性領域中の結晶性も向上し、高耐圧等
の特徴を持ったショットキーダイオードを形成すること
が可能となる。
【００５８】また、第１の実施形態の薄膜形成方法を用
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板を用いることにより、活性領域にマイクロパイプ欠陥
を含んだデバイスはなくなり、デバイス製造の際の歩留
まりを上げることができる。
【００５９】尚、本実施形態のショットキーダイオード
においては、電流は基板平面に対して垂直方向に流れ
る。基板の下部にはマイクロパイプ欠陥が比較的高濃度
で含まれるが、電流の通路としてのみ機能する場合に
は、マイクロパイプ欠陥が存在しても、デバイスの性能
にはほとんど影響しない。
【００６０】本実施形態においては、マイクロパイプの
成長を抑制する抑制層３０とアンドープＳｉＣ層２４を
備えた基板（デバイス用基板３５）の上に活性領域４０
を形成したが、デバイス用基板３５中のアンドープＳｉ
Ｃ層を活性領域としてショットキーダイオードを形成す
ることもできる。
【００６１】（第２の実施形態）本発明の第２の実施形
態は、第１の実施形態に係るショットキーダイオードに
使用されるＳｉＣ基板と同じデバイス用基板３５を用い
て作製されるショットキーダイオードである。電流が基
板平面に対して平行に流れるところが第１実施形態のシ
ョットキーダイオードと異なっている。
【００６２】図３は、第２の実施形態に係るパワー半導
体デバイスである、ショットキーダイオードの概略的な
構造を示す断面図である。
【００６３】同図に示すように、ｎ型の４Ｈ−ＳｉＣ基
板であるデバイス用基板３５の主面上には、第１の実施
形態で説明した方法と同じ方法により形成されたアンド
ープ層３６とｎ型ドープ層３７（δドープ層）とを交互
に５０層ずつ積層した活性領域４０が設けられている。
ここで、デバイス用基板３５として、第１の実施形態に
おいて使用された、マイクロパイプの成長を抑制する抑
制層３０を備えた基板を用いる。この基板の厚さは約１
００μｍで、デバイス用基板３５のアンドープＳｉＣ層
には不純物がドープされておらず、ほぼ半絶縁性状態と
なっている。ｎ型ドープ層３７の厚さは約２ｎｍで、ｎ
型ドープ層３７中の窒素のピーク濃度は１×１０18atom
s ・ｃｍ-3である。アンドープ層３６の厚さは約５０ｎ
ｍで、アンドープ層３６中の窒素濃度は約５×１０15at
oms ・ｃｍ-3である。
【００６４】ここで、本実施形態においては、活性領域
４０の上ではなく側方にショットキー電極４５が設けら
れている。すなわち、活性領域４０を堀り込んでデバイ
ス用基板３５に達する溝が形成され、この溝の側面上の
活性領域４０にショットキーコンタクトするＮｉ合金か
らなるショットキー電極４５が設けられている。つま
り、活性領域４０内のアンドープ層３６及びｎ型ドープ
層３７の各第１の側面にショットキーコンタクトするシ
ョットキー電極４５が設けられている。また、活性領域
４０を挟んでショットキー電極４５に対向するように引
き出し用ドープ層４１が形成されている。つまり、活性
領域４０のアンドープ層３６及びｎ型ドープ層３７の各
第１の側面とはある間隔を隔てた領域に高濃度の不純物
を導入して形成された引き出し用ドープ層４１が設けら
れている。この引き出し用ドープ層４１は活性領域４０
及び原基板３ｂの一部に窒素のイオン注入を行なうこと
により形成されたもので、引き出し用ドープ層４１にお
ける窒素の濃度は、約１×１０18atoms ・ｃｍ-3であ
る。そして、引き出し用ドープ層４１の上には、引き出
し用ドープ層４１にオーミックコンタクトするＮｉ合金
からなるオーミック電極４２が設けられている。ショッ
トキー電極４５と引き出し用ドープ層４１との間隔は約
１０μｍである。つまり、活性領域４０内のアンドープ
層３６及びｎ型ドープ層３７の各第２の側面に引き出し
用ドープ層４１を介して接続されたオーミック電極４２
が設けられている。
【００６５】また、引き出し用のドープ層４１は必ずし
も設ける必要はない。例えば、活性領域４０にトレンチ
を形成して、トレンチに電極材料（Ｎｉなど）を埋め込
んで、活性領域４０と電極材料とをオーミックコンタク
トさせる処理を行なうことにより、活性領域に直接オー
ミックコンタクトするオーミック電極を設けてもよい。
【００６６】図３に示す本実施形態に係るショットキー
ダイオードは、以下の手順により形成される。
【００６７】まず、デバイス用基板３５として、第１の
実施形態において用いられたものと同じＳｉＣ基板、つ
まり、基板３上にマイクロパイプ欠陥の引継ぎを抑制す
るための抑制層３０とアンドープＳｉＣ層２４とが形成
されたものを使用する。このデバイス用基板３５を、図
７に示す結晶成長装置内に設置し、第１の実施形態で説
明したＣＶＤを行なって、デバイス用基板３５の上に、
厚み約５０ｎｍのアンドープ層３６と厚み約２ｎｍのｎ
型ドープ層３７とを交互にエピタキシャル成長させて、
活性領域４０を形成する。次に、活性領域４０及び基板
３ｂの一部に窒素のイオン注入を行なって、引き出し用
ドープ層４１を形成する。また、活性領域４０の一部を
ドライエッチングにより除去して、溝を形成する。その
後、引き出し用ドープ層４１の上にＮｉ合金からなるオ
ーミック電極４２を形成する。次に、溝の側壁にＮｉ合
金からなるショットキー電極４５を形成する。これによ
り、本実施形態に係るショットキーダイオードが形成さ
れる。
【００６８】ここで、基板として用いたＳｉＣ基板のア
ンドープＳｉＣ層中では、従来のＳｉＣ基板に比べてマ
イクロパイプ欠陥の密度が大きく減少しているので、こ
の基板上に堆積したＳｉＣ層中のマイクロパイプ欠陥の
密度も低く抑えられている。これにより、本実施形態に
係るショットキーダイオードの活性領域中の結晶性も向
上し、高耐圧等の特徴を持ったショットキーダイオード
を形成することが可能となる。
【００６９】また、第１の実施形態の薄膜形成方法を用
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板を用いることにより、活性領域にマイクロパイプ欠陥
を含んだデバイスはなくなり、デバイス製造の際の歩留
まりを上げることができる。
【００７０】本実施形態においては、第１の実施形態に
おいて使用されたものと同じ、抑制層を備えた基板（デ
バイス用基板３５）の上に活性領域４０を形成したが、
デバイス用基板３５のアンドープＳｉＣ層を活性領域と
してショットキーダイオードを形成することもできる。
【００７１】（第３の実施形態）図４（ａ），（ｂ）は
第３の実施形態における縦型パワーＭＯＳＦＥＴの平面
図及び断面図である。ただし、図４（ａ）においては、
ソース電極５９を除去し、かつ、層間絶縁膜５８を透明
体として扱ったときの平面状態を示している。
【００７２】図４（ａ），（ｂ）に示すように、本実施
形態における縦型パワーＭＯＳＦＥＴは、多数のセルを
マトリックス状に配置した構造を有している。
【００７３】ここで、基板としては、マイクロパイプ欠
陥の引継ぎを抑制するための抑制層３０が設けられたＳ
ｉＣの原基板３が用いられている。これを以下ＳｉＣ基
板６０と表記する。そのドープ層（δドープ層）とアン
ドープ層とからなる積層構造の上のアンドープＳｉＣ層
には、ｎ型の不純物が含まれている。
【００７４】そして、本実施形態のパワーＭＯＳＦＥＴ
は、ＳｉＣ基板６０と、ＳｉＣ基板６０の上に形成され
濃度約２×１０17atoms ・ｃｍ-3の窒素がドープされた
ｎ-ＳｉＣ層５１と、ｎ- 型ＳｉＣ層５１の上に形成さ
れ濃度約１×１０16atoms ・ｃｍ-3の窒素がドープされ
たｐ型ＳｉＣ層５２と、ｐ型ＳｉＣ層５２内にイオン注
入により形成され濃度約１×１０18atoms ・ｃｍ-3のア
ルミニウムを含むｎ+型ソース領域５４と、ｐ型ＳｉＣ
層５２のうち２つのセルのソース領域５４同士の間に挟
まれた領域にイオン注入により形成され濃度約１×１０
18atoms ・ｃｍ -3のアルミニウムを含むｐ+ 型コンタク
ト領域５５と、ｐ型ＳｉＣ層５２を貫通してｎ- 型Ｓｉ
Ｃ層５１に達するトレンチ６１と、トレンチ６１の側面
及び底面に沿って形成され、δドープ層及びアンドープ
層の積層膜からなる平均濃度約２×１０17atoms ・ｃｍ
-3のアルミニウムを含む活性領域５３と、活性領域５３
の上に形成されたＳｉＯ2 からなるゲート絶縁膜５６
と、ゲート絶縁膜５６の上に形成されたポリシリコンか
らなるゲート電極５７と、ゲート電極５７を覆う層間絶
縁膜５８と、基板上を覆い、各セルのｎ+ 型ソース領域
５４及びｐ+ 型コンタクト領域５５にコンタクトするＮ
ｉ合金膜からなるソース電極５９と、ＳｉＣ基板６０の
裏面を覆うＮｉ合金膜からなるドレイン電極５０とを備
えている。
【００７５】そして、上記活性領域５３は、高濃度（例
えば１×１０18atoms ・ｃｍ-3）のアルミニウムを含む
厚みが約１０ｎｍのｐ型ドープ層５３ａと、アンドープ
のＳｉＣ単結晶からなる厚み約５０ｎｍのアンドープ層
５３ｂとを交互に、各々５層ずつ積層して構成されてい
る。つまり、トータルの厚みが約３００ｎｍである。そ
して、ｐ型ドープ層５３ａは、量子効果によるアンドー
プ層５３ｂへのキャリアの浸みだしが可能な程度に薄く
形成されていることから、キャリアのしみ出しに伴って
ｐ型ドープ層５３ａには負の電荷がトラップされる。
【００７６】本実施形態の縦型パワーＭＯＳＦＥＴによ
ると、ポリシリコンゲート電極５７にバイアスを付加し
た状態で、ドレイン電極５０とソース電極５９との間に
電圧を印加することにより、ゲート絶縁膜５６とｐ型Ｓ
ｉＣ層５２及びｎ- 型ＳｉＣ層５１との間に介在する活
性領域５３をキャリア（電子）が走行する。そして、ゲ
ート電極５７に印加される電圧によってソース・ドレイ
ン間の電流が変調され、スイッチング動作が得られる。
【００７７】次に、本実施形態における縦型パワーＭＯ
ＳＦＥＴの製造方法について説明する。
【００７８】まず、ＳｉＣ基板６０の上にin-situ ドー
プによって濃度２×１０17atoms ・ｃｍ-3の窒素をドー
プしながらｎ- 型ＳｉＣ層５１を、図７に示した結晶成
長装置を用いたＣＶＤによりエピタキシャル成長させた
後、in-situ ドープによって濃度１×１０16atoms ・ｃ
ｍ-3のアルミニウムをドープしながらｐ型ＳｉＣ層５２
をエピタキシャル成長させる。
【００７９】次に、トレンチ形成領域を開口したシリコ
ン酸化膜及びＮｉ膜からなるエッチングマスクを形成
し、ＣＦ4 とＯ2 とを用いた反応性イオンエッチングを
行なって、ｐ型ＳｉＣ層５２を貫通し、ｎ- 型ＳｉＣ層
５１の途中に達するトレンチ６１を形成する。
【００８０】次に、第１の実施形態において説明した手
順に従って、ｐ型ドープ層５３ａとアンドープ層５３ｂ
とを交互に５層ずつ積層してなる活性領域５３を形成す
る。活性領域５３における平均のアルミニウム濃度は、
約１×１０17atoms ・ｃｍ-3であり、活性領域５３のト
ータルの厚みは、３００ｎｍである。
【００８１】次に、約１１００℃の温度下で活性領域５
３の表面部を熱酸化することにより、熱酸化膜を形成す
る。さらに、その上にポリシリコン膜を堆積した後、熱
酸化膜及びポリシリコン膜をパターニングして、トレン
チ６１を埋めるゲート絶縁膜５６とポリシリコンゲート
電極５７とを形成する。このとき、２つのセルの中間部
位に熱酸化膜及びポリシリコン膜の一部を残して、これ
をイオン注入マスクとする。そして、ゲート電極５７及
びイオン注入マスクの上からｐ型ＳｉＣ層５２内に窒素
イオン（Ｎ+ ）の注入を行なって、濃度１×１０18atom
s ・ｃｍ-3の窒素を含むｎ+ 型のソース領域５４を形成
する。
【００８２】次に、イオン注入マスクのみを除去した
後、基板上にシリコン酸化膜からなる層間絶縁膜５８を
堆積し、イオン注入マスクで覆っていた領域を開口す
る。そして、層間絶縁膜５８の上からｐ型ＳｉＣ層５２
内にアルミニウムイオン（Ａｌ+）を注入して、濃度１
×１０18atoms ・ｃｍ-3のアルミニウムを含むｐ+ 型コ
ンタクト領域５５を形成する。
【００８３】次に、層間絶縁膜５８のうちｎ+ ソース領
域５４の一部の上にある部分のみをエッチングにより除
去してから、Ｎｉ合金膜を基板の表面及び裏面に蒸着
し、ソース電極５９とドレイン電極５０を形成する。こ
の手順により、本実施形態のパワーＭＯＳＦＥＴが作製
される。
【００８４】尚、本実施形態では、マイクロパイプの引
継ぎを抑制するための抑制層３０を備えた原基板３ｂが
ＳｉＣ基板６０として用いられているため、抑制層３０
の上に形成される活性層においては、従来の方法により
作成されたＳｉＣ基板に比べてマイクロパイプ欠陥の密
度が大きく減少している。この基板上に堆積したＳｉＣ
層中のマイクロパイプ欠陥の密度も低く抑えられてい
る。これにより、本実施形態に係るパワーＭＯＳＦＥＴ
の活性領域中の結晶性も向上し、高耐圧等の特徴を持っ
たパワーＭＯＳＦＥＴを形成することが可能となる。ま
た、第１の実施形態の薄膜形成方法を用いて基板中のマ
イクロパイプ欠陥の密度を減少させた基板を用いること
により、活性領域にマイクロパイプ欠陥を含んだデバイ
スはなくなり、デバイス製造の際の歩留まりを上げるこ
とができる。
【００８５】尚、本実施形態のパワーＭＯＳＦＥＴにお
いては、電流は基板平面に対して垂直方向に流れる。基
板の下部にはマイクロパイプ欠陥が比較的高濃度で含ま
れるが、電流の通路としてのみ機能する場合には、マイ
クロパイプ欠陥が存在してもデバイスの性能にはほとん
ど影響しない。
【００８６】（第４の実施形態）図５は、第４の実施形
態に係るＭＥＳＦＥＴの概略を示す断面図である。本実
施形態のＭＥＳＦＥＴは、基板として、第１の実施形態
において用いられたものと同じＳｉＣ基板、つまり、マ
イクロパイプ欠陥の引継ぎを抑制するための抑制層とア
ンドープＳｉＣ層とが形成されたＳｉＣ基板が用いられ
ている。
【００８７】このＳｉＣ基板は、ＳｉＣからなる基板３
ｂと、各５層のアンドープ層２２と不純物ドープ層２３
とが交互に積層された抑制層３０と、厚さ３μｍのアン
ドープＳｉＣ層２４とから構成されている。
【００８８】図５に示すように、本実施形態のＭＥＳＦ
ＥＴは、ＳｉＣ基板と、ＳｉＣ基板の上に形成された、
厚みが約２００ｎｍ（２０００Å）のｎ型ドープ層であ
るＳｉＣ薄膜（チャネル層７２）と、チャネル層７２の
上に形成され、チャネル層７２とショットキーコンタク
トしている金（Ａｕ）からなるゲート長約０．５μｍの
ゲート電極７４と、ゲート電極の両側方にゲート電極７
４と接しないようにそれぞれ設けられ、チャネル層７２
とオーミックコンタクトしているＮｉからなるソース電
極７３及びドレイン電極７５とを備えている。チャネル
層７２は、２×１０17atoms・ｃｍ-3の密度でキャリア
となる不純物を含んでおり、ＭＥＳＦＥＴのチャネル層
として機能する。
【００８９】次に、本実施形態に係るＭＥＳＦＥＴの製
造方法を以下に説明する。
【００９０】まず、図７の結晶成長装置を用いたＣＶＤ
法により、基板上に厚みが約２００ｎｍのｎ型ドープ層
であるチャネル層７２を形成する。このとき、チャネル
層中のキャリア密度が２×１０17atoms・ｃｍ-3となる
ように不純物を導入しておく。
【００９１】次に、チャネル層７２の上面に、真空蒸着
装置により、ソース電極７３，ドレイン電極７５として
ニッケル（Ｎｉ）を蒸着する。続いて、オーミックコン
タクトをとるために１０００℃で３分間アニールを行な
う。
【００９２】次に、チャネル層７２の上面に金（Ａｕ）
を蒸着して、ゲート長約０．５μｍのゲート電極７４を
形成し、ゲート電極７４とチャネル層７２との間にショ
ットキーコンタクトをとる。これにより、本実施形態の
ＭＥＳＦＥＴが形成される。
【００９３】このＭＥＳＦＥＴについて、性能を評価す
るために、ドレイン電流とゲート電圧との関係を調べ
た。比較のために、ドープ層２３を形成しないＳｉＣ薄
膜についても同様のＭＥＳＦＥＴを形成して、電流電圧
特性を調べた。作製したＭＥＳＦＥＴのチャネル層の厚
みは約２００ｎｍ（２０００Å）、キャリア密度は２×
１０17atoms・ｃｍ-3、ゲート長は約０．５μｍとし
て、両ＭＥＳＦＥＴのキャリア密度及びチャネル層の厚
みがほぼ同じになるようにした。この条件で、両ＭＥＳ
ＦＥＴにおける、しきい値電圧付近の相互コンダクタン
スを測定した。その結果、積層構造の不純物ドープ層を
形成したＳｉＣ薄膜を用いたＭＥＳＦＥＴの相互コンダ
クタンスは、ドープ層２３を形成しないで成長させたＳ
ｉＣ薄膜を用いたＭＥＳＦＥＴの相互コンダクタンスに
比べて約２倍近く高くなっていることが分かった。
【００９４】これは、本実施形態で用いた基板のＳｉＣ
薄膜ではマイクロパイプ欠陥の密度が減少するために結
晶性が向上し、チャネル層を流れるキャリアの移動度が
向上したことによるものと考えられる。
【００９５】この結果から、マイクロパイプ欠陥の成長
を抑制する抑制層３０を備えた基板を用いることによ
り、低消費電流、低電圧駆動、高利得という特徴を持っ
たＭＥＳＦＥＴを形成することが可能であることが示さ
れた。
【００９６】また、第１の実施形態の薄膜形成方法を用
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板、すなわち抑制層３０とアンドープＳｉＣ層２４を備
えた原基板３ｂ、を用いることにより、活性領域にマイ
クロパイプ欠陥を含んだデバイスはなくなり、デバイス
製造の際の歩留まりを上げることができる。
【００９７】尚、本実施の形態においては、ｎ型のドー
プ層をチャネル層としてＭＥＳＦＥＴを作製したが、ｎ
型及びｐ型のドープ層を形成してＭＯＳＦＥＴを作製す
ることもできる。
【００９８】また、本実施形態においては、アンドープ
ＳｉＣ層２４の上にチャネル層７２を形成したが、これ
に代えて、アンドープＳｉＣ層２４の上に厚さ約１００
ｎｍのアンドープ層７６と厚さ約２０ｎｍのδドープ層
７７とを交互に２回以上積層させた積層部８０を形成し
てもよい。
【００９９】図６は、本実施形態において、チャネル層
７２の代わりに積層部８０を設けたＭＥＳＦＥＴの概略
を示す断面図である。
【０１００】積層部８０を活性領域として用いることに
より、キャリア移動度を向上させることができるので、
ＭＥＳＦＥＴの性能を向上させることができる。
【０１０１】
【発明の効果】本発明の半導体装置及びその製造方法に
よれば、マイクロパイプ欠陥の成長を抑制するＳｉＣか
らなる抑制層を半導体装置に備えることにより、ＳｉＣ
の高温動作性、高耐圧性を生かした半導体装置及びその
製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＳｉＣ薄膜の成長方
法により形成されるＳｉＣ薄膜を備えたＳｉＣ基板の断
面図である。
【図２】本発明の第１の実施形態に係るショットキーダ
イオードを示す断面図である。
【図３】本発明の第２の実施形態に係るショットキーダ
イオードを示す断面図である。
【図４】（ａ）、（ｂ）は、それぞれ本発明の第３の実
施形態に係る縦型ＭＯＳＦＥＴの上面図及び本発明の第
３の実施形態に係る縦型ＭＯＳＦＥＴの断面図である。
【図５】本発明の第４の実施形態に係るＭＥＳＦＥＴを
示す断面図である。
【図６】本発明の第４の実施形態に係り、チャネル層を
不純物ドープ層とアンドープ層とからなる抑制層で構成
したＭＥＳＦＥＴを示す断面図である。
【図７】本発明で用いられる、不純物のパルスドーピン
グが可能なＳｉＣ薄膜の成長装置の概略を示す図であ
る。
【図８】本発明の第１の実施形態において、不純物ドー
プ層とアンドープ層とからなる抑制層について、窒素の
深さ方向の濃度分布を示す図である。
【図９】本発明の第１の実施形態において用いられるＳ
ｉＣ薄膜の成長方法において、不純物ドープ層とアンド
ープ層とからなる積層構造を形成する場合の、不純物を
含むガス，原料ガス及び希釈ガスの流量と基板温度の時
間変化のプロセスを示す図である。
【図１０】（ａ），（ｂ）はそれぞれ本発明の半導体装
置に基板として用いられるＳｉＣ薄膜の表面と、従来の
方法により形成されたＳｉＣ薄膜の表面のレーザ顕微鏡
写真図である。
【図１１】従来のＳｉＣ薄膜の成長装置の概略を示す図
である。
【図１２】従来のＳｉＣ薄膜の成長方法において、原料
ガス及び希釈ガスの流量及び基板温度の時間変化のプロ
セスを示す図である。
【符号の説明】
１ 反応炉 ２ 石英管 ３ａ 基板 ３ｂ 原基板 ４ サセプタ ５ 支持軸 ６ コイル ７ 原料ガス供給管 ８ ガス供給系 ９ 希釈ガス供給管 １０，１１ 流量計 １２ 添加ガス供給管 １３ ガス導入管 １４ 排気管 １５ ガス排気系 １６ 圧力調整バルブ ２２ アンドープ層 ２３ 不純物ドープ層 ２４ アンドープＳｉＣ層 ２５ マイクロパイプ欠陥 ３０ 抑制層 ３１ ガードリング ３２ ショットキー電極 ３３ オーミック電極 ３５ 基板 ３６ アンドープ層 ３７ ｎ型ドープ層 ４０ 活性領域 ４１ 引き出し用ドープ層 ４２ オーミック電極 ４５ ショットキー電極 ５０ ドレイン電極 ５１ ｎ-型ＳｉＣ層 ５２ ｐ型ＳｉＣ層 ５３ 活性領域 ５４ ソース領域 ５５ ｐ+型コンタクト領域 ５６ ゲート絶縁膜 ５７ ゲート電極 ５８ 層間絶縁膜 ５９ ソース電極 ６０ ＳｉＣ基板 ６１ トレンチ ７２ チャネル層 ７３ ソース電極 ７４ ゲート電極 ７５ ドレイン電極 ７６ アンドープ層 ７７ δドープ層 ８０ 積層部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/16 Ｈ０１Ｌ 29/78 ６５２Ｇ 29/78 ６５２ ６５２Ｔ ６５３Ａ 29/48 Ｄ ６５３ 29/78 ６５８Ｅ 29/812 29/80 Ｂ 29/872 (72)発明者 北畠 真 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 内田 正雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 楠本 修 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山下 賢哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M104 AA03 BB01 BB05 BB09 CC03 CC05 GG03 GG09 GG12 GG18 5F045 AB06 AC01 AC16 AC18 AC19 BB12 DP03 EB02 5F052 KA01 5F102 FA01 GB01 GC01 GD01 GJ02 GK02 GK08 GL02 GL08 GL20 GT01 HC04

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ＳｉＣ基板と、 上記ＳｉＣ基板上に形成され，高濃度の不純物を含む少
    なくとも１つの高濃度ＳｉＣ層を含む，マイクロパイプ
    の引継ぎを抑制する機能を持つ抑制層と、 上記抑制層の上に形成された活性領域とを備えた半導体
    装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 上記抑制層は、 上記高濃度ＳｉＣ層よりも低濃度の不純物を含む少なく
    とも１つの低濃度ＳｉＣ層をさらに有し、 上記高濃度ＳｉＣ層と上記低濃度ＳｉＣ層とが交互に形
    成されていることを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２に記載の半導体装置
    において、 上記活性領域は、 キャリア走行領域として機能する少なくとも１つの第１
    のＳｉＣ層と、 上記第１のＳｉＣ層よりも高濃度のキャリア用不純物を
    含み、上記第１のＳｉＣ層よりも膜厚が薄く量子効果に
    よる上記第１のＳｉＣ層へのキャリアの浸みだしが可能
    な少なくとも１つの第２のＳｉＣ層とを積層して構成さ
    れていることを特徴とする半導体装置。
  4. 【請求項４】 ＳｉＣ基板上に設けられ，マイクロパイ
    プの引継ぎを抑制するための抑制層と、上記抑制層の上
    に設けられた活性領域とを備えた半導体装置の製造方法
    であって、 上記抑制層の形成は、ＣＶＤ法により、不純物をパルス
    状に導入しながら高濃度ＳｉＣ層をエピタキシャル成長
    させる少なくとも１回の工程により行なわれる半導体装
    置の製造方法。
  5. 【請求項５】 請求項４に記載の半導体装置の製造方法
    において、 上記抑制層の形成は、上記高濃度ＳｉＣ層よりも含有す
    る不純物濃度が低い低濃度ＳｉＣ層を、上記不純物を導
    入せずにエピタキシャル成長させる工程をさらに含み、 上記高濃度ＳｉＣ層を形成する工程と、上記低濃度Ｓｉ
    Ｃ層を形成する工程とを各１回以上交互に繰り返すこと
    により行われることを特徴とする半導体装置の製造方
    法。
  6. 【請求項６】 請求項４または５に記載の半導体装置の
    製造方法において、 上記不純物が、窒素（Ｎ），リン（Ｐ），アルミニウム
    （Ａｌ），ボロン（Ｂ），ネオン（Ｎｅ）のうちから選
    ばれた１つであることを特徴とする半導体装置の製造方
    法。
JP2001131497A 2001-04-27 2001-04-27 半導体装置 Expired - Lifetime JP3811624B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001131497A JP3811624B2 (ja) 2001-04-27 2001-04-27 半導体装置
US10/127,126 US6600203B2 (en) 2001-04-27 2002-04-22 Semiconductor device with silicon carbide suppression layer for preventing extension of micropipe
EP02009601A EP1255281A3 (en) 2001-04-27 2002-04-26 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001131497A JP3811624B2 (ja) 2001-04-27 2001-04-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2002329670A true JP2002329670A (ja) 2002-11-15
JP3811624B2 JP3811624B2 (ja) 2006-08-23

Family

ID=18979676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001131497A Expired - Lifetime JP3811624B2 (ja) 2001-04-27 2001-04-27 半導体装置

Country Status (3)

Country Link
US (1) US6600203B2 (ja)
EP (1) EP1255281A3 (ja)
JP (1) JP3811624B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332562A (ja) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd 炭化珪素半導体装置およびその製造方法
JP2004253751A (ja) * 2002-12-25 2004-09-09 Sumitomo Electric Ind Ltd Ｃｖｄエピタキシャル成長方法
JP2007013154A (ja) * 2005-06-27 2007-01-18 General Electric Co <Ge> 半導体デバイス及びその製作方法
JP2008074661A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010510946A (ja) * 2006-09-27 2010-04-08 トゥー‐シックス・インコーポレイテッド 段階的な定期的摂動技術によって成長する低転位密度のＳｉＣ単結晶
WO2011142470A1 (ja) * 2010-05-11 2011-11-17 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012026234A1 (ja) * 2010-08-24 2012-03-01 三菱電機株式会社 エピタキシャルウエハ及び半導体装置
US8622780B2 (en) 2005-04-11 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and vapor deposition apparatus
JP2015525973A (ja) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
WO2016092887A1 (ja) * 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6082111B2 (ja) * 2014-02-27 2017-02-15 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
US9614071B2 (en) 2013-05-17 2017-04-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2017135424A (ja) * 2013-02-05 2017-08-03 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP2020141109A (ja) * 2019-03-01 2020-09-03 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7499343B2 (ja) 2021-02-18 2024-06-13 ユーエヌティー パワー（シャオシン）カンパニー，リミテッド 炭化珪素基板上のバッファ層及びバッファ層の形成方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463482B2 (ja) * 2002-07-11 2010-05-19 パナソニック株式会社 Ｍｉｓｆｅｔ及びその製造方法
DE60336252D1 (de) * 2002-08-29 2011-04-14 Seoul Semiconductor Co Ltd Lichtemittierendes bauelement mit lichtemittierenden dioden
US7473929B2 (en) * 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2006114886A (ja) * 2004-09-14 2006-04-27 Showa Denko Kk ｎ型ＩＩＩ族窒化物半導体積層構造体
US7300519B2 (en) * 2004-11-17 2007-11-27 Cree, Inc. Reduction of subsurface damage in the production of bulk SiC crystals
US7563321B2 (en) * 2004-12-08 2009-07-21 Cree, Inc. Process for producing high quality large size silicon carbide crystals
JP2007095873A (ja) * 2005-09-28 2007-04-12 Sumitomo Chemical Co Ltd 電界効果トランジスタ用エピタキシャル基板
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP7187620B1 (ja) * 2021-07-13 2022-12-12 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537371B2 (en) * 1997-01-22 2003-03-25 The Fox Group, Inc. Niobium crucible fabrication and treatment
JP3248071B2 (ja) * 1998-10-08 2002-01-21 日本ピラー工業株式会社 単結晶ＳｉＣ
US6306211B1 (en) * 1999-03-23 2001-10-23 Matsushita Electric Industrial Co., Ltd. Method for growing semiconductor film and method for fabricating semiconductor device
EP1286398B1 (en) * 2000-05-31 2006-10-04 Matsushita Electric Industrial Co., Ltd. Misfet

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332562A (ja) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd 炭化珪素半導体装置およびその製造方法
JP2004253751A (ja) * 2002-12-25 2004-09-09 Sumitomo Electric Ind Ltd Ｃｖｄエピタキシャル成長方法
US8622780B2 (en) 2005-04-11 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, and vapor deposition apparatus
KR101356094B1 (ko) * 2005-04-11 2014-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치의 제작방법
JP2007013154A (ja) * 2005-06-27 2007-01-18 General Electric Co <Ge> 半導体デバイス及びその製作方法
JP2008074661A (ja) * 2006-09-21 2008-04-03 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2010510946A (ja) * 2006-09-27 2010-04-08 トゥー‐シックス・インコーポレイテッド 段階的な定期的摂動技術によって成長する低転位密度のＳｉＣ単結晶
JP2014208590A (ja) * 2006-09-27 2014-11-06 トゥー‐シックス・インコーポレイテッド 低転位密度のＳｉＣ単結晶ブール及びその形成方法
JP2011236085A (ja) * 2010-05-11 2011-11-24 Nippon Steel Corp エピタキシャル炭化珪素単結晶基板及びその製造方法
US8901570B2 (en) 2010-05-11 2014-12-02 Nippon Steel & Sumitomo Metal Corporation Epitaxial silicon carbide single crystal substrate and process for producing the same
CN102844474A (zh) * 2010-05-11 2012-12-26 新日本制铁株式会社 外延碳化硅单晶基板及其制造方法
KR101430217B1 (ko) * 2010-05-11 2014-08-18 신닛테츠스미킨 카부시키카이샤 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
WO2011142470A1 (ja) * 2010-05-11 2011-11-17 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
WO2012026234A1 (ja) * 2010-08-24 2012-03-01 三菱電機株式会社 エピタキシャルウエハ及び半導体装置
DE112011102787T5 (de) 2010-08-24 2013-07-04 Mitsubishi Electric Corp. Epitaxialwafer und Halbleitereinrichtung
US8916880B2 (en) 2010-08-24 2014-12-23 Mitsubishi Electric Corporation Silicon carbide epitaxial wafer and semiconductor device
JP5506938B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 エピタキシャルウエハ及び半導体装置
DE112011102787B4 (de) 2010-08-24 2022-02-10 Mitsubishi Electric Corp. Epitaxialwafer und Halbleitereinrichtung
JP2015525973A (ja) * 2012-07-11 2015-09-07 コーニンクレッカ フィリップス エヌ ヴェ Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
US10510843B2 (en) 2013-02-05 2019-12-17 Mitsubishi Electric Corporation Insulated gate silicon carbide semiconductor device and method for manufacturing same
JP2017135424A (ja) * 2013-02-05 2017-08-03 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US9614071B2 (en) 2013-05-17 2017-04-04 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP6082111B2 (ja) * 2014-02-27 2017-02-15 京セラ株式会社 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法
WO2016092887A1 (ja) * 2014-12-12 2016-06-16 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JPWO2016092887A1 (ja) * 2014-12-12 2017-04-27 三菱電機株式会社 炭化珪素半導体装置
WO2017138247A1 (ja) * 2016-02-10 2017-08-17 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2019091798A (ja) * 2017-11-14 2019-06-13 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP2020141109A (ja) * 2019-03-01 2020-09-03 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7046026B2 (ja) 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
JP7499343B2 (ja) 2021-02-18 2024-06-13 ユーエヌティー パワー（シャオシン）カンパニー，リミテッド 炭化珪素基板上のバッファ層及びバッファ層の形成方法

Also Published As

Publication number Publication date
EP1255281A2 (en) 2002-11-06
EP1255281A3 (en) 2008-08-06
JP3811624B2 (ja) 2006-08-23
US20020158251A1 (en) 2002-10-31
US6600203B2 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JP3811624B2 (ja) 半導体装置
JP4418794B2 (ja) 炭化珪素半導体素子の製造方法
US7846828B2 (en) Semiconductor device and method for fabricating the same
JP4463448B2 (ja) ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
US6995396B2 (en) Semiconductor substrate, semiconductor device and method for fabricating the same
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
US8697555B2 (en) Method of producing semiconductor device and semiconductor device
JP3784393B2 (ja) 半導体装置及びその製造方法
JP2003234301A (ja) 半導体基板、半導体素子及びその製造方法
JP5236281B2 (ja) 縦型ｍｏｓｆｅｔの製造方法
JP4857697B2 (ja) 炭化珪素半導体装置
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP2011091186A (ja) 炭化珪素半導体装置の製造方法
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2001332508A (ja) 半導体素子の製造方法
JP6757928B2 (ja) 半導体装置の製造方法及びこれに用いる半導体製造装置
AU2017332300A1 (en) Method of manufacturing an insulation layer on silicon carbide and semiconductor device
JPH09321323A (ja) 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP2008004726A (ja) 半導体素子およびその製造方法
JP2004031471A (ja) 炭化珪素半導体素子及びその製造方法
JP4857698B2 (ja) 炭化珪素半導体装置
JP4029731B2 (ja) 半導体装置の製造方法
CN115117145A (zh) 一种低导通电阻的SiC基MOSFET器件及其制备方法
CN110739348A (zh) 半导体外延结构、制备方法结构及半导体器件

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040701

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3811624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100602

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110602

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120602

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130602

Year of fee payment: 7

EXPY Cancellation because of completion of term