JP2002329670A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002329670A JP2002329670A JP2001131497A JP2001131497A JP2002329670A JP 2002329670 A JP2002329670 A JP 2002329670A JP 2001131497 A JP2001131497 A JP 2001131497A JP 2001131497 A JP2001131497 A JP 2001131497A JP 2002329670 A JP2002329670 A JP 2002329670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sic
- substrate
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 147
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000012535 impurity Substances 0.000 claims abstract description 45
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 33
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 36
- 230000001629 suppression Effects 0.000 claims description 34
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 63
- 239000010409 thin film Substances 0.000 abstract description 39
- 239000010408 film Substances 0.000 abstract description 34
- 230000007423 decrease Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 241
- 229910010271 silicon carbide Inorganic materials 0.000 description 150
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 138
- 239000007789 gas Substances 0.000 description 101
- 239000013078 crystal Substances 0.000 description 27
- 238000006243 chemical reaction Methods 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 17
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 10
- 239000003085 diluting agent Substances 0.000 description 10
- 238000010790 dilution Methods 0.000 description 10
- 239000012895 dilution Substances 0.000 description 10
- 229910000990 Ni alloy Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000001294 propane Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000498 cooling water Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 101710112287 DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 101710183183 Probable DNA-directed RNA polymerases I and III subunit RPAC2 Proteins 0.000 description 1
- 102100034616 Protein POLR1D, isoform 2 Human genes 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
- H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
き継がれることを抑制する手段を講じ、マイクロパイプ
欠陥が少なく、結晶性が良好なSiC薄膜を備えた半導
体装置及びその製造方法を提供することを目的とする。 【解決手段】 CVD法により、不純物を導入しないS
iC層であるアンドープ層22をエピタキシャル成長さ
せる工程と、パルス状に窒素を導入したSiC層である
不純物ドープ層23をエピタキシャル成長させる工程と
を交互に繰り返し、抑制層30をSiC基板3b上に形
成する。抑制層30中の窒素の濃度プロファイルは急峻
になっているため、マイクロパイプの引継ぎを抑制でき
る。抑制層30の上に活性領域となるSiC層を堆積
し、半導体装置を形成することにより、SiCの高耐圧
性、高温動作性を生かした半導体装置を製造することが
できる。
Description
の製造方法に関し、特にSiC層を備えた半導体装置及
びその製造方法に関するものである。
C)は、珪素(Si)に比べてバンドギャップが大きい
半導体であることから、高い絶縁耐性を有し、また、高
温においても安定な半導体であることから、次世代のパ
ワーデバイスや高周波デバイス、高温動作デバイス等へ
の応用が期待されている。SiCの結晶は、立方晶系の
3C−SiC、六方晶系の6H−SiC,4H−SiC
や菱面体系の15R−SiC等複数のタイプを有する。
この中で、実用的なSiCの半導体デバイスを作製する
ために一般的に使用されているのが6H−SiC及び4
H−SiCである。また、c軸の結晶軸に垂直な(00
01)面にほぼ一致する面を主面とする基板が広く用い
られている。
置の断面図である。同図に示すように、従来のSiCの
縦型薄膜成長装置は、反応炉100と、ガス供給系10
7と、ガス排気系111と、試料を加熱するためのコイ
ル103とから構成されている。ドーピングガス106
は、ガス供給系107から管を通じて反応炉100内の
上部へ供給され、ガス供給系107からそれぞれ別の管
によって送られた原料ガス104と希釈ガス105と
は、互いに混合された後、反応炉100内の上部に供給
される。原料ガス104,希釈ガス105及びドーピン
グガス106を反応炉100に供給する管には、流量を
調節する流量計108,109,110がそれぞれ備え
られている。また、反応炉100の内側には、反応炉1
00の下面から垂直に伸びた支持軸114と、支持軸1
14により支えられたサセプタ101とが備えられてい
る。また、原料ガス104と、希釈ガス105と、ドー
ピングガス106とは反応炉100内に導入された後、
矢印112に示すように、ガス排気系111により排気
される。反応炉100内の圧力はバルブ113によって
調節される。また、支持軸114により支えられたサセ
プタ101は、反応炉100の周りに巻かれたコイル1
03を用いた高周波誘導加熱により加熱される。反応炉
100の周辺部115には冷却水が循環されている。
成長装置を用いたCVD法により行なっていた。以下に
その手順を示す。
のサセプタ101上にセットする。次に、反応炉100
の上部より水素ガスを導入して、反応炉内の圧力を大気
圧または大気圧以下に調整する。この状態で、コイル1
03に高周波電力を印加して基板102を加熱し、基板
温度を1500℃以上に保持する。
ン)及び珪素を含むガス(例えばシラン)を導入するこ
とにより、基板102の表面にSiC結晶を成長させる
ことができる。
ーピングガス106(n型ドープ層の場合には例えば窒
素、p型ドープ層の場合には例えばアルミニウム)を反
応炉100の上部よりガス供給系107から流量計11
0を通して供給する。
の供給を止め、コイル103への高周波電力の印加を停
止して加熱を終了し、基板102を冷却する。これによ
り、SiC基板上にSiC結晶層が形成される。
において、原料ガス,希釈ガスの流量及び基板温度の時
間変化のプロセスを示す図である。基板を加熱させなが
ら希釈ガスの供給を開始し、基板温度が所望の温度に達
した後に、原料ガスを供給する。
ハにはマイクロパイプと呼ばれる基板を貫通する欠陥
(マイクロパイプ欠陥と称す)が存在しており、このウ
エハ全体の結晶性が良好というわけではない。SiCウ
エハ内部のマイクロパイプ欠陥を減らすための研究も行
なわれているが、現在の技術では、SiCウエハ内部で
のマイクロパイプ欠陥の発生を抑制することは困難であ
る。
板として用いて半導体素子を作製する際に、熱化学的気
相成長(CVD)法によって基板上に成長されるSiC
薄膜が基板中のマイクロパイプ欠陥を引き継いでしま
い、結晶性が悪くなるという不具合があった。このため
に、SiCを基板として素子を作製しても、その優れた
物性値から期待されるような高温動作性、高耐圧性とい
った特性を得ることが困難であった。
欠陥がSiC膜に引き継がれることを抑制する手段を講
ずることにより、SiCの高温動作性、高耐圧性を生か
した半導体装置の製造を可能にすることにある。
SiC基板と、上記SiC基板上に形成され,高濃度の
不純物を含む少なくとも1つの高濃度SiC層を含む,
マイクロパイプの引継ぎを抑制する機能を持つ抑制層
と、上記抑制層の上に形成された活性領域とを備えてい
る。
クロパイプ欠陥の上方への成長が、抑制層によって抑制
されるので、活性領域中のマイクロパイプ欠陥の密度を
低下させることができる。このことにより、半導体装置
の耐圧性、高温動作性等の性能を向上させることができ
る。
よりも低濃度の不純物を含む少なくとも1つの低濃度S
iC層をさらに有し、上記高濃度SiC層と上記低濃度
SiC層とが交互に形成されていることより、高濃度S
iC層と低濃度SiC層との間に不純物濃度の急峻な変
化が形成され、マイクロパイプの成長をより効果的に抑
制することができるようになる。
として機能する少なくとも1つの第1のSiC層と、上
記第1のSiC層よりも高濃度のキャリア用不純物を含
み、上記第1のSiC層よりも膜厚が薄く量子効果によ
る上記第1のSiC層へのキャリアの浸みだしが可能な
少なくとも1つの第2のSiC層とを積層して構成され
ていることにより、活性領域中のキャリア移動度が向上
するので、半導体装置の性能をより向上させることがで
きる。
基板上に設けられ,マイクロパイプの引継ぎを抑制する
ための抑制層と、上記抑制層の上に設けられた活性領域
とを備えた半導体装置の製造方法であって、上記抑制層
の形成は、CVD法により、不純物をパルス状に導入し
ながら高濃度SiC層をエピタキシャル成長させる少な
くとも1回の工程により行なっている。
マイクロパイプ欠陥の上方への成長が、抑制層によって
抑制されるので、活性領域中のマイクロパイプ欠陥の密
度を低下させることができる。このことにより、半導体
装置の耐圧性、高温動作性等の性能を向上させることが
できる。
よりも含有する不純物濃度が低い低濃度SiC層を、上
記不純物を導入せずにエピタキシャル成長させる工程を
さらに含み、上記高濃度SiC層を形成する工程と、上
記低濃度SiC層を形成する工程とを各1回以上交互に
繰り返すことにより行われる。
な濃度変化を持たせることができるので、マイクロパイ
プ欠陥の成長を効果的に抑制する抑制層を形成すること
ができる。マイクロパイプ欠陥は、まわりの結晶構造を
乱すなどして半導体装置の性能を劣化させたり、半導体
装置の製造工程において歩留まりを下げたりするが、こ
の方法により、マイクロパイプ欠陥の成長を抑制するこ
とによって、SiC本来の耐圧性、高温動作性を生かし
た半導体装置を製造することができ、且つ半導体装置の
歩留まりも向上させることができる。
いて、上記不純物が、窒素(N),リン(P),アルミ
ニウム(Al),ボロン(B),ネオン(Ne)のうち
から選ばれた1つであることにより、これらの原子がS
iC結晶の格子内あるいは格子間に入り込み、効果的に
マイクロパイプ欠陥の成長を抑制することができる。
成長に使用される縦型結晶成長装置の構造を概略的に示
す図である。同図に示すように、この縦型結晶成長装置
は、反応炉1の中に、基板3aを載置するためのカーボ
ン製サセプタ4と、サセプタ4を支持するための支持軸
5と、反応炉1の石英管2と、石英管2の外側に巻きつ
けられ、サセプタ4を高周波電流により誘導加熱するた
めのコイル6とを備えている。石英管2は、二重石英管
等からなり、冷却水を流せるように構成されている。ま
た、反応炉1に供給する各種ガスのボンベ等を配置した
ガス供給系8と、反応炉1から各種ガスを排出するため
の真空ポンプ等を配置したガス排出システム15とが設
けられている。ガス供給系8と反応炉1とは、原料ガス
を供給するための原料ガス供給管7と、水素等の希釈ガ
スを供給するための希釈ガス供給管9と、不活性ガスや
ドーピングガスなどの添加ガスを供給するための添加ガ
ス供給管12とによって接続されており、原料ガス供給
管7と希釈ガス供給管9とは、途中で合流して反応炉1
に接続されている。そして、原料ガス供給管7及び希釈
ガス供給管9の合流前の部位には、それぞれガス流量を
調整するための流量計10,11が介設されている。ま
た、ガス排出システム15と反応炉1とは排気管14に
よって接続され、排気管14には、排出されるガスの流
量によって反応炉1内の圧力を調節するための圧力調整
バルブ16が介設されている。
ガス供給管12にパルスバルブ20が介設されているこ
とと、反応炉1内には添加ガス供給管12の先端から直
径が約2cmのガス導入管13が延び、このガス導入管
13の先端が基板3の上面よりも約5cm上方に位置す
る部位で開口していることである。
ガスが起こらないように厚みが約100μmのSiC膜
がコーティングされている。ただし、このSiC膜の厚
みは脱ガスの発生を防止できる厚みよりも厚ければいく
らでもよい。
ガス供給管7を通って供給される原料ガスと、希釈ガス
供給管9を通って供給される希釈ガスとは合流した後、
反応炉1の上部から反応炉1内に導入される。そのと
き、原料ガス及び希釈ガスの流量は、各流量計10,1
1によって調整される。
るドーピングガスや不活性ガスなどの添加ガスは、パル
スバルブ20の周期的な開閉に応じてパルス状に基板3
の表面に供給される。このパルスバルブ20が開いてい
る期間(パルス幅)及び閉じている期間(パルスとパル
スの間隔)は任意に設定することができ、例えばパルス
バルブ20が開いている期間が100μs、閉じている
期間が4msの場合には、1秒間におよそ240回の開
閉が繰り返されることになる。ガス導入管13の先端と
基板3aとの距離は接近している方が好ましいが、接近
しすぎると狭い範囲にしかガスをパルス状で供給する効
果が発揮できないので、5cm程度の間隔を持っている
ことが好ましい。
は、排気管14を通ってガス排気系15により外部に排
気される。
態であるショットキーダイオードについて、以下に説明
する。
ョットキーダイオードに使用されるSiC基板を示す断
面図である。
ットキーダイオードに使用されるSiC基板は、SiC
からなる原基板3bと、原基板3bの上に形成され、S
iCからなる厚さ100nmのアンドープ層22(低濃
度SiC層)とアンドープ層22に比べて高濃度の窒素
を含むSiCからなる厚さ20nmの不純物ドープ層2
3(高濃度SiC層)とが交互に各5層ずつ積層された
抑制層30と、抑制層30の上に形成された厚さ3μm
のSiCからなるアンドープSiC層24とを備えてい
る。
cm-2のマイクロパイプ欠陥25が含まれており、マイ
クロパイプ欠陥25のうち一部は抑制層30を貫通して
アンドープSiC層24に到達している。
導体デバイスであるショットキーダイオードの概略的な
断面図である。ここで、基板として、マイクロパイプ欠
陥25の引継ぎを抑制する機能を持つ抑制層30とアン
ドープSiC層24とが原基板3b上に設けられたもの
を用いる。この基板を以下デバイス用基板35とする。
るデバイス用基板35の主面上には、以下に説明する方
法により形成されたアンドープ層36とn型ドープ層3
7(δドープ層)とを交互に50層ずつ積層した活性領
域40が設けられている。ここで、デバイス用基板35
の厚さは約100μmである。n型ドープ層37の厚さ
は約10nmで、n型ドープ層37中の窒素のピーク濃
度は1×1018atoms・cm-3である。アンドープ層3
6の厚さは約50nmで、アンドープ層36中の窒素濃
度は約5×1015atoms ・cm-2であって、活性領域4
0全体の厚さは約3000nm(3μm)である。活性
領域40の最上部はアンドープ層36によって構成され
ており、活性領域40の最上部のアンドープ層36の上
には、シリコン酸化膜からなるガードリング31と、ガ
ードリング31に設けられた開口部において活性領域4
0の最上部のアンドープ層36にショットキーコンタク
トするNi合金からなるショットキー電極32とが設け
られている。また、デバイス用基板35の裏面には、デ
バイス用基板35にオーミックコンタクトするNi合金
からなるオーミック電極33が設けられている。このオ
ーミック電極33は、デバイス用基板35のいずれかに
接触していればよく、デバイス用基板35の側面に接触
していてもよい。
ットキーダイオードの製造方法について以下に説明す
る。
度のオフ角度がついた直径50mmのn型の(000
1)面SiC基板(4H−SiC基板)を用いる。この
ときに、原基板3bの表面を観察したところ、約100
個cm-3の密度でマイクロパイプ欠陥25が観測され
た。
n)で酸素をバブリングされた水蒸気雰囲気中に置き、
1100℃で3時間ほどの熱酸化処理により、原基板3
bの表面に約40nm(400Å)の熱酸化膜を形成し
た後、バッファードフッ化水素酸(フッ化水素酸:フッ
化アンモニウム水溶液=1:7)により、その熱酸化膜
を除去した。その後、表面の熱酸化膜が除去された原基
板3bをサセプタ4に設置し、反応炉1を1×10-6P
a(≒1×10-8Torr)程度の真空度になるまで排気し
た。
(L/min)で、アルゴンガスを流量1L/min
で、それぞれガス供給系8より供給して反応炉1内の圧
力を9.3×104 Pa(7×102 Torr)とする。反
応炉1内の圧力は、バルブ16を調節することにより制
御される。この流量を維持しながら、誘導加熱装置を用
いて、コイル6に20.0kHz、20kWの高周波電
力を印加して、サセプタ4を加熱する。原基板3bの温
度は1600℃で一定に制御しておく。
れぞれ2(L/min)と1(L/min)として一定
に保ったまま、炭素(C)の原料ガスとしてプロパンガ
スを流量2(mL/min)で、シリコン(Si)の原
料ガスとしてシランガスを流量3(mL/min)でそ
れぞれ反応炉1のガス供給口より供給する。原料ガス
は、それぞれ流量50(mL/min)の水素ガスで希
釈して供給する。プロパンガスとシランガスを、上述の
流量で加熱されたサセプタ4上の原基板3bに供給する
ことにより、原基板3b上に厚さ約100nmの不純物
を加えない4H−SiC結晶の薄膜(アンドープ層2
2;低濃度ドープ層)をエピタキシャル成長させる。こ
のとき、窒素ガスなどを使用しなくても、残留ガスなど
によって窒素などのキャリア用不純物がある程度導入さ
れることがあるので、本実施形態及び後述する各実施形
態においては、製造工程上窒素を導入する処理を行なっ
て形成されたものではないという意味で、「アンドー
プ」という文言を用いることとする。
素ガスの流量を保持したまま、不純物ドーピングガスと
して窒素を導入することによって、厚さ約20nmの不
純物ドープ層23(高濃度ドープ層)を上記アンドープ
層22の上に形成する。この際、不純物ドープ層23の
厚みは、パルスバルブ1を動作する時間によって調節す
る。本実施形態においては、パルスバルブが開いている
時間を102μs、閉じている時間を4msとする。こ
の条件のもとでは、不純物濃度が1×1018atoms・c
m-3であることが、二次イオン質量分析(SIMS)に
よって確認されている。
態で不純物ドープ層23の上に厚みが約100nmのア
ンドープ層22を成長させた。その後、再度上述の条件
でパルスバルブを動作させて、アンドープ層22の上に
不純物ドープ層23を形成する。以下同様に、アンドー
プ層22と不純物ドープ層23の形成を繰り返して、厚
みが約20nmの不純物ドープ層23と厚みが約100
nmのアンドープ層22とを、各5層ずつ交互に形成す
る。ここで、アンドープ層22とアンドープ層23が積
層されている部分を抑制層30とする。
μmの不純物を導入しないアンドープSiC層24を上
述の結晶成長装置を用いて形成する。これにより、本実
施形態のショットキーダイオードに用いられるSiC薄
膜を備えたSiC基板が作製される。
を交互に形成して積層構造にするSiC薄膜の成長方法
において、不純物(窒素)を含むガス,原料ガス(プロ
パンガスとシランガス)及び希釈ガス(水素ガス)の流
量と基板温度の時間変化のプロセスについて示す。同図
を参照すると、SiCの結晶成長過程において、基板温
度を上昇させながら希釈ガスの供給を開始し、一定量の
供給を保持する。基板温度が1600℃程度に達した
後、原料ガスの供給を開始する。その後、不純物を含む
ガスをパルス状に供給する。
に含まれる不純物の深さ方向の濃度分布を、SIMSに
より測定した。
iC薄膜における窒素濃度の深さ方向の分布を示す図で
ある。パルスバルブ20を開いている時間を102μ
s、閉じている時間を4msの条件で測定している。同
図から、本実施形態において形成された不純物ドープ層
内の窒素の濃度分布は、アンドープ層との境界部分で極
めて急峻な変化をしていることが分かる。
形態において成長された薄膜表面と、窒素を導入せずに
成長されたSiC薄膜表面とを、レーザ顕微鏡を用いて
撮影した写真図である。窒素を導入せずに成長されたS
iC薄膜表面には、マイクロパイプ欠陥が観測されてい
るが(図10(b)参照)、本実施形態において形成さ
れたSiC薄膜表面では、消滅したマイクロパイプ欠陥
が観測されている(図10(a)参照)。このように、
本実施形態において形成されたSiC薄膜では、マイク
ロパイプ欠陥の密度が大幅に減少することが確認され
た。窒素を導入せずに成長させたSiC薄膜表面のマイ
クロパイプ欠陥の密度は、原基板の表面での密度(約1
00個cm-2)と比べてあまり変化しておらず、約90
個cm-2であったのに対し、本実施形態のSiC薄膜の
成長方法により形成されたSiC薄膜表面では、マイク
ロパイプ欠陥の密度は約30個cm-2であった。これら
の結果より、本実施形態のSiC薄膜の成長方法を用い
ることによってSiC薄膜内のマイクロパイプ欠陥を減
らすことが可能となることが分かる。
内でマイクロパイプ欠陥の成長が抑制される理由は、2
つ考えられる。
等の不純物の影響である。マイクロパイプ欠陥は、Si
C結晶中のらせん転位が重なることにより生じると考え
られるが、炭素原子より大きい窒素原子がSiC結晶中
に導入されることにより、マイクロパイプ欠陥は平面欠
陥に変形され、結果としてマイクロパイプ欠陥の成長が
抑制されると考えられている。
純物ドープ層の影響である。窒素を高濃度で含む不純物
ドープ層とアンドープ層の界面には、結晶の歪みが存在
すると考えられ、発明者らは、この歪みがマイクロパイ
プ欠陥の成長を抑制すると推定している。このため、マ
イクロパイプ欠陥の成長を抑制するためには、不純物ド
ープ層とアンドープ層を積層する構造の利用が有効であ
ると考えられる。
Cを減圧下で昇華させてから再結晶させる昇華法がよく
用いられるが、結晶の成長速度が速いため、本実施形態
で行なうような急峻な不純物濃度の変化を実現できな
い。よって、本実施形態では、SiCの結晶成長にCV
D法を用いる。
オードは、以下の手順により形成される。
たSiC薄膜を備えたSiC基板、つまり、マイクロパ
イプ欠陥の引継ぎを抑制するための抑制層が形成された
SiC基板を使用する。
晶成長装置内に設置し、先に説明した結晶成長装置を用
いたCVDを行なって、デバイス用基板35の上に、厚
み約50nmのアンドープ層36と厚み約10nmのn
型ドープ層37とを交互にエピタキシャル成長させて、
活性領域40を形成する。その後、基板上にシリコン酸
化膜を形成した後、その一部を開口してガードリング3
1を形成する。次に、デバイス用基板35の裏面にNi
合金からなるオーミック電極33を形成し、基板上のガ
ードリング31の開口領域の上に、Ni合金からなるシ
ョットキー電極32を形成する。これにより、本実施形
態に係るショットキーダイオードが形成される。
のデバイス用基板35において、原基板3b上にアンド
ープ層とドープ層とが交互に5層ずつ形成されるが、こ
れに限らず、何層であってもマイクロパイプ欠陥の成長
を抑制する効果を発揮することができる。アンドープ層
とドープ層が各1層ずつであっても、窒素濃度の急峻な
変化により、マイクロパイプ欠陥の成長を抑制する効果
があると考えられる。
35中のアンドープ層の厚さを100nmとしたが、好
ましい厚さの範囲は、10nm以上で且つ1000nm
以下である。ドープ層についても、本実施形態において
は厚さを20nmとしたが、アンドープ層と同様に、1
0nm以上で且つ1000nm以下であることが望まし
い。これは、ドープ層の厚さが10nmより薄い場合、
不純物によるマイクロパイプ欠陥の緩和機能が働かず、
1000nmを越えた場合、ドープ層中の不純物(本実
施形態では窒素)がSiC薄膜の結晶性を低下させる可
能性があるからである。また、ドープ層は、アンドープ
層に比べて薄いことが望ましい。これは、不純物元素を
導入されたSiC層に生じる格子不整合による格子の歪
み等を、アンドープ層において緩和するために、ドープ
層よりも厚いアンドープ層が必要であるからである。
入された窒素濃度は1×1018atoms・cm-3程度
であるが、パルスバルブを開ける時間を長くすることに
より、1×1019atoms・cm-3程度に濃くするこ
ともできる。これにより、マイクロパイプ欠陥を抑制す
る効果がさらに大きくできると考えられる。
する不純物として窒素を用いたが、他にもP,Al,
B,Ne等を含むガスを用いてこれらの不純物をドープ
層に導入してもよい。
層内では、従来のSiC基板に比べてマイクロパイプ欠
陥の密度が大きく減少しているので、この基板上に堆積
したSiC層中でのマイクロパイプ欠陥の密度も低く抑
えられている。これにより、本実施形態に係るショトキ
ーダイオードの活性領域中の結晶性も向上し、高耐圧等
の特徴を持ったショットキーダイオードを形成すること
が可能となる。
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板を用いることにより、活性領域にマイクロパイプ欠陥
を含んだデバイスはなくなり、デバイス製造の際の歩留
まりを上げることができる。
においては、電流は基板平面に対して垂直方向に流れ
る。基板の下部にはマイクロパイプ欠陥が比較的高濃度
で含まれるが、電流の通路としてのみ機能する場合に
は、マイクロパイプ欠陥が存在しても、デバイスの性能
にはほとんど影響しない。
成長を抑制する抑制層30とアンドープSiC層24を
備えた基板(デバイス用基板35)の上に活性領域40
を形成したが、デバイス用基板35中のアンドープSi
C層を活性領域としてショットキーダイオードを形成す
ることもできる。
態は、第1の実施形態に係るショットキーダイオードに
使用されるSiC基板と同じデバイス用基板35を用い
て作製されるショットキーダイオードである。電流が基
板平面に対して平行に流れるところが第1実施形態のシ
ョットキーダイオードと異なっている。
体デバイスである、ショットキーダイオードの概略的な
構造を示す断面図である。
板であるデバイス用基板35の主面上には、第1の実施
形態で説明した方法と同じ方法により形成されたアンド
ープ層36とn型ドープ層37(δドープ層)とを交互
に50層ずつ積層した活性領域40が設けられている。
ここで、デバイス用基板35として、第1の実施形態に
おいて使用された、マイクロパイプの成長を抑制する抑
制層30を備えた基板を用いる。この基板の厚さは約1
00μmで、デバイス用基板35のアンドープSiC層
には不純物がドープされておらず、ほぼ半絶縁性状態と
なっている。n型ドープ層37の厚さは約2nmで、n
型ドープ層37中の窒素のピーク濃度は1×1018atom
s ・cm-3である。アンドープ層36の厚さは約50n
mで、アンドープ層36中の窒素濃度は約5×1015at
oms ・cm-3である。
40の上ではなく側方にショットキー電極45が設けら
れている。すなわち、活性領域40を堀り込んでデバイ
ス用基板35に達する溝が形成され、この溝の側面上の
活性領域40にショットキーコンタクトするNi合金か
らなるショットキー電極45が設けられている。つま
り、活性領域40内のアンドープ層36及びn型ドープ
層37の各第1の側面にショットキーコンタクトするシ
ョットキー電極45が設けられている。また、活性領域
40を挟んでショットキー電極45に対向するように引
き出し用ドープ層41が形成されている。つまり、活性
領域40のアンドープ層36及びn型ドープ層37の各
第1の側面とはある間隔を隔てた領域に高濃度の不純物
を導入して形成された引き出し用ドープ層41が設けら
れている。この引き出し用ドープ層41は活性領域40
及び原基板3bの一部に窒素のイオン注入を行なうこと
により形成されたもので、引き出し用ドープ層41にお
ける窒素の濃度は、約1×1018atoms ・cm-3であ
る。そして、引き出し用ドープ層41の上には、引き出
し用ドープ層41にオーミックコンタクトするNi合金
からなるオーミック電極42が設けられている。ショッ
トキー電極45と引き出し用ドープ層41との間隔は約
10μmである。つまり、活性領域40内のアンドープ
層36及びn型ドープ層37の各第2の側面に引き出し
用ドープ層41を介して接続されたオーミック電極42
が設けられている。
も設ける必要はない。例えば、活性領域40にトレンチ
を形成して、トレンチに電極材料(Niなど)を埋め込
んで、活性領域40と電極材料とをオーミックコンタク
トさせる処理を行なうことにより、活性領域に直接オー
ミックコンタクトするオーミック電極を設けてもよい。
ダイオードは、以下の手順により形成される。
実施形態において用いられたものと同じSiC基板、つ
まり、基板3上にマイクロパイプ欠陥の引継ぎを抑制す
るための抑制層30とアンドープSiC層24とが形成
されたものを使用する。このデバイス用基板35を、図
7に示す結晶成長装置内に設置し、第1の実施形態で説
明したCVDを行なって、デバイス用基板35の上に、
厚み約50nmのアンドープ層36と厚み約2nmのn
型ドープ層37とを交互にエピタキシャル成長させて、
活性領域40を形成する。次に、活性領域40及び基板
3bの一部に窒素のイオン注入を行なって、引き出し用
ドープ層41を形成する。また、活性領域40の一部を
ドライエッチングにより除去して、溝を形成する。その
後、引き出し用ドープ層41の上にNi合金からなるオ
ーミック電極42を形成する。次に、溝の側壁にNi合
金からなるショットキー電極45を形成する。これによ
り、本実施形態に係るショットキーダイオードが形成さ
れる。
ンドープSiC層中では、従来のSiC基板に比べてマ
イクロパイプ欠陥の密度が大きく減少しているので、こ
の基板上に堆積したSiC層中のマイクロパイプ欠陥の
密度も低く抑えられている。これにより、本実施形態に
係るショットキーダイオードの活性領域中の結晶性も向
上し、高耐圧等の特徴を持ったショットキーダイオード
を形成することが可能となる。
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板を用いることにより、活性領域にマイクロパイプ欠陥
を含んだデバイスはなくなり、デバイス製造の際の歩留
まりを上げることができる。
おいて使用されたものと同じ、抑制層を備えた基板(デ
バイス用基板35)の上に活性領域40を形成したが、
デバイス用基板35のアンドープSiC層を活性領域と
してショットキーダイオードを形成することもできる。
第3の実施形態における縦型パワーMOSFETの平面
図及び断面図である。ただし、図4(a)においては、
ソース電極59を除去し、かつ、層間絶縁膜58を透明
体として扱ったときの平面状態を示している。
形態における縦型パワーMOSFETは、多数のセルを
マトリックス状に配置した構造を有している。
陥の引継ぎを抑制するための抑制層30が設けられたS
iCの原基板3が用いられている。これを以下SiC基
板60と表記する。そのドープ層(δドープ層)とアン
ドープ層とからなる積層構造の上のアンドープSiC層
には、n型の不純物が含まれている。
は、SiC基板60と、SiC基板60の上に形成され
濃度約2×1017atoms ・cm-3の窒素がドープされた
n-SiC層51と、n- 型SiC層51の上に形成さ
れ濃度約1×1016atoms ・cm-3の窒素がドープされ
たp型SiC層52と、p型SiC層52内にイオン注
入により形成され濃度約1×1018atoms ・cm-3のア
ルミニウムを含むn+型ソース領域54と、p型SiC
層52のうち2つのセルのソース領域54同士の間に挟
まれた領域にイオン注入により形成され濃度約1×10
18atoms ・cm -3のアルミニウムを含むp+ 型コンタク
ト領域55と、p型SiC層52を貫通してn- 型Si
C層51に達するトレンチ61と、トレンチ61の側面
及び底面に沿って形成され、δドープ層及びアンドープ
層の積層膜からなる平均濃度約2×1017atoms ・cm
-3のアルミニウムを含む活性領域53と、活性領域53
の上に形成されたSiO2 からなるゲート絶縁膜56
と、ゲート絶縁膜56の上に形成されたポリシリコンか
らなるゲート電極57と、ゲート電極57を覆う層間絶
縁膜58と、基板上を覆い、各セルのn+ 型ソース領域
54及びp+ 型コンタクト領域55にコンタクトするN
i合金膜からなるソース電極59と、SiC基板60の
裏面を覆うNi合金膜からなるドレイン電極50とを備
えている。
えば1×1018atoms ・cm-3)のアルミニウムを含む
厚みが約10nmのp型ドープ層53aと、アンドープ
のSiC単結晶からなる厚み約50nmのアンドープ層
53bとを交互に、各々5層ずつ積層して構成されてい
る。つまり、トータルの厚みが約300nmである。そ
して、p型ドープ層53aは、量子効果によるアンドー
プ層53bへのキャリアの浸みだしが可能な程度に薄く
形成されていることから、キャリアのしみ出しに伴って
p型ドープ層53aには負の電荷がトラップされる。
ると、ポリシリコンゲート電極57にバイアスを付加し
た状態で、ドレイン電極50とソース電極59との間に
電圧を印加することにより、ゲート絶縁膜56とp型S
iC層52及びn- 型SiC層51との間に介在する活
性領域53をキャリア(電子)が走行する。そして、ゲ
ート電極57に印加される電圧によってソース・ドレイ
ン間の電流が変調され、スイッチング動作が得られる。
SFETの製造方法について説明する。
プによって濃度2×1017atoms ・cm-3の窒素をドー
プしながらn- 型SiC層51を、図7に示した結晶成
長装置を用いたCVDによりエピタキシャル成長させた
後、in-situ ドープによって濃度1×1016atoms ・c
m-3のアルミニウムをドープしながらp型SiC層52
をエピタキシャル成長させる。
ン酸化膜及びNi膜からなるエッチングマスクを形成
し、CF4 とO2 とを用いた反応性イオンエッチングを
行なって、p型SiC層52を貫通し、n- 型SiC層
51の途中に達するトレンチ61を形成する。
順に従って、p型ドープ層53aとアンドープ層53b
とを交互に5層ずつ積層してなる活性領域53を形成す
る。活性領域53における平均のアルミニウム濃度は、
約1×1017atoms ・cm-3であり、活性領域53のト
ータルの厚みは、300nmである。
3の表面部を熱酸化することにより、熱酸化膜を形成す
る。さらに、その上にポリシリコン膜を堆積した後、熱
酸化膜及びポリシリコン膜をパターニングして、トレン
チ61を埋めるゲート絶縁膜56とポリシリコンゲート
電極57とを形成する。このとき、2つのセルの中間部
位に熱酸化膜及びポリシリコン膜の一部を残して、これ
をイオン注入マスクとする。そして、ゲート電極57及
びイオン注入マスクの上からp型SiC層52内に窒素
イオン(N+ )の注入を行なって、濃度1×1018atom
s ・cm-3の窒素を含むn+ 型のソース領域54を形成
する。
後、基板上にシリコン酸化膜からなる層間絶縁膜58を
堆積し、イオン注入マスクで覆っていた領域を開口す
る。そして、層間絶縁膜58の上からp型SiC層52
内にアルミニウムイオン(Al+)を注入して、濃度1
×1018atoms ・cm-3のアルミニウムを含むp+ 型コ
ンタクト領域55を形成する。
域54の一部の上にある部分のみをエッチングにより除
去してから、Ni合金膜を基板の表面及び裏面に蒸着
し、ソース電極59とドレイン電極50を形成する。こ
の手順により、本実施形態のパワーMOSFETが作製
される。
継ぎを抑制するための抑制層30を備えた原基板3bが
SiC基板60として用いられているため、抑制層30
の上に形成される活性層においては、従来の方法により
作成されたSiC基板に比べてマイクロパイプ欠陥の密
度が大きく減少している。この基板上に堆積したSiC
層中のマイクロパイプ欠陥の密度も低く抑えられてい
る。これにより、本実施形態に係るパワーMOSFET
の活性領域中の結晶性も向上し、高耐圧等の特徴を持っ
たパワーMOSFETを形成することが可能となる。ま
た、第1の実施形態の薄膜形成方法を用いて基板中のマ
イクロパイプ欠陥の密度を減少させた基板を用いること
により、活性領域にマイクロパイプ欠陥を含んだデバイ
スはなくなり、デバイス製造の際の歩留まりを上げるこ
とができる。
いては、電流は基板平面に対して垂直方向に流れる。基
板の下部にはマイクロパイプ欠陥が比較的高濃度で含ま
れるが、電流の通路としてのみ機能する場合には、マイ
クロパイプ欠陥が存在してもデバイスの性能にはほとん
ど影響しない。
態に係るMESFETの概略を示す断面図である。本実
施形態のMESFETは、基板として、第1の実施形態
において用いられたものと同じSiC基板、つまり、マ
イクロパイプ欠陥の引継ぎを抑制するための抑制層とア
ンドープSiC層とが形成されたSiC基板が用いられ
ている。
bと、各5層のアンドープ層22と不純物ドープ層23
とが交互に積層された抑制層30と、厚さ3μmのアン
ドープSiC層24とから構成されている。
ETは、SiC基板と、SiC基板の上に形成された、
厚みが約200nm(2000Å)のn型ドープ層であ
るSiC薄膜(チャネル層72)と、チャネル層72の
上に形成され、チャネル層72とショットキーコンタク
トしている金(Au)からなるゲート長約0.5μmの
ゲート電極74と、ゲート電極の両側方にゲート電極7
4と接しないようにそれぞれ設けられ、チャネル層72
とオーミックコンタクトしているNiからなるソース電
極73及びドレイン電極75とを備えている。チャネル
層72は、2×1017atoms・cm-3の密度でキャリア
となる不純物を含んでおり、MESFETのチャネル層
として機能する。
造方法を以下に説明する。
法により、基板上に厚みが約200nmのn型ドープ層
であるチャネル層72を形成する。このとき、チャネル
層中のキャリア密度が2×1017atoms・cm-3となる
ように不純物を導入しておく。
装置により、ソース電極73,ドレイン電極75として
ニッケル(Ni)を蒸着する。続いて、オーミックコン
タクトをとるために1000℃で3分間アニールを行な
う。
を蒸着して、ゲート長約0.5μmのゲート電極74を
形成し、ゲート電極74とチャネル層72との間にショ
ットキーコンタクトをとる。これにより、本実施形態の
MESFETが形成される。
るために、ドレイン電流とゲート電圧との関係を調べ
た。比較のために、ドープ層23を形成しないSiC薄
膜についても同様のMESFETを形成して、電流電圧
特性を調べた。作製したMESFETのチャネル層の厚
みは約200nm(2000Å)、キャリア密度は2×
1017atoms・cm-3、ゲート長は約0.5μmとし
て、両MESFETのキャリア密度及びチャネル層の厚
みがほぼ同じになるようにした。この条件で、両MES
FETにおける、しきい値電圧付近の相互コンダクタン
スを測定した。その結果、積層構造の不純物ドープ層を
形成したSiC薄膜を用いたMESFETの相互コンダ
クタンスは、ドープ層23を形成しないで成長させたS
iC薄膜を用いたMESFETの相互コンダクタンスに
比べて約2倍近く高くなっていることが分かった。
薄膜ではマイクロパイプ欠陥の密度が減少するために結
晶性が向上し、チャネル層を流れるキャリアの移動度が
向上したことによるものと考えられる。
を抑制する抑制層30を備えた基板を用いることによ
り、低消費電流、低電圧駆動、高利得という特徴を持っ
たMESFETを形成することが可能であることが示さ
れた。
いて基板中のマイクロパイプ欠陥の密度を減少させた基
板、すなわち抑制層30とアンドープSiC層24を備
えた原基板3b、を用いることにより、活性領域にマイ
クロパイプ欠陥を含んだデバイスはなくなり、デバイス
製造の際の歩留まりを上げることができる。
プ層をチャネル層としてMESFETを作製したが、n
型及びp型のドープ層を形成してMOSFETを作製す
ることもできる。
SiC層24の上にチャネル層72を形成したが、これ
に代えて、アンドープSiC層24の上に厚さ約100
nmのアンドープ層76と厚さ約20nmのδドープ層
77とを交互に2回以上積層させた積層部80を形成し
てもよい。
72の代わりに積層部80を設けたMESFETの概略
を示す断面図である。
より、キャリア移動度を向上させることができるので、
MESFETの性能を向上させることができる。
よれば、マイクロパイプ欠陥の成長を抑制するSiCか
らなる抑制層を半導体装置に備えることにより、SiC
の高温動作性、高耐圧性を生かした半導体装置及びその
製造方法を提供することができる。
法により形成されるSiC薄膜を備えたSiC基板の断
面図である。
イオードを示す断面図である。
イオードを示す断面図である。
施形態に係る縦型MOSFETの上面図及び本発明の第
3の実施形態に係る縦型MOSFETの断面図である。
示す断面図である。
不純物ドープ層とアンドープ層とからなる抑制層で構成
したMESFETを示す断面図である。
グが可能なSiC薄膜の成長装置の概略を示す図であ
る。
プ層とアンドープ層とからなる抑制層について、窒素の
深さ方向の濃度分布を示す図である。
iC薄膜の成長方法において、不純物ドープ層とアンド
ープ層とからなる積層構造を形成する場合の、不純物を
含むガス,原料ガス及び希釈ガスの流量と基板温度の時
間変化のプロセスを示す図である。
置に基板として用いられるSiC薄膜の表面と、従来の
方法により形成されたSiC薄膜の表面のレーザ顕微鏡
写真図である。
である。
ガス及び希釈ガスの流量及び基板温度の時間変化のプロ
セスを示す図である。
Claims (6)
- 【請求項1】 SiC基板と、 上記SiC基板上に形成され,高濃度の不純物を含む少
なくとも1つの高濃度SiC層を含む,マイクロパイプ
の引継ぎを抑制する機能を持つ抑制層と、 上記抑制層の上に形成された活性領域とを備えた半導体
装置。 - 【請求項2】 請求項1に記載の半導体装置において、 上記抑制層は、 上記高濃度SiC層よりも低濃度の不純物を含む少なく
とも1つの低濃度SiC層をさらに有し、 上記高濃度SiC層と上記低濃度SiC層とが交互に形
成されていることを特徴とする半導体装置。 - 【請求項3】 請求項1または2に記載の半導体装置
において、 上記活性領域は、 キャリア走行領域として機能する少なくとも1つの第1
のSiC層と、 上記第1のSiC層よりも高濃度のキャリア用不純物を
含み、上記第1のSiC層よりも膜厚が薄く量子効果に
よる上記第1のSiC層へのキャリアの浸みだしが可能
な少なくとも1つの第2のSiC層とを積層して構成さ
れていることを特徴とする半導体装置。 - 【請求項4】 SiC基板上に設けられ,マイクロパイ
プの引継ぎを抑制するための抑制層と、上記抑制層の上
に設けられた活性領域とを備えた半導体装置の製造方法
であって、 上記抑制層の形成は、CVD法により、不純物をパルス
状に導入しながら高濃度SiC層をエピタキシャル成長
させる少なくとも1回の工程により行なわれる半導体装
置の製造方法。 - 【請求項5】 請求項4に記載の半導体装置の製造方法
において、 上記抑制層の形成は、上記高濃度SiC層よりも含有す
る不純物濃度が低い低濃度SiC層を、上記不純物を導
入せずにエピタキシャル成長させる工程をさらに含み、 上記高濃度SiC層を形成する工程と、上記低濃度Si
C層を形成する工程とを各1回以上交互に繰り返すこと
により行われることを特徴とする半導体装置の製造方
法。 - 【請求項6】 請求項4または5に記載の半導体装置の
製造方法において、 上記不純物が、窒素(N),リン(P),アルミニウム
(Al),ボロン(B),ネオン(Ne)のうちから選
ばれた1つであることを特徴とする半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001131497A JP3811624B2 (ja) | 2001-04-27 | 2001-04-27 | 半導体装置 |
US10/127,126 US6600203B2 (en) | 2001-04-27 | 2002-04-22 | Semiconductor device with silicon carbide suppression layer for preventing extension of micropipe |
EP02009601A EP1255281A3 (en) | 2001-04-27 | 2002-04-26 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001131497A JP3811624B2 (ja) | 2001-04-27 | 2001-04-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002329670A true JP2002329670A (ja) | 2002-11-15 |
JP3811624B2 JP3811624B2 (ja) | 2006-08-23 |
Family
ID=18979676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001131497A Expired - Lifetime JP3811624B2 (ja) | 2001-04-27 | 2001-04-27 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6600203B2 (ja) |
EP (1) | EP1255281A3 (ja) |
JP (1) | JP3811624B2 (ja) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332562A (ja) * | 2002-05-09 | 2003-11-21 | Fuji Electric Co Ltd | 炭化珪素半導体装置およびその製造方法 |
JP2004253751A (ja) * | 2002-12-25 | 2004-09-09 | Sumitomo Electric Ind Ltd | Cvdエピタキシャル成長方法 |
JP2007013154A (ja) * | 2005-06-27 | 2007-01-18 | General Electric Co <Ge> | 半導体デバイス及びその製作方法 |
JP2008074661A (ja) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
JP2010510946A (ja) * | 2006-09-27 | 2010-04-08 | トゥー‐シックス・インコーポレイテッド | 段階的な定期的摂動技術によって成長する低転位密度のSiC単結晶 |
WO2011142470A1 (ja) * | 2010-05-11 | 2011-11-17 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
WO2012026234A1 (ja) * | 2010-08-24 | 2012-03-01 | 三菱電機株式会社 | エピタキシャルウエハ及び半導体装置 |
US8622780B2 (en) | 2005-04-11 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element, light-emitting device, and vapor deposition apparatus |
JP2015525973A (ja) * | 2012-07-11 | 2015-09-07 | コーニンクレッカ フィリップス エヌ ヴェ | Iii−窒化物構造におけるナノパイプ欠陥の低減または除去 |
WO2016092887A1 (ja) * | 2014-12-12 | 2016-06-16 | 三菱電機株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 |
JP6082111B2 (ja) * | 2014-02-27 | 2017-02-15 | 京セラ株式会社 | 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法 |
US9614071B2 (en) | 2013-05-17 | 2017-04-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2017135424A (ja) * | 2013-02-05 | 2017-08-03 | 三菱電機株式会社 | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 |
WO2017138247A1 (ja) * | 2016-02-10 | 2017-08-17 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP2019091798A (ja) * | 2017-11-14 | 2019-06-13 | 昭和電工株式会社 | SiCエピタキシャルウェハ |
JP2020141109A (ja) * | 2019-03-01 | 2020-09-03 | 三菱電機株式会社 | SiCエピタキシャルウエハ、半導体装置、電力変換装置 |
JP7499343B2 (ja) | 2021-02-18 | 2024-06-13 | ユーエヌティー パワー(シャオシン)カンパニー,リミテッド | 炭化珪素基板上のバッファ層及びバッファ層の形成方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4463482B2 (ja) * | 2002-07-11 | 2010-05-19 | パナソニック株式会社 | Misfet及びその製造方法 |
DE60336252D1 (de) * | 2002-08-29 | 2011-04-14 | Seoul Semiconductor Co Ltd | Lichtemittierendes bauelement mit lichtemittierenden dioden |
US7473929B2 (en) * | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
JP2006114886A (ja) * | 2004-09-14 | 2006-04-27 | Showa Denko Kk | n型III族窒化物半導体積層構造体 |
US7300519B2 (en) * | 2004-11-17 | 2007-11-27 | Cree, Inc. | Reduction of subsurface damage in the production of bulk SiC crystals |
US7563321B2 (en) * | 2004-12-08 | 2009-07-21 | Cree, Inc. | Process for producing high quality large size silicon carbide crystals |
JP2007095873A (ja) * | 2005-09-28 | 2007-04-12 | Sumitomo Chemical Co Ltd | 電界効果トランジスタ用エピタキシャル基板 |
JP2009088223A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
US8860040B2 (en) | 2012-09-11 | 2014-10-14 | Dow Corning Corporation | High voltage power semiconductor devices on SiC |
US9018639B2 (en) | 2012-10-26 | 2015-04-28 | Dow Corning Corporation | Flat SiC semiconductor substrate |
US9017804B2 (en) | 2013-02-05 | 2015-04-28 | Dow Corning Corporation | Method to reduce dislocations in SiC crystal growth |
US9738991B2 (en) | 2013-02-05 | 2017-08-22 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion |
US9797064B2 (en) | 2013-02-05 | 2017-10-24 | Dow Corning Corporation | Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion |
US8940614B2 (en) | 2013-03-15 | 2015-01-27 | Dow Corning Corporation | SiC substrate with SiC epitaxial film |
US9279192B2 (en) | 2014-07-29 | 2016-03-08 | Dow Corning Corporation | Method for manufacturing SiC wafer fit for integration with power device manufacturing technology |
JP7187620B1 (ja) * | 2021-07-13 | 2022-12-12 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法 |
CN114639607B (zh) * | 2022-03-16 | 2023-05-26 | 江苏东海半导体股份有限公司 | Mos器件的形成方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6537371B2 (en) * | 1997-01-22 | 2003-03-25 | The Fox Group, Inc. | Niobium crucible fabrication and treatment |
JP3248071B2 (ja) * | 1998-10-08 | 2002-01-21 | 日本ピラー工業株式会社 | 単結晶SiC |
US6306211B1 (en) * | 1999-03-23 | 2001-10-23 | Matsushita Electric Industrial Co., Ltd. | Method for growing semiconductor film and method for fabricating semiconductor device |
EP1286398B1 (en) * | 2000-05-31 | 2006-10-04 | Matsushita Electric Industrial Co., Ltd. | Misfet |
-
2001
- 2001-04-27 JP JP2001131497A patent/JP3811624B2/ja not_active Expired - Lifetime
-
2002
- 2002-04-22 US US10/127,126 patent/US6600203B2/en not_active Expired - Lifetime
- 2002-04-26 EP EP02009601A patent/EP1255281A3/en not_active Withdrawn
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003332562A (ja) * | 2002-05-09 | 2003-11-21 | Fuji Electric Co Ltd | 炭化珪素半導体装置およびその製造方法 |
JP2004253751A (ja) * | 2002-12-25 | 2004-09-09 | Sumitomo Electric Ind Ltd | Cvdエピタキシャル成長方法 |
US8622780B2 (en) | 2005-04-11 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element, light-emitting device, and vapor deposition apparatus |
KR101356094B1 (ko) * | 2005-04-11 | 2014-01-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치의 제작방법 |
JP2007013154A (ja) * | 2005-06-27 | 2007-01-18 | General Electric Co <Ge> | 半導体デバイス及びその製作方法 |
JP2008074661A (ja) * | 2006-09-21 | 2008-04-03 | Nippon Steel Corp | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
JP2010510946A (ja) * | 2006-09-27 | 2010-04-08 | トゥー‐シックス・インコーポレイテッド | 段階的な定期的摂動技術によって成長する低転位密度のSiC単結晶 |
JP2014208590A (ja) * | 2006-09-27 | 2014-11-06 | トゥー‐シックス・インコーポレイテッド | 低転位密度のSiC単結晶ブール及びその形成方法 |
JP2011236085A (ja) * | 2010-05-11 | 2011-11-24 | Nippon Steel Corp | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
US8901570B2 (en) | 2010-05-11 | 2014-12-02 | Nippon Steel & Sumitomo Metal Corporation | Epitaxial silicon carbide single crystal substrate and process for producing the same |
CN102844474A (zh) * | 2010-05-11 | 2012-12-26 | 新日本制铁株式会社 | 外延碳化硅单晶基板及其制造方法 |
KR101430217B1 (ko) * | 2010-05-11 | 2014-08-18 | 신닛테츠스미킨 카부시키카이샤 | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 |
WO2011142470A1 (ja) * | 2010-05-11 | 2011-11-17 | 新日本製鐵株式会社 | エピタキシャル炭化珪素単結晶基板及びその製造方法 |
WO2012026234A1 (ja) * | 2010-08-24 | 2012-03-01 | 三菱電機株式会社 | エピタキシャルウエハ及び半導体装置 |
DE112011102787T5 (de) | 2010-08-24 | 2013-07-04 | Mitsubishi Electric Corp. | Epitaxialwafer und Halbleitereinrichtung |
US8916880B2 (en) | 2010-08-24 | 2014-12-23 | Mitsubishi Electric Corporation | Silicon carbide epitaxial wafer and semiconductor device |
JP5506938B2 (ja) * | 2010-08-24 | 2014-05-28 | 三菱電機株式会社 | エピタキシャルウエハ及び半導体装置 |
DE112011102787B4 (de) | 2010-08-24 | 2022-02-10 | Mitsubishi Electric Corp. | Epitaxialwafer und Halbleitereinrichtung |
JP2015525973A (ja) * | 2012-07-11 | 2015-09-07 | コーニンクレッカ フィリップス エヌ ヴェ | Iii−窒化物構造におけるナノパイプ欠陥の低減または除去 |
US10510843B2 (en) | 2013-02-05 | 2019-12-17 | Mitsubishi Electric Corporation | Insulated gate silicon carbide semiconductor device and method for manufacturing same |
JP2017135424A (ja) * | 2013-02-05 | 2017-08-03 | 三菱電機株式会社 | 絶縁ゲート型炭化珪素半導体装置及びその製造方法 |
US9614071B2 (en) | 2013-05-17 | 2017-04-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP6082111B2 (ja) * | 2014-02-27 | 2017-02-15 | 京セラ株式会社 | 炭化珪素の結晶のインゴット、炭化珪素のウェハ、炭化珪素の結晶のインゴットおよび炭化珪素のウェハの製造方法 |
WO2016092887A1 (ja) * | 2014-12-12 | 2016-06-16 | 三菱電機株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置 |
JPWO2016092887A1 (ja) * | 2014-12-12 | 2017-04-27 | 三菱電機株式会社 | 炭化珪素半導体装置 |
WO2017138247A1 (ja) * | 2016-02-10 | 2017-08-17 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP2019091798A (ja) * | 2017-11-14 | 2019-06-13 | 昭和電工株式会社 | SiCエピタキシャルウェハ |
JP2020141109A (ja) * | 2019-03-01 | 2020-09-03 | 三菱電機株式会社 | SiCエピタキシャルウエハ、半導体装置、電力変換装置 |
JP7046026B2 (ja) | 2019-03-01 | 2022-04-01 | 三菱電機株式会社 | SiCエピタキシャルウエハ、半導体装置、電力変換装置 |
JP7499343B2 (ja) | 2021-02-18 | 2024-06-13 | ユーエヌティー パワー(シャオシン)カンパニー,リミテッド | 炭化珪素基板上のバッファ層及びバッファ層の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1255281A2 (en) | 2002-11-06 |
EP1255281A3 (en) | 2008-08-06 |
JP3811624B2 (ja) | 2006-08-23 |
US20020158251A1 (en) | 2002-10-31 |
US6600203B2 (en) | 2003-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811624B2 (ja) | 半導体装置 | |
JP4418794B2 (ja) | 炭化珪素半導体素子の製造方法 | |
US7846828B2 (en) | Semiconductor device and method for fabricating the same | |
JP4463448B2 (ja) | SiC基板及びSiC半導体素子の製造方法 | |
US6995396B2 (en) | Semiconductor substrate, semiconductor device and method for fabricating the same | |
EP1981076B1 (en) | Method for manufacturing silicon carbide semiconductor device | |
US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
JP3784393B2 (ja) | 半導体装置及びその製造方法 | |
JP2003234301A (ja) | 半導体基板、半導体素子及びその製造方法 | |
JP5236281B2 (ja) | 縦型mosfetの製造方法 | |
JP4857697B2 (ja) | 炭化珪素半導体装置 | |
JP2005303010A (ja) | 炭化珪素素子及びその製造方法 | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2005166930A (ja) | SiC−MISFET及びその製造方法 | |
JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
JP2001332508A (ja) | 半導体素子の製造方法 | |
JP6757928B2 (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
AU2017332300A1 (en) | Method of manufacturing an insulation layer on silicon carbide and semiconductor device | |
JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
JP2008004726A (ja) | 半導体素子およびその製造方法 | |
JP2004031471A (ja) | 炭化珪素半導体素子及びその製造方法 | |
JP4857698B2 (ja) | 炭化珪素半導体装置 | |
JP4029731B2 (ja) | 半導体装置の製造方法 | |
CN115117145A (zh) | 一种低导通电阻的SiC基MOSFET器件及其制备方法 | |
CN110739348A (zh) | 半导体外延结构、制备方法结构及半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040701 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3811624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |