JP2005142452A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005142452A JP2005142452A JP2003379224A JP2003379224A JP2005142452A JP 2005142452 A JP2005142452 A JP 2005142452A JP 2003379224 A JP2003379224 A JP 2003379224A JP 2003379224 A JP2003379224 A JP 2003379224A JP 2005142452 A JP2005142452 A JP 2005142452A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- semiconductor
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】 一括モールドにより製造される半導体装置において、半導体チップと基板との間の線膨張係数差によって生じる、モールド前の基板反り変形を低減する。
【解決手段】 半導体チップと基板との接続部の接続面積が小さくなるように、接着材を挿入する。
【選択図】 図1
【解決手段】 半導体チップと基板との接続部の接続面積が小さくなるように、接着材を挿入する。
【選択図】 図1
Description
本発明は、半導体装置及びその製造技術に関し、特に、一括モールドにより製造される半導体装置に適用して有効な技術に関するものである。
CSP(Chip Scale Package)型のような半導体装置では、近年、生産コストの削減を目的として、一括モールドによる製造方法を採用するケースが増加している。図2に、一括モールドによる製造方法の概略を示す。
まず、大きな基板(多数個取り基板)10上に、多数個の半導体チップ(半導体素子)1が搭載される。半導体チップ1の搭載は、1例としては、チップ裏面を接着材を使用して加熱接着した後、ワイヤボンディングにより基板10との電気的接続を図ることにより行われる。他の例としては、あらかじめはんだバンプまたはAuバンプなどが取付けられた半導体チップ1を、リフロー、加熱圧着、または、ACF(Anisotropic Conductive Film)やNCF(Non−Conductive Film)のような接着材を用いた加熱接着により、フリップチップ接続する方法がある。リフローまたは加熱圧着による接続の場合は、接続後、半導体チップ1と基板10の間に、アンダーフィルと呼ばれる樹脂が挿入される場合がある。チップ搭載後、モールドレジンで一括封止され、最後に切断されて、個々の半導体装置に個片化される。なお、BGA(Ball Grid Array)型半導体装置の場合は、個片化の前に、はんだボールが取付けられる。一括モールドによる製造方法の詳細は、例えば、特開2000−12745号公報に開示されている。
しかし、一括モールドによる製造方法を採用した場合、1個1個の半導体装置を別個に製造する場合と比較して、半導体装置多数個分の大きなサイズの基板を取り扱うことになるため、製造工程中に生じる反りが問題となる場合がある。チップ搭載工程では、いずれの接続方法でも、加熱しての接続となるため、接続後、半導体チップと基板の線膨張係数差に起因した熱変形が発生する。また、モールド工程においても、熱変形に加え、レジンの硬化収縮によって、反り変形が発生する。これらの反り変形によって、量産現場の搬送工程など、製造工程において不具合を生じる場合がある。モールド工程における反りは、レジンに含まれるシリカ粒子量を調整することにより、その線膨張係数や、硬化収縮量を比較的容易に変化させることが可能なので、これにより、ある程度、低減することが可能である。しかし、半導体チップ搭載時に生じる反りは、チップと基板との線膨張係数差が大きいため、基板の物性変更によって、反りを低減することが困難である。本発明は、特に、この半導体チップ搭載時に生じる反り変形低減を目的とする。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
反り変形を低減する構造を検討するため、有限要素解析を実施した。図10に示すような、対称性を考慮した1/4のモデルを使用し、環境温度を約200℃低下させたときに発生する反り量を、弾性解析により求めた。基板の頂点(角部)を基準としたときの、基板中心部の厚さ方向の変位量を反り量と定義し、基板のチップ搭載面(素子搭載面)側が凸となる反りの場合を正の反り量とする。
反りは、半導体チップ1と基板10の線膨張係数差に起因して生じるため、搭載するチップサイズが小さいほど、反りは小さくなるはずである。実際、図10に示すように、搭載チップ数が同一で、搭載するチップサイズが異なる場合の反り量を比較したところ、チップサイズが大きい図11(a)の構造の場合、反り量6.5mmだったのに対し、基板長手方向のチップの辺の長さが約半分の図11(b)の構造の場合、反り量は3.2mmと半減した。チップサイズが大きい場合でも、半導体チップ1と基板10の接着部の面積を小さくする、即ち半導体チップ1と基板10との間における接着材の面積を半導体チップ1の面積よりも小さくすることにより、反り低減が可能であると考えられる。
十分な反り低減のためには、チップ面積より十分小さい接着材の面積となるようにすることが好ましい。図11等の状況を考慮すると、例えば基板長手方向の接着部長さを80%(対チップ長手方向長さ)程度以下にすることが考えられる。反り量がある程度低減される。面積で比較する場合、例えば70%以下程度にすることが考えられる。
なお、チップ接着後にワイヤボンディング工程等のその後の工程での不具合を防ぐ観点では、ある程度の接着材面積を有することが好ましい。例えば、チップ面積の10%以上程度である。
半導体チップ1をフリップチップで接続する場合は、半導体チップ1のバンプ配列を、なるべくチップ中央部によせることが有効である。この場合、アンダーフィルは挿入せずに、モールドすることが望ましい。
ACFやNCFなどを使用してフリップチップ接続する場合は、チップ中央部によせたバンプがある部分のみ、ACF、NCFを挿入する。
なお、基板形状が、図11のような長方形の場合、長手方向の方がチップ数が多く、反り量への影響が大きいため、チップ接着面積の低減、または、バンプ配列のチップ中央部への集中は、基板長手方向の寸法、配列に関して実施する方が、より効果的である。
次に、基板にスリットを入れ、発生したひずみを緩和させることによって、反り量を低減する方法を検討した。図12のように、搭載チップ数18個の場合で、スリット16の入れ方や、半導体チップ1の配置を変えて解析を行い、反り低減のため最も効果的な方法を検討した。スリット16を入れることによって、基板10のひずみを緩和する効果が得られると同時に、基板10の剛性が低下するため、スリット16の数や大きさが増加した結果、逆に反りが増加する場合もあるので、構造検討には注意が必要である(例えば、図12(b)から(c),(d)から(e),(g)から(f)の変化)。
最も反り低減に効果的だったのは、図12(f)〜(h)のように、半導体チップ1を基板10の両端に配置し、中央部には半導体チップ1を搭載しない場合であった。図13に、図12(g)の線分A−B断面の変形を示すように、半導体チップ1が搭載されない部分は平坦に近い形状となっており、事実上、基板サイズを小さくしたのと同様の効果が得られたものと考える。特に、図12(h)のように、中央部のチップが搭載されない部分にはスリットを設けず、それ以外の基板両端の余白部にスリットを入れた構造の場合、最も反り変形が低減された。これは、スリットのない基板中央部の剛性が、スリットのある基板両端部よりも相対的に剛性が高いため、基板中央部によって基板両端部の変形が抑制されるためと考えられる。そのため、搭載チップ数24個の場合、反りを最小とする最適スリット構造、チップ配置は、図14のように、できるだけ半導体チップ1を基板両端によせ、半導体チップ1が搭載されない部分以外にスリット16を設けた構造となる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、半導体装置の製造における基板の反り変形を低減することが可能となる。
以下、図面を参照して、一括モールドにより製造される半導体装置に本発明を適用した実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
(実施形態1)
本実施形態1では、接着材の大きさを工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
本実施形態1では、接着材の大きさを工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
図1は、本実施形態1の半導体装置の内部構造を示す図((a)は模式的断面図,(b)は模式的平面図)であり、
図2は、一括モールドによる半導体装置の製造概要を示す模式図であり、
図3は、本実施形態1の半導体装置の製造に使用される基板(多数個取り基板)の概略構成を示す模式的平面図であり、
図4は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に接着材を配置した状態を示す模式的平面図であり、
図5は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的平面図であり、
図6は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的断面図であり、
図7は、本実施形態1の半導体装置の製造において、ワイヤボンディング工程を示す模式的平面図であり、
図8は、本実施形態1の半導体装置の製造において形成された樹脂封止体を示す模式的平面図であり、
図9は、本実施形態1の半導体装置の製造において、切断工程を示す模式的平面図である。
図2は、一括モールドによる半導体装置の製造概要を示す模式図であり、
図3は、本実施形態1の半導体装置の製造に使用される基板(多数個取り基板)の概略構成を示す模式的平面図であり、
図4は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に接着材を配置した状態を示す模式的平面図であり、
図5は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的平面図であり、
図6は、本実施形態1の半導体装置の製造において、基板のチップ搭載領域に半導体チップを搭載した状態を示す模式的断面図であり、
図7は、本実施形態1の半導体装置の製造において、ワイヤボンディング工程を示す模式的平面図であり、
図8は、本実施形態1の半導体装置の製造において形成された樹脂封止体を示す模式的平面図であり、
図9は、本実施形態1の半導体装置の製造において、切断工程を示す模式的平面図である。
図1(a),(b)に示すように、本実施形態1の半導体装置は、インターポーザと呼称される配線基板3の主面3xに半導体チップ(半導体素子)1を搭載し、配線基板3の主面3xと反対側の裏面に突起状電極として例えばボール状の半田バンプ6を複数配置したパッケージ構造になっている。
半導体チップ1は、厚さ方向と交差する平面形状が方形状になっており、本実施形態1では例えば正方形になっている。半導体チップ1は、これに限定されないが、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層、この多層配線層を覆うようにして形成された表面保護膜(最終保護膜)等を有する構成になっている。半導体基板は、例えば単結晶シリコンで形成されている。絶縁層は、例えば酸化シリコン膜で形成されている。配線層は、例えばアルミニウム(Al)、又はアルミニウム合金、又は銅(Cu)、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
半導体チップ1は、互いに反対側に位置する主面(回路形成面)1x及び裏面を有し、半導体チップ1の主面1x側には集積回路が形成されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び多層配線層に形成された配線によって構成されている。
半導体チップ1の主面1xには、接続部として例えば複数の電極パッド1aが形成されている。この複数の電極パッド1aは、例えば半導体チップ1の各辺に沿って配置されている。
配線基板3は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態1では例えば正方形になっている。配線基板3は、これに限定されないが、例えば、コア材と、このコア材の主面を覆うようにして形成された第1の保護膜と、このコア材の主面と反対側の裏面を覆うようにして形成された第2の保護膜とを有する構成になっている。コア材は、例えば、その主面、裏面及び内部に配線を有する多層配線構造になっている。コア材の各絶縁層は、例えばガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材の各配線層は、例えば、Cuを主成分とする金属膜で形成されている。第1の保護膜は、主にコア材の主面に形成された最上層の配線を保護する目的で形成され、第2の保護膜は、主にコア材の裏面に形成された最下層の配線を保護する目的で形成されている。第1及び第2の保護膜としては、例えば絶縁性の樹脂膜が用いられている。
配線基板3の主面3xにはチップ搭載領域(素子搭載領域)が配置され、このチップ搭載領域には接着材2を介在して半導体チップ1の裏面が接着固定されている。また、配線基板3の主面3xには、接続部として例えば複数の電極パッド3aが配置されている。本実施形態1において、複数の電極パッド3aは半導体チップ1(チップ搭載領域)の周囲に配置されている。また、配線基板3の裏面には、接続部として複数の電極パッド(図示せず)が配置され、この複数の電極パッドには半田バンプ6が夫々固着されている。
半導体チップ1の複数の電極パッド1aは、配線基板3の複数の電極パッド3aと夫々電気的に接続されている。本実施形態1において、半導体チップ1の電極パッド1aと配線基板3の電極パッド3aとの電気的な接続は、ボンディングワイヤ5で行われている。ボンディングワイヤ5の一端部側は、半導体チップ1の電極パッド1aに接続され、ボンディングワイヤ5の一端部側と反対側の他端部側は、配線基板3のパッド3aに接続されている。すなわち、本実施形態1の半導体装置は、ワイヤボンディング構造になっている。
ボンディングワイヤ5としては、例えば金(Au)ワイヤを用いている。また、ボンディングワイヤ5の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法を用いている。
半導体チップ1、複数のボンディングワイヤ5等は、配線基板3の主面3x側に選択的に形成された樹脂封止体4によって樹脂封止されている。樹脂封止体4は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー(例えばシリカ)等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体4の形成方法としては、大量生産に好適なトランスファ・モールド法を用いている。トランスファモールド法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型(モールド金型)を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
樹脂封止体4及び配線基板3は、ほぼ同一の平面サイズになっており、樹脂封止体4及び配線基板3の側面は面一になっている。本実施形態1の半導体装置は、後で詳細に説明するが、複数の製品形成領域を有する多数個取り基板(マルチ配線基板)を使用し、この多数個取り基板の複数の製品形成領域に実装された複数の半導体チップを一括して樹脂封止する樹脂封止体(一括用樹脂封止体)を形成した後、前記多数個取り基板及び一括用樹脂封止体を複数の個片に分割することによって製造される。
配線基板3の主面3xと半導体チップ1との間における接着材2の面積は、半導体チップ1の面積よりも小さくなっている。本実施形態1において、接着材2は、半導体チップ1の周縁(側面)よりも内側に配置されており、半導体チップ1の裏面(接着面)の全面とは接触せず、半導体チップ1の裏面の中央部付近のみ接触している。
配線基板3の主面3xと半導体チップ1との間は、接着材2が設けられた第1の領域(接着材充填領域)と、樹脂封止体4の樹脂が設けられた第2の領域(封止樹脂充填領域)とを有する構成になっている。本実施形態1において、第1の領域(接着材充填領域)は、第2の領域(封止樹脂充填領域)で周囲を囲まれている。
次に、本実施形態1の半導体装置の製造に使用される多数個取り基板(マルチ配線基板)について説明する。
図3に示すように、多数個取り基板10は、その厚さ方向と交差する平面形状が方形状になっており、本実施形態1では長方形になっている。多数個取り基板10の主面(チップ搭載面)にはモールド領域11が設けられ、このモールド領域11の中には複数の製品形成領域(デバイス形成領域)13が設けられ、この各々の製品形成領域13の中にはチップ搭載領域14が設けられている。半導体装置の製造において、各々のチップ搭載領域14には、半導体チップ(1)が搭載され、モールド領域11には、各々のチップ搭載領域14に搭載された複数の半導体チップ(1)を一括して樹脂封止する樹脂封止体(15)が形成される。ここで、チップ搭載領域14の外形サイズは、そこに搭載される半導体チップ1の外形サイズを意味する。
各製品形成領域13は、分離領域12によって区画され、基本的に図1に示す配線基板3と同様の構造及び平面形状になっている。配線基板3は、多数個取り基板10の複数の製品形成領域13を各々個片化することによって形成される。本実施形態1において、多数個取り基板10は、これに限定されないが、例えば、X方向に6個,Y方向に3個の行列配置(6×3)で配置された計18個の製品形成領域13を有する構成になっている。
本実施形態1の半導体装置は、基本的に図2に示す組立プロセスによって製造される。以下、本実施形態1の半導体装置の製造について、図3乃至図9を用いて詳細に説明する。
まず、図3に示す多数個取り基板10を準備し、その後、図4に示すように、多数個取り基板10の主面の複数ある製品形成領域13の各々のチップ搭載領域14に接着材2を配置する。
本実施形態1では、接着材2として、例えば、エポキシ系の熱硬化性樹脂からなり、フィルム状(シート状)に加工された接着用樹脂フィルム2aを使用し、この接着用樹脂フィルム2aをチップ搭載領域14に貼り付ける。また、接着用樹脂フィルム2aとしては、図4に示すように、チップ搭載領域14よりも小さいもの、即ち、チップ搭載領域14に搭載される半導体チップ1よりも小さいものを使用する。また、接着用樹脂フィルム2aの配置としては、チップ搭載領域14の中央部、即ち、チップ搭載領域14に半導体チップ1を搭載した時、半導体チップ1の周縁(側面)よりも内側に位置し、かつ半導体チップ1の裏面(接着面)の全面とは接触せず、半導体チップ1の裏面の中央部付近のみ接触する位置に配置する。
次に、図5及び図6に示すように、多数個取り基板10の主面の複数ある製品形成領域13の各々のチップ搭載領域14に、接着用樹脂フィルム2aを介在して半導体チップ1を接着固定する。半導体チップ1の接着固定は、チップ搭載領域14上に接着用樹脂フィルム2aを介在して半導体チップ1を配置し、その後、多数個取り基板10及び半導体チップ1を加熱した状態で半導体チップ1を若干圧着し、その後、このままの状態を接着用樹脂フィルム2aが溶融して硬化するまで保持することによって行う。この一連の工程を各チップ搭載領域14毎に繰り返し実施する。本実施形態1において、半導体チップ1の圧着及び加熱は、例えば、収納トレイからチップ搭載領域14上に半導体チップ1を搬送して位置決めする搬送コレットによって行われる。また、多数個取り基板10の加熱は、例えば、ヒートステージによって行われる。また、接着用樹脂フィルム2aの硬化は、例えば、180℃、20秒という条件下で行われる。この時の加熱は、例えば、多数個取り基板10を予め65℃程度にした上で、235℃程度に熱せられた搬送コレットで行われる。この工程により、多数個取り基板10の主面に複数の半導体チップ1が接着固定される。
この工程において、多数個取り基板10の主面(チップ搭載領域14)と半導体チップ1裏面(接着面)との間における接着用樹脂フィルム2aの面積は、半導体チップ1の面積よりも小さくなっている。本実施形態1において、接着用樹脂フィルム2aは、半導体チップ1の周縁(側面)よりも内側に配置されており、半導体チップ1の裏面(接着面)の全面とは接触せず、半導体チップ1の裏面の中央部付近のみ接触している。
なお、半導体チップ1の圧着及び加熱は、チップ搭載領域14上に半導体チップ1を搬送コレットによって配置した後、搬送コレットとは別のツールで行ってもよい。また、別のツールで行う場合、各チップ搭載領域14上に半導体チップ1を搬送コレットによって夫々配置した後、各チップ搭載領域14上に配置された複数の半導体チップ1を1つのツールで一括して行ってもよい。また、複数の半導体チップ1を複数のブロックに分け、このブロック毎に一括して行ってもよい。
次に、多数個取り基板10の主面の各製品形成領域13において、図7に示すように、製品形成領域13の複数の電極パッド(3a)と、この製品形成領域13に搭載された半導体チップ1の複数の電極パッド(1a)とを複数のボンディングワイヤ5で夫々電気的に接続する。この工程により、図7に示すように、多数個取り基板10の主面に複数の半導体チップ1が実装される。
ここで、実装とは、基板に半導体チップが接着固定され、基板の電極パッドと半導体チップの電極パッドとが電気的に接続された状態を言う。本実施形態1では、半導体チップ1の接着固定は、接着用樹脂フィルム2aによって行われており、多数個取り基板10の製品形成領域13の電極パッド(3a)と半導体チップ1の電極パッド(1a)との電気的な接続は、ボンディングワイヤ5によって行われている。
次に、多数個取り基板10の主面に実装された複数の半導体チップ1を一括して樹脂封止し、図8に示すように、多数個取り基板10の主面上に樹脂封止体15を形成する。樹脂封止体15は、多数個取り基板10の主面のモールド領域(11)に、複数の製品形成領域13を覆うようにして形成され、各製品形成領域13の半導体チップ1及びボンディングワイヤ5等は、1つの樹脂封止体15によって樹脂封止される。樹脂封止体15は、多数個取り基板10の複数ある製品形成領域13を一括して覆うキャビティを備えた成形金型を使用し、この成形金型のキャビティの内部に熱硬化性樹脂を注入して行う一括方式のトランスファモールド法で形成される。
この工程において、接着用樹脂フィルム2aは半導体チップ1の裏面の中央部に選択的に配置されているため、多数個取り基板10と半導体チップ1との間に封止樹脂が浸入し、この封止樹脂によって接着用樹脂フィルム2aは周囲を囲まれる。即ち、多数個取り基板10の主面と半導体チップ1の裏面との間は、図1を参照すれば、接着材2(接着用樹脂シート2a)が設けられた第1の領域(接着材充填領域)と、樹脂封止体4(樹脂封止体15)の樹脂が設けられた第2の領域(封止樹脂充填領域)とを有し、第1の領域(接着材充填領域)は、第2の領域(封止樹脂充填領域)で周囲を囲まれている。
次に、多数個取り基板10の主面と反対側の裏面に、各製品形成領域に対応して複数の半田バンプ6を形成する。半田バンプ6は、例えば、多数個取り基板10の裏面の電極パッド上にボール供給法で半田ボールを供給し、その後、半田ボールを溶融して電極パッドとの接合を行うことによって形成される。
次に、図9に示すように、多数個取り基板10及び樹脂封止体15を複数の個片に分割する。この分割は、多数個取り基板10の分離領域12に沿って多数個取り基板10及び樹脂封止体15を例えばダイシングすることによって行われる。この工程により、図1に示す本実施形態1の半導体装置がほぼ完成する。
本実施形態1の半導体装置の製造では、加熱して熱硬化性の接着用樹脂フィルム2aを硬化させることにより、多数個取り基板10の主面に半導体チップ1を接着固定しているため、半導体チップ1を接着固定した後、多数個取り基板10に、半導体チップ1と多数個取り基板10との熱膨張係数差に起因する反りが生じる。本実施形態1では、図6に示すように、多数個取り基板10の主面と半導体チップ1との間における接着用樹脂フィルム2aの面積が半導体チップ1の面積よりも小さくなっているため、多数個取り基板10の主面と半導体チップ1との間の全域に接着用樹脂フィルムを配置した場合と比較して、多数個取り基板10と半導体チップ1との熱膨張係数差に起因する多数個取り基板10の反り変形を低減することができる。
また、本実施形態1では、図4に示すように、チップ搭載領域14(半導体チップ1)の外形サイズよりも小さい外形サイズの接着用樹脂フィルム2aを使用し、この接着用樹脂フィルム2aをチップ搭載領域14の中央部に配置している。チップ搭載領域14よりも外形サイズが小さい接着用樹脂フィルム2aを使用する場合、チップ搭載領域14の周辺部に偏って接着用樹脂フィルム2aを配置しても、チップ搭載領域14と半導体チップ1との間における接着用樹脂フィルム2aの面積を半導体チップ1の面積よりも小さくすることができる。しかしながら、チップ搭載領域14の周辺部に偏って接着用樹脂フィルム2aを配置した場合、チップ搭載工程において、半導体チップ1が大きく傾き易く、半導体チップ1の接着強度が低下したり、半導体チップ1の位置がずれたりする不具合や、ワイヤボンディング工程においてワイヤ接続不良が発生し易くなる。従って、チップ搭載領域14よりも外形サイズが小さい接着用樹脂フィルム2aを使用する場合は、半導体チップ1の搭載を安定して行うことができる配置、即ち、本実施形態1のように、接着用樹脂フィルム2aをチップ搭載領域14の中央部に配置することが望ましい。
多数個取り基板10の主面と半導体チップ1との間における接着用樹脂フィルム2aの面積は、例えば、半導体チップ1の裏面の中央部を接着しないで周辺部のみをリング状に接着するようにしても小さくすることができる。しかしながら、このような場合、接着用樹脂フィルム1aの面積は小さくなっても、熱膨張係数差に起因する応力は半導体チップ1の裏面全体を接着した時とほぼ同等になるため、多数個取り基板10の反り変形の低減は期待できない。このことは、半導体チップ1の裏面の4つの角部を夫々独立に接着する場合においても同様である。従って、本実施形態1のように、半導体チップ1の裏面の全面を接着せず、半導体チップ1の裏面の中央部付近のみ接着固定することが有効である。
本実施形態1のように、外形サイズがチップ搭載領域14(半導体チップ1)よりも小さい接着用樹脂フィルム2aを使用する場合、樹脂封止工程において、多数個取り基板10の主面と半導体チップ1との間に封止樹脂の未充填によるボイドが発生し易くなる。従って、外形サイズがチップ搭載領域14(半導体チップ1)よりも小さい接着用樹脂フィルム2aを使用する場合は、半導体チップ1を接着固定した後の、多数個取り基板10と半導体チップ1との離間が、封止樹脂に含まれるフィラー(例えばシリカ)のうち、最も外形サイズの大きいフィラーよりも広くなるように、接着用樹脂フィルム2aの厚さを選定する。
なお、本実施形態1では、接着材2として接着用樹脂シート2aを使用した例について説明したが、接着材2としては、ペースト状の接着材を使用してもよい。但し、ペースト状の接着材はチップ搭載領域14に塗布した時に濡れ広がり易く、また、チップ搭載領域14に半導体チップ1を配置する時の反動による圧着で濡れ広がり易いため、量産における制御が難しい。従って、接着材2としては本実施形態1のようにフィルム状に加工されたものを用いることが望ましい。
また、接着材2としては、半田ペースト、半田プリホーム、Agペースト等の導電性接着材を用いてもよい。
(実施形態2)
本実施形態2では、複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
本実施形態2では、複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
図15は、本実施形態2の半導体装置の内部構造を示す図((a)は模式的断面図,(b)は模式的平面図)であり、
図16は、本実施形態2の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
図16は、本実施形態2の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
本実施形態2の半導体装置は、図15(a),(b)に示すように、基本的に前述の実施形態1と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ1は、その主面1xと配線基板3の主面との間に、突起状電極として例えば複数の半田バンプ7を介在した状態で、配線基板3の主面3xに実装されている。複数の半田バンプ7は、半導体チップ1の主面の中央部に偏って配置されている。複数の半田バンプ7の各々は、半導体チップの主面1xに配置された電極パッド1aと配線基板3の主面に配置された電極パッド3aとの間に介在され、両者の電極パッドと電気的にかつ機械的に接続されている。
配線基板3の主面3xと半導体チップ1の主面1xとの間には、複数の半田バンプ7が配置され、更に複数の半田バンプ7を除く領域に樹脂封止体4の樹脂が配置されている。
本実施形態2の半導体装置は、前述の実施形態1と同様に、基本的に図2に示す組立プロセスによって製造される。以下、本実施形態2の半導体装置の製造について、図2及び図16を用いて説明する。
まず、図3に示す多数個取り基板10を準備すると共に、図15に示す半導体チップ1を複数準備する。本実施形態2の多数個取り基板10は、各々のチップ搭載領域14の中に複数の電極パッド3aが配置されている。また、本実施形態2の半導体チップ1は、その主面1xに、突起状電極として、例えば複数の半田バンプ7が予め形成されている。複数の半田バンプ7は、半導体チップ1の主面1xの中央部付近に集中して配置されている。複数の半田バンプ7は、半導体ウエハを複数の個片に分割して複数の半導体チップ1を形成する前、半導体ウエハの主面に例えば半田ペースト材を印刷法によって配置し、その後、リフロー処理を施して半田ペースト材を溶融することによって形成される。
次に、図16に示すように、多数個取り基板10の主面の複数ある製品形成領域13の各々のチップ搭載領域14に、半導体チップ1を夫々配置する。半導体チップ1は、その主面1xが多数個取り基板10の主面と向かい合う状態で配置される。
次に、多数個取り基板10を例えば赤外線リフロー炉に搬送し、その後、各々の製品形成領域13における複数の半田バンプ7を一括して溶融し、その後、硬化させる。この工程により、多数個取り基板10の主面に、夫々複数の半田バンプ7を介在して複数の半導体チップ1が実装される。
この後、前述の実施形態1と同様の工程を施すことにより、即ち、多数個取り基板10の主面に実装された複数の半導体チップ1を1つの樹脂封止体15で一括して樹脂封止し、その後、多数個取り基板10の裏面に、各製品形成領域13に対応して複数の半田バンプ6を形成し、その後、多数個取り基板10及び樹脂封止体15を複数の個片に分割することより、図15に示す本実施形態2の半導体装置がほぼ完成する。
本実施形態2の半導体装置の製造工程中のチップ実装工程において、多数個取り基板10の主面と半導体チップ1の主面との間における複数の半田バンプ7は、図16に示すように、半導体チップ1の主面1xの中央部付近に集中して配置(偏って配置)されている。このようなバンプ配置にすることにより、本実施形態2においても、樹脂封止前の多数個取り基板10の反り変形を低減することができる。
図17は、本実施形態2の変形例である半導体チップの模式的平面図である。
複数の半田バンプ7が半導体チップ1の主面の全面に配置されても、図17に示すように、極端に半導体チップ1の主面1xの中央部に集中した配置であれば、多数個取り基板10の反り低減効果が期待できる。
なお、実施形態2では、突起状電極として半田バンプ7を使用し、この半田バンプ7を溶融して半導体チップ1を実装する例について説明したが、本発明は、突起状電極として、例えばAu(金)又はCu(銅)を主成分とする金属バンプを用いて半導体チップ1を実装する場合においても適用することができる。この場合、半導体チップ1は、加熱圧着によって実装される。
また、本発明は、基板の電極パッド上に配置された半田ペースト(迎え半田)を溶融して、基板の電極パッドと突起状電極とを接続することにより、基板に半導体チップを実装する場合においても適用することができる。
(実施形態3)
本実施形態3では、接着材の大きさ及び複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
(実施形態3)
本実施形態3では、接着材の大きさ及び複数の突起状電極の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明する。
図18は、本実施形態3の半導体装置の内部構造を示す図((a)は模式的断面図,(b)は模式的平面図)であり、
図19は、本実施形態3の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
図19は、本実施形態3の半導体装置の製造において、チップ実装工程を示す模式的断面図である。
本実施形態3の半導体装置は、図18(a),(b)に示すように、基本的に前述の実施形態1と同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ1は、その主面1aと配線基板3の主面3xとの間に、突起状電極として例えばAu又はCuを主成分とする金属材からなる複数のスタッドバンプ8、並びに接着材2として例えばACF9を介在した状態で、配線基板3の主面3xに実装されている。
複数のスタッドバンプ8は、半導体チップ1の主面1xの中央部に偏って配置されている。複数のスタッドバンプ8の各々は、半導体チップの主面1xに配置された電極パッド1aと配線基板3の主面3xに配置された電極パッド3aとの間に介在され、両者の電極パッドと電気的に接続されている。
ACF9は、半導体チップ1の周縁(側面)よりも内側に配置されており、半導体チップ1の主面1x(接着面)の全面とは接触せず、複数のスタッドバンプ8を含むように、半導体チップ1の主面1xの中央部付近のみ接触している。
半導体チップ1は、ACF9によって配線基板3の主面に接着固定されており、半導体チップ1の複数の電極パッド1aは、スタッドバンプ8、及びACF9に含まれる導電粒子を介在して、配線基板3の複数の電極パッド3aと夫々電気的に接続されている。
ここで、ACF(Anisotropic Conductive Film:異方導電性フィルム)とは、多数の導電粒子が分散して混入された絶縁樹脂をシート状に加工したものであり、本実施形態3では、例えばエポキシ系の熱硬化性樹脂からなるACFを用いている。
本実施形態3の半導体装置は、前述の実施形態1と同様に、基本的に図2に示す組立プロセスによって製造される。以下、本実施形態3の半導体装置の製造について、図2及び図19を用いて説明する。
まず、図3に示す多数個取り基板10を準備すると共に、図18に示す半導体チップ1を複数準備する。本実施形態3の多数個取り基板10は、各々のチップ搭載領域14の中に複数の電極パッド3aが配置されている。また、本実施形態3の半導体チップ1は、その主面2xに、突起状電極として、例えば複数のスタッドバンプ8が予め形成されている。複数のスタッドバンプ8は、半導体チップ1の主面1xの中央部付近に集中して配置されている。複数のスタッドバンプ8は、半導体ウエハを複数の個片に分割して複数の半導体チップ1を形成する前、半導体ウエハの主面に例えばAuワイヤを用いたネイルヘッドボンディング法によって形成される。
次に、多数個取り基板10の主面の複数ある製品形成領域13の各々のチップ搭載領域14にACF9を貼り付ける。ACF9としては、チップ搭載領域14よりも小さいもの、即ち、チップ搭載領域14に搭載される半導体チップ1よりも小さいものを使用する。また、ACF9の配置としては、チップ搭載領域14の中央部、即ち、チップ搭載領域14に半導体チップ1を搭載した時、半導体チップ1の周縁(側面)よりも内側に位置し、かつ半導体チップ1の主面(接着面)1xの全面とは接触せず、複数のスタッドバンプ8を含んで半導体チップ1の主面1xの中央部付近のみ接触するように配置する。
次に、多数個取り基板10の主面の複数ある製品形成領域13の各々のチップ搭載領域14に、ACF9を介在して半導体チップ1を接着固定する。半導体チップ1の接着固定は、図19に示すように、チップ搭載領域14上にACF9を介在して半導体チップ1を配置し、その後、多数個取り基板10及び半導体チップ1を加熱した状態で半導体チップ1を圧着し、その後、このままの状態をACF9が溶融して硬化するまで保持することによって行う。この一連の工程を各チップ搭載領域14毎に繰り返し実施する。本実施形態1において、半導体チップ1の圧着及び加熱は、例えば、収納トレイからチップ搭載領域14上に半導体チップ1を搬送して位置決めする搬送コレットによって行われる。また、多数個取り基板10の加熱は、例えば、ヒートステージによって行われる。また、ACF9の硬化は、例えば、180℃、20秒という条件下で行われる。この時の加熱は、例えば、多数個取り基板10を予め65℃程度にした上で、235℃程度に熱せられた搬送コレットで行われる。この工程により、多数個取り基板10の主面に複数の半導体チップ1が実装される。半導体チップ1は、ACF9によって多数個取り基板10の主面に接着固定される。半導体チップ1の電極パッド1aは、スタッドバンプ8、及びACF9の導電性粒子を介在して多数個取り基板10の電極パッド3aと電気的に接続される。
なお、半導体チップ1の圧着及び加熱は、チップ搭載領域14上に半導体チップ1を搬送コレットによって配置した後、搬送コレットとは別のツールで行ってもよい。また、別のツールで行う場合、各チップ搭載領域14上に半導体チップ1を搬送コレットによって夫々配置した後、各チップ搭載領域14上に配置された複数の半導体チップ1を1つのツールで一括して行ってもよい。また、複数の半導体チップ1を複数のブロックに分け、このブロック毎に一括して行ってもよい。
この後、前述の実施形態1と同様の工程を施すことにより、即ち、多数個取り基板10の主面に実装された複数の半導体チップ1を1つの樹脂封止体15で一括して樹脂封止し、その後、多数個取り基板10の裏面に、各製品形成領域13に対応して複数の半田バンプ6を形成し、その後、多数個取り基板10及び樹脂封止体15を複数の個片に分割することより、図18に示す本実施形態3の半導体装置がほぼ完成する。
本実施形態3の半導体装置の製造工程中のチップ実装工程において、図19に示すように、多数個取り基板10の主面と半導体チップ1の主面1xとの間における複数のスタッドバンプ8は、半導体チップ1の主面1xの全面に均等に配置されず、半導体チップ1の主面1xの中央部に偏って配置されている。また、多数個取り基板10の主面と半導体チップ1の主面1xとの間におけるACF9は、半導体チップ1の主面1xの全面とは接触せず、複数のスタッドバンプ8を含むように、半導体チップ1の主面1xの中央部に接触している。このようにすることにより、本実施形態3においても、樹脂封止前の多数個取り基板10の反り変形を低減することができる。
なお、本実施形態3では、接着材としてACFを用いた例について説明したが、本発明は、接着材として、例えば、導電粒子が混入されていない熱硬化性絶縁樹脂からなる樹脂フィルム(NCF:Non Conductive Film)や、熱硬化性絶縁樹脂に多数の導電粒子が分散して混入されたペースト状の異方導電性樹脂(ACP:Anisotropic Conductive Peste)を用いたい場合においても適用することができる。
また、本発明は、バンプを使用せず、接着用樹脂に混入された導電性粒子によって半導体チップの電極パッドと基板の電極パッドとを電気的に接続するバンプレス実装技術を採用する半導体装置の製造にも適用することができる。
(実施形態4)
本実施形態4では、基板にスリットを設けて、樹脂封止前の基板反り変形を低減した例について説明する。
本実施形態4では、基板にスリットを設けて、樹脂封止前の基板反り変形を低減した例について説明する。
図20は、本実施形態4の半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図21は、図20のa−a線に沿う模式的断面図である。
図21は、図20のa−a線に沿う模式的断面図である。
図20及び図21に示すように、多数個取り基板10の主面には、各製品形成領域13のチップ搭載領域14に対応して、複数の半導体チップ1が実装されている。本実施形態4において、半導体チップ1の実装は、詳細に図示していないが、例えば、前述の実施形態1と同様の方法、即ち、多数個取り基板10の主面に接着材2を介在して半導体チップ1の裏面を接着固定し、その後、半導体チップ1の電極パッドと多数個取り基板10の主面の電極パッドとをボンディングワイヤで接続することによって行われている。
本実施形態4の多数個取り基板10は、前述の実施形態1と異なり、複数の製品形成領域13が2つのブロック(群)に別れて配置されており、この2つのブロックは、ブロックの間隔が製品形成領域13の間隔よりも広くなるように、多数個取り基板10の長手方向(X方向)に離間して配置されている。即ち、複数の製品形成領域13、複数のチップ搭載領域14、そして実装後の複数の半導体チップ1は、多数個取り基板10の長手方向において互いに反対側に位置する両端部に偏って配置されている。
また、本実施形態4の多数個取り基板10は、スリット16を有する構成になっている。スリット16は、チップ搭載領域14(半導体チップ1)間に設けられており、本実施形態4では、製品形成領域13間の分離領域12に設けられている。
この後、前述の実施形態1と同様の工程を施すことにより、即ち、多数個取り基板10の主面に実装された複数の半導体チップ1を1つの樹脂封止体15で一括して樹脂封止し、その後、多数個取り基板10の裏面に、各製品形成領域13に対応して複数の半田バンプ6を形成し、その後、多数個取り基板10及び樹脂封止体15を複数の個片に分割することより、本実施形態4の半導体装置がほぼ完成する。
本実施形態4の多数個取り基板10は、その長手方向の両端部に複数の製品形成領域13(チップ搭載領域14)が偏って配置され、製品形成領域13間の分離領域12にスリット16が設けられている。このような多数個取り基板10を使用して半導体装置を製造することにより、本実施形態4においても、樹脂封止前の多数個取り基板10の反り変形を低減することができる。
スリット16は、できるだけ多く入れることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
また、スリット16は、製品形成領域13の中に設けてもよい。但し、この場合は、製品形成領域13(配線基板3)における配線の引き回し自由度が低下してしまうため、本実施形態4のように、製品形成領域13間の分離領域12にスリット16を設けることが望ましい。
また、スリット16は、チップ搭載領域14間に限らず、多数個取り基板10の周縁とチップ搭載領域14との間に設けてもよい。
なお、本実施形態4では、半導体チップ1の実装方法として、ワイヤボンディングによる方法について説明したが、本発明は、前述の実施形態2のように、半田バンプを溶融して半導体チップを実装する場合や、前述の実施形態2のように、ACFを用いて半導体チップを実装する場合等にも適用できる。
また、本実施形態4では、スリット16及び製品形成領域13(チップ搭載領域14)の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明したが、接着材(接着用樹脂フィルム2a)の大きさを工夫して基板反り変形を低減する手段(実施形態1)、突起状電極(半田バンプ7)の配置を工夫して基板反り変形を低減する手段(実施形態2)、接着材(ACF9)の大きさ及び突起状電極(スタッドバンプ8)の配置を工夫して基板反り変形を低減する手段(実施形態3)のうちの何れかと本実施形態4とを組み合わせてもよい。この場合、更に樹脂封止前の基板反り変形を低減することができる。
(実施形態5)
本実施形態5では、基板の厚さを部分的に変えて、樹脂封止前の基板反り変形を低減した例について説明する。
本実施形態5では、基板の厚さを部分的に変えて、樹脂封止前の基板反り変形を低減した例について説明する。
図22は、本実施形態5の半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図23は、図22のa−a線に沿う模式的断面図であり、
図24は、本実施形態5の半導体装置の内部構造を示す模式的断面図である。
図23は、図22のa−a線に沿う模式的断面図であり、
図24は、本実施形態5の半導体装置の内部構造を示す模式的断面図である。
図22及び図23に示すように、多数個取り基板10の主面には、各製品形成領域13のチップ搭載領域14に対応して、複数の半導体チップ1が実装されている。本実施形態5において、半導体チップ1の実装は、詳細に図示していないが、例えば、前述の実施形態1と同様の方法、即ち、多数個取り基板10の主面に接着材2を介在して半導体チップ1の裏面を接着固定し、その後、半導体チップ1の電極パッドと多数個取り基板10の主面の電極パッドとをボンディングワイヤで接続することによって行われている。
本実施形態5において、多数個取り基板10は、前述の実施形態1と異なり、厚手領域(第1の厚さの領域)17aと、この厚手領域17aよりも厚さが薄い薄手領域(第2の厚さ領域)17bとを有する構成になっている。また、複数の製品形成領域13、複数のチップ搭載領域14、そして実装後の複数の半導体チップ1は、前述の実施形態4と同様に、2つのブロック(群)に別れて配置されており、この2つのブロックは、ブロックの間隔が製品形成領域13の間隔よりも広くなるように、多数個取り基板10の長手方向(X方向)に離間して配置(多数個取り基板10の長手方向において互いに反対側に位置する両端部に偏って配置)されている。
2つのブロック間の領域、及び各製品形成領域13は、主に厚手領域17aで形成され、製品形成領域13間の分離領域12、及び製品形成領域13と多数個取り基板10の周縁との間の領域は、主に薄手領域17bで形成されている。本実施形態5においては、製品形成領域13の周縁部も薄手領域17bで形成されている。
本実施形態5において、厚手領域17a、及び薄手領域17bは、多数個取り基板10の主面側(チップ搭載面側)に段差を付けることによって形成され、多数個取り基板10の裏面は、その主面よりも平坦になっている。薄手領域17bの厚さは、例えば厚手領域17aの約半分になっている。
この後、前述の実施形態1と同様の工程を施すことにより、即ち、多数個取り基板10の主面に実装された複数の半導体チップ1を1つの樹脂封止体15で一括して樹脂封止し、その後、多数個取り基板10の裏面に、各製品形成領域13に対応して複数の半田バンプ6を形成し、その後、多数個取り基板10及び樹脂封止体15を複数の個片に分割することより、図24に示す本実施形態5の半導体装置がほぼ完成する。
本実施形態5の多数個取り基板10は、その長手方向の両端部に複数の製品形成領域13(チップ搭載領域14)が偏って配置されており、更に厚手領域17a及び薄手領域17bを有する構成になっている。このような多数個取り基板10を使用して半導体装置を製造することにより、本実施形態5においても、樹脂封止前の多数個取り基板10の反り変形を低減することができる。
薄手領域17bは、できるだけ多く設けることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
また、図24に示すように、個片化後、配線基板3に薄手領域17bがのこっても問題ない。
また、薄手領域17bは、製品形成領域13の中に部分的に設けてもよく、また、製品形成領域13を薄手領域17bで形成してもよい。但し、この場合は、製品形成領域13(配線基板3)における配線の引き回し自由度が低下してしまうため、本実施形態5のように、基板の余白分部に薄手領域17bを設けることが望ましい。
なお、本実施形態5では、半導体チップ1の実装方法として、ワイヤボンディングによる方法について説明したが、本発明は、前述の実施形態2のように、半田バンプを溶融して半導体チップを実装する場合や、前述の実施形態3のように、ACFを用いて半導体チップを実装する場合等にも適用できる。
また、本実施形態5では、基板の厚さ及び製品形成領域13(チップ搭載領域14)の配置を工夫して、樹脂封止前の基板反り変形を低減した例について説明したが、接着材(接着用樹脂フィルム2a)の大きさを工夫して基板反り変形を低減する手段(実施形態1)、突起状電極(半田バンプ7)の配置を工夫して基板反り変形を低減する手段(実施形態2)、接着材(ACF9)の大きさ及び突起状電極(スタッドバンプ8)の配置を工夫して基板反り変形を低減する手段(実施形態3)のうちの何れかと本実施形態4とを組み合わせてもよい。この場合、更に樹脂封止前の基板反り変形を低減することができる。
図25は、本実施形態5の変形例である半導体装置の製造において、基板に半導体チップを実装した状態を示す模式的平面図であり、
図26は、図25のa−a線に沿う模式的断面図であり、
図27は、本実施形態5の変形例である半導体装置の内部構造を示す模式的断面図である。
図26は、図25のa−a線に沿う模式的断面図であり、
図27は、本実施形態5の変形例である半導体装置の内部構造を示す模式的断面図である。
前述の実施形態5では、多数個取り基板10の主面側(チップ搭載面側)に段差を付けることによって厚手領域17a及び薄手領域17bを形成している。これに対し、本変形例では、図25及び図26に示すように、多数個取り基板10の裏面(チップ搭載面と反対側の面)側に段差を付けることによって厚手領域17a及び薄手領域17bを形成している。本変形例においても、できるだけ多く入れることが望ましいが、基板の余白部が限られ、部分的にしか入れられないとしても、ある程度の効果は期待できる。
また、図27に示すように、個片化後、配線基板3に薄手領域17bが残っても問題ない。
(実施形態6)
本実施形態6では、MCP(Multi Chip Package)型半導体装置に本発明を適用した例について説明する。図28は、本実施形態6の半導体装置の内部構造を示す模式的断面図である。
本実施形態6では、MCP(Multi Chip Package)型半導体装置に本発明を適用した例について説明する。図28は、本実施形態6の半導体装置の内部構造を示す模式的断面図である。
図28に示すように、本実施形態6の半導体装置は、配線基板3の主面3xに複数の半導体チップ1が実装されており、複数の半導体チップ1は、配線基板3の主面3x上に形成された樹脂封止体4によって封止されている。各半導体チップ1は、例えば前述の実施形態1と同様の方法で配線基板3の主面に実装されている。
MCPの場合、1つの半導体チップを内蔵するパッケージと比較して配線基板3の外形サイズが大きくなるため、製造工程中に生じる基板の反りが問題となる。従って、本発明は、本実施形態6のMCP型半導体装置においても有効である。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、樹脂封止型半導体装置の製造においては、複数の製品形成領域を有する多数取り基板を使用し、各製品形成領域に実装された半導体チップを各製品形成領域毎に樹脂封止する個別方式のトランスファモールディング法や、複数の製品形成領域を有する多数個取り基板を使用し、各製品形成領域に実装された半導体チップを一括して樹脂封止する一括方式のトランスファモールディング法が採用されている。前述の実施形態では、一括方式のトランスファモールディング法により製造される半導体装置について説明したが、本発明は、個別方式のトランスファ・モールディング法により製造される半導体装置にも適用できる。
また、前述の実施形態では、主にBGA型半導体装置について説明したが、基板の裏面の半田バンプを省略し、基板の裏面の電極パッドを外部接続用端子とするLGA(Lahd Grid Array)型半導体装置にも適用できる。
1…半導体チップ(半導体素子)、2…接着材、3…配線基板、4…樹脂封止体、5…ボンディングワイヤ、6…半田バンプ、7…半田バンプ、8…スタッドバンプ、9…ACF、
10…基板(多数個取り基板)、11…モールド領域、12…分離領域、13…製品形成領域(デバイス形成領域)、14…チップ搭載領域、15…樹脂封止体、16…スリット、17a…厚手領域、17b…薄手領域。
10…基板(多数個取り基板)、11…モールド領域、12…分離領域、13…製品形成領域(デバイス形成領域)、14…チップ搭載領域、15…樹脂封止体、16…スリット、17a…厚手領域、17b…薄手領域。
Claims (16)
- 基板の主面に、夫々接着材を介在して複数の半導体チップを接着固定する(a)工程を有し、
前記(a)工程において、前記基板と前記半導体チップとの間における前記接着材の面積は、前記半導体チップの面積よりも小さくなっていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記接着材は、前記半導体チップの接着面の全面とは接触せず、前記半導体チップの接着面の中央部付近のみ接触していることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(a)工程の後、前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する(b)工程を更に有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(a)工程の後、前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する(b)工程と、前記基板及び前記樹脂封止体を複数の個片に分割する(c)工程とを更に有することを特徴とする半導体装置の製造方法。 - 配線基板と、
前記配線基板の主面に接着材を介在して接着固定された半導体チップと、
前記配線基板の接続部と前記半導体素子の接続部とを電気的に接続する接続手段と、
前記配線基板の主面上に形成され、前記半導体チップ及び前記接続手段を封止する樹脂封止体とを有し、
前記配線基板と前記半導体チップとの間における前記接着材の面積は、前記半導体チップの面積よりも小さくなっていることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記配線基板と前記半導体チップとの間は、前記接着材が設けられた第1の領域と、前記樹脂封止体の樹脂が設けられた第2の領域とを有し、
前記第1の領域は、前記第2の領域で周囲を囲まれていることを特徴とする半導体装置。 - 基板の主面に、夫々複数の突起状電極を介在して複数の半導体チップを実装する(a)工程と、
前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する(b)工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する(c)工程とを有し、
前記(a)工程において、前記基板と前記半導体チップとの間における前記複数の突起状電極は、前記半導体チップの主面の全面に均等に配置されず、前記半導体チップの主面の中央部に偏って配置されていることを特徴とする半導体装置の製造方法。 - 基板の主面に、夫々接着材及び複数の突起状電極を介在して複数の半導体チップを実装する(a)工程と、
前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する(b)工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する(c)工程とを有し、
前記(a)工程において、前記基板と前記半導体チップとの間における前記複数の突起状電極は、前記半導体チップの主面の全面に均等に配置されず、前記半導体チップの主面の中央部に偏って配置され、前記基板と前記半導体チップとの間における前記接着材は、前記半導体チップの主面の全面とは接触せず、前記複数の突起状電極を含むように、前記半導体チップの主面の中央部に接触していることを特徴とする半導体装置の製造方法。 - 請求項8に記載の半導体装置の製造方法において、
前記接着材は、熱硬化性樹脂であることを特徴とする半導体装置の製造方法。 - 複数のチップ搭載領域と、前記チップ搭載領域間に配置されたスリットとを有する基板を準備する工程と、
前記複数のチップ搭載領域の夫々に、半導体チップを実装する工程と、
前記複数のチップ搭載領域に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項10に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。 - 第1の厚さ領域と、前記第1の厚さ領域よりも薄い第2の厚さ領域と、複数のチップ搭載領域とを有する基板を準備する工程と、
前記複数のチップ搭載領域の夫々に、半導体チップを実装する工程と、
前記複数のチップ搭載領域に実装された前記複数の半導体チップを一括して樹脂封止する樹脂封止体を形成する工程と、
前記基板及び前記樹脂封止体を複数の個片に分割する工程とを有することを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記第1の厚さ領域に形成され、
前記第2の厚さ領域は、前記チップ搭載領域間に形成されていることを特徴とする半導体装置の製造方法。 - 請求項12に記載の半導体装置の製造方法において、
前記複数のチップ搭載領域は、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。 - 請求項1、請求項7、請求項8のうちの何れか1項に記載の半導体装置の製造方法において、
前記基板は、スリットを有し、
前記複数の半導体チップは、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
- 請求項1、請求項7、請求項8のうちの何れか1項に記載の半導体装置の製造方法において、
前記基板は、第1の厚さ領域と、前記第1の厚さ領域よりも薄い第2の厚さ領域とを有し、
前記複数の半導体チップは、前記基板の両端に偏って配置されていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379224A JP2005142452A (ja) | 2003-11-10 | 2003-11-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003379224A JP2005142452A (ja) | 2003-11-10 | 2003-11-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005142452A true JP2005142452A (ja) | 2005-06-02 |
Family
ID=34689344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003379224A Pending JP2005142452A (ja) | 2003-11-10 | 2003-11-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005142452A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219450A (ja) * | 2009-03-18 | 2010-09-30 | Sumitomo Bakelite Co Ltd | 半導体素子封止体の製造方法および半導体パッケージの製造方法 |
JP2014063902A (ja) * | 2012-09-21 | 2014-04-10 | Tdk Corp | 半導体ic内蔵基板及びその製造方法 |
JP2015043405A (ja) * | 2013-08-26 | 2015-03-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法 |
JP2015211215A (ja) * | 2014-04-29 | 2015-11-24 | インテル・コーポレーション | 熱膨張係数及び引張係数を調整するためのブロックコポリマを含むアンダーフィル材料 |
WO2017179326A1 (ja) * | 2016-04-11 | 2017-10-19 | 株式会社村田製作所 | モジュール |
WO2020067238A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 集合基板及びその製造方法 |
-
2003
- 2003-11-10 JP JP2003379224A patent/JP2005142452A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010219450A (ja) * | 2009-03-18 | 2010-09-30 | Sumitomo Bakelite Co Ltd | 半導体素子封止体の製造方法および半導体パッケージの製造方法 |
JP2014063902A (ja) * | 2012-09-21 | 2014-04-10 | Tdk Corp | 半導体ic内蔵基板及びその製造方法 |
US9635756B2 (en) | 2012-09-21 | 2017-04-25 | Tdk Corporation | Circuit board incorporating semiconductor IC and manufacturing method thereof |
CN106024725B (zh) * | 2012-09-21 | 2018-12-28 | Tdk株式会社 | 半导体ic内藏基板及其制造方法 |
JP2015043405A (ja) * | 2013-08-26 | 2015-03-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 真空成形機及びそれを備えた基板処理システム、並びにそれを用いた基板処理方法 |
JP2015211215A (ja) * | 2014-04-29 | 2015-11-24 | インテル・コーポレーション | 熱膨張係数及び引張係数を調整するためのブロックコポリマを含むアンダーフィル材料 |
WO2017179326A1 (ja) * | 2016-04-11 | 2017-10-19 | 株式会社村田製作所 | モジュール |
JPWO2017179326A1 (ja) * | 2016-04-11 | 2019-02-21 | 株式会社村田製作所 | モジュール |
US10872853B2 (en) | 2016-04-11 | 2020-12-22 | Murata Manufacturing Co., Ltd. | Module |
WO2020067238A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 集合基板及びその製造方法 |
JPWO2020067238A1 (ja) * | 2018-09-28 | 2021-05-20 | 株式会社村田製作所 | 集合基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059010B2 (en) | Semiconductor device and method of forming the same | |
US7944049B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2546192B2 (ja) | フィルムキャリア半導体装置 | |
JP3839323B2 (ja) | 半導体装置の製造方法 | |
US8076770B2 (en) | Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion | |
US8314493B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
US7148081B2 (en) | Method of manufacturing a semiconductor device | |
US8710651B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5543086B2 (ja) | 半導体装置及びその製造方法 | |
US20100261311A1 (en) | Method of manufacturing a semiconductor device | |
US20110074037A1 (en) | Semiconductor device | |
WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
US20120252165A1 (en) | Method for manufacturing a semiconductor device | |
JP5184132B2 (ja) | 半導体装置およびその製造方法 | |
USRE45932E1 (en) | Semiconductor device and method of manufacturing the same | |
US9177941B2 (en) | Semiconductor device with stacked semiconductor chips | |
US20100102438A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
JP2002110721A (ja) | 半導体装置の製造方法 | |
US8198141B2 (en) | Intermediate structure of semiconductor device and method of manufacturing the same | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
JP2006222470A (ja) | 半導体装置および半導体装置の製造方法 | |
US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
US20090289361A1 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
JP2010251547A (ja) | 半導体装置及びその製造方法 |