JP2006526928A - ローパスフィルタおよび電子装置 - Google Patents

ローパスフィルタおよび電子装置 Download PDF

Info

Publication number
JP2006526928A
JP2006526928A JP2006508458A JP2006508458A JP2006526928A JP 2006526928 A JP2006526928 A JP 2006526928A JP 2006508458 A JP2006508458 A JP 2006508458A JP 2006508458 A JP2006508458 A JP 2006508458A JP 2006526928 A JP2006526928 A JP 2006526928A
Authority
JP
Japan
Prior art keywords
pass filter
low
capacitor
semiconductor device
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006508458A
Other languages
English (en)
Other versions
JP4704329B2 (ja
Inventor
アドリアヌス、ベー．スモルダルス
ニコラス、ジェイ．パルスフォード
アドリアヌス、アー．イェー．ボイスマン
フィリップ、パスカル
ファタ、ハッダド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006526928A publication Critical patent/JP2006526928A/ja
Application granted granted Critical
Publication of JP4704329B2 publication Critical patent/JP4704329B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本発明の電子装置（１００）は半導体装置（３０）とローパスフィルタ（２０）を備え、該半導体装置およびローパスフィルタは積層構成をとり、ともにフェーズロックループを含む。ローパスフィルタは、好ましくは垂直トレンチキャパシタによって実施し、好ましくはドリフト補償部を備える。装置（１００）は、開ループアーキテクチャの中で相応に提供することができる。好適な実施形態において、ローパスフィルタは並列に接続された大容量キャパシタ（Ｃ２）と小容量キャパシタ（Ｃ１）とを備え、大容量キャパシタ（Ｃ２）はレジスタ（Ｒ１）と直列に接続される。

Description

本発明は、並列に接続した大容量および小容量のキャパシタを備え、大容量キャパシタをレジスタと直列に接続したローパスフィルタに関する。
本発明はまた、コンパレータ、ローパスフィルタ、および電圧制御発振器を含むフェーズロックループ機能を備え、コンパレータと発振器が単一の半導体装置の一部をなし、大小のキャパシタによりローパスフィルタを実施した電子装置に関する。
かかる電子装置は、フィリップスセミコンダクターズ(Philips Semiconductors)のBGB101Aのように、ブルートゥースモジュールとして市販されている。かかるブルートゥースモジュールは、必要なスイッチ、マッチング機能、フィルタは固より、トランシーバ、アンテナへの出力信号を増幅する電力増幅器、そしてアンテナからの入力信号を増幅する低雑音増幅器を含む、ブルートゥースプロトコルに準拠する動作に必要とされる高周波素子を完備する。アンテナは、モジュールの一部であることもあるが、別個に設けられることもある。
同モジュールのローパスフィルタは、個別キャパシタと個別レジスタとにより実施される。小容量キャパシタの値は２．２ｎＦ、大容量キャパシタの値は２２ｎＦである。フィルタは、コンパレータと発振器とともにフェーズロックループ（ＰＬＬ）機能を形成する。この装置では、ループはコンパレータを介して入力信号を受け取る。コンパレータは、入力信号を発振器からの基準信号に比較し、その出力をローパスフィルタへ送信する。ローパスフィルタの出力は、出力信号として使用されると共に発振器に対する入力として使用される。発振器の出力は、コンパレータによって使用される基準信号である。
この形態のローパスフィルタの機能は、２つある。つまり、高周波成分をすべて拒絶するフィルタであること、そしてさらに、装置が送信モードになっている時に発振器の周波数が確実に維持されるようにすることである。この点に関しては、キャパシタが所定の周波数を保つことが重要となる。そのため、周知のモジュールにおいては、ＮＰ０規格を満たすキャパシタが使用される。同規格では、静電容量の変動を−３０℃と＋８５℃との間の温度範囲で３０ｐｐｍ／℃と定めている。
現行の方法の不利な点は、それらのキャパシタが比較的大きいことである。モジュールのスペースを抑えて、あらゆる種類の携帯型装置がキャパシタをより容易に具備できるようにすることが望ましい。
したがって本発明の第１の目的は、冒頭の段落で述べた類のサイズを抑えたローパスフィルタを提供することである。
本発明の第２の目的は、改良したローパスフィルタを備える電子装置を提供することである。
第１の目的は、垂直トレンチキャパシタとして大小のキャパシタを設けた第１の表面を有する半導体基板に基づいてフィルタを実施することによって達成され、該トレンチはレジスタを設けられた第１の表面まで延在する。本発明によるローパスフィルタのドリフトが−３０℃、室温、および＋８５℃のどの温度においても規定の範囲内にあることは、実験で判明している。これにより、所謂、開ループ構造においてフィルタを使用することができる。
垂直トレンチキャパシタそのものは、例えばRoozeboomらの「インターナショナルジャーナル 超小型回路と電子パッケージ（Int. J. Microcircuits and Electronic Packaging）」、２４号（２００１年）、１８２−１９６ページから知られている。ただし、静電容量の異なるキャパシタを単一の基板内に所望のレジスタとともに統合できることについては、教示も示唆もされていない。かかる単一の基板において、キャパシタの漏れと温度の安定性が仕様次第であることも知られていない。
好適な実施形態において、半導体基板はさらにドリフト補償部を備える。かかるドリフト補償部は、接地されたＲＣフィルタとして実施するのが適切である。これは、フィルタに並列接続する。これは、ドリフト補償部から半導体装置への別個の接続、即ち、半田ボール又はボンドワイヤを設けることで実施してもよい。ＲＣフィルタは、開ループ構造で発生するドリフトと同じ周期（時定数）を有するものを選択する。
ローパスフィルタとドリフト補償部とを組み合わせれば、高価な個別キャパシタは必要ないため、開ループ変調の不利な点がなくなる。しかもこれには、閉ループ構造で必須のスプリアス成分を伴わずに非常に純粋な信号が提供される、という開ループ変調の利点も有する。
更なる実施形態では、フィルタの一端を接地する。これは、開ループ構造の実施形態である。ドリフト補償部およびフィルタの両方を接地することで、ローパスフィルタから接地まで接続を１つにするのが好ましい。
大小のキャパシタは、少なくとも０．５ｋΩ／ｃｍの抵抗を有する高抵抗基板領域により離間させるのが好ましい。こうすることで、漏れ電流を要望どおりに減らすことができる。同基板領域は、好ましくは約１．０ｋΩ／ｃｍの抵抗を有する。基板の抵抗は、好ましくは注入によって、より好ましくはアルゴンガスを用いた注入によって増大する。
別の実施形態において、トレンチキャパシタは窒化ケイ素を含む誘電体を有する。かかる誘電体には、ヒステリシスが見られない。酸化ケイ素、窒化ケイ素、および酸化ケイ素とからなるスタックを誘電体として用いることが好ましいことが知られている。かかるスタックは、結果的に優れた降伏電圧を有する。
更なる実施形態において、レジスタは多結晶シリコンの層を備え、該層においてはキャパシタの上位電極もまた画定される。これは、処理の観点から有利である。
なお更なる実施形態において、半導体基板はさらにダイオードを備える。かかるダイオードは、ｐｎダイオード、ツェナーダイオード、バックツーバックダイオード、フロントツーバックダイオード、またはフローティングダイオードとして適切に実施することができる。ダイオードは、基板の一部分のみを高抵抗とする点で、高抵抗基板との組み合わせが非常に良い。これは、垂直トレンチキャパシタのエッチングにとっても好ましい。ダイオードの統合には、少なくとも２つの利点がある。第１に、ローパスフィルタとドリフト補償部とをそれぞれダイオードに接続する開ループ構造を実施できることである。よって、フェーズロックループ機能の大部分を半導体基板に統合することができる。その結果、フィルタと半導体装置との接続数を減らすことができる。さらに、使用可能スペースをより有効に利用できるため、電子装置の小型化が可能となる。第２の利点は、そのコンパレータおよび発振器の機能に対して半導体装置を一層詳細に設計できることである。例えば、ダイオードとの相性が良くない他の基板材料を使用することもできる。
本発明の第２の目的は、請求項１に記載のローパスフィルタを設け、該フィルタを積層型ダイ構造で半導体装置に取り付けることによって達成する。この積層型ダイ構造により、個別キャパシタのためのスペースはもはや不要となる。驚くべきことに、その際に半導体装置の上に存在するフィルタは、半導体装置内に埋め込まれたインダクタには何ら影響を与えないことが判明している。
適切な実施形態では、半導体装置に第１の側とそれに対向する第２の側を設け、該第１の側にはローパスフィルタを設け、該第２の側では半導体装置をヒートシンクに結合することができる。半導体装置はローパスフィルタより多く放熱しなければならないため、ヒートシンクをこれに設けるべきである。これは、二通りの方法で実現できる。すなわち、第１に、半導体装置をその第２の側とともにキャリア上、またはリードフレーム上のヒートシンクに取り付ける。そして、半導体装置の第１の側上の構成部品としてフィルタを設ける。第２の実施形態では、装置にリードフレームを設け、これに半導体装置を取り付ける。この場合のフィルタは、半導体装置のためのサポートとして作用し、その表面には再ルーティングのための相互接続を設けることができる。
好適な実施形態においては、ローパスフィルタの側方寸法を最大でも半導体装置のそれに等しくする。この実施形態におけるローパスフィルタは、半導体装置の上の構成部品となる。フィルタと半導体装置との間の接続は、ワイヤ結合およびはんだ又は金属バンプの両方で達成できる。バンプを用いる場合の半導体装置には好ましくは、ボンドパッド・オン・アクティブとして知られる構造を設ける。このようにトランジスタが画定されるエリアの上にボンドパッドが存在する場合には、半導体装置の相互接続構造の安定化が必要である。例えば、パッシベーション層の上の伝導トラックとしてボンドパッドを設けることができるであろう。ボンドパッド・オン・アクティブを使用すると、半導体装置の第１の側で任意の位置にフィルタを配置することが可能となる。半導体装置にフィルタを取り付けた後に、装置を封じるのが好ましい。
以下において、図面を参照して本発明のフィルタおよび電子装置の上記および他の態様をさらに説明する。
図１は、本発明の電子装置１００の第１の実施形態を示す。装置１００は、ローパスフィルタ２０と半導体装置３０とを備える。半導体装置は、図示されていない電気的機能を備え、その電気的機能は一般的にトランシーバまたは発振器を含む。ただし、半導体装置３０は、発振器とコンパレータのみに限定することができる。半導体装置３０は、導電性接着剤又は、はんだ層によってヒートシンク１３の上に設けられる。それは、金属バンプ２４を介してフィルタ２０に電気的に接続する。ここでのフィルタ２０は、キャリアとしても作用し、再ルーティングの目的で必要とされる相互接続を備える。最後に装置１００は、はんだバンプ２７を介してリードフレーム１０に至る接点を備える。ここに示すリードフレーム１０は、第１の側１１を有するＨＶＱＦＮタイプ（高電圧クワッドフラットノンリード）のリードフレームであって、この第１の側１１にフィルタ２０および半導体装置３０が取り付けられる。さらに、第２の側１２を有し、この第２の側１２に沿って接点１６,１７とヒートシンク１３とが露呈されている。リードフレームは、封止して電気的に絶縁する材料で満たされたスペース１８に至る第２の側１２から、そしてカプセル封じ８０の部分からハーフエッチングされる。
図２および３は、本発明の電子装置１００の第２の好適な実施形態を示す。図２は断面図を示し、図３は上面図を示す。この実施形態によると、フィルタ２０は半導体装置３０の上に位置し、非導電性接着層２６によってこれに取り付けられる。ここでも半導体装置は、リードフレーム１０の一部をなすヒートシンク１３の上に設けられる。この実施形態におけるヒートシンク１３は、接地面としても作用する。フィルタ２０、半導体装置３０およびリードフレーム１０の間の電気的接続は、ワイヤ結合３１ないし３４によって達成されている。ワイヤ結合３１は、フィルタ２０を、半導体装置３０に接続する。ワイヤ結合３２は、半導体装置３０をリードフレーム１０に在る接点１７に接続する。これらの接続３１,３２は、信号を搬送する。ワイヤ結合３３,３４は、アース１６に至る接続である。適用の利便性の点から言えばワイヤ結合が好ましいが、金属／半田ボールを用いるフリップチップ接続、またはワイヤ結合およびフリップチップの両方を用いる接続を代わりに使用することもできる。アースに至るフィルタ２０の接続３３は、開ループアーキテクチャに特に適している。半導体装置３０上のフィルタの具体的な側方位置は、実装上の問題であることは理解されよう。
図４は、好適な実施形態で用いる電気回路図である。この実施形態におけるフィルタは、小容量キャパシタＣ１、およびレジスタＲ１に直列に接続された大容量キャパシタＣ２のみならず、ドリフト補償部をも備えている。このドリフト補償部は、キャパシタＣ３とレジスタＲ２とを備える。小容量キャパシタＣ１は２．２ｎＦの値を有し、大容量キャパシタＣ２は２２ｎＦの静電容量を有する。キャパシタＣ３は、５．６ｎＦの値を有する。これらの値は、ブルートゥースプロトコルの周波数、すなわち２．４ＧＨｚで作動する発振器のために使用する。別の周波数帯に対しては、別の静電容量を選択することは明白であろう。さらに、この例のフィルタは、専ら単一の周波数で作動するよう設計されている。しかしこれは、より多くの周波数帯のための素子を取り入れて拡張することもできる。
図４ではさらに、ドリフト補償部およびフィルタの回路への結合が示される。一端において、フィルタおよび補償部は、いずれも接地される。図２および３に示す例では、組み合わされて接地される。同時に、ドリフト補償部およびフィルタは、並列に接続される。よって、ドリフト補償部およびフィルタの各々は、ダイオード間に存在する。回路部には、さらにレジスタＲ３およびＲ３’が設けられる。ダイオードおよびレジスタは、必要に応じてフィルタ２０内に統合できる。
実験により、本フィルタがローパスフィルタとして作用するための望ましい性質を備えていることが判明した。様々な温度で、様々な周波数で、そして様々な周波数におけるホッピングモードについて、そして様々なチューニング電圧にて、実験を行った。
Figure 2006526928
周波数をホッピングモードに設定する場合は、ＤＨ１で−１５ｋＨｚの、ＤＨ５で−２６ｋＨｚの平均ドリフトが見られる。
Figure 2006526928
このホッピングモードにおいては、ＤＨ１で−１２ｋＨｚの、Ｄ５で−２５ｋＨｚの平均ドリフトが観察される。
Figure 2006526928
この周波数ホッピングモードにおいては、ＤＨ１で１９ｋＨｚの、ＤＨ５で４２ｋＨｚの平均ドリフトが見られる。最適値は、トランシーバを調整することによって達成できる。
チューニング電圧Ｖｔｕｎｅのレベルを調べるため、静的環境の中で更なる測定を行った。これは、コイルを備える半導体装置３０とそれの上に存在するフィルタ２０の観点から行った。コイルは、電圧制御発振器中で使用される。
３ボルトおよび２．７ボルトのチューニング電圧レベルＶtuneでは、次のものが観察された。
Figure 2006526928
上記より分かるように、チューニング電圧レベルに違いがあっても、確認されたデータに影響は及んでいない。よってチューニング電圧は、半導体装置２０上での特定のフィルタ位置に影響を受けないと結論付けることができる。
図５は、本発明によるフィルタのプロトタイプの概略斜視図を示す。実際、図示したプロトタイプは、トレンチキャパシタの配列である。これらのキャパシタは、Ｓｉからなる半導体基板１内に設けられる。下位電極２は、基板１内のｎ＋添加領域を含む。その上には、実際に窒化ケイ素からなる誘電体３を備える。最上位電極４は、ｎ＋添加の多結晶シリコンで実現されている。この上には、最上位電極５のための接点と下位電極６のための接点とが画定されている金属層が設けられる。基板１の孔は、直径が１μｍ程度で、深さが約２０μｍである。キャパシタの静電容量は、孔の数によって決まる。キャパシタ間の基板は、高抵抗になっている。これは、個々のキャパシタＣ１,Ｃ２,Ｃ３間の漏れの間で障壁を提供する。必要に応じ、基板の表面上で、例えば最上位電極４が画定されているのと同じ多結晶シリコン層において、レジスタを画定することができる。必要に応じ、基板の表面上でプレーナーキャパシタを画定することができる。必要に応じ、接点５，６用の金属層において誘導器を画定することができる。孔は、Roozeboomらの「インターナショナルジャーナル 超小型回路と電子パッケージ（Int. J. Microcircuits and Electronic Packaging）」、第２４号（２００１年）、１８２−１９６ページから周知のもの等、ドライエッチングまたはウェットケミカルエッチングによって成長させることができる。
図６は、本発明の電子装置１００の一例の構造を示す。実際この応用は、ブルートゥースプロトコルに従って信号を処理するのに相応しい、フロントエンド無線モジュール２００である。モジュール２００は、半導体装置３０とフィルタ２０とを備える。この場合の半導体装置３０は、電圧制御発振器およびトランシーバの双方、ならびに電力および低雑音増幅器（三角形で図示）を内蔵する。トランシーバ部は、調整器２１１、制御ロジック２１２、合成器２１３、ＤＣ抽出器２１４および復調器２１５の各機能を備える。半導体装置３０およびフィルタに加え、モジュール２００は、供給電圧およびアースを入力として伴う供給減結合２０５を備える。モジュール２００はさらに、バランとフィルタ２０３とが存在する送信路と、バランとフィルタ２０４とが存在する受信路と、送信および受信路間のスイッチ２０２と、バンドパスフィルタ２０１とを備える。
装置の第１の実施形態の断面図。 装置の第２の実施形態の断面図。 第２の実施形態の上面図。 本発明による電気回路図。 本発明のフィルタのプロトコルの概略斜視図。 本装置の一応用の概略図。
符号の説明
３０ 半導体装置
１００ 電子装置
Ｃ１，Ｃ２，Ｃ３ キャパシタ
Ｒ１，Ｒ２，Ｒ３，Ｒ３’ レジスタ

Claims (11)

  1. 並列に接続された大容量および小容量キャパシタを備えるローパスフィルタであって、前記大容量キャパシタはレジスタと直列に接続され、前記フィルタは小容量および大容量キャパシタが垂直トレンチキャパシタとして設けられる第１の表面を備える半導体基板を基礎として実施し、前記トレンチは前記レジスタが設けられる前記第１の表面まで延在することを特徴とする、ローパスフィルタ。
  2. 前記半導体基板がさらにドリフト補償部を備えることを特徴とする、請求項１に記載のローパスフィルタ。
  3. 前記フィルタの一端が接地されることを特徴とする、請求項１に記載のローパスフィルタ。
  4. 前記小容量および大容量キャパシタが、少なくとも０．５ｋΩ／ｃｍの抵抗を有する高抵抗基板領域によって分離されることを特徴とする、請求項１に記載のローパスフィルタ。
  5. 前記トレンチキャパシタがケイ化窒素を含む誘電体を有することを特徴とする、請求項１に記載のローパスフィルタ。
  6. 前記レジスタが多結晶シリコンを含む層を備え、前記層において前記キャパシタの上位電極も画定されることを特徴とする、請求項１に記載のローパスフィルタ。
  7. 前記半導体基板がさらにダイオードを備えることを特徴とする、請求項１に記載のローパスフィルタ。
  8. コンパレータ、ローパスフィルタ、および電圧制御発振器を備えるフェーズロックループ機能を設けた電子装置であって、前記コンパレータと前記発振器は単一の半導体装置の部分をなし、前記ローパスフィルタは小容量および大容量キャパシタによって実施し、請求項１から７のいずれかに記載の前記ローパスフィルタが存在し、前記フィルタが積層型ダイ構成で前記半導体装置に取り付けられることを特徴とする、電子装置。
  9. 前記半導体装置に第１の側と対向する第２の側とを設け、該第１の側には前記ローパスフィルタが存在し、該第２の側では前記半導体装置をヒートシンクに結合することができる、請求項８に記載の電子装置。
  10. 前記ローパスフィルタの側方寸法が、最大でも前記半導体装置のそれに等しいことを特徴とする、請求項８または９に記載の電子装置。
  11. 前記フェーズロックループを開ループ構造で提供する、請求項８に記載の電子装置。
JP2006508458A 2003-06-03 2004-05-26 ローパスフィルタおよび電子装置 Expired - Lifetime JP4704329B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03076725 2003-06-03
EP03076725.5 2003-06-03
PCT/IB2004/050778 WO2004107568A1 (en) 2003-06-03 2004-05-26 Low pass filter and electronic device

Publications (2)

Publication Number Publication Date
JP2006526928A true JP2006526928A (ja) 2006-11-24
JP4704329B2 JP4704329B2 (ja) 2011-06-15

Family

ID=33483967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006508458A Expired - Lifetime JP4704329B2 (ja) 2003-06-03 2004-05-26 ローパスフィルタおよび電子装置

Country Status (8)

Country Link
US (1) US7388439B2 (ja)
EP (1) EP1634371B1 (ja)
JP (1) JP4704329B2 (ja)
KR (1) KR101145569B1 (ja)
CN (1) CN1799195B (ja)
AT (1) ATE403971T1 (ja)
DE (1) DE602004015596D1 (ja)
WO (1) WO2004107568A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055116A (ja) * 2007-08-23 2009-03-12 Sanyo Electric Co Ltd ローパスフィルタ及びオーディオアンプ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735455B1 (ko) 2005-11-22 2007-07-04 삼성전기주식회사 주파수 드리프트 개선기능을 갖는 위상 동기 제어기
KR101315858B1 (ko) * 2007-01-29 2013-10-08 엘지이노텍 주식회사 위성방송수신기의 주파수 드래프트 보상 장치
EP2249478B1 (en) * 2008-02-20 2015-01-07 Taiyo Yuden Co., Ltd. Filter, branching filter, communication module, and communication equipment
US8143659B2 (en) * 2008-04-14 2012-03-27 Infineon Technologies Ag Vertical trench capacitor, chip comprising the capacitor, and method for producing the capacitor
US8178962B1 (en) 2009-04-21 2012-05-15 Xilinx, Inc. Semiconductor device package and methods of manufacturing the same
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
FR3038105B1 (fr) * 2015-06-29 2017-08-04 Oberthur Technologies Module equipe d'un condensateur et d'une antenne, avec disposition d'electrode de condensateur amelioree
EP3680934A1 (en) * 2019-01-08 2020-07-15 Murata Manufacturing Co., Ltd. Rc architectures, and methods of fabrication thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343356A (ja) * 1986-08-08 1988-02-24 Fujitsu Ltd 半導体記憶装置およびその製造方法
JPH0212963A (ja) * 1988-06-30 1990-01-17 Nec Corp 半導体記憶装置
JPH02214213A (ja) * 1989-02-15 1990-08-27 Hitachi Ltd 自走発振周波数調整不要ｈｄｄ用データセパレータ
JPH04212451A (ja) * 1990-09-27 1992-08-04 Toshiba Corp 半導体記憶装置及びその製造方法
JPH07336141A (ja) * 1994-06-03 1995-12-22 Matsushita Electric Ind Co Ltd 発振器
JPH08163113A (ja) * 1994-12-01 1996-06-21 Fujitsu Ltd 誤差検出回路並びにこれを用いたクロック再生回路及び遅延ロック回路
JPH08274581A (ja) * 1995-03-30 1996-10-18 Matsushita Electric Ind Co Ltd アナログフィルター
JP2000165459A (ja) * 1998-11-23 2000-06-16 Motorola Inc 位相同期ル―プおよびその方法
WO2001010025A1 (en) * 1999-08-02 2001-02-08 Qualcomm Incorporated Method and apparatus for multiple band voltage controlled oscillator with noise immunity
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003152535A (ja) * 2001-11-16 2003-05-23 Hitachi Ltd 通信用半導体集積回路および無線通信システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190002B1 (ko) 1995-12-29 1999-06-01 윤종용 저항과 캐패시터를 함께 구비하는 반도체 소자 및 그제조방법
TW388877B (en) * 1997-04-23 2000-05-01 Toshiba Corp Semiconductor device and its manufacturing process
KR100290784B1 (ko) * 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
US6700203B1 (en) * 2000-10-11 2004-03-02 International Business Machines Corporation Semiconductor structure having in-situ formed unit resistors
KR100441993B1 (ko) * 2001-11-02 2004-07-30 한국전자통신연구원 고주파 저역 통과 필터
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6343356A (ja) * 1986-08-08 1988-02-24 Fujitsu Ltd 半導体記憶装置およびその製造方法
JPH0212963A (ja) * 1988-06-30 1990-01-17 Nec Corp 半導体記憶装置
JPH02214213A (ja) * 1989-02-15 1990-08-27 Hitachi Ltd 自走発振周波数調整不要ｈｄｄ用データセパレータ
JPH04212451A (ja) * 1990-09-27 1992-08-04 Toshiba Corp 半導体記憶装置及びその製造方法
JPH07336141A (ja) * 1994-06-03 1995-12-22 Matsushita Electric Ind Co Ltd 発振器
JPH08163113A (ja) * 1994-12-01 1996-06-21 Fujitsu Ltd 誤差検出回路並びにこれを用いたクロック再生回路及び遅延ロック回路
JPH08274581A (ja) * 1995-03-30 1996-10-18 Matsushita Electric Ind Co Ltd アナログフィルター
JP2000165459A (ja) * 1998-11-23 2000-06-16 Motorola Inc 位相同期ル―プおよびその方法
WO2001010025A1 (en) * 1999-08-02 2001-02-08 Qualcomm Incorporated Method and apparatus for multiple band voltage controlled oscillator with noise immunity
JP2002368190A (ja) * 2001-04-06 2002-12-20 Hitachi Ltd 半導体装置およびその製造方法
JP2003152535A (ja) * 2001-11-16 2003-05-23 Hitachi Ltd 通信用半導体集積回路および無線通信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055116A (ja) * 2007-08-23 2009-03-12 Sanyo Electric Co Ltd ローパスフィルタ及びオーディオアンプ

Also Published As

Publication number Publication date
JP4704329B2 (ja) 2011-06-15
WO2004107568A1 (en) 2004-12-09
KR20060017836A (ko) 2006-02-27
ATE403971T1 (de) 2008-08-15
US20070018748A1 (en) 2007-01-25
CN1799195A (zh) 2006-07-05
DE602004015596D1 (de) 2008-09-18
CN1799195B (zh) 2010-06-02
KR101145569B1 (ko) 2012-05-15
US7388439B2 (en) 2008-06-17
EP1634371A1 (en) 2006-03-15
EP1634371B1 (en) 2008-08-06

Similar Documents

Publication Publication Date Title
US6943294B2 (en) Integrating passive components on spacer in stacked dies
JP2005508096A (ja) 直流バイアスキャパシタ用の回路構成
JP2012028782A (ja) 電気デバイス
JP7133305B2 (ja) ビデオ帯域幅が強化されたｒｆ電力増幅器用のマルチベースバンド終端コンポーネント
JP2004281625A (ja) 半導体装置
JP4704329B2 (ja) ローパスフィルタおよび電子装置
US11152975B2 (en) High frequency galvanic isolators
US20050258529A1 (en) High-frequency chip packages
US7081799B2 (en) Bipolar transistor, oscillation circuit, and voltage controlled oscillator
US7061093B2 (en) Semiconductor device and voltage regulator
US7768097B2 (en) Integrated circuit package having an inductance loop formed from a multi-loop configuration
JP2011171415A (ja) 半導体集積回路
US20050112842A1 (en) Integrating passive components on spacer in stacked dies
JP2005236959A (ja) 電圧制御発振器
US7071535B2 (en) Integrated circuit package having inductance loop formed from a bridge interconnect
TWI357651B (en) Integrated circuit package having inductance loop
JP3825874B2 (ja) 周波数変換回路
JP2002252324A (ja) 半導体装置およびその製造方法
Roozeboom et al. H. Kretschman, T. Frič 2, ECE van Grunsven?, S. Bardy", C. Bunel", D. Chevrie*, F. LeCornec*, S. Ledain", F. Murray* and P. Philippe
JP2002198732A (ja) 高周波発振回路および無線通信機器
JP2006013346A (ja) バイポーラトランジスタ
WO2004047174A1 (ja) 高q値インダクタンスを有する半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100806

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110309

R150 Certificate of patent or registration of utility model

Ref document number: 4704329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250